JP4483364B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4483364B2
JP4483364B2 JP2004085998A JP2004085998A JP4483364B2 JP 4483364 B2 JP4483364 B2 JP 4483364B2 JP 2004085998 A JP2004085998 A JP 2004085998A JP 2004085998 A JP2004085998 A JP 2004085998A JP 4483364 B2 JP4483364 B2 JP 4483364B2
Authority
JP
Japan
Prior art keywords
substrate
film
reactant
oxide film
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004085998A
Other languages
English (en)
Other versions
JP2005276963A (ja
Inventor
奥山  敦
勇人 岩元
智之 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004085998A priority Critical patent/JP4483364B2/ja
Publication of JP2005276963A publication Critical patent/JP2005276963A/ja
Application granted granted Critical
Publication of JP4483364B2 publication Critical patent/JP4483364B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明は、原子層蒸着法(Atomic Layer Deposition:ALD法と略称される)を用いて誘電体膜等の薄膜を形成することが容易な半導体装置の製造方法に関するものである。
MOS(Metal Oxide Semiconductor)トランジスタの微細化により、素子の高速化、低消費電力化が可能になり、素子の占有面積も縮小するため、近年ますます微細化が進んでいる。ところが、MOSトランジスタの微細化にともない、大きな障害に突き当たることが予想されている。その障害の一つは、ゲート絶縁膜に関するものである。従来、ゲート絶縁膜としては、酸化シリコン(SiO2)膜が用いられてきた。これは、酸化シリコン膜が素子動作上不可欠な二つの特性、すなわち、固定電荷をほとんど含有せず、かつ、チャネル部のシリコンとの境界に界面準位をほとんど形成しない、という特性を満足するからである。また、酸化シリコン膜は制御性良く薄膜に形成することが可能であり、このことが素子を微細化する上でも有効であった。
しかしながら、微細化されたトランジスタでは、SiO2の比誘電率(3.9)が小さいため、ゲート容量を確保するために、膜厚を抑えることが必要になる。しかし、膜厚を数nmレベルまで小さくすると、キャリアが膜中を直接トンネリングして移動し、ゲート−基板間のリーク電流が増加してしまうという不都合が生じることが予想される。このような問題点を避けるため、ゲート絶縁膜として酸化アルミニウム(Al23)、酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)等の金属酸化物の薄膜を用いることが提起されている。これらの物質は酸化シリコンよりも比誘電率が大きいので、同じゲート容量を確保するのに酸化シリコンに比べて数倍厚い膜厚にすることができ、トンネリング現象を抑え得るものと期待されている。
これらの金属酸化物膜を形成するには、通常、有機金属ガスを用いた化学的気相成長法(MOCVD法)が用いられる。しかし、MOCVD法によって薄膜を形成する場合、反応物中に含まれていた炭素等の不純物が薄膜中に残留してしまい、膜特性が劣化するという問題が発生する。そこで、基板表面に反応物を周期的に供給して膜を形成する原子層蒸着法(ALD法)が提案されている。ALD法は、基板表面への反応物の吸着が常に表面運動領域でなされるので、非常に優れた段差被覆性を有する。また、反応物を熱分解するのではなく、周期的供給下で基板表面の官能基と化学的に直接置換反応させるので、反応は原子層1層ごとに制御されており、膜密度が高くて化学量論的組成を持つ膜を得ることができる。
しかし、従来のALD法を単に適用するだけでは、膜界面に不純物が混入する、物理的欠陥が生じる、膜特性が劣化する等の問題がある。また、シリコン基板をHF処理して表面を水素原子で終端(Si−H終端)させた後、ALD法でZrO2膜を形成した場合、反応物の吸着が均一に行われず、薄膜が島状に成長してしまうという問題点が報告されている(例えば、非特許文献1参照。)。また、シリコン基板上にALD法でAl23膜を形成した場合、Al23膜とシリコン基板との界面にアルミニウムシリケート膜が形成され、膜特性が劣化してしまうという問題点も報告されている(例えば、非特許文献2参照。)。このようなAl−Si結合が生じたという事実は、未酸化のSiが基板表面に残存していることを示していると考えられる。また、ALD法でHfO2膜を形成する前に、シリコン基板の表面をオゾン(O3)水で酸化する手法が提案されている(例えば、非特許文献3参照。)。しかし、循環式の浸漬(Dip)式洗浄装置で酸化しているため、シリコン基板の表面全体が均一に酸素終端されず、この上に成長するALD法によるHfO2膜との界面での欠陥が増え、膜特性が劣化する可能性がある。また、基体を酸化する手段としてオゾンを含有する酸化性ガスを用いることが開示されている(例えば、特許文献1参照。)。しかしながら、酸化性ガスでは酸化膜の膜厚および酸化膜の面内均一性の制御が非常に困難であり、1原子層レベルの非常に薄い酸化膜を形成することは容易ではない。
特開2003−188171号公報 M.Capel et al.,著 「Structure and stability of ultrathin zirconium oxide layers on Si(001)」Applied Physics Letters vol.76 P436-438(2000年) J.H.Lee etal.,著 「Effect of Polysilicon Gate on the Flatband Voltage Shift and Mobility Degradation for ALD-Al2O3 Gate Dielectric」2000 IEEE 28.3.1-28.3.4 (2000年) W. Tsai et al.,著 「Comparison of sub 1 nm TiN/HfO2 with Poly-Si/HfO2 gate stacks using scaled chemical oxide interfaces」 2003 Symposium on VLSI Technology Digest of Technical Papers (2003年)
解決しようとする問題点は、ALD法による薄膜形成の際に形成される酸化膜の膜厚および酸化膜の面内均一性の制御が非常に困難であり、1原子層レベルの非常に薄い酸化膜を形成することができない点である。
本発明の半導体装置の製造方法は、酸化性を有する液体によって基体を酸化する第1工程と、前記基体の酸化表面に第1反応物を吸着させる第2工程と、前記基体の酸化表面に第2反応物を導入して前記酸化表面上の前記第1反応物の残基と前記第2反応物とを反応させる第3工程と、を有し、前記第1工程は、前記基体を回転させながら前記基体表面に液体を供給することが可能な枚葉式チャンバに前記基体を設置した後、前記基体表面に前記酸化性を有する液体を供給して前記基体表面を酸化し化学酸化膜を形成する工程であり、前記第2工程は、前記基体を反応チャンバに移載した後、前記反応チャンバ内に前記第1反応物を導入して前記酸化表面に吸着させることで前記酸化表面上の官能基と反応させた後、前記反応チャンバ内に不活性なガスを導入して未反応の前記第1反応物を取り除く工程であり、前記第3工程は、前記反応チャンバ内に前記第2反応物を導入して前記酸化表面に結合している前記第1反応物の残基と反応させた後、前記反応チャンバ内に不活性なガスを導入して未反応の前記第2反応物を取り除く工程であることを最も主要な特徴とする。
本発明の半導体装置の製造方法は、酸化性を有する液体によって基体を酸化するため、得られた酸化表面は十分に酸化された状態の酸化膜となるので、第2工程でこの酸化表面上に第1反応物を均一に吸着させ、第3工程で第2反応物と反応させることによって金属酸化膜等の均一性に優れた薄膜を成長させることができる。したがって、基体表面の酸化膜上に、基体材料との反応生成物を生じることなしに所定の薄膜を均一に形成することができ、膜界面の欠陥を少なくして膜特性を向上させることができるという利点がある。
膜界面の欠陥が少なく、膜特性の良好な薄膜を均一性良く形成するという目的を、基体表面に酸化膜を形成する工程を、酸化性を有する液体によって基体を酸化することで実現した。その後、基体の酸化表面に第1反応物を吸着させる第2工程と、基体の酸化表面に第2反応物を導入して酸化表面上の第1反応物の残基と第2反応物とを反応させる第3工程を行うことにより、所定の薄膜を均一に形成することができ、膜界面の欠陥を少なくして膜特性を向上させることを実現した。
また、上記第1工程では、基体を回転させながら基体表面に液体を供給することが可能な枚葉式チャンバに基体を設置した後、基体表面に酸化性を有する液体を供給して基体表面を酸化し化学酸化膜を形成する。次いで上記第2工程では、基体を反応チャンバに移載した後、反応チャンバ内に第1反応物を導入して酸化表面に吸着させることで酸化表面上の官能基と反応させた後、反応チャンバ内に不活性なガスを導入して未反応の前記第1反応物を取り除く。その後、上記第3工程では、反応チャンバ内に第2反応物を導入して酸化表面に結合している第1反応物の残基と反応させた後、反応チャンバ内に不活性なガスを導入して未反応の第2反応物を取り除くことが望ましい。
上記第1工程は、水酸基で終端させた酸化表面を形成することが好ましい。そこで、上記基体にはシリコン半導体基板もしくは表面にシリコン半導体層が形成された基板が用いられる。また上記酸化性を有する液体は、オゾン水、過酸化水素水、硫酸、硝酸、硫酸と過酸化水素水との混合液等から選択される。この第1工程で形成された酸化膜表面は水酸基で終端されている。
本発明の半導体装置の製造方法に係る第1実施例を、図1〜図3の反応の状態を示す模式図によって説明する。
基体を回転させながら基体表面に液体を供給することが可能な枚葉式チャンバ(図示せず)を容易する。この枚葉式チャンバは、例えば、半導体製造プロセスにおいてレジストの現像工程や洗浄工程に用いる枚葉式の現像装置を適用することができる。液体の供給方法は、スプレー式、パドル式等を用いることができる。
まず第1工程に先だって、上記枚葉式チャンバに基体を設置した後、基体表面に形成されているいわゆる自然酸化膜を除去する。上記基体にはシリコン半導体基板を用いた。上記自然酸化膜の除去は、基体表面に例えば自然酸化膜のエッチング液を供給してエッチングした後、基体表面を洗浄することにより行う。上記エッチング液には5%の希フッ酸(DHF)溶液を用いることができ、基体表面にDHFを例えば20秒間供給することで、自然酸化膜をエッチング除去することができる。また、上記洗浄は、例えば溶存酸素濃度が十分に低い超純水を用いて行うことができる。上記処理によって、基体表面に残留しているフッ酸を除去し、図1(1)に示すように、基体11表面を水素Hで終端した。
その後、第1工程を行う。この第1工程は、図1(2)に示すように、基体11表面に酸化性を有する液体を供給して基体11表面を酸化し酸化膜(化学酸化膜)12を形成する。上記酸化性を有する液体には、例えば約1ppmの濃度のオゾン水を用い、基体11表面に約5秒間供給することにより、基体11表面の水素を酸素に置換して、1原子層程度(約0.4nm)の酸化膜12を形成した。ここでは、液体による酸化を行っているため、上記酸化膜12の表面は水酸基OHで終端される。また、第1工程で基体11表面に形成される酸化膜12の厚さは0.3nm以上0.5nm以下とする。この酸化膜12の厚さが3nmよりも薄いと未酸化の基板領域が発生し、均一な酸化膜が得られない。また酸化膜12の厚さが0.5nmよりも厚すぎると、その上に形成するHigh−k(高誘電率)膜の膜厚を、その分薄くしなければならないため、絶縁膜としての特性が悪化してしまう。
上記酸化膜12の基体11面内における均一性は3σ/Ave.=7.2%程度であった。このとき、酸化膜12の膜厚の平均値Ave.=0.52nmであり、標準偏差σ=0.0125であった。一方、比較例として、上記特許文献1に記載されたように、ドライ酸化により形成した酸化膜の膜厚の平均値Ave.=0.51nmであり、標準偏差σ=0.0281であり、したがって、3σ/Ave.=16.6%となった。したがって、本発明の酸化方法の方が3σ/Ave.の値で2倍以上良く、膜厚均一性が優れていることが確認できた。
次に、第2工程を行う。この第2工程は、上記基体11を反応チャンバ(図示せず)に移載した後、図1(3)に示すように、反応チャンバ内に第1反応物21を導入して、上記酸化膜12表面に導入した第1反応物21を吸着させる。これにより、第1反応物21と上記酸化膜12表面上の官能基とが反応する。例えば、酸化ハフニウム膜を形成する場合について説明する。第1反応物21には、四塩化ハフニウム(HfCl4)を用いる。上記酸化膜12上に第1反応物21(例えばHfCl4)が供給されることにより、下記化学式(1)に示す反応が起こる。
〔Si−OH〕+HfCl4→〔Si−O−HfCl3〕+HCl↑ …(1)
その後、上記反応チャンバ内に不活性なガスを導入して未反応の第1反応物21を除去する。上記不活性なガスには、例えば窒素(N2)ガスを用い、上記反応チャンバ内にパージする。このパージにより、塩化水素(HCl)を除去する。この結果、図2(4)に示すように、基体11上に形成された酸化膜12上には、吸着したSi−O−HfCl3のみが残ることになる。
次に、第3工程を行う。この第3工程は、図2(5)に示すように、上記反応チャンバ(図示せず)内に第2反応物22を導入して、上記酸化膜12表面に結合している第1反応物21の残基と第2反応物22を反応させる。ここでは、第2反応物22に例えばH2Oを用いる。これにより、下記化学式(2)に示す反応が起こる。
〔Si−O−HfCl3〕+3H2O→〔Si−O−Hf(OH)3〕+3HCl↑ …(2)
その後、上記反応チャンバ内に不活性なガスを導入して未反応の第2反応物22を除去する。上記不活性なガスには、例えば窒素(N2)ガスを用い、上記反応チャンバ内にパージする。このパージにより、塩化水素(HCl)を除去する。この結果、図3(6)に示すように、基体11上に形成された酸化膜12上には、吸着したSi−O−Hf(OH)3のみが残ることになる。これが薄膜13の一部となる。
その後、第1反応物21の供給後、窒素(N2)ガスパージを行う第2工程、および第2反応物22の供給後、窒素(N2)ガスパージを行う第3工程を、順に繰り返し行うことにより、緻密な酸化ハフニウム(HfO2)からなる薄膜13が形成される。
上記第1実施例の製造方法における上記酸化膜(化学酸化膜)12は、1ppmより低濃度のオゾン(O3)水によっても得ることができる。また、オゾン(O3)水を温調して供給してもよい。
本発明の半導体装置の製造方法は、酸化性を有する液体によって基体11を酸化するため、得られた酸化表面は十分に酸化された状態の酸化膜12となるので、第2工程でこの酸化膜12表面上に第1反応物21を均一に吸着させ、第3工程で第2反応物22と反応させることによって金属酸化膜等の均一性に優れた薄膜13を成長させることができる。したがって、基体11表面の酸化膜12上に、基体11の材料との反応生成物を生じることなしに所定の薄膜13を均一に形成することができ、膜界面の欠陥を少なくして膜特性を向上させることができるという利点がある。
次に、本発明の半導体装置の製造方法に係る第2実施例を以下に説明する。
第2実施例は、上記第1実施例の製造方法における上記酸化膜(化学酸化膜)12の形成に用いる酸化性を有する液体が異なるのみで、その他のプロセスは第1実施例と同様である。したがって、ここでは、基体11表面の自然酸化膜を除去した後の酸化膜の形成工程のみを説明する。
第2実施例では、酸化性を有する液体に過酸化水素(H22)水溶液を用いる。例えば、約60℃に加温した30%〜35%の過酸化水素(H22)水溶液を基体11表面に約60秒間供給することによっても、1原子層程度(約0.4nm)の酸化膜を形成する。このプロセスによって形成された酸化膜12のウェハ面内均一性は3σ/Ave.=4%〜6%程度であった。また、上記過酸化水素水溶液の温度は、例えば40℃〜100℃とすることが好ましい。上記温度に設定することにより、均一な酸化膜12を得ることができる。なお、100℃より高いと反応が急速に進みすぎて膜厚均一性が劣化する、過酸化水素水の分解が早すぎる等の問題が生じる。また40℃より低いと反応速度が遅くなりすぎる。
上記第2実施例の製造方法における上記酸化膜(化学酸化膜)12は、30%より低濃度、例えば濃度が3%以上30%未満の過酸化水素水溶液によっても得ることができる。また、その過酸化水素水溶液を、例えば40℃〜100℃に温調して用いてもよい。上記第2実施例において、過酸化水素水溶液の濃度を3%以上35%以下としたのは、3%よりも濃度が薄いと酸化反応が遅くなりすぎるためであり、上限を35%としたのは化学量論的に過酸化水素水溶液の最大濃度が35%であるためである。
次に、本発明の半導体装置の製造方法に係る第3実施例を以下に説明する。
第3実施例は、上記第1実施例の製造方法における上記酸化膜(化学酸化膜)12の形成に用いる酸化性を有する液体が異なるのみで、その他のプロセスは第1実施例と同様である。したがって、ここでは、基体11表面の自然酸化膜を除去した後の酸化膜の形成工程のみを説明する。
上記酸化膜(化学酸化膜)12を形成する酸化性を有する液体には、硫酸(H2SO4)水溶液、硝酸(HNO3)水溶液、硫酸(H2SO4)と過酸化水素(H22)との混合水溶液、酸化性を有する溶剤のうすめ液(シンナー)等、酸化性を有する液体を用いることが可能である。上記シンナーには、例えば、プロピレングリコールモノメチルエーテル(PGME)とプロピレングリコールモノメチルエーテルアセテート(PGMEA)との混合液を用いることができるが、その他の酸化性を有するシンナーも用いることができる。
次に、酸化ハフニウム以外の薄膜を形成する場合を、第4実施例として、以下に説明する。酸化ハフニウム以外の薄膜を形成する場合も、基体11表面に酸化膜12を形成する第1工程は、上記第1〜第3実施例で説明した第1工程と同様である。
上記第2工程で用いる第1反応物は、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、ジルコニウム(Zr)、ハフニウム(Hf)、インジウム(In)、ストロンチウム(Sr)、鉛(Pb)、ルテニウム(Ru)、バリウム(Ba)、イットリウム(Y)、ニオブ(Nb)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)およびタングステン(W)からなる群より選ばれた少なくとも1種からなり、例えば、2種以上を混合する場合は、1種毎を順番に選択される。ALD法を用いる場合、層(Layer)毎に異なる第一反応物を交互に導入する。例えばSrとTiとを交互に導入するという方法をとることができる。
上記第3工程で用いる第2反応物は、水、過酸化水素、オゾン、アンモニア、窒素ラジカル、酸素ラジカルからなる群より選ばれた少なくとも1種からなり、例えば第1反応物との結合を切断するものを用いることができる。
上記第2工程で上記第1反応物を適宜選択し、上記第3工程で上記第2反応物を適宜選択することで、以下のような薄膜を形成することができる。
例えば、酸化アルミニウム(Al23)膜、酸化チタン(TiO2)膜、酸化タンタル(Ta25)膜、酸化ジルコニウム(ZrO2)膜、酸化ニオブ(Nb25)膜、酸化イットリウム(Y23)膜、酸化インジウム(In23)膜、酸化ルテニウム(RuO2)膜、バリウムストロンチウムチタンオキサイド((Ba,Sr)TiO3)膜、バリウムチタンオキサイド(BaTiO3)膜、ストロンチウムチタンオキサイド(SrTiO3)膜等の金属酸化膜を形成することができる。また、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等のランタン系元素との酸化(例えば、La23、・・・)膜を形成することができる。上記酸化膜を形成するには、第2反応物に水、過酸化水素、オゾン、酸素ラジカル等を用いる。
また、窒化ニオブ(NbN)膜、窒化ジルコニウム(ZrN)膜、窒化タンタル(TaN)膜、窒化イットリウム(YN)膜、窒化アルミニウム(AlN)膜、窒化ガリウム(GaN)膜、窒化タングステン(WN)膜、窒化ホウ素(BN)膜等の窒化金属膜を形成することができる。また、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等のランタン系元素との窒化(例えば、LaN、・・・)膜を形成することができる。さらには、AlTiN、TiWN等の窒化膜を形成することができる。上記窒化膜を形成するには、第2反応物にアンモニア、窒素ラジカル等を用いる。
上記各実施例で説明した第2工程と上記第3工程とによって形成される薄膜の厚さは1.0nm〜3.0nmとする。
上記各実施例では、上記第2工程と上記第3工程とを繰り返すことができる。すなわち、第1反応物21の供給→窒素(N2)ガスパージ→第2反応物22の供給→窒素(N2)ガスパージを繰り返し行うことができる。
上記各実施例では、上記第3工程は原子層蒸着法により行うことで、最も効果的に本発明の効果を得ることができる。
上記各実施例は、半導体装置の絶縁薄膜(例えば厚さが1.0nm〜3.0nm程度)を形成するのに有効である。その一例として、絶縁ゲート型電界効果トランジスタのゲート絶縁膜に適用した場合を、図4の概略構成断面図によって説明する。一例として、LDD(Lightly Doped Drain)構造の絶縁ゲート型電界効果トランジスタを説明する。
図4に示すように、基体(以下、半導体基体として説明する)11を用意する。この基体11には、例えばシリコン半導体基板を用いる。そして上記第1実施例で説明したのと同様にして、半導体基体11表面の自然酸化膜を除去した後、半導体基体11上に、下層に酸化膜12(例えば厚さが0.4nm)を形成した酸化ハフニウム(例えば厚さが2nm)からなる薄膜13を形成する。この薄膜13(酸化膜12も含む)がゲート絶縁膜となる。その後、通常の成膜技術によってゲート電極形成膜を形成した後、通常のリソグラフィー技術とエッチング技術とによってゲート電極形成膜をエッチング加工して、ゲート絶縁膜(薄膜13)上にゲート電極14を形成する。次いで、不純物ドーピング技術(例えばイオン注入法)によって、ゲート電極14の両側の半導体基体11にLDD拡散層15、16を形成する。次に、通常のサイドウォールの形成技術によって、ゲート電極14の両側にサイドウォール17、18を形成する。その後、不純物ドーピング技術(例えばイオン注入法)によって、ゲート電極14の両側の半導体基体11にLDD拡散層15、16をそれぞれに介して拡散層19、20を形成する。このようにして、下層に酸化シリコン膜(例えば厚さが0.4nm程度)を形成した酸化ハフニウム膜をゲート絶縁膜とする絶縁ゲート型電界効果トランジスタ1が形成される。
上記絶縁ゲート型電界効果トランジスタ1は、本発明の製造方法を用いてゲート絶縁膜を形成するので、半導体基体11表面の酸化膜12上に、半導体基体11の材料との反応生成物を生じることなしに所定の薄膜13を均一に形成することができ、膜界面の欠陥を少なくして膜特性を向上させることができる。
本発明の半導体装置の製造方法は、厚さが1nm〜3nm程度の極薄膜の金属酸化膜、金属窒化膜等を製造するという用途にも適用できる。
本発明の半導体装置の製造方法に係る第1実施例を示した模式図である。 本発明の半導体装置の製造方法に係る第1実施例を示した模式図である。 本発明の半導体装置の製造方法に係る第1実施例を示した模式図である。 本発明の半導体装置の製造方法を絶縁ゲート型電界効果トランジスタの製造方法に適用した一例を示す概略構成断面図である。
符号の説明
11…基体、12…酸化膜、13…薄膜、21…第1反応物、22…第2反応物

Claims (2)

  1. 酸化性を有する液体によって基体を酸化する第1工程と、
    前記基体の酸化表面に第1反応物を吸着させる第2工程と、
    前記基体の酸化表面に第2反応物を導入して前記酸化表面上の前記第1反応物の残基と前記第2反応物とを反応させる第3工程と、を有し、
    前記第1工程は、前記基体を回転させながら前記基体表面に液体を供給することが可能な枚葉式チャンバに前記基体を設置した後、前記基体表面に前記酸化性を有する液体を供給して前記基体表面を酸化し化学酸化膜を形成する工程であり、
    前記第2工程は、前記基体を反応チャンバに移載した後、前記反応チャンバ内に前記第1反応物を導入して前記酸化表面に吸着させることで前記酸化表面上の官能基と反応させた後、前記反応チャンバ内に不活性なガスを導入して未反応の前記第1反応物を取り除く工程であり、
    前記第3工程は、前記反応チャンバ内に前記第2反応物を導入して前記酸化表面に結合している前記第1反応物の残基と反応させた後、前記反応チャンバ内に不活性なガスを導入して未反応の前記第2反応物を取り除く工程である半導体装置の製造方法。
  2. 前記酸化性を有する液体は、オゾン水、過酸化水素水、硫酸、硝酸、硫酸と過酸化水素水との混合液及びシンナーから選択され
    求項1記載の半導体装置の製造方法。
JP2004085998A 2004-03-24 2004-03-24 半導体装置の製造方法 Expired - Lifetime JP4483364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004085998A JP4483364B2 (ja) 2004-03-24 2004-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004085998A JP4483364B2 (ja) 2004-03-24 2004-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005276963A JP2005276963A (ja) 2005-10-06
JP4483364B2 true JP4483364B2 (ja) 2010-06-16

Family

ID=35176321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004085998A Expired - Lifetime JP4483364B2 (ja) 2004-03-24 2004-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4483364B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
JP2008103442A (ja) * 2006-10-18 2008-05-01 Seiko Epson Corp 半導体装置の製造方法
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US10186400B2 (en) 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition

Also Published As

Publication number Publication date
JP2005276963A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7432548B2 (en) Silicon lanthanide oxynitride films
US7989362B2 (en) Hafnium lanthanide oxynitride films
US7704896B2 (en) Atomic layer deposition of thin films on germanium
US7544604B2 (en) Tantalum lanthanide oxynitride films
US6806145B2 (en) Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US7511326B2 (en) ALD of amorphous lanthanide doped TiOx films
US8519466B2 (en) Tantalum silicon oxynitride high-K dielectrics and metal gates
US8399320B2 (en) Electronic apparatus containing lanthanide yttrium aluminum oxide
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7393736B2 (en) Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US6969886B1 (en) ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US20080057659A1 (en) Hafnium aluminium oxynitride high-K dielectric and metal gates
US20070048989A1 (en) Atomic layer deposition of GdScO3 films as gate dielectrics
US20060281330A1 (en) Iridium / zirconium oxide structure
JP4887604B2 (ja) 半導体装置の製造方法
WO2006012338A2 (en) Forming high-k dielectric layers on smooth substrates
JP3941099B2 (ja) 薄膜形成方法
JP4483364B2 (ja) 半導体装置の製造方法
JP2005032908A (ja) 薄膜の形成方法
EP1425785A2 (en) Method of fabricating a gate stack at low temperature
JP2006080353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R151 Written notification of patent or utility model registration

Ref document number: 4483364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term