JP4480556B2

JP4480556B2 - 電源回路

Info

Publication number: JP4480556B2
Application number: JP2004345406A
Authority: JP
Inventors: 貞治田本; 充菅野
Original assignee: 株式会社ユタカ電機製作所
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2010-06-16
Anticipated expiration: 2024-11-30
Also published as: JP2006158100A

Description

本発明は、電源回路に関するもので、さらに具体的には、力率改善を施した交流安定化電源回路および無停電電源回路に関するものである。

交流入力線と出力線とのそれぞれの一方を共通ラインとして結合した力率改善型安定化電源回路として、従来より様々な回路が提案されており、例えば、図５に示すような回路が存在する。

この図５において、交流入力端子２、３の間に接続された交流電源１０から交流電圧が入力されると、交流入力電圧正側の場合には、図６（ａ）の回路部が動作し、ハーフブリッジ回路兼力率改善用フィルタ２６によって昇圧スイッチングし、入力電流波形を入力電圧波形に相似した正弦波状とし、入力の力率を改善するとともに、コンデンサ２９の両端に昇圧された直流電圧を得る。

交流入力電圧負側の場合の場合も同様に、図６（ｂ）の回路部が動作し、ハーフブリッジ回路兼力率改善用フィルタ２６によって昇圧スイッチングし、入力電流波形を入力電圧波形に相似した正弦波状とし、入力の力率を改善するとともに、コンデンサ３０の両端に昇圧された直流電圧を得る。以上の動作により、共通ライン１６に対して正側と負側にそれぞれ昇圧された直流電圧が得られる。

また、交流入力線と出力線とのそれぞれの一方を共通ラインとして結合した力率改善型安定化電源回路の他の例として、図３に示すような回路が存在する。この図３において、交流入力端子２、３の間に接続された交流電源１０から交流電圧が入力されると、交流入力電圧正側の場合には、図４（ａ）の回路部が動作し、全波整流回路５０の整流ダイオード５１、５３で半波整流され、半波整流電圧を得る。この電圧を昇圧チョッパ回路兼力率改善用フィルタ３１によって昇圧チョッピングし、入力電流波形を入力電圧波形に相似した正弦波状とし、コンデンサ２９の両端に昇圧された直流電圧を得る。

交流入力電圧負側の場合の場合も同様に、図４（ｂ）の回路部が動作し、全波整流回路５０の整流ダイオード５２、５４で半波整流され、半波整流電圧を得る。この電圧を昇圧チョッパ回路兼力率改善用フィルタ３１によって昇圧チョッピングし、入力電流波形を入力電圧波形に相似した正弦波状とし、コンデンサ３０の両端に昇圧された直流電圧を得る。以上の動作により、共通ライン１６に対して正側と負側にそれぞれ昇圧された直流電圧が得られる。この図３に示した力率改善型安定化電源回路は、特許文献１として既に開示された発明である。
特開平１０−２４３５７８号公報

ここで、図５の回路における電力消費に着目すると、ハーフブリッジ回路兼力率改善用フィルタ２６において共通ライン１６に対して正側の昇圧を行う場合には、図６（ａ）に示す回路におけるスイッチ素子４２がＯＮしたときにコンデンサ３０のエネルギを交流電源１０を介してリアクトル１１へ蓄え、スイッチ素子４２がＯＦＦしたときにリアクトル１１に蓄えられたエネルギをコンデンサ２９に移す。逆に、共通ライン１６に対して負側の昇圧を行う場合には、図６（ｂ）に示す回路におけるスイッチ素子４１がＯＮしたときにコンデンサ２９のエネルギを交流電源１０を介してリアクトル１１へ蓄え、スイッチ素子４２がＯＦＦしたときにリアクトル１１に蓄えられたエネルギをコンデンサ３０に移す。すなわち、コンデンサ２９、３０を介して昇圧スイッチングを行うことにより無駄な電力消費がなされており、回路全体の効率を上げることができないという問題があった。また、ハーフブリッジ回路兼力率改善用フィルタ２６においては、コンデンサ２９、３０のエネルギを入力電圧に同期して移行させているため、インバータ後の電圧の位相が入力と逆位相の場合、コンデンサ２９、３０のリップル電流の増加によって入力電流が増加し、コンデンサ２９、３０の電圧がアンバランスとなり、出力にもリップルが出てしまう。さらに、入力電流が増加するため、回路全体の効率が下がってしまうという問題があった。

同様に、図３に示す特許文献１の回路における電力消費に着目すると、昇圧チョッパ回路兼力率改善用フィルタ３１において、共通ライン１６に対して正側の昇圧を行う場合には、図４（ａ）に示すように、スイッチ素子２５がＯＮのときに整流素子５１、５３を電流が流れ、スイッチ素子２５がＯＦＦのときに整流素子５１、２７を電流が流れる。逆に、共通ライン１６に対して負側の昇圧を行う場合には、図４（ｂ）に示すように、スイッチ素子２５がＯＮのときに整流素子５２、５４を電流が流れ、スイッチ素子２５がＯＦＦのときに整流素子２８、５４を電流が流れる。すなわち、常に２個の整流素子に電流が流れて無駄な電力消費がなされており、回路全体の効率を上げることができないという問題があった。

本発明は、上記問題点に鑑みなされたものであり、力率改善した交流安定化電源回路又は無停電電源回路において、部品点数を増やすことなく、消費電力を抑えて回路の高効率化を図り、かつ、小型化を実現した電源回路を提供することを目的とするものである。

本発明の請求項１は、交流入力端子２、３と交流出力端子８、９のそれぞれの一方の端子３、９間を結合して共通ライン１６とし、この共通ライン１６と他方の入力端子２との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ３２において制御回路４３の制御の下で昇圧チョッピングを行うことで共通ライン１６の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ３７によって交流電圧に変換して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ３２は、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けた互いに逆向きでかつ直列に接続されたフライホイールダイオード入りのＭＯＳＦＥＴからなるスイッチング素子２３、２４とを具備し、これらのリアクトル１１及びスイッチング素子２３、２４を共通ライン１６に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路４３は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ３２における昇圧率の制御を行う機能を具備してなることを特徴とする電源回路である。

請求項１記載の発明によれば、昇圧チョッパ回路兼力率改善用フィルタ３２において、スイッチング素子２３、２４をリアクトル１１の出力側と共通ライン１６との間に互いに逆向きでかつ直列に接続して設けたので、従来回路において必要であった整流回路が省略可能となることで部品点数の削減による小型化を実現し、また、整流ダイオードの数を減らすことでスイッチング素子がＯＮ／ＯＦＦを繰返す際に消費する電力を削減することが可能となった。また、制御回路４３は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ３２における昇圧率の制御を行う機能を具備してなるので、例えば、入力電圧が低いとき（107Ｖ _AC 未満）には昇圧する目的電圧を151Ｖ _DC に設定し、入力電圧が高いとき（107Ｖ _AC 以上）には入力電圧に比例させて昇圧する目的電圧を151Ｖ _DC 以上に上げるように、制御回路４３で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。

本発明による電源回路は、交流入力端子２、３と交流出力端子８、９のそれぞれの一方の端子３、９間を結合して共通ライン１６とし、この共通ライン１６と他方の入力端子２との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ３２において制御回路４３の制御の下で昇圧チョッピングを行うことで共通ライン１６の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ３７によって交流電圧に変換して出力するようにした電源回路において、昇圧チョッパ回路兼力率改善用フィルタ３２は、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けられた互いに逆向きでかつ直列に接続されたスイッチング素子２３、２４と、前記リアクトル１１の出力側から分岐した正側ラインに設けた整流ダイオード２７と、前記リアクトル１１の出力側から分岐した負側ラインに設けた整流ダイオード２８と、前記正側ラインと共通ライン１６との間に設けたコンデンサ２９と、前記負側ラインと共通ライン１６との間に設けたコンデンサ３０とで構成し、また、昇圧チョッパ回路兼力率改善用フィルタ３２は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたものである。
以下、図面を用いて詳細に説明する。

本発明による電源回路の構成を図１に示す回路図に基づいて説明する。図１において、２、３はそれぞれ交流電源１０を接続するための交流入力端子であり、８、９はそれぞれ安定化後の交流出力端子である。これらの入出力端子のうち一方の交流入力端子３と一方の交流出力端子９との間を共通ライン１６で直結し、また、他方の交流入力端子２と他方の交流出力端子９との間を直送ライン１と切替回路１４を介して接続することで直送回路を構成している。

前記交流入力端子２、３の間には、入力電圧検出回路１５と、入力電流検出兼絶縁手段としてのカレントトランス１７と、昇圧チョッパ回路兼力率改善用フィルタ３２とが接続され、この昇圧チョッパ回路兼力率改善用フィルタ３２の後段には、ＤＣ−ＡＣインバータ３７、フィルタ回路９６、出力電圧検出回路１２、出力電流検出兼絶縁手段としてのカレントトランス１３が順次接続されている。これらのうち、入力電圧検出回路１５、カレントトランス１７の２次コイル側、出力電圧検出回路１２、及び、カレントトランス１３の２次コイル側は、後述する制御回路４３に接続されている。

前記昇圧チョッパ回路兼力率改善用フィルタ３２は、図１に示すように、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けられた互いに逆向きでかつ直列に接続されたフライホイールダイオード入りのＭＯＳＦＥＴからなるスイッチング素子２３、２４と、前記リアクトル１１の出力側から分岐した正側ラインに設けた整流ダイオード２７と、前記リアクトル１１の出力側から分岐した負側ラインに設けた整流ダイオード２８と、前記正側ラインと共通ライン１６との間に設けたコンデンサ２９と、前記負側ラインと共通ライン１６との間に設けたコンデンサ３０とで構成されている。これらの素子で構成された昇圧チョッパ回路兼力率改善用フィルタ３２は、共通ライン１６に対して正側と負側の両方において共通に使用される構成部分であり、図２（ａ）（ｂ）に示すように、正側と負側のそれぞれで昇圧を行う。これらのうち、スイッチング素子２３、２４のゲートは、後述する制御回路４３に接続されている。また、コンデンサ２９、３０には、フローティングされた正側の検出回路１９と負側の検出回路２０とがそれぞれ接続されており、これらの検出回路１９、２０の検出結果は、後述する制御回路４３に入力される。

前記ＤＣ−ＡＣインバータ３７は、ＩＧＢＴからなるスイッチング素子３３、３４と、コンデンサ２９、３０とからなるハーフブリッジ型で構成されており、このコンデンサ２９、３０は、前記昇圧チョッパ回路兼力率改善用フィルタ３２の構成部品と共用しているものである。これらのうち、スイッチング素子３３、３４ゲートは、後述する制御回路４３に接続されている。このＤＣ−ＡＣインバータ３７によって直流を交流に変換し、さらに後段のリアクトル３５とコンデンサ３６とからなるフィルタ回路９６によって、変換後の交流電圧の高調波成分を圧縮して出力する構成となっている。

制御回路４３は、接続された入力電圧検出回路１５とカレントトランス１７の２次コイル側とから入力電圧と入力電流とを検出し、これに基づいて前記昇圧チョッパ回路兼力率改善用フィルタ３２におけるスイッチング素子２３、２４のＯＮ／ＯＦＦを制御することで、正側と負側の昇圧動作を行う。また、この制御回路４３は、コンデンサ２９、３０にそれぞれ接続された検出回路１９、２０の検出結果、及び、出力電圧検出回路１２とカレントトランス１３の２次コイル側とから検出した出力電圧と出力電流に基づいて、前記ＤＣ−ＡＣインバータ３７におけるスイッチング素子３３、３４のＯＮ／ＯＦＦを制御して、交流出力端子８、９から出力する交流電圧の生成を制御する。

また、バッテリ３８と逆流阻止スイッチ素子３９を直列に接続したものを、前記カレントトランス１７の１次コイルの入力側とダイオード２８のカソード側との間に設けている。このバッテリ３８は、商用電源の停電時に電力を供給するためのもので、また、逆流阻止スイッチ素子３９は、交流入力電圧が商用半サイクル毎に低下したときにバッテリ３８を放電させないためのものである。ここで、４０は、交流入力電圧が低くなった際に動作するスイッチ素子であり、入力が低くなり停電と判断すると逆流阻止スイッチ３９がＯＮしてバッテリ３８の電圧がスイッチ素子４０に加わり、スイッチ素子４０、リアクトル１１及びダイオード２７、２８でチョッパ回路を形成して、停電時もコンデンサ２９、３０に昇圧された電圧を蓄え、ＤＣ−ＡＣインバータ３７によって交流に変換して出力する構成となっている。

次に、上記の回路の作用を図面に基づいて説明する。
前記昇圧チョッパ回路兼力率改善用フィルタ３２は、正側と負側で共通して作用するものであり、交流電源１０からの交流入力の正負によって動作する素子が若干異なるが、基本的には同じ原理に基づくものであるため、図２（ａ）に示す交流入力が正の場合について主に説明を行う。図１及び図２（ａ）において、交流入力端子２、３の間に交流電源１０が印加されると、入力電圧検出回路１５によって入力電圧を検出して制御回路４３に検出結果が送られ、これを受けて制御回路４３では、スイッチング素子２３、２４のゲートをＯＮさせる。ここでのゲートの開閉には２０kHzの高周波が用いられる。ここで、交流入力が正側であった場合には、スイッチング素子２３、２４がＯＮ状態となると、交流電源１０、リアクトル１１、スイッチング素子２３、スイッチング素子２４、交流電源１０というループによって電流が流れ、リアクトル１１にエネルギが蓄えられる。

次に、スイッチング素子２３、２４がＯＦＦ状態となると、リアクトル１１に蓄えられたエネルギが放出され、交流電源１０、リアクトル１１、ダイオード２７、コンデンサ２９、交流電源１０という経路で電流が流れて、昇圧された電圧がコンデンサ２９に蓄えられる。このようにしてコンデンサ２９に蓄えられた直流電圧は、ＤＣ−ＡＣインバータ３７のスイッチング素子３３のスイッチング動作によってパルス幅変調され、これに対してフィルタ回路９６によって高調波成分の圧縮を行ったものが、正側の交流電圧として交流出力端子８、９から出力される。

交流電源１０からの交流入力が負側の場合についても同様に、図２（ｂ）に示すように、スイッチング素子２３、２４がＯＮ状態となると、交流電源１０、スイッチング素子２４、スイッチング素子２３、リアクトル１１、交流電源１０というループによって電流が流れ、リアクトル１１にエネルギが蓄えられ、スイッチング素子２３、２４がＯＦＦ状態となると、リアクトル１１に蓄えられたエネルギが放出され、交流電源１０、コンデンサ３０、ダイオード２８、リアクトル１１、交流電源１０という経路で電流が流れて、昇圧された電圧がコンデンサ３０に蓄えられ、このコンデンサ３０に蓄えられた直流電圧は、ＤＣ−ＡＣインバータ３７のスイッチング素子３３のスイッチング動作、及び、フィルタ回路９６の高調波成分の圧縮によって、負側の交流電圧として交流出力端子８、９から出力される。

このように、本発明の電源回路は、フライホイールダイオード入りスイッチ素子２３、２４をそれぞれ逆向きでかつ直列に繋いだものを、交流入力端子２、３の間でかつリアクトル１１の後段となる部分に挿入して構成したことを特徴とするものであり、これにより、図３に示す従来回路における交流電圧整流素子５０が不要となるとともに、図３の回路では必ず２つのダイオードに電流が流れることで無駄に消費していた電力を本発明の電源回路では抑えることが可能となった。

具体的には、ダイオードにかかる電圧＝0.6Ｖ、スイッチング素子がＯＮ時のドレイン−ソース間の抵抗Ｒ_DS＝0.02Ω、入力平均電流＝10Ａ、スイッチングＯＮデューティ平均＝0.5とすると、図３及び図４で示した従来回路における消費電力は、
（1.2Ｖ×10Ａ×0.5＋1.2Ｖ×10Ａ×0.5）×２＝24Ｗ
となるのに対して、図１及び図２で示した本発明回路における消費電力は、
（10Ａ×10Ａ×0.02Ω×0.5＋0.6Ｖ×10Ａ×0.5）×２＝8Ｗ
となり、本発明の方が16Ｗ分の消費電力を抑えた構成となっているのが分かる。実際には他の素子の影響もあるため、もっと大きな差となって現れる。

また、前記昇圧チョッパ回路兼力率改善用フィルタ３２において入力電圧を昇圧してコンデンサ２９、３０に蓄えているが、この昇圧率を制御回路４３において制御して調整可能とすることで、大幅な高効率化を実現している。本発明の構成では、前記ＤＣ−ＡＣインバータ３７の入力であるコンデンサ２９、３０に蓄えるべき電圧は、それぞれ出力電圧＋10Ｖ_DC程度で良いので、出力電圧として100Ｖ_ACが必要な場合は、141Ｖ_DC（100Ｖ_AC×√2）＋10Ｖ_DC＝151Ｖ_DC有れば十分である。よって、目的電圧を151Ｖ_DCに設定しておくことで、出力電圧として100Ｖ_ACを出力することが可能となる。しかし、入力電圧が低い場合には目的電圧の設定は151Ｖ_DCで問題ないが、この設定状況において入力電圧が107Ｖ_AC（151Ｖ_DC÷√2）を超えると、入力電圧の方が昇圧後の電圧よりも高くなってしまうため、スイッチング素子２３、２４のスイッチング動作が止まってしまい、力率改善も行わなくなってしまう。これを避けるために、通常は昇圧後の目的電圧を最大入力電圧よりも高い電圧となるように設定するが、この設定では交流入力電圧が低い場合に昇圧率が高くなってしまい電源効率が低下するという問題があった。

そこで、本発明では、制御回路４３において入力電圧検出回路１５で検出した入力電圧に応じて前記昇圧チョッパ回路兼力率改善用フィルタ３２での昇圧する目的電圧を調整するように制御する。例えば、入力電圧が低いとき（107Ｖ_AC未満）には昇圧する目的電圧を151Ｖ_DCに設定し、入力電圧が高いとき（107Ｖ_AC以上）には入力電圧に比例させて昇圧する目的電圧を151Ｖ_DC以上に上げるように、制御回路４３で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。

前記実施例において、スイッチング素子２３、２４は、フライホイールダイオード入りのＭＯＳＦＥＴで構成したが、本発明はこれに限られるものではない。例えば、フライホイールダイオード無しにしたＭＯＳＦＥＴのみで構成してもよいし、また、これ以外の素子としてバイポーラトランジスタ、ＩＧＢＴ等のスイッチング素子で構成してもよく、このバイポーラトランジスタ、ＩＧＢＴ等のスイッチング素子の場合にはフライホイールダイオード入りであることが望ましい。さらに、スイッチング素子３３、３４も、ＩＧＢＴに限られるものではなく、ＭＯＳＦＥＴ等の他のスイッチング素子を用いてもよい。

本発明による電源回路の構成を示した回路図である。（ａ）は、図１の昇圧チョッパ回路兼力率改善用フィルタ３２における正側動作時の構成を表した模式図であり、（ｂ）は、同様に負側動作時の構成を表した模式図である。従来の電源回路の構成を示した回路図である。（ａ）は、図３の昇圧チョッパ回路兼力率改善用フィルタ３１における正側動作時の構成を表した模式図であり、（ｂ）は、同様に負側動作時の構成を表した模式図である。従来の電源回路の他の構成を示した回路図である。（ａ）は、図５の昇圧チョッパ回路兼力率改善用フィルタ２６における正側動作時の構成を表した模式図であり、（ｂ）は、同様に負側動作時の構成を表した模式図である。

符号の説明

１…直送ライン、２、３…交流入力端子、４…カレントトランス、５…１次コイル、６、７…２次コイル、８、９…交流出力端子、１０…交流電源、１１…リアクトル、１２…出力電圧検出回路、１３…カレントトランス、１４…切換回路、１５…入力電圧検出回路、１６…共通ライン、１７…カレントトランス、１９、２０…検出回路、２２…制御回路、２３…スイッチング素子、２４…スイッチング素子、２５…スイッチング素子、２６…昇圧チョッパ回路兼力率改善用フィルタ、２７、２８…整流ダイオード、２９、３０…コンデンサ、３１…昇圧チョッパ回路兼力率改善用フィルタ、３２…昇圧チョッパ回路兼力率改善用フィルタ、３３、３４…スイッチング素子、３５…リアクトル、３６…コンデンサ、３７…ＤＣ−ＡＣインバータ、３８…バッテリ、３９…逆流阻止スイッチ素子、４０…スイッチング素子、４１…スイッチング素子、４２…スイッチング素子、４３…制御回路、４５…パルス幅変調回路、４９…抵抗、５０…全波整流回路、５１〜５４…整流ダイオード、９６…フィルタ回路。

Claims

交流入力端子２、３と交流出力端子８、９のそれぞれの一方の端子３、９間を結合して共通ライン１６とし、この共通ライン１６と他方の入力端子２との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ３２において制御回路４３の制御の下で昇圧チョッピングを行うことで共通ライン１６の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ３７によって交流電圧に変換して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ３２は、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けた互いに逆向きでかつ直列に接続されたフライホイールダイオード入りのＭＯＳＦＥＴからなるスイッチング素子２３、２４とを具備し、これらのリアクトル１１及びスイッチング素子２３、２４を共通ライン１６に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路４３は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ３２における昇圧率の制御を行う機能を具備してなることを特徴とする電源回路。