JP4476228B2 - シミュレーション装置 - Google Patents
シミュレーション装置 Download PDFInfo
- Publication number
- JP4476228B2 JP4476228B2 JP2006054412A JP2006054412A JP4476228B2 JP 4476228 B2 JP4476228 B2 JP 4476228B2 JP 2006054412 A JP2006054412 A JP 2006054412A JP 2006054412 A JP2006054412 A JP 2006054412A JP 4476228 B2 JP4476228 B2 JP 4476228B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- simulation
- model
- simulator
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims description 176
- 238000000034 method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 description 45
- 230000002093 peripheral effect Effects 0.000 description 26
- 238000005259 measurement Methods 0.000 description 23
- 238000012545 processing Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 230000001419 dependent effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000007405 data analysis Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012821 model calculation Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Testing Of Engines (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
(1)CPUモデル53、周辺回路モデル54は詳細なハードウエアモデルであるため、シミュレーションの負荷が高くなり、演算速度が遅くなっていた。
(2)仮想マイコン51のクロックを基に一定の周期でシミュレーションが実行されているために、パラメータに変化がない場合でも無駄な演算が行われており、演算速度が遅くなっていた。
(3)CPUシミュレータ部5と外部モデル実行部6の間の情報伝達を、電気信号相当のデータで行っていたため、短い時間での入出力処理が必要であった。
(4)CPUシミュレータ部5と外部モデル実行部6の間の伝達データに時刻情報がなかったため、データに変化がない場合でも一定周期で入出力処理を行う必要があり、演算速度が遅くなっていた。
(5)収集したデータを解析するための有効な手段がないため、解析に時間がかかった。
(6)シミュレーション中、CPUシミュレータ部5、或いは外部モデル実行部6にデータを入力する手段がなく、予めモデルに組み込まれた動作でのシミュレーションしかできなかった。
(7)シミュレーション中、仮想車両モデル60に対して、外部から開始、停止、再開を操作する手段がなく、予め決められた動作でのシミュレーションしかできなかった。
(a)CPUモデル、周辺回路モデルは詳細なハードウエアモデルを作らずにシミュレーションの負荷を軽くして、演算速度を速くすることができる。
(b)イベント駆動によるシミュレーション実行を行なって演算速度を速くすることができる。
(c)収集したデータが簡単に解析できてデバッグ業務の効率を上げることができる。
(d)シミュレーション中、CPUシミュレータ部、或いは外部モデル実行部にデータを入力でき、任意のシミュレーションをさせることができる。
(e)シミュレーション中、仮想車両モデルに対して、外部から開始、停止、再開を操作することができる。
本発明のシミュレーション装置18は、図4で説明したように、シミュレーションエンジン部70にイベント演算部77が設けられている。また、図6に示すように、シミュレーションエンジン部70には、図4では図示しなかったイベントリスト79とシミュレーショングローバルタイマ(図ではGTM)80が設けられている。シミュレーションGTM80は、フリーランタイマである。なお、図6に示すイベントリスト79には、イベントとして、エンジン制御に関するイベントが例として記載されている。
(2-2)シミュレーションGTM及びフリーランタイマを時間Tne1に更新する。
(2-3)キャプチャレジスタにフリーランタイマの下位nビット(キャプチャレジスタ長)をセットする。
(2-5)仮想マイコンコア部10の割込に相当する呼び出しを行う。
(2-6)処理完了を伝える。イベント演算部77で次回の割込発生時間を計算する。
1000rpm=1周期が約60ms=リングギヤの次の1歯までの時間が約5ms
よって、次回のNE割込の時間Tne2=Tne1+5ms
(2-7)イベントリスト79の最後に次回の割込予約を、時間Tne2、内容NE割込として追加する。
本発明のシミュレーション装置18を使用して実機の処理時間を計測する場合、即ち、ターゲットソフトウエア上の処理時間を計測したい場合、ターゲットソフトウエア上の実行時間は、シミュレーション装置18の上の実行時間からの推測値を使用することができる。即ち、シミュレーション装置18の上で動かすOS等の制御用プログラミングを記載するのに使用されるプログラミング言語と、実機の上で動かすOS等の制御用プログラミングを記載するのに使用されるプログラミング言語とは異なるが、両者のイベントの実行時間は殆ど変わらないか、或いは比例関係にあるので、シミュレーション装置18の上で計測したイベントの実行時間から実機の上のイベントの処理時間を推定することが可能である。
本発明のシミュレーション装置18では、図4で説明したように、シミュレーション制御・表示部7にシミュレーション制御部71があり、外部モデル実行部6にモデル制御部45が設けられている。
本発明のシミュレーション装置18では、図8に示すように、シミュレーションの結果得られたデータを、シミュレーション制御部71で処理し、計測データ表示部73で表示する。計測データ表示部73には得られた波形を時系列で表示する時系列データ表示部73Aと、データをメータ、バーグラフ、LED等のアニメーションや数値で表示するアニメーション・数値表示部73Bとがある。
本発明のシミュレーション装置18では、シミュレーションの結果得られたデータを、シミュレーション制御部71で処理し、図4に示した計測データファイル74に蓄積する。このようにして計測データファイル74に蓄積されたデータは、計測データ解析部75により解析することができる。
更に、本発明のシミュレーション装置18では、図4に示したように、シミュレーション制御部71にデータ入力部72が接続されている。この結果、シミュレーション制御部71に対して外部から任意のタイミングでデータを入力できる。データの入力方法は、図示しないが、キーボードや、マウスポインタによるアニメーションの操作(スライダ、ボリューム等)によって行うことができる。
図9は、本発明のシミュレーション装置によるシミュレーション実行の流れを、シミュレーション制御部71、モデル制御部45、プラントモデル44とI/Fボードモデル43を備えた仮想車両モデル60、CPUシミュレータ部15、及びイベント演算部77の間のデータのやりとりに基づいて説明する流れ図の前半部分を示すものであり、図10はこの流れ図の後半部分を示すものである。この流れ図は図4で説明したシミュレーション装置における各部の動作を示すものである。なお、図中の何も記載のないブロックは演算を示している。
(A-1) シミュレーション制御部71において、図7で説明したI/Fボードモデル群66とプラントモデル群67の中から、任意のI/Fボードモデル43とプラントモデル44の選択が行われる。
(B-1) 初期化完了通知を受けたシミュレーション制御部71は演算開始指示を作成し、これが演算開始イベントとしてモデル制御部45に送られ、モデル演算が開始される。
(C-1) シミュレーション実行中のデータは、随時、モデル制御部45を通じてシミュレーション制御部71に送られ、計測データ表示部73によって表示される。
(D-1) シミュレーション実行中のデータは、随時モデル制御部45を通じてシミュレーション制御部71に送られ、計測データファイル74に格納され、演算データの保存が行われる。
最後に、図4のシミュレーション制御・表示部7にあるデータ入力部72からデータが入力された場合の、本発明のシミュレーション装置によるシミュレーション実行の流れを図9を用いて説明する。
2 入力用周辺回路
3 組込み用マイクロコンピュータ
4 出力用周辺回路
5 CPUシミュレータ部
6 外部モデル実行部
7 シミュレーション制御・表示部
8 本発明のシミュレーション装置
9 従来のシミュレーション装置
10 仮想マイコンコア部
11 I/Oドライバ
12 コントロールソフト
13、14 仮想レジスタ
15 CPUシミュレータ部
16 外部モデル実行部
17 シミュレーションエンジン部
18 本発明のシミュレーション装置
20 仮想マイコンリソース部
40 外部モデル実行部
43 I/Fボードモデル
44 プラントモデル
45 モデル制御部
60 仮称車両モデル
61 デバイスモデル
62 プラントモデル
63 モデル制御部
71 シミュレーション制御部
72 データ入力部
73 計測データ表示部
75 計測データ制御・表示部
N 車両からの入力信号
S 車両への出力信号
V 実車両
Claims (8)
- マイクロコンピュータを含む制御装置によって被制御装置を制御する制御システムを模擬するシミュレーション装置であって、
前記マイクロコンピュータをソフトウエアで模擬するものであり、
前記被制御装置を制御するための制御プログラムの実行を行うマイコンコアをソフトウエアで模擬する仮想マイコンコア部と、前記マイコンコア周辺のハード的なリソースをソフトウエアで模擬する仮想マイコンリソース部と、を備える第1のシミュレータ部と、
前記被制御装置のモデルに基づいて前記被制御装置をソフトウエアで模擬する第2のシミュレータ部と、
前記第2のシミュレータ部からの情報に基づいて、前記第1のシミュレータ部に所定の処理を行わせるための割り込み信号を発生するシミュレーションエンジン部とを備え、
前記シミュレーションエンジン部は、前記第2のシミュレータ部からの被制御装置の状態を示す情報と、イベントリストに記憶されたイベントの仕様とに基づいて、前記第1のシミュレータ部に対する割り込み信号を発生し、
前記第1のシミュレータ部は、前記仮想マイコンコア部と前記仮想マイコンリソース部との間の情報の遣り取りを、仮想レジスタを介して行うものであり、前記シミュレーションエンジン部から割り込み信号が入力されると、当該割り込み信号に対応する前記制御プログラムにおけるアプリケーション処理を実行することを特徴とするシミュレーション装置。 - 前記シミュレーションエンジン部は、前記割り込み信号による非時間同期イベントの完了時に、当該非時間同期イベントについての次回の割り込み信号の発生時間を計算して記憶すると共に、所定時間毎に前記記憶された非時間同期イベントの次回の割り込み信号の発生時間を再計算して記憶することを特徴とする請求項1に記載のシミュレーション装置。
- 前記第1のシミュレータ部によって模擬される実機におけるイベントの実行時間は、前記第1のシミュレータ部を実行するマイクロコンピュータにおける同じイベントの実行時間から推定することを特徴とする請求項1又は2に記載のシミュレーション装置。
- 前記第1と第2のシミュレータ部の間で送受信されるデータの設定を行うと共に、前記第2のシミュレータ部にイベント情報を発行するシミュレーション制御部が、グラフィカル・ユーザ・インターフェイスを備え、前記シミュレーション制御部は、シミュレーションに用いるモデルの設定を、前記グラフィカル・ユーザ・インターフェイスを用いて行うことを可能としたことを特徴とする請求項1から3の何れか1項に記載の電子機器のシミュレーション装置。
- 前記シミュレーション制御部は、前記第1のシミュレータ部における内部制御データの中から、計測すべきデータを指定する機能を有することを特徴とする請求項4に記載の電子機器のシミュレーション装置。
- 前記第2のシミュレータ部は、前記シミュレーション制御部によって指定された前記第1のシミュレータ部における内部制御データの計測を行うと共に、当該計測したデータを前記シミュレーション制御部に送付する機能を有することを特徴とする請求項5に記載の電子機器のシミュレーション装置。
- 前記シミュレーション制御部は、前記第2のシミュレータ部に対して、任意のタイミングで前記イベント情報を発行する機能を備え、
前記第2のシミュレータ部は、前記シミュレーション制御部から任意のタイミングで発行されるイベント情報を受け取り、このイベント情報に従ってモデルを制御する機能を備えることを特徴とする請求項6に記載の電子機器のシミュレーション装置。 - 前記第1のシミュレータ部に内部タイマが設けられており、他のシミュレータ部はこの内部タイマのカウントする時間で動作することを特徴とする請求項1から7の何れか1項に記載の電子機器のシミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054412A JP4476228B2 (ja) | 2006-03-01 | 2006-03-01 | シミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054412A JP4476228B2 (ja) | 2006-03-01 | 2006-03-01 | シミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007233675A JP2007233675A (ja) | 2007-09-13 |
JP4476228B2 true JP4476228B2 (ja) | 2010-06-09 |
Family
ID=38554210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054412A Active JP4476228B2 (ja) | 2006-03-01 | 2006-03-01 | シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4476228B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE488793T1 (de) * | 2006-09-11 | 2010-12-15 | Dspace Gmbh | Verfahren zum test eines elektronischen steuerungssystems |
JP4875545B2 (ja) * | 2007-06-12 | 2012-02-15 | キヤノン株式会社 | シミュレーション同期装置及びその制御方法 |
JP5814597B2 (ja) * | 2011-04-15 | 2015-11-17 | キヤノン株式会社 | 情報処理装置及びプログラム |
US11977467B2 (en) * | 2018-06-22 | 2024-05-07 | Hitachi Astemo, Ltd. | Simulation device |
CN113569526A (zh) * | 2021-07-02 | 2021-10-29 | 苏州盛科通信股份有限公司 | Cpu配置方法、cpu配置装置及芯片仿真方法 |
-
2006
- 2006-03-01 JP JP2006054412A patent/JP4476228B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007233675A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104460646B (zh) | 用于对虚拟控制器进行实时测试的测试装置 | |
JP5153465B2 (ja) | シミュレーション方法、システム及びプログラム | |
JP4476228B2 (ja) | シミュレーション装置 | |
JP5065344B2 (ja) | シミュレーション方法、システム及びプログラム | |
JP5295355B2 (ja) | シミュレーション方法、システム及びプログラム | |
US9612592B2 (en) | Method for real-time testing of a control unit for an internal combustion engine using a simulator | |
WO2006059682A1 (ja) | 過渡エンジン性能適合化方法およびシステム | |
US7987075B2 (en) | Apparatus and method to develop multi-core microcomputer-based systems | |
WO2013099438A1 (ja) | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム | |
JP2009014406A (ja) | 電子制御ユニットの自動検査装置 | |
CN104863735B (zh) | 电控内燃发动机正时信号故障诊断装置 | |
WO2005028839A1 (ja) | 過渡エンジン性能適合化方法およびシステム | |
JP4906286B2 (ja) | ソフトウェア開発環境システム | |
JP2015005189A (ja) | Ecu評価装置、コンピュータプログラム及びecu評価方法 | |
CN103713977A (zh) | 一种微处理器ip核比较验证的实现方法 | |
JP4573842B2 (ja) | シミュレーション装置 | |
JP2004027930A (ja) | 車両用制御装置の評価方法 | |
JP2015123748A (ja) | 検査システム | |
JP2010513784A (ja) | 内燃機関の運転のためのシミュレーション方法及び装置 | |
JP2010097405A (ja) | シミュレーションシステム及びシミュレーション方法 | |
JP2008165544A (ja) | シミュレーションシステム及びシミュレーション方法 | |
KR20160065641A (ko) | Hsil 기반 가상 엔진 검증 장치 및 방법 | |
US9703916B2 (en) | Streaming, at-speed debug and validation architecture | |
JP2010049355A (ja) | 模擬マイクロコンピュータ装置 | |
Viele et al. | A PC and FPGA hybrid approach to hardware-in-the-loop simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4476228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |