JP4475552B2

JP4475552B2 - Ｄｃファン駆動回路

Info

Publication number: JP4475552B2
Application number: JP2000093796A
Authority: JP
Inventors: 宏之高木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-03-30
Filing date: 2000-03-30
Publication date: 2010-06-09
Anticipated expiration: 2020-03-30
Also published as: CN1315779A; TW486857B; JP2001286173A; CN1205739C

Description

【０００１】
【発明の属する技術分野】
この発明は、複数個のＤＣファンを直列接続して駆動する場合の駆動回路に関するものである。
【０００２】
【従来の技術】
図６は、複数個のＤＣファンを直列接続して駆動する場合の一般的なＤＣファン駆動回路を示す回路図である。尚、ここでは、ＤＣファンを２個駆動する場合を示す。
図６において、１はＤＣファンに電力を供給する直流電源であり、一例として４８Ｖの直流電圧とする。２はファン駆動指令信号に基づいて動作するドライブ回路３によって駆動制御される半導体スイッチであり、半導体スイッチ２がＯＮすると、直列接続されたＤＣファン４ａ，４ｂに直流電源１から直流電圧が印加される。５は直列接続された各ＤＣファン４ａ，４ｂの両端に印加される電圧をバランスさせるための電圧バランス回路であり、抵抗６ａ、６ｂがそれぞれＤＣファン４ａ，４ｂに並列に接続されている。ここで、抵抗６ａ、６ｂは、ＤＣファン４ａ，４ｂのインピーダンスよりも小さくなければならない。
【０００３】
ここで、図７に従来の駆動回路で駆動した場合の電圧波形を示す。
一般に、ＤＣファンは、ブラシレスモータを使用しており、複数直列接続すると、モータ内蔵の回転駆動用スイッチング素子の導通制御に関するリップル電流が相互に影響し、図７に示す如く、ＤＣファンの両端にスパイク状の電圧が発生する。但し、その平均電圧は、直流電源１の電源電圧（４８Ｖ）の半分の電圧（２４Ｖ）となっている。
【０００４】
また、図６において、７は例えば特開平８−１０７６９７号公報に記載のＤＣファンの異常検出回路であり、ＤＣファン４ａ，４ｂそれぞれに並列に接続され、ツェナーダイオード８ａ、８ｂと電流制限抵抗９ａ、９ｂとフォトカプラ１０ａ、１０ｂで過電圧を検出している。
【０００５】
一般に、市販のＤＣファンは、ロック（以下、回転拘束という）に対して保護機能を有しており、回転拘束を検出すると自動的に動作を停止し、自己の消費電力を低減するように動作する。尚、数秒後に回転拘束が解消されていれば、ＤＣファンは再び回転する。このＤＣファンが持つ自己保護機能により、直列接続されたＤＣファン４ａ，４ｂのうち、ある一つに、回転拘束もしくは接続忘れ、ＤＣファン電源線断線等の異常が発生した場合には、ＤＣファン４、電圧バランス回路５と異常検出回路７とが並列に接続される回路のインピーダンスが上昇し、その結果、この並列回路両端に電圧が上昇することで、異常検出回路７が動作して異常を検出する。
【０００６】
【発明が解決しようとする課題】
ところが、従来のＤＣファン駆動回路では、直列接続した各ＤＣファン４ａ，４ｂの両端に、図７に示すように、スパイク状のリップル電圧が発生する為、ＤＣファンの許容電圧をオーバーしてＤＣファンを破損させる恐れがあった。抵抗６ａ、６ｂの抵抗値を十分に小さくすることにより、ある程度はこの電圧リップルを抑制できるが、かなり熱容量の大きな抵抗を必要とし、常時発熱による損失が発生する為、省エネルギーの観点からも好ましくない。また、半導体スイッチ２に流れる電流も増加する為、大容量の半導体スイッチ２が必要になり、コスト低減、小型化の阻害要因となってしまう。
【０００７】
また、抵抗６ａ、６ｂの抵抗値を小さくしすぎると、あるＤＣファンに回転拘束もしくは接続忘れ、電源線断線等の異常が発生したとしても、ＤＣファン４ａ，４ｂの両端に過電圧が発生せず、異常検出回路７で異常を検出できなくなる可能性がある。この場合、異常が認識されないまま放置される危険性があり、機器の信頼性が低下してしまう。
【０００８】
近年、インバータ冷却用等、様々な機器において、安価で汎用性の高い低電圧のブラシレスＤＣファンを使用するケースが増え、低電圧の直流電源が無い場合は、ＤＣファンを複数個直列接続せざるをえず、上記問題は避けられないものとなってきている。
【０００９】
この発明は上記のような問題点を解消するためになされたもので、低電圧の適当な直流電源がなく、低電圧のＤＣファンを複数個直列接続して駆動しなければならないときに、ＤＣファンを破損させることなく回転させることができる、安価で、信頼性が高く、且つ省エネルギーに貢献できるＤＣファン駆動回路を得ることを目的としている。
また、異常が発生した場合には速やかに異常を検出しＤＣファンヘの電力供給を停止させることができるＤＣファン駆動回路を得ることを目的としている。
【００１０】
【課題を解決するための手段】
この発明に係るＤＣファン駆動回路は、直流電源に直列接続されて該直流電源から電源電圧が供給されて駆動する複数のＤＣファンと、直列接続された各ＤＣファンの両端に印加される電圧を当該ＤＣファンの許容印加電圧以下に抑制して所定の電圧にそれぞれバランスするための複数の半導体スイッチとして電圧駆動型能動素子を用い、前記直流電源の電源電圧をＤＣファンの直列個数分均等に分圧するための複数の分圧抵抗を備えると共に、前記電圧駆動型能動素子は、直列接続された各ＤＣファンの接続点に、ソースとソース、制御電極と制御電極がそれぞれ接続され、且つソースラインに電流検出用抵抗がそれぞれ挿入されたＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対を構成し、前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの制御電極が共通接続され、かつ前記共通の制御電極が前記複数の分圧抵抗の各分圧点に接続されて前記各ＤＣファンに印加される電圧のアンバランス分を補償する電圧バランス回路と、前記ソースラインに電流検出用抵抗がそれぞれ挿入されたＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対の接続構成に対して、エミッタ同士が接続されると共に、エミッタ同士の接続点が前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの前記ソースラインにそれぞれ挿入された前記電流検出用抵抗同士の接続点に接続され、かつベースが抵抗を介して前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴのソースにそれぞれ接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタと、アノードが抵抗を介して前記Ｎ型ＭＯＳＦＥＴのドレインに接続されたフォトダイオードを有する第１のフォトカプラとアノードが前記ＰＮＰ型トランジスタのコレクタに接続され、かつカソードが抵抗を介して前記Ｐ型ＭＯＳＦＥＴのドレインに接続されたフォトダイオードを有する第２のフォトカプラとの接続構成を備えると共に、前記第１と第２のフォトカプラのフォトトランジスタのコレクタ同士が接続されることで出力端子がワイヤードＯＲ接続され、前記各ＭＯＳＦＥＴがそれぞれ導通して前記電流検出用抵抗に電流が流れ、前記電流検出用抵抗の電圧降下が所定のスレショルド電圧以上になると導通する前記ＮＰＮ型トランジスタとＰＮＰ型トランジスタに接続された前記第１と第２のフォトカプラがＯＮし、ワイヤードＯＲ接続された前記第１と第２のフォトカプラの出力に基づいて前記ＤＣファンの回転拘束及び未接続等による異常状態を検出する異常検出回路とを備えたものである。
【００１５】
【発明の実施の形態】
図１は、この発明の実施の形態に係るＤＣファン駆動回路を示す回路図である。図１において、１はＤＣファンに電力を供給する直流電源であり、一例として４８Ｖの直流電圧とする。２はファン駆動指令信号に基づいて動作するドライブ回路３によって駆動制御される半導体スイッチであり、半導体スイッチ２がＯＮすると、直列接続されたＤＣファン４ａ，４ｂに直流電源１から直流電圧が印加される。５ａは直列接続された各ＤＣファン４ａ，４ｂの両端に印加される電圧を所定電圧にバランスさせるための制御回路、即ち電圧バランス回路であり、この電圧バランス回路５ａは、半導体スイッチ２がＯＮしたとき直流電源１の電源電圧（４８Ｖ）の中点電圧ａ（２４Ｖ）に分圧するための分圧抵抗１１ａ，１１ｂと、ＤＣファン４ａ，４ｂに印加される電圧のアンバランス分を補償するための電圧駆動形半導体素子であるＮ型ＭＯＳＦＥＴ１２ａとＰ型ＭＯＳＦＥＴ１２ｂで構成されている。このＮ型ＭＯＳＦＥＴ１２ａとＰ型ＭＯＳＦＥＴ１２ｂは、直列接続されるＤＣファン４ａ、４ｂに対応して交互に接続されるようになされ、それらの制御電極であるゲートは共通接続され、分圧抵抗１１ａ，１１ｂの分圧点ａに接続されている。
【００１６】
次に、電圧バランス回路５ａの動作原理を説明する。
例えば、ＤＣファン４ａ，４ｂの接続点ｂの電圧が中点電圧ａ（２４Ｖ）よりも、スレショルド電圧（ＭＯＳＦＥＴのゲートしきい値電圧：約２Ｖ）以上低いときには、Ｎ型ＭＯＳＦＥＴ１２ａのゲート−エミッタ間に正の電圧が印加され、Ｎ型ＭＯＳＦＥＴ１２ａはＯＮする。Ｎ型ＭＯＳＦＥＴ１２ａがＯＮすると、電流が流れて等価的にインピーダンスが下がり、ａ点とｂ点の電位は等しくなろうとする。尚、Ｐ型ＭＯＳＦＥＴ１２ｂのゲート−エミッタ間には、このとき正バイアスがかかっているので、必ずＯＦＦしている。
【００１７】
逆に、ｂ点の電圧が中点電圧ａ（２４Ｖ）よりもスレショルド電圧分（約２Ｖ）以上高いときには、Ｐ型ＭＯＳＦＥＴ１２ｂのゲートーエミッタ間に負の電圧が印加され、Ｐ型ＭＯＳＦＥＴ１２ｂはＯＮする。Ｐ型ＭＯＳＦＥＴ１２ｂがＯＮすると、電流が流れて等価的にインピーダンスが下がり、ａ点とｂ点の電位は等しくなろうとする。尚、Ｎ型ＭＯＳＦＥＴ１２ａのゲート−エミッタ間には、このとき負バイアスがかかっているので必ずＯＦＦしている。
【００１８】
以上の原理で、従来、ＤＣファン４ａ，４ｂの両端に発生していたスパイク状のリップル電圧が抑えられ、ＤＣファンの許容印加電圧以下となっている。具体的には、この場合、約２４Ｖ±２Ｖ以下に抑えられる。
この様子を示したのが、図２の電圧波形である。尚、図中、電圧バランス回路５ａでは、出力素子として電圧駆動型のＭＯＳＦＥＴを使用したが、言うまでもなく、電流駆動型のバイポーラトランジスタを使用しても実現可能だが、ＭＯＳＦＥＴを使用することにより、抵抗１１ａ、１１ｂに高抵抗値が使用でき、しかも電圧バランス効果の大きい回路が少数の部品で安価に構成できる。
【００１９】
次に、図３は、上述した電圧バランス回路５ａにＤＣファンの異常検出回路を追加した詳細回路図である。
図３において、１１ａ，１１ｂと、１２ａ，１２ｂは図１と同様な分圧抵抗とＮ型ＭＯＳＦＥＴ及びＰ型ＭＯＳＦＥＴである。１３ａ、１３ｂはそれぞれＭＯＳＦＥＴ１２ａ、１２ｂに流れる電流を検出する為の電流検出用抵抗であり、その抵抗値は、大きすぎるとＭＯＳＦＥＴ１２ａ，１２ｂを流れる電流が制限されて電圧バランス能力が低下するので低抵抗値に設定される。１４ａ、１４ｂはそれぞれＮＰＮ型トランジスタ１５ａ、ＰＮＰトランジスタ１５ｂのベース抵抗であり、抵抗１３ａ、１３ｂの電圧降下がスレショルド電圧（約０．６Ｖ）以上になると、それぞれトランジスタ１５ａ、１５ｂをＯＮし、制限抵抗９ａ、９ｂを通じてフォトカプラ１０ａ、１０ｂに電流が流れる。１６は異常検出回路用のロジック電源、１７はワイヤードＯＲ接続されたフォトカプラ１０ａ，１０ｂのプルアップ抵抗、１８は逆流阻止用ダイオード、１９はフィルター用のコンデンサ、２０はトランジスタ２１のベース抵抗、２２はプルアップ抵抗である。
【００２０】
次に、図３に示すＤＣファンの異常検出回路の動作について、図４に示す電圧波形を参照して説明する。
まず、ＤＣファンが正常に回転しているときは、図２でも説明したが、ＤＣファン４ｂへの印加電圧は、図４Ａに示す如く、スパイク状の電圧のみ電圧バランス回路５ａにより抑制され、電圧リップルが抑えられる。このとき、図３に示す異常検出回路のＣ点の電位は、電圧バランス回路５ａが動作し、ＭＯＳＦＥＴ１２ａまたは１２ｂに所定の電流以上流れている期間だけ、フォトカプラ１０ａもしくは１０ｂがＯＮして図４Ｂの如くとなる。さらに、フィルター回路によってｄ点の電位は図４Ｃの如くとなる。ここで、ｄ点の電位は、Ｈレベル（スレショルド電圧０．６Ｖ以上）を確保しているので、異常検出信号（ｅ点の電位）は図４ｄの如く、Ｌレベルを維持し、正常と判定される。
【００２１】
次に、一方のＤＣファンが回転拘束状態となった場合の動作について説明する。ここでは、ＤＣファン４ａが回転拘束した場合を示す。ＤＣファン４ａが回転拘束すると、ＤＣファン内部の保護機能が、回転拘束を検出して自動的に動作を停止し、自己の消費電力を低減するように動作し、見かけ上、ＤＣファン４ａのインピーダンスが増加することとなる。これによって、直流電源１（４８Ｖ）の電圧が、ＤＣファン４ａ，４ｂにアンバランスに印加されることになる。もし、電圧バランス回路５ａが備えられておらず、このまま放置されたならば、ＤＣファン４ａに過電圧印加状態が継続し、最悪ＤＣファン４ａが焼損に至る危険性がある。
【００２２】
ここでは、電圧バランス回路５ａの動作により、Ｎ型ＭＯＳＦＥＴ１２ａがＯＮし電流が流れて、図４Ａの如く、ＤＣファン４ｂの印加電圧は許容範囲内に抑えられる。また、図３に示す異常検出回路のＣ点の電位は、図４Ｂの如く、ファトカプラ１０ａのＯＮにより、Ｌレベルとなる。さらに、ｄ点の電位は図４Ｃの如く、コンデンサ１９とベース抵抗２０及びトランジスタ２１のベース−エミッタ間のインピーダンスによって決まる時定数によって徐々に低下し、スレショルド電圧（約０．６Ｖ）を横切ったとき、ｅ点の電位は、図４Ｄの如く、Ｈレベルに変化し、異常状態と認識される。この異常状態を認識した場合、ドライブ回路３によって半導体スイッチ２をＯＦＦすることにより、ＤＣファン１４ａ、１４ｂに印加される直流電圧を絶つ。これにより、電圧バランス回路５ａの出力素子であるＭＯＳＦＥＴ１２ａ、１２ｂの損失による過熱を抑制でき、小さな定格電流の素子で構成することが可能となる。
【００２３】
上述した例は、ＤＣファン４ａの回転拘束時を説明したが、ＤＣファン４ｂの回転拘束時も同様に異常検出できる。また、ＤＣファンの一方未接続、ＤＣファン電源コードの断線時にも異常検出可能である。これにより、風量低下による冷却効率の悪化を未然に防止でき、信頼性の高い機器を得ることできる。
【００２４】
また、上述した例は、２個のＤＣファンを駆動する場合を示したものであるが、ＤＣファンを３個以上直列接続して駆動する場合についても同様である。ＤＣファンを３個直列接続した回路構成を図５に示す。
図５において、１〜３は図１で説明したものと同様な直流電源、半導体スイッチ及びドライブ回路である。４ａ，４ｂ、４ｃは直列接続された３つのＤＣファン、５ｂは電圧バランス回路である。この電圧バランス回路５ｂは、図示の如く、３つの分圧抵抗１１ａ、１１ｂ、１１ｃと、Ｎ型及びＰ型ＭＯＳＦＥＴ１２ａ、１２ｂ、１２ｃ、１２ｄにより構成される。さらに、多くのＤＣファンを直列接続して駆動する場合も、同様に抵抗とＭＯＳＦＥＴを組合わせて増やしていけばよい。すなわち、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対を、直列接続されるＤＣファンの各接続点に接続されるようにし、それらの制御電極であるゲートを共通接続して、分圧抵抗の各分圧点に接続すればよい。
【００２５】
以上、本実施の形態では、適当な直流電源がなく、低電圧のＤＣファンを複数個直列接続して駆動しなければならないときに、ＤＣファンに印加されるスパイク状のリップル電圧を許容範囲内に抑制し、ＤＣファンを破損させることなく回転させることができる。また、回転拘束等の異常が発生した場合には、速やかにその異常を検出し、ＤＣファンヘの電力供給を停止させることができる為、発生損失は最小限に抑えられ、安価な小形部品で構成でき、高信頼性、且つ省エネに貢献できるＤＣファンの駆動回路を得ることができる。
【００２６】
【発明の効果】
以上のように、この発明によれば、直列接続された各ＤＣファンの両端に印加される電圧を当該ＤＣファンの許容印加電圧以下に抑制して所定の電圧にバランスするための複数の出力能動素子を用いた電圧バランス回路とを備え、また、出力能動素子として、電圧駆動型能動素子を使用したので、低電圧の適当な直流電源がなく、低電圧のＤＣファンを複数個直列接続して駆動しなければならないときに、ＤＣファンを破損させることなく回転させることができる、安価で、信頼性が高く、且つ省エネルギーに貢献できるＤＣファン駆動回路を得ることができる。
【００２７】
また、前記出力能動素子に流れる電流の検出に基づいてＤＣファンの回転拘束及び未接続等による異常状態を検出する異常検出回路をさらに備えたので、異常が発生した場合には速やかに異常を検出しＤＣファンヘの電力供給を停止させることが可能となる。
【００２８】
また、前記電圧バランス回路は、前記直流電源の電源電圧をＤＣファンの直列個数分均等に分圧するための複数の分圧抵抗を備えると共に、前記電圧駆動型能動素子は、直列接続された各ＤＣファンの接続点にＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対が接続されると共に、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの制御電極が共通接続され、かつ当該制御電極が複数の分圧抵抗の各分圧点に接続されて各ＤＣファンに印加される電圧のアンバランス分を補償するようにしたので、低電圧の適当な直流電源がなく、低電圧のＤＣファンを複数個直列接続して駆動しなければならないときに、ＤＣファンを破損させることなく回転させることができる、安価で、信頼性が高く、且つ省エネルギーに貢献できるＤＣファン駆動回路を得ることができる。
【００２９】
さらに、前記異常検出回路は、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの接続構成に対応して備えられ、出力端子がワイヤードＯＲ接続され、各ＦＥＴがそれぞれ導通して所定の電流以上流れている期間だけＯＮするフォトカプラを備え、このワイヤードＯＲ接続されたフォトカプラの出力に基づいてＤＣファンの異常状態を検出するようにしたので、安価な構成で、異常が発生した場合には速やかに異常を検出しＤＣファンヘの電力供給を停止させることが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施の形態によるＤＣファン駆動回路を示す回路図である。
【図２】図１の動作を示す波形図である。
【図３】図１の電圧バランス回路及び異常検出回路の詳細を示す回路図である。
【図４】図３の動作を説明する波形図である。
【図５】この発明の他の実施の形態例を示すＤＣファン駆動回路の回路図である。
【図６】従来のＤＣファン駆動回路を示す回路図である。
【図７】従来の動作を示す波形図である。
【符号の説明】
１直流電源、４ａ，４ｂ，４ｃＤＣファン、５ａ、５ｂ電圧バランス回路、１２ａ，１２ｂ，１２ｃ，１２ｄＭＯＳＦＥＴ、１０ａ，１０ｂフォトカプラ、１１ａ，１１ｂ，１１ｃ分圧抵抗。

Claims

直流電源に直列接続されて該直流電源から電源電圧が供給されて駆動する複数のＤＣファンと、
直列接続された各ＤＣファンの両端に印加される電圧を当該ＤＣファンの許容印加電圧以下に抑制して所定の電圧にそれぞれバランスするための複数の半導体スイッチとして電圧駆動型能動素子を用い、前記直流電源の電源電圧をＤＣファンの直列個数分均等に分圧するための複数の分圧抵抗を備えると共に、前記電圧駆動型能動素子は、直列接続された各ＤＣファンの接続点に、ソースとソース、制御電極と制御電極がそれぞれ接続され、且つソースラインに電流検出用抵抗がそれぞれ挿入されたＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対を構成し、前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの制御電極が共通接続され、かつ前記共通の制御電極が前記複数の分圧抵抗の各分圧点に接続されて前記各ＤＣファンに印加される電圧のアンバランス分を補償する電圧バランス回路と、
前記ソースラインに電流検出用抵抗がそれぞれ挿入されたＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの対の接続構成に対して、エミッタ同士が接続されると共に、エミッタ同士の接続点が前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴの前記ソースラインにそれぞれ挿入された前記電流検出用抵抗同士の接続点に接続され、かつベースが抵抗を介して前記Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴのソースにそれぞれ接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタと、アノードが抵抗を介して前記Ｎ型ＭＯＳＦＥＴのドレインに接続されたフォトダイオードを有する第１のフォトカプラとアノードが前記ＰＮＰ型トランジスタのコレクタに接続され、かつカソードが抵抗を介して前記Ｐ型ＭＯＳＦＥＴのドレインに接続されたフォトダイオードを有する第２のフォトカプラとの接続構成を備えると共に、前記第１と第２のフォトカプラのフォトトランジスタのコレクタ同士が接続されることで出力端子がワイヤードＯＲ接続され、前記各ＭＯＳＦＥＴがそれぞれ導通して前記電流検出用抵抗に電流が流れ、前記電流検出用抵抗の電圧降下が所定のスレショルド電圧以上になると導通する前記ＮＰＮ型トランジスタとＰＮＰ型トランジスタに接続された前記第１と第２のフォトカプラがＯＮし、ワイヤードＯＲ接続された前記第１と第２のフォトカプラの出力に基づいて前記ＤＣファンの回転拘束及び未接続等による異常状態を検出する異常検出回路と
を備えたＤＣファン駆動回路。