JP4467125B2 - Manufacturing method of multilayer printed wiring board - Google Patents
Manufacturing method of multilayer printed wiring board Download PDFInfo
- Publication number
- JP4467125B2 JP4467125B2 JP2000049120A JP2000049120A JP4467125B2 JP 4467125 B2 JP4467125 B2 JP 4467125B2 JP 2000049120 A JP2000049120 A JP 2000049120A JP 2000049120 A JP2000049120 A JP 2000049120A JP 4467125 B2 JP4467125 B2 JP 4467125B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- wiring board
- printed wiring
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、層間樹脂絶縁層と導体層とを交互に積層してなり、各導体層間がバイアホールにて接続されたビルドアップ層が、コア基板の両面に形成されてなる多層プリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
従来、ビルドアップ多層プリント配線板は、例えば、特開平9−130050号に開示される方法にて製造されている。
多層プリント配線板のコア基板には、両面に銅箔がラミネートされている銅張積層板が使われている。まず、この銅張積層板をドリル削孔し、無電解めっきを施し、パターン状にエッチングすることにより、基板の両面に内層銅パターンとスルーホールを形成していた。
【0003】
その後、ロールーコーターや印刷により層間絶縁樹脂を塗布する。そして、層間絶縁樹脂上にマスクを密着し、露光、現像して、層間導通のためのバイアホール開口部を形成させる。その後、UV硬化、本硬化を経て層間樹脂絶縁層を形成する。さらに、その層間樹脂絶縁層に酸や酸化剤などで粗化処理を施し、その粗化面にパラジウムなどの触媒を付ける。そして、薄い無電解めっき膜を形成し、そのめっき膜上にドライフィルムにてパターンを形成する。さらにその上に、電解めっきで厚付けしたのち、アルカリでドライフィルムを剥離除去し、エッチングして導体回路を作り出させる。次に、上層の層間樹脂絶縁層を形成し、上記工程を繰り返す。これにより、ビルドアップ多層プリント配線板が得られる。
【0004】
また、プリント配線板の最外層には、導体回路を保護するために、ソルダーレジスト層を施す。半田バンプを形成する際には、導体回路との接続のためにソルダーレジスト層の一部を開口させ、当該導体回路を露出させた上に半田ペーストを印刷して、リフローを行うことで半田バンプを形成している。
ここで、ソルダーレジスト層の開口方法としては、まず、ソルダーレジストとして感光性樹脂を用いる。次に、該ソルダーレジスト上に、開口に相当する位置に黒円の描かれたマスクを載置する。そして、該ソルダーレジストを感光して、該マスクの黒円位置に相当する未感光部分を溶解させる。これにより、ソルダーレジスト層に開口を形成させていた。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のドリルによるスルーホールの形成、露光現象によるバイアホール及びソルダーレジスト層の開口部を形成する方法では、微細な開口及び貫通孔を狭ピッチで形成することができず、多層プリント配線板の高集積化のために要求される性能を満たし得ないことがある。
【0006】
このため、本発明者は、プリント配線板にレーザ(炭酸ガス、エキシマ、UV、YAG)を用いて開口及び貫通孔を形成することを案出した。しかしながら、レーザを用いても小径の開口及び貫通孔を、正確な位置に形成することは困難であり、更に、レーザを照射して微細な開口及び貫通孔を1孔ずつ穿設すると、加工時間が長くなることが予想された。
【0007】
本発明は、上述した課題を解決するためになされたものであり、その目的は、配線密度を高め、かつ、正確な位置に開口及び貫通孔が形成された多層プリント配線板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明では、少なくとも以下の(A)〜(C)の工程を備えることを技術的特徴とする多層プリント配線板の製造方法にある:
(A)基板上に設けられた位置決めマークと開口を備えるマスク上に設けられた位置決めマークとから、当該基板と当該マスクとを位置あわせする工程と、
(B)前記基板に形成された通孔を介して、前記マスクを当該基板側へ吸着させる工程と、
(C)前記マスクにレーザを照射し、前記基板に複数個の通孔を形成する工程。
【0009】
請求項1では、該基板と該マスクとを、該基板と該マスクとの双方に設けられた位置決めマークによって位置あわせをする。その後、該基板に形成された通孔を介して空気を吸い出すことにより、該マスクと該基板との間を減圧もしくは真空状態にして、該マスクを該基板側へ密着させる。それにより、該マスクが該基板からずれたりすることがなくなる。そのため、該マスクを介してレーザで該基板に開口を形成させる際に、該基板の開口形成位置に正確に開口を形成することができる。
【0010】
また、該マスクには、複数個の微細な通孔が狭ピッチで形成されているため、該マスクを介して該基板にレーザを照射することにより、該基板に一括して複数個の微細な開口を狭ピッチで形成することができる。更に、レーザにより該基板に通孔を形成するため、露光現像処理により通孔を形成する場合と異なり、層間樹脂絶縁層およびソルダーレジスト層の材料として感光性樹脂に限定されることなく、種々の材料を用いることができる。
【0011】
請求項2の発明では、少なくとも以下の(A)〜(C)の工程を備えることを技術的特徴とする多層プリント配線板の製造方法にある:
(A)多数個取り用の基板上に設けられた位置決めマークと開口を備えるマスク上に設けられた位置決めマークとから、当該基板と当該マスクとを位置あわせする工程であって、
前記基板に形成された通孔を介して、前記マスクを当該基板側へ吸着させる工程と、
(B)前記マスクにレーザを照射し、前記基板に複数個の通孔を形成する工程、
(C)前記マスクを移動させ、前記多数個取り用の基板上を移動させ、上記(A)、(B)の工程を行う工程。
【0012】
請求項2では、該多数個取り用の基板と該マスクとを、該多数個取り用の基板と該マスクとの双方に設けられた位置決めマークによって位置あわせしている。このため、該マスクを介してレーザで、該多数個取り用の基板に正確に開口を形成することができる。また、該マスクには、複数個の通孔が形成されているため、一括して複数個の基板に微細な複数個の開口を形成することができる。
【0013】
該マスクは、該多数個取り用の基板の複数個の基板単位の大きさなので、該多数個取りの基板に対応したマスクよりも面積が小さく、レーザの熱によるマスクの伸縮の影響も小さい。そのため、該基板に開口を形成する精度を向上させることができる。また、該マスクを移動させ、該多数個取り用の基板上を移動させて上記工程を繰り返し行うため、マスクを使い回すことができる。なお、マスクを多数個取り用の基板と同じ大きさに形成することで、一括して加工を行うようにすることも可能である。
【0015】
請求項2では、該多数個取り用の基板に形成された通孔を介して空気を吸い出すことにより、該マスクと該多数個取り用の基板との間を、減圧もしくは真空状態にして、該マスクを該多数個取り用の基板側へ密着させる。このため、該マスクが該多数個取り用の基板からずれたりすることがなくなる。よって、該マスクを介してレーザで該多数個取り用の基板に開口を形成させる際に、該多数個取り用の基板の開口形成位置に、正確に開口を形成することができる。また、通孔は基板の4隅に形成させるのがよい。特に、基板の端部(基板を手で持つために形成されたエリアを意味する)に形成させることが望ましい。
【0016】
請求項3の発明は、前記マスクを、前記多数個取り用の基板の一個の基板単位に移動させて、レーザ照射を行うことを技術的特徴とする。
【0017】
請求項3では、該マスクを、該多数個取り用の基板の一個の基板単位に移動させて、レーザ照射を行う。該マスクは、該多数個取り用の基板の一個の基板単位の大きさなので、該多数個取りの基板に対応したマスクよりも面積が小さく、レーザの熱によるマスクの伸縮の影響を最小にできる。そのため、該基板に開口を形成する精度を向上させることができる。
【0018】
請求項4の発明では、前記レーザを照射する工程において、レーザを走査させることを技術的特徴とする。
【0019】
請求項4では、レーザを走査することにより、線状のレーザを用いても、該マスクを介して該基板に、短時間で複数個の微細な開口を狭ピッチで形成することができる。
【0020】
請求項5の発明では、前記レーザを照射する工程の後に、圧縮気体または溶剤によりマスクを洗浄する工程を備えることを技術的特徴とする。
【0021】
請求項5では、レーザを照射する工程の後に、圧縮気体または溶剤によって該マスクを洗浄することにより、該マスクに付着した樹脂片などの残さを落とすことができる。よって、該マスクを繰り返し使用しても、該マスクに付着した樹脂片による開口不良などが発生することはない。
【0024】
前記レーザ照射装置は、炭酸ガスレーザであり、前記マスクが、金属板の表面に金属膜を形成してなることが望ましい。高出力の得やすい炭酸ガスレーザを用いることにより、他のレーザ(エキシマ、UV、YAG)よりも容易にコア基板に貫通孔を形成することができる。また、該マスクに金属膜を形成することにより、該マスクを長期の使用に耐えるようにすることができる。
【0025】
【発明の実施の形態】
以下、本発明の実施形態に係る多層プリント配線板の製造方法及びレーザ加工装置について図を参照して説明する。
先ず、本発明の第1実施形態に係る多層プリント配線板10及びレーザ加工装置の構成について、図9及び図11〜図15を参照して説明する。
図9は、本発明の第1実施形態に係る多層プリント配線板10の断面図を示している。図11は、本発明の第1実施形態に係るレーザ加工の拡大説明図である。図12は、マスクの上面図を示している。図13(C)は、図12に示す、マスクのA−A断面図である。図14は、本発明の第1実施形態に係るレーザ加工装置の説明図である。図15は、光学装置のカメラによる位置決めマークの撮像について示している。
【0026】
図9に示すように、多層プリント配線板10では、コア基板30内にスルーホール36が形成され、該コア基板30の両面には導体回路34が形成されている。また、該コア基板30の上には、バイアホール60及び導体回路58の形成された下層側層間樹脂絶縁層50が配設されている。該下層層間樹脂絶縁層50の上には、バイアホール160及び導体回路158が形成された上層層間樹脂絶縁層150が配置されている。上層層間樹脂絶縁層150の上には、ソルダーレジスト層70が配設されている。該ソルダーレジスト層70には、開口71が形成され、該開口71には、半田バンプ76が配設されている。
【0027】
多層プリント配線板10のスルーホール36は、炭酸ガスレーザにより穿設されている。また、バイアホール60、160の開口部48、148及びソルダーレジスト層70の開口部71も炭酸ガスレーザにより穿設されている。
なお、レーザにより該基板に微細な通孔を形成するため、該基板の配線密度を上げることができる。また、露光現像処理により通孔を形成する場合と異なり、層間樹脂絶縁層およびソルダーレジスト層の材料として感光性樹脂に限定されることなく、種々の材料を用いることができる。
【0028】
次に、本発明の第1実施形態に係るレーザ加工装置の概略構成について、図14を参照して説明する。
図14に示すように、X−Y方向に移動するテーブル90上に、該多層プリント配線板10が載置されている。X−Yテーブル90には、該多層プリント配線板10に対応した大きさの、空気を吸い出すためのメッシュ状の吸引口(図示しない)が備えられている。また、該多層プリント配線板10には、貫通孔33が形成されている。次に、該多層プリント配線板10の上に、該多層プリント配線板10の開口形成位置に対応する通孔78aが穿設されたマスク78が、後述する光学装置による位置あわせ工程を経て、密着している。
【0029】
また、該マスク78が密着している該多層プリント配線板10の上には、炭酸ガスレーザ発振器81が設けられている。該炭酸ガスレーザ発振器81には、レーザ光の照射域を広げるためのレンズ82が取り付けてある。そして、該炭酸ガスレーザ発振器81から出たレーザ光は、該レンズ82を経由して、該マスク78に照射され、通孔78aを通過して該多層プリント配線板10に開口を形成する。なお、レーザによる開口の形成の様子を、拡大断面説明図として図11に示す。
【0030】
炭酸ガスレーザの出力は1J/cm2以上が好ましい。
また、本実施態様では、高出力の得やすい炭酸ガスレーザを用いているが、炭酸ガスレーザと他のレーザ(エキシマ、UV、YAG)とを共に使用してもよい。
【0031】
次に、光学装置による位置あわせについて図15を参照して説明する。
マスク搭載装置94の照明器95から、光が多層プリント配線板10の位置決めマーク(図示しない)及びマスクの位置決めマーク(図示しない)に向けて照射される。そして、両位置決めマークの反射光をカメラ92により撮像する。それを基に、多層プリント配線板10が載置されているX−Yテーブル90の位置を調整する。
【0032】
次に、本発明の実施形態に係るマスクの構成について、図12および図13を参照して説明する。
図12に示す、マスク78には、複数個の微細な通孔78aが狭ピッチで形成されている。これにより、該マスク78にレーザを照射することにより、該基板に一括して複数個の微細な開口を狭ピッチで形成することができる。また、該マスク78の表面の四隅には、位置決めマーク79が設けられている。なお、該マスク78の厚みは1mm以下がよい。
【0033】
次に、マスクの製造方法について図13を参照して説明する。
(1)まず、マスク78を構成する金属材84として銅板を用いる。金属材84については、加工性が良い、銅、アルミニウム等の金属が好ましい。また、金属以外にも、セラミックを用いてもよい(図1(A))。
【0034】
(2)この金属材84を多層プリント配線板の開口形成位置に対応するようにパターン状にエッチングし、通孔78aを形成する(図1(B))。なお、レーザにより金属材84に通孔78aを形成してもよい。
【0035】
(3)次に、金属材84に無電解めっきを施して、金属材84の表面に金属膜86を形成する(図1(C))。金属膜86に用いる金属は、ニッケル、クロム、タングステン等の強度があり、なおかつ、融点が高く、炭酸ガスレーザに耐えうるものがよい。この金属膜86により、マスク78が長期の使用に耐えるようになる。また、金属膜86の形成には、無電解めっきの他にも電解めっき、スパッタを用いてもよく、または、それらの複合体でもよい。
【0036】
引き続き、本発明の第1実施形態に係る多層プリント配線板の製造工程について図1〜図9を参照して説明する。この第1実施形態では、多層プリント配線板をセミアディティブ方により形成する。
【0037】
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とする(図1(A))。まず、この銅張積層板30Aの、後述する工程で切り取り線Cで分割切断して切り落とされる基板端部Dにドリル削孔をして、貫通孔33を形成する(図1(B))。なお、図10に示すように、コア基板30の基板端部Dの四隅には、位置決めマーク31を設けておく。
【0038】
(2)その後、コア基板30を、図14を参照して上述したレーザ加工装置のX−Yテーブル90に載置する。次に、図12を参照して上述した複数個の微細な通孔78aが狭ピッチで形成されているマスク78を、コア基板30上に移動させる。そして、コア基板30に設けられた位置決めマーク31とマスク78に設けられた位置決めマーク79とをカメラで光学的に読出し、コア基板30とマスク78とを位置あわせする。その後、X−Yテーブル90に備えられた吸引口から貫通孔33を介して、マスク78とコア基板30との間の空気を吸い出す。それにより、マスク78とコア基板30との間を減圧し、マスク78をコア基板30側に密着させる(図1(C))。
【0039】
(3)そして、上面にマスク78が密着しているコア基板30の上から、炭酸ガスレーザを照射する。なお、炭酸ガスレーザの出力は1J/cm2以上が好ましい。この工程により、コア基板30に貫通孔35を形成する(図1(D))。図14を参照して上述したように、炭酸ガスレーザを照射するレーザ発振器81には、レーザ光の照射域を広げるためのレンズ82が取り付けられている。このため、レーザを広範囲に照射でき、コア基板30に一括して複数個の微細な貫通孔35を形成することができる。
【0040】
(4)その後、減圧を解除し、マスク78をコア基板30から外す。そして、マスク78に圧縮空気を吹き付け、マスク78に付着した樹脂片などの残さをマスク78から落とす。この代わりに、マスク78を、静電除去もしくは溶剤で洗浄してもよい。よって、次に使用する際に、マスク78に付着した樹脂片による開口不良などが発生することはない。
【0041】
(5)次に、コア基板30にめっきレジストを形成した後、無電解銅めっき処理を施し、スルーホール36を形成する。更に、銅箔32を常法に従い、パターン状にエッチングすることにより基板の両面に導体回路34を形成する(図2(A))。
【0042】
(6)導体回路34を形成した基板を水洗いし、乾燥した後、エッチング液を基板30の両面にスプレイで吹きつけて導体回路34の表面とスルーホール36のランド36a表面と内壁とをエッチングする。これにより、導体回路34とスルーホール36の表面に粗化面34αを形成する(図2(B))。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部およびイオン交換水78重量部を混合したものを使用した。
【0043】
(7)エポキシ系樹脂を主成分とする樹脂充填剤40を基板30の両面に印刷機を用いて塗布することにより、導体回路34間またはスルーホール36内に充填し、加熱乾燥を行った。即ち、この工程により、樹脂充填剤40が導体回路34間またはスルーホール36内に充填される(図2(C))。また、このとき貫通孔33にも、樹脂充填剤40が充填される。
【0044】
(8)上記(7)の処理を終えた基板30の片面を、ベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、導体回路34の表面やスルーホール36のランド36a表面に樹脂充填剤40が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を、基板の他方の面についても同様に行った。そして、充填した樹脂充填剤40を加熱硬化させた(図2(D))。
【0045】
このようにして、導体回路34間またはスルーホール36内に充填された樹脂充填剤40の表層部および導体回路34の上面の粗化面34αを除去して基板両面を平滑化する。それにより、樹脂充填剤40と導体回路34およびスルーホール36とが粗化面34αを介して強固に密着した配線基板を得る。
【0046】
(9)次に、基板30の両面に、上記(6)で用いたエッチング液と同じエッチング液をスプレイで吹きつける。一旦平坦化された導体回路34の表面とスルーホール36のランド36a表面とをエッチングすることにより、導体回路34の全表面に粗化面34βを形成した(図3(A))。
【0047】
(10)上記(9)の工程を経た基板30の両面に、厚さ50μmの熱硬化型シクロオレフィン系樹脂シートを温度50〜150℃まで上昇しながら圧力5kg/cm2で真空圧着ラミネートし、シクロオレフィン系樹脂からなる層間樹脂絶縁層50を設けた(図3(B))。このとき、真空圧着時の真空度は10mmHgであった。
【0048】
(11)その後、層間樹脂絶縁層50の貫通孔33の上に位置する部分を、ドリル削孔する。それにより、貫通孔33を塞いでいた層間樹脂絶縁層50および貫通孔33内の樹脂充填剤40に、貫通孔33へ直結する通孔を形成する(図3(C))。
【0049】
(12)次に、上記(2)の工程と同様に、後述するバイアホール用開口のパターン178aが形成されたマスク178を基板30上で、双方に設けられた位置決めマークによって位置あわせをし、載置する。その後、貫通孔33内を減圧して、マスク178を基板30の片面に密着させる(図3(D))。引き続き、上記(3)の工程と同様に、マスク178を介して基板30にレーザを照射して、バイアホール用開口48を形成する。そして、このような一連の工程を基板の他方の面についても同様に行った(図4(A))。また、この工程に用いるレーザは、炭酸ガス、エキシマ、UV、YAGのいずれを用いてもよい。この後、酸素プラズマを用いてデスミア処理を行う。
また、マスク178は、上記(4)の工程と同様に洗浄を行う。
【0050】
(13)次に、日本真空技術株式会社製のSV−4540を用いてプラズマ処理を行い、層間樹脂絶縁層50の表面を粗化して、粗化面50βを形成する(図4(B))。この際、不活性ガスとしてはアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で、1分間プラズマ処理を実施する。
【0051】
(14)次に、同じ装置を用い、内部のアルゴンガスを交換した後、Ni−Cu合金をターゲットにしたスパッタリングを、気圧0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、Ni−Cu合金層52を層間樹脂絶縁層50の表面に形成する(図4(C))。このとき、形成されるNi−Cu合金層52の厚さは0.2μmであった。
【0052】
(15)上記処理を終えた基板30の両面に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、100mJ/cm2で露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54を設ける(図4(D))。
【0053】
(16)次に、以下の条件で電解めっきを施して、厚さ15μmの電解めっき膜56を形成する(図5(A))。なお、この電解めっき膜56により、後述する工程で導体回路58となる部分の厚付けおよびバイアホール60となる部分のめっき充填等が行われたことになる。
【0054】
〔電解めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤(アトテックジャパン製、カパラシドHL)19.5 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
【0055】
(17)めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト下のNi−Cu合金層52を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、Ni−Cu合金層52と電解めっき膜56からなる厚さ16μmの導体回路58及びバイアホール60を形成する(図5(B))。
【0056】
(18)続いて、上記(10)〜(17)の工程を繰り返すことにより、さらに上層の導体回路158(バイアホール160を含む)を形成する(図5(C))。
【0057】
(19)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多官能アクリルモノマー(共栄化学社製、商品名:R604)3重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物70(有機樹脂絶縁材料)を得る。
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60rpmの場合はローターNo.3によった。
【0058】
(20)前述(18)で得られた多層プリント配線基板の両面に、上記ソルダーレジスト組成物70αを20μmの厚さで塗布した(図6(A))。次いで、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物70αを硬化させる。
その後、ソルダーレジスト組成物70αの貫通孔33の上に位置する部分をドリル削孔して、貫通孔33を塞いでいたソルダーレジスト組成物70αに、貫通孔33へ直結する通孔を形成する(図6(B))。
また、ソルダーレジスト層を半硬化のBステージ状にしたフィルムとして形成したものを加圧、加熱加圧によって積層させてもよい。
上記以外にソルダーレジスト組成物としては、クレゾールノボラック型エポキシ樹脂、フェノキシ樹脂、硬化剤(アミン系硬化剤、イミダゾール系硬化剤)からなる樹脂組成物を用いてもよい。
【0059】
(21)次に、上記(2)の工程と同様に、ソルダーレジスト開口部のパターン378aが形成されたマスク378を多層プリント配線板上で、双方に設けられた位置決めマークによって位置あわせをし、載置する。その後に、貫通孔33内を減圧してマスク378と多層プリント配線板とを密着させる(図7(A))。そして、マスク378を介して多層プリント配線板にレーザを照射して、ソルダーレジストの開口部71を形成する。また、この工程に用いるレーザは、炭酸ガス、エキシマ、UV、YAGのいずれを用いてもよい。また、マスク378は、上記(4)の工程と同様に洗浄を行う。
これにより、はんだパッド部分(バイアホールとそのランド部分を含む)に開口71を有する、厚さ20μmのソルダーレジスト層(有機樹脂絶縁層)70を形成する(図7(B))。
【0060】
(22)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亞リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成する(図8(A))。
【0061】
(23)さらに、その基板を、シアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成することで、バイアホール160及び導体回路158に半田パッド75を形成する(図8(B))。
【0062】
(24)この後、ソルダーレジスト層70の開口部71に、はんだペーストを印刷して、200℃でリフローすることにより、はんだバンプ(半田体)76を形成する。最後に、図10に示す、基板端部Dを切り取り線Cで分割切断して切り落とす。これにより、はんだバンプ76を有する多層プリント配線板10を得ることができる(図9参照)。
【0063】
引き続き、本発明の第2実施形態に係る多層プリント配線板20について、図24を参照して説明する。上述した第1実施形態では、BGAを配設した場合で説明した。第2実施形態では、第1実施形態とほぼ同様であるが、図24に示すように導電性接続ピン96を介して接続を取るPGA方式に構成されている。
【0064】
多層プリント配線板の製造方法について説明する。ここでは、第2実施形態の多層プリント配線板の製造方法に用いるA.層間樹脂絶縁層用樹脂フィルム、B.樹脂充填剤について説明する。
【0065】
A.層間樹脂絶縁層用樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469,油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215,大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120,大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【0066】
B.樹脂充填剤の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填剤を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
【0067】
引き続き、本発明の第2実施形態に係る多層プリント配線板の製造方法について、図16〜図24を参照して説明する。
【0068】
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とする(図16(A))。まず、この銅張積層板30Aの後述する工程で、切り取り線Cで分割切断して切り落とされる基板端部Dにドリル削孔をして、貫通孔33を形成する(図16(B))。なお、図10に示すように、コア基板30の基板端部Dの四隅には、位置決めマーク31を設けておく。
【0069】
(2)その後、コア基板30を、図14を参照して上述したレーザ加工装置のX−Yテーブル90に載置する。次に、第1実施形態と同様に複数個の微細な通孔78aが狭ピッチで形成されているマスク78をコア基板30上に移動させる。そして、コア基板30に設けられた位置決めマーク31とマスク78に設けられた位置決めマーク79とを、カメラで光学的に読出し、コア基板30とマスク78とを位置あわせする。その後、X−Yテーブル90に備えられた吸引口から貫通孔33を介して、マスク78とコア基板30との間の空気を吸い出す。それにより、マスク78とコア基板30との間を減圧し、マスク78をコア基板30側に密着させる(図16(C))。
【0070】
(3)そして、上面にマスク78が密着しているコア基板30の上から、炭酸ガスレーザを照射する。なお、炭酸ガスレーザの出力は1J/cm2以上が好ましい。この工程により、コア基板30に貫通孔35を形成する(図16(D))。図14を参照して上述したように、炭酸ガスレーザを照射するレーザ発振器81には、レーザ光の照射域を広げるためのレンズ82が取り付けられている。このため、レーザを広範囲に照射でき、コア基板30に一括して複数個の微細な貫通孔35を形成することができる。
【0071】
(4)その後、減圧を解除しマスク78をコア基板30から外す。そして、マスク78に圧縮空気を吹き付け、マスク78に付着した樹脂片などの残さをマスク78から落とすができる。この代わりに、静電除去もしくは溶剤で洗浄してもよい。よって、次に使用する際に、マスク78に付着した樹脂片による開口不良などが発生することはない。
【0072】
(5)次に、コア基板30にめっきレジストを形成した後、無電解銅めっき処理を施し、スルーホール36を形成する。更に、銅箔32を常法に従い、パターン状にエッチングすることにより基板の両面に導体回路34を形成する(図17(A))。
【0073】
(6)導体回路34を形成した基板を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4(6g/l)を含む水溶液を還元浴とする還元処理を行い、導体回路34とスルーホール36の表面に粗化面37αを形成する(図17(B))。
【0074】
(7)上記Bに記載した樹脂充填剤を調製した後、下記の方法により調整後24時間以内に、スルーホール36内および、基板30の片面の導体回路34非形成部と導体回路34の外縁部とに樹脂充填剤40の層を形成した。
すなわち、まず、スキージを用いてスルーホール36内に樹脂充填剤を押し込んだ後、100℃、20分の条件で乾燥させた。次に、導体回路34非形成部に相当する部分が開口したマスクを基板30上に載置し、スキージを用いて凹部となっている導体回路34非形成部に樹脂充填剤40の層を形成し、100℃、20分の条件で乾燥させた(図17(C))。また、貫通孔33にも樹脂充填剤40が充填される。
【0075】
(8)上記(7)の処理を終えた基板30の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、導体回路34の表面やスルーホール36のランド36a表面に樹脂充填剤40が残らないように研磨する。次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填剤40を加熱硬化した(図17(D))。
【0076】
このようにして、スルーホール36や導体回路34非形成部に形成された樹脂充填剤40の表層部および導体回路34の表面を平坦化する。それにより、樹脂充填剤40と導体回路34およびスルーホール36とが粗化面37αを介して強固に密着した配線基板を得る。すなわち、この工程により、樹脂充填剤40の表面と導体回路34の表面とが同一平面となる。
【0077】
(9)次に、上記(8)の処理を終えた基板30を水洗いし、ソフトエッチングする。次いで、エッチング液を基板30の両面にスプレイで吹きつけて、導体回路34の表面とスルーホール36のランド表面と内壁とをエッチングすることにより、導体回路34の全表面に粗化面37βを形成した(図18(A))。
エッチング液としては、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部からなるエッチング液(メック社製、メックエッチボンド)を使用した。
【0078】
(10)上記(9)の工程を経た基板30の両面に、Aで作製した基板30より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板30上に載置する。そして、層間樹脂絶縁層用樹脂フィルムと基板30とを、圧力4kgf/cm2、温度80℃、圧着時間10秒の条件で仮圧着して、層間樹脂絶縁層用樹脂フィルムを基板30の大きさに裁断する。さらに、以下の方法により、真空ラミネーター装置を用いて貼りつけることにより層間樹脂絶縁層50を形成する(図18(B))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板30上に、真空度0.5Torr、圧力4kgf/cm2、温度80℃、圧着時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させた。
【0079】
(11)その後、層間樹脂絶縁層50の、貫通孔33の上に位置する部分をドリル削孔して、貫通孔33を塞いでいた層間樹脂絶縁層50および貫通孔33内の樹脂充填剤40に、貫通孔33へ直結する通孔を形成する(図18(C))。
【0080】
(12)次に、上記(2)の工程と同様に、後述するバイアホール用開口のパターン178aが形成されたマスク178を基板30上で、双方にもけられた位置決めマークによって位置あわせをし、載置する。その後、貫通孔33内を減圧して、マスク178を基板30の片面に密着させる(図18(D))。引き続き、上記(3)の工程と同様に、マスク178を介して基板30にレーザを照射して、バイアホール用開口48を形成する。そして、このような一連の工程を基板の他方の面についても同様に行った(図19(A))。また、この工程に用いるレーザは、炭酸ガス、エキシマ、UV、YAGのいずれを用いてもよい。この後、酸素プラズマを用いてデスミア処理を行う。
また、マスク178は、上記(4)の工程と同様に洗浄を行う。
【0081】
(13)そして、バイアホール用開口48を形成した基板30を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬する。それにより、層間樹脂絶縁層50の表面に存在するエポキシ樹脂粒子が溶解除去するため、層間樹脂絶縁層50の表面が粗化し、層間樹脂絶縁層50の表面に粗化面50βが形成される(図19(B))。
【0082】
(14)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いする。更に、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層50の表面およびバイアホール用開口48の内壁面に触媒核を付着させた。
【0083】
(15)次に、以下の組成の無電解銅めっき水溶液中に基板30を浸漬して、粗面全体に厚さ0.6〜3.0μmの無電解銅めっき膜53を形成する(図19(C))。
【0084】
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 40 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき水溶液〕
35℃の液温度で40分
【0085】
(16)上記処理を終えた基板30の両面に、市販の感光性ドライフィルムを無電解銅めっき膜53に貼りつける。そして、フォトマスクフィルムを載置して、100mJ/cm2で露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ30μmのめっきレジスト54を設ける(図19(D))。
【0086】
(17)ついで、基板30を50℃の水で洗浄して脱脂し、25℃の水で水洗い後、さらに硫酸で洗浄する。その後、以下の条件で電解銅めっきを施し、厚さ20μmの電解銅めっき膜56を形成する(図20(A))。
【0087】
〔電解めっき水溶液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤(アトテックジャパン製、カパラシドHL)19.5 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
【0088】
(18)めっきレジスト54を5%NaOHで剥離除去した後、そのめっきレジスト下の無電解銅めっき膜53を硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、無電解銅めっき膜53と電解めっき膜56からなる厚さ18μmの導体回路58及びバイアホール60を形成する(図20(B))。
【0089】
(19)(9)と同様の処理を行い、第二銅錯体と有機酸とを含有するエッチング液によって粗化面58αを形成する(図20(C))。
【0090】
(20)続いて、上記(10)〜(19)の工程を繰り返すことにより、さらに上層の導体回路158(バイアホール160を含む)を形成する(図20(D))。
【0091】
(21)多層プリント配線基板の両面に、第1実施例と同様のソルダーレジスト組成物70αを20μmの厚さで塗布する(図21(A))。次いで、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物70αを硬化させる。その後、ソルダーレジスト組成物70αの、貫通孔33の上に位置する部分をドリル削孔して、貫通孔33を塞いでいたソルダーレジスト組成物70αに、貫通孔33へ直結する通孔を形成する(図21(B))。
【0092】
(22)次に、上記(2)の工程と同様に、ソルダーレジスト開口部のパターン378aが形成されたマスク378を多層プリント配線板上で、双方に設けられた位置決めマークによって位置あわせをし、載置する。その後、貫通孔33内を減圧して、マスク378を多層プリント配線板に密着させる(図22(A))。そして、マスク378を介して多層プリント配線板にレーザを照射して、ソルダーレジストの開口部71U、71Dを形成する。また、この工程に用いるレーザは、炭酸ガス、エキシマ、UV、YAGのいずれを用いてもよい。また、マスク378は、上記(4)の工程と同様に洗浄を行う。
これにより、はんだパッド部分(バイアホールとそのランド部分を含む)に開口71U、71Dを有する、厚さ20μmのソルダーレジスト層(有機樹脂絶縁層)70を形成する(図22(B))。
【0093】
(23)次に、ソルダーレジスト層(有機樹脂絶縁層)70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亞リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71に厚さ5μmのニッケルめっき層72を形成する(図23(A))。
【0094】
(24)さらに、その基板を、シアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成することで、バイアホール160及び導体回路158に半田パッド75を形成する(図23(B))。
【0095】
(25)この後、基板のICチップを載置する面のソルダーレジスト層70の開口71Uにスズ−鉛を含有するはんだペーストを印刷する。さらに、他方の面の開口部71D内に導電性接着剤97として半田ペーストを印刷する。次に、導電性接続ピン96を適当なピン保持装置に取り付けて支持し、導電性接続ピン96の固定部98を開口部71D内の導電性接着剤97に当接させる。そしてリフローを行い、導電性接続ピン96を導電性接着剤97に固定する。また、導電性接続ピン96の取り付け方法としては、導電性接着剤97をボール状等に形成したものを開口部71D内に入れる、あるいは、固定部98に導電性接着剤97を接合させて導電性接続ピン96を取り付け、その後にリフローさせてもよい。
最後に、図10に示す、基板端部Dを切り取り線Cで分割切断して切り落とす。これにより、はんだバンプ76および導電性接続ピン96を有する多層プリント配線板20を得ることができる(図24参照)。
【0096】
引き続き、本発明の第3実施形態について図25〜図27を参照して説明する。
図25は、本発明の第3実施形態に係る多層プリント配線板のレーザ加工装置およびレーザ加工方法の説明図である。図26は、図25に示す多数個取りの基板の上面図である。図27は、図25に示すマスクの上面図である。
【0097】
まず、本発明の第3実施形態に係る基板とマスクの概略構成について図26および図27を参照して説明する。
図26に示すように、多数個取りのコア基板130の基板端部E及び各基板間の切断部位Gには、マスク吸着用の貫通孔133が設けられている。また、該多数個取りの基板130の四隅には、位置決めマーク131が設けられている。
そして、図27に示すように、多数個取りの基板130に対応したマスク478には、微細な複数個の通孔478aが形成されている。また、該マスク478の四隅には、位置決めマーク479が設けられている。
【0098】
続いて、本発明の第3実施形態に係る多層プリント配線板のレーザ加工装置およびレーザ加工方法について図25を参照して説明する。
レーザ発振器181から出た光は、基板上の焦点を鮮明にするための転写用マスク182を経由してガルバノヘッド170へ入射する。ガルバノヘッド170は、レーザ光をX方向にスキャンするガルバノミラー174XとY方向にスキャンするガルバノミラー174Yとの2枚で1組のガルバノミラーから構成されており、このミラー174X、174Yは制御用のモータ172X、172Yにより駆動される。モータ172X、172Yは図示しない制御装置からの制御指令に応じて、ミラー174X、174Yの角度を調整すると共に、内蔵しているエンコーダからの検出信号を該コンピュータ側へ送出するよう構成されている。
【0099】
レーザ光は、ガルバノミラー174X、174Yを経由してそれぞれX−Y方向にスキャンされてf−θレンズ176を通り、本発明の第1実施形態と同様に、マスク478を介して多数個取りのコア基板130に貫通孔を形成する。多数個取りの基板130は、X−Y方向に移動するX−Yテーブル90に載置されている。
【0100】
第1、第2実施形態において、図14を参照して上述したように、レーザ発振器81に照射域を広げるレンズ82を用いた。この照射域は、円又は楕円になっている。これに対して、第3実施形態のレーザ加工装置では、図25に示すように線状のレーザを走査しながらマスクに照射して、多数個取り用のコア基板130に貫通孔を、層間樹脂絶縁層及びソルダーレジスト層に開口を短時間で形成する。
【0101】
また、第1、第2実施形態では、基板1個に対してマスクを介して開口および貫通孔を形成していた。これに対して、第3実施形態では図25に示すように、多数個取りの基板130に、該多数個取りの基板130の開口形成位置に対応する通孔478aが形成されたマスク478を介して開口および貫通孔を形成している。これにより、一括して複数個の基板に開口及び貫通孔を形成する。
【0102】
引き続き、本発明の第4実施形態について図28および図29を参照して説明する。
図28は、本発明の第4実施形態に係る多層プリント配線板のレーザ加工方法の説明図である。図29は、図28に示す多数個取りの基板にマスクを載置した状態を示す平面図である。
【0103】
まず、本発明の第4実施形態に係る基板とマスクの概略構成について図29を参照して説明する。
図29に示すように、多数個取りの基板130の、一個の基板単位の切断端部Fには、マスク吸着用の貫通孔133が設けられている。また、一個の基板単位の切断端部Fの四隅には、位置決めマーク131が設けられている。一方、マスク578は、多数個取りの基板130の内の3個の基板に対応する大きさに形成されている。該マスク578には、微細な複数個の通孔578aが形成され、四隅には、位置決めマーク579が設けられている。
【0104】
続いて、本発明の第4実施形態に係る多層プリント配線板のレーザ加工方法について図28を参照して説明する。
本発明の第1実施形態とほぼ同様に図28に示すように、第4実施形態では、該多数個取りの基板130に、該多数個取りの基板130の内の3個の基板に対応させて位置決めしてマスク578を載置する。貫通孔133を介して該マスク578を基板側に密着させてから、該マスク578を介してレーザを照射すると共に、X−Yテーブル90を移動させて、3個の各基板に通孔を穿設する。そして、3個の基板に通孔を穿設すると、マスク578を次の3個の基板へ移動して位置決めを行い、レーザを照射する。なお、レーザの照射については、第3実施形態のように線状のレーザを走査しながら開口および貫通孔を形成してもよい。
【0105】
第4実施形態に係るマスク578は、多数個取り用の基板の3個の基板単位の大きさなので、第3実施形態の多数個取りの基板に対応したマスクよりも面積が小さく、レーザの熱によるマスクの伸縮の影響を小さくできる。そのため、該基板に開口を形成する精度を向上させることができる。
【0106】
引き続き、本発明の第5実施形態について図30および図31を参照して説明する。
図30は、本発明の第5実施形態に係る多層プリント配線板のレーザ加工方法の説明図である。図31は、図30に示す該基板に該マスクを載置した状態を示す平面図である。
【0107】
第5実施形態は、上述した第4実施形態と同様であるが、図30に示すように多数個取り用の基板130の一個の基板単位に対応したマスク678を用い、当該マスク678を多数個取り用の基板130の一個の基板単位に移動させてレーザを照射する。
該マスク678は、該多数個取り用の基板130の一個の基板単位の大きさなので、該多数個取りの基板130に対応したマスクよりも面積が小さく、レーザの熱によるマスクの伸縮の影響も最小にできる。そのため、基板に開口、貫通孔を形成する精度を向上することができる。ただし、本願の実施形態で用いられている樹脂は、融点が300℃以下であるため、350℃以上の温度を加えると、溶解、炭化してしまう。
【0108】
【発明の効果】
本発明では上述したように、マスクと基板とを位置あわせし、その後、マスクを基板側に密着させてから、マスクを介して基板に、レーザで開口を形成している。マスクを基板側へ密着させることにより、マスクがずれたりすることなく、レーザで正確に基板に複数個の微細な開口を狭ピッチで形成することができる。このため、多層プリント配線板の配線密度を上げることができるようになる。
【図面の簡単な説明】
【図1】図1(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図2】図2(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図3】図3(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図4】図4(A)、(B)、(C)、(D)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図5】図5(A)、(B)、(C)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図6】図6(A)、(B)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図7】図7(A)、(B)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図8】図8(A)、(B)は、本発明の第1実施形態に係る多層プリント配線板の製造工程図である。
【図9】本発明の第1実施形態に係る多層プリント配線板の断面図である。
【図10】本発明の第1実施形態に係るコア基板の上面図である。
【図11】図11は、本発明の第1実施形態に係る多層プリント配線板のレーザ加工の様子の拡大説明図である。
【図12】図12は、本発明の第1実施形態に係るマスクの平面図を示している。
【図13】図13(A)、(B)、(C)は、図12に示すマスクの製造工程図である。
【図14】、図14は、本発明の第1実施形態に係るレーザ加工装置の説明図である。
【図15】図15は、光学装置のカメラによる位置決めマークの撮像について示している。
【図16】図16(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図17】図17(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図18】図18(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図19】図19(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図20】図20(A)、(B)、(C)、(D)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図21】図21(A)、(B)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図22】図22(A)、(B)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図23】図23(A)、(B)は、本発明の第2実施形態に係る多層プリント配線板の製造工程図である。
【図24】本発明の第2実施形態に係る多層プリント配線板の断面図である。
【図25】図25は、本発明の第3実施形態に係る多層プリント配線板のレーザ加工装置の説明図である。
【図26】図26は、本発明の第3実施形態に係る、多数個取りの基板の平面図である。
【図27】図27は、本発明の第3実施形態に係る、マスクの平面図である。
【図28】図28は、本発明の第4実施形態に係る多層プリント配線板のレーザ加工の説明図である。
【図29】図29は、図28に示す、多数個取りの基板にマスクを載置した状態を示す平面図である。
【図30】図30は、本発明の第5実施形態に係る多層プリント配線板のレーザ加工の説明図である。
【図31】図31は、図30に示す、多数個取りの基板にマスクを載置した状態を示す平面図である。
【符号の説明】
30 コア基板
31 位置決めマーク(基板側)
33 貫通孔
34 導体回路
36 バイアホール
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71U、71D 開口
72 ニッケルめっき層
74 金めっき層
76 半田バンプ
78 マスク
78a 通孔
79 位置決めマーク(マスク側)
81 レーザ発振器
82 光学系(レンズ)
96 導電性接続ピン
130 多数個取りの基板
150 層間樹脂絶縁層
158 導体回路
160 バイアホール
178 マスク
178a 通孔
378 マスク
378a 通孔
478 マスク
478a 通孔
479 位置決めマーク(マスク側)
578 マスク
678 マスク[0001]
BACKGROUND OF THE INVENTION
The present invention provides a multilayer printed wiring board in which an interlayer resin insulation layer and a conductor layer are alternately laminated, and a buildup layer in which each conductor layer is connected by a via hole is formed on both surfaces of a core substrate. Manufacturing methodLawIt is about.
[0002]
[Prior art]
Conventionally, a build-up multilayer printed wiring board is manufactured by, for example, a method disclosed in JP-A-9-130050.
For the core substrate of the multilayer printed wiring board, a copper clad laminate having copper foil laminated on both sides is used. First, the copper-clad laminate was drilled, electroless-plated, and etched into a pattern to form inner layer copper patterns and through holes on both sides of the substrate.
[0003]
Thereafter, an interlayer insulating resin is applied by a roll coater or printing. Then, a mask is brought into close contact with the interlayer insulating resin, exposed and developed to form a via hole opening for interlayer conduction. Thereafter, an interlayer resin insulation layer is formed through UV curing and main curing. Further, the interlayer resin insulation layer is subjected to a roughening treatment with an acid or an oxidizing agent, and a catalyst such as palladium is attached to the roughened surface. Then, a thin electroless plating film is formed, and a pattern is formed on the plating film with a dry film. Further, after thickening by electrolytic plating, the dry film is peeled off with alkali and etched to produce a conductor circuit. Next, an upper interlayer resin insulation layer is formed and the above steps are repeated. Thereby, a build-up multilayer printed wiring board is obtained.
[0004]
In addition, a solder resist layer is applied to the outermost layer of the printed wiring board in order to protect the conductor circuit. When forming solder bumps, solder bumps are printed by opening a part of the solder resist layer for connection to the conductor circuit, printing the solder paste on the exposed conductor circuit, and performing reflow. Is forming.
Here, as a method for opening the solder resist layer, first, a photosensitive resin is used as the solder resist. Next, a mask with a black circle is placed on the solder resist at a position corresponding to the opening. Then, the solder resist is exposed to dissolve the unexposed portion corresponding to the black circle position of the mask. Thereby, an opening was formed in the solder resist layer.
[0005]
[Problems to be solved by the invention]
However, in the above-described method of forming a through hole by a drill and forming a via hole and an opening of a solder resist layer by an exposure phenomenon, it is not possible to form fine openings and through holes at a narrow pitch, and a multilayer printed wiring board In some cases, it may not be possible to satisfy the performance required for high integration.
[0006]
For this reason, this inventor devised forming an opening and a through-hole using a laser (a carbon dioxide gas, excimer, UV, YAG) on a printed wiring board. However, even if a laser is used, it is difficult to form small-diameter openings and through-holes at accurate positions. Further, if the laser is irradiated to form fine openings and through-holes one by one, the processing time is reduced. Was expected to be longer.
[0007]
The present invention has been made to solve the above-described problems, and an object of the present invention is to produce a multilayer printed wiring board in which the wiring density is increased and the opening and the through hole are formed at an accurate position.LawIs to provide.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the invention of claim 1 lies in a method for manufacturing a multilayer printed wiring board characterized by including at least the following steps (A) to (C):
(A) a step of aligning the substrate and the mask from a positioning mark provided on the substrate and a positioning mark provided on a mask having an opening;
(B) a step of adsorbing the mask to the substrate side through a through hole formed in the substrate;
(C) A step of irradiating the mask with a laser to form a plurality of through holes in the substrate.
[0009]
According to a first aspect of the present invention, the substrate and the mask are aligned by positioning marks provided on both the substrate and the mask. Thereafter, air is sucked out through the through-hole formed in the substrate, thereby reducing the pressure between the mask and the substrate or bringing the mask into close contact with the substrate. This prevents the mask from being displaced from the substrate. Therefore, when the opening is formed in the substrate with the laser through the mask, the opening can be accurately formed at the opening forming position of the substrate.
[0010]
In addition, since a plurality of fine through holes are formed in the mask at a narrow pitch, a plurality of fine holes are collectively applied to the substrate by irradiating the substrate with a laser through the mask. Openings can be formed at a narrow pitch. Furthermore, since the through-hole is formed in the substrate by a laser, the material for the interlayer resin insulating layer and the solder resist layer is not limited to the photosensitive resin, unlike the case of forming the through-hole by exposure and development processing. Materials can be used.
[0011]
The invention of claim 2 is a method for producing a multilayer printed wiring board characterized by comprising at least the following steps (A) to (C):
(A) A step of aligning the substrate and the mask from a positioning mark provided on a substrate for multi-cavity and a positioning mark provided on a mask having an opening.Because
A step of adsorbing the mask to the substrate side through a through hole formed in the substrate;When,
(B) irradiating the mask with a laser to form a plurality of through holes in the substrate;
(C) A step of moving the mask, moving the multi-piece substrate, and performing the steps (A) and (B).
[0012]
According to a second aspect of the present invention, the multiple substrate and the mask are aligned by positioning marks provided on both the multiple substrate and the mask. For this reason, it is possible to accurately form openings in the multi-piece substrate with a laser through the mask. In addition, since a plurality of through holes are formed in the mask, a plurality of fine openings can be formed in a plurality of substrates at once.
[0013]
Since the mask is a size of a plurality of substrate units of the multi-piece substrate, the area is smaller than the mask corresponding to the multi-piece substrate, and the influence of expansion and contraction of the mask due to the heat of the laser is small. Therefore, the accuracy of forming the opening in the substrate can be improved. In addition, since the mask is moved and moved on the substrate for picking up multiple pieces and the above process is repeated, the mask can be reused. In addition, it is also possible to process in a lump by forming a mask with the same size as the substrate for taking a large number of pieces.
[0015]
Claim2Then, by sucking out air through the through holes formed in the multi-piece substrate, the pressure between the mask and the multi-piece substrate is reduced or reduced to a vacuum state, and the mask is Adhere closely to the substrate side for picking up multiple pieces. For this reason, the mask does not deviate from the multiple substrate. Therefore, when an opening is formed in the multi-piece substrate with the laser through the mask, the opening can be accurately formed at the opening forming position of the multi-piece substrate. The through holes are preferably formed at the four corners of the substrate. In particular, it is desirable to form at the edge of the substrate (meaning an area formed for holding the substrate by hand).
[0016]
Claim3The present invention is technically characterized in that the mask is moved to one substrate unit of the multi-piece substrate to perform laser irradiation.
[0017]
Claim3Then, the mask is moved to one substrate unit of the multi-piece substrate, and laser irradiation is performed. Since the mask is the size of one substrate unit of the multi-piece substrate, the area is smaller than the mask corresponding to the multi-piece substrate, and the influence of expansion and contraction of the mask due to the heat of the laser can be minimized. . Therefore, the accuracy of forming the opening in the substrate can be improved.
[0018]
Claim4In the present invention, the laser is scanned in the step of irradiating the laser.
[0019]
Claim4Then, by scanning the laser, even if a linear laser is used, a plurality of fine openings can be formed at a narrow pitch in the substrate through the mask in a short time.
[0020]
Claim5According to the present invention, a technical feature is that a step of cleaning the mask with a compressed gas or a solvent is provided after the step of irradiating the laser.
[0021]
Claim5Then, after the step of irradiating the laser, the residue such as a resin piece attached to the mask can be removed by cleaning the mask with a compressed gas or a solvent. Therefore, even if the mask is repeatedly used, an opening defect or the like due to the resin piece attached to the mask does not occur.
[0024]
Preferably, the laser irradiation device is a carbon dioxide laser, and the mask is formed by forming a metal film on the surface of a metal plate. By using a carbon dioxide laser that can easily obtain a high output, a through hole can be formed in the core substrate more easily than other lasers (excimer, UV, YAG). In addition, by forming a metal film on the mask, the mask can withstand long-term use.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a multilayer printed wiring board and a laser processing apparatus according to embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the multilayer printed
FIG. 9 shows a cross-sectional view of the multilayer printed
[0026]
As shown in FIG. 9, in the multilayer printed
[0027]
The through
Since fine through holes are formed in the substrate by the laser, the wiring density of the substrate can be increased. In addition, unlike the case where through holes are formed by exposure and development processing, various materials can be used as materials for the interlayer resin insulating layer and the solder resist layer without being limited to the photosensitive resin.
[0028]
Next, a schematic configuration of the laser processing apparatus according to the first embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 14, the multilayer printed
[0029]
A carbon
[0030]
The output of the carbon dioxide laser is 1 J / cm2The above is preferable.
In the present embodiment, a carbon dioxide laser that easily obtains a high output is used. However, a carbon dioxide laser and another laser (excimer, UV, YAG) may be used together.
[0031]
Next, alignment by the optical device will be described with reference to FIG.
Light is emitted from the
[0032]
Next, the configuration of the mask according to the embodiment of the present invention will be described with reference to FIGS.
The
[0033]
Next, a mask manufacturing method will be described with reference to FIG.
(1) First, a copper plate is used as the
[0034]
(2) The
[0035]
(3) Next, electroless plating is performed on the
[0036]
Subsequently, the manufacturing process of the multilayer printed wiring board according to the first embodiment of the present invention will be described with reference to FIGS. In the first embodiment, the multilayer printed wiring board is formed by a semi-additive method.
[0037]
(1) A copper-clad
[0038]
(2) Thereafter, the
[0039]
(3) A carbon dioxide laser is irradiated from above the
[0040]
(4) Thereafter, the decompression is released and the
[0041]
(5) Next, after forming a plating resist on the
[0042]
(6) The substrate on which the
[0043]
(7) The
[0044]
(8) Resin-filling the surface of the
[0045]
In this way, the surface layer portion of the
[0046]
(9) Next, the same etching solution as that used in (6) above is sprayed on both surfaces of the
[0047]
(10) A pressure of 5 kg / cm while raising a thermosetting cycloolefin resin sheet having a thickness of 50 μm to a temperature of 50 to 150 ° C. on both surfaces of the
[0048]
(11) Thereafter, a portion of the interlayer
[0049]
(12) Next, as in the step (2), the
Further, the
[0050]
(13) Next, plasma processing is performed using SV-4540 manufactured by Nippon Vacuum Technology Co., Ltd., and the surface of the interlayer
[0051]
(14) Next, using the same apparatus, after replacing the argon gas inside, sputtering using Ni—Cu alloy as a target is performed under conditions of atmospheric pressure 0.6 Pa, temperature 80 ° C., power 200 W, and time 5 minutes. Then, a Ni—
[0052]
(15) A commercially available photosensitive dry film is pasted on both surfaces of the
[0053]
(16) Next, electrolytic plating is performed under the following conditions to form an
[0054]
(Electrolytic plating aqueous solution)
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive (manufactured by Atotech Japan, Kaparaside HL) 19.5 ml / l
[Electrolytic plating conditions]
Current density 1A / dm2
65 minutes
Temperature 22 ± 2 ° C
[0055]
(17) After removing the plating resist 54 with 5% NaOH, the Ni—
[0056]
(18) Subsequently, by repeating the steps (10) to (17), an upper conductor circuit 158 (including the via hole 160) is formed (FIG. 5C).
[0057]
(19) Next, a photosensitizing agent obtained by acrylated 50% of an epoxy group of a cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) to a concentration of 60% by weight. 46.67 parts by weight of oligomer (molecular weight 4000), 80 parts by weight of bisphenol A type epoxy resin dissolved in methyl ethyl ketone (manufactured by Yuka Shell, trade name: Epicoat 1001), 15 parts by weight of imidazole curing agent (manufactured by Shikoku Kasei Co., Ltd.) , Trade name: 2E4MZ-CN) 1.6 parts by weight, polyfunctional acrylic monomer (manufactured by Kyoei Chemical Co., Ltd., trade name: R604) which is a photosensitive monomer, polyvalent acrylic monomer (manufactured by Kyoei Chemical Co., Ltd., product) Name: DPE6A) 1.5 parts by weight, dispersion antifoaming agent (manufactured by San Nopco, trade name: S-65) 0.7 A weight part is put into a container, and a mixed composition is prepared by stirring and mixing. 2.0 parts by weight of benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photoweight initiator and Michler's ketone as a photosensitizer for the mixed composition. 0.2 parts by weight (manufactured by Kanto Chemical Co., Inc.) is added to obtain a solder resist composition 70 (organic resin insulating material) having a viscosity adjusted to 2.0 Pa · s at 25 ° C.
In addition, the viscosity measurement was based on rotor No. 3 in the case of 60 rpm with a B type viscometer (manufactured by Tokyo Keiki Co., Ltd., DVL-B type).
[0058]
(20) The solder resist composition 70α was applied in a thickness of 20 μm on both surfaces of the multilayer printed wiring board obtained in the above (18) (FIG. 6A). Subsequently, the solder resist composition 70α is cured by heat treatment at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours.
Thereafter, a portion of the solder resist composition 70α located on the through
Moreover, you may laminate | stack the thing formed as a film which made the soldering resist layer the semi-hardened B stage shape by pressurization and heat pressurization.
In addition to the above, as the solder resist composition, a resin composition composed of a cresol novolak type epoxy resin, a phenoxy resin, and a curing agent (an amine curing agent or an imidazole curing agent) may be used.
[0059]
(21) Next, in the same manner as in the above step (2), the
As a result, a solder resist layer (organic resin insulating layer) 70 having a thickness of 20 μm and having an
[0060]
(22) Next, the substrate on which the solder resist layer (organic resin insulating layer) 70 is formed is nickel chloride (2.3 × 10-1mol / l), sodium hypophosphate (2.8 × 10 6)-1mol / l), sodium citrate (1.6 × 10-1The
[0061]
(23) Further, the substrate was made of potassium gold cyanide (7.6 × 10-3mol / l), ammonium chloride (1.9 × 10-1mol / l), sodium citrate (1.2 × 10-1mol / l), sodium hypophosphite (1.7 × 10-1In order to form a 0.03 μm thick
[0062]
(24) After that, solder bumps (solder bodies) 76 are formed by printing solder paste in the
[0063]
Next, the multilayer printed
[0064]
A method for manufacturing a multilayer printed wiring board will be described. Here, the A.M. used for the manufacturing method of the multilayer printed wiring board of 2nd Embodiment is demonstrated. A resin film for an interlayer resin insulation layer; The resin filler will be described.
[0065]
A. Preparation of resin film for interlayer resin insulation layer
30 parts by weight of bisphenol A type epoxy resin (epoxy equivalent 469, Epicoat 1001 manufactured by Yuka Shell Epoxy), cresol novolak type epoxy resin (epoxy equivalent 215, Epicron N-673 manufactured by Dainippon Ink & Chemicals),
The obtained epoxy resin composition was applied on a PET film having a thickness of 38 μm using a roll coater so that the thickness after drying was 50 μm, and then dried at 80 to 120 ° C. for 10 minutes, whereby an interlayer resin was obtained. A resin film for an insulating layer was produced.
[0066]
B. Preparation of resin filler
100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), SiO having an average particle diameter of 1.6 μm and a maximum particle diameter of 15 μm or less coated with a silane coupling agent on the
[0067]
Next, a method for manufacturing a multilayer printed wiring board according to the second embodiment of the present invention will be described with reference to FIGS.
[0068]
(1) A copper-clad
[0069]
(2) Thereafter, the
[0070]
(3) A carbon dioxide laser is irradiated from above the
[0071]
(4) Thereafter, the decompression is released and the
[0072]
(5) Next, after forming a plating resist on the
[0073]
(6) The substrate on which the
[0074]
(7) After preparing the resin filler described in B above, within 24 hours after adjustment by the following method, within the through
That is, first, a resin filler was pushed into the through
[0075]
(8) The surface of the
[0076]
In this way, the surface layer portion of the
[0077]
(9) Next, the
As an etchant, an etchant (MEC Etch Bond, manufactured by MEC Co.) consisting of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride was used.
[0078]
(10) A resin film for an interlayer resin insulation layer that is slightly larger than the
[0079]
(11) Thereafter, a portion of the interlayer
[0080]
(12) Next, in the same manner as in the above step (2), a
Further, the
[0081]
(13) Then, the
[0082]
(14) Next, the substrate after the above treatment is immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and then washed with water. Further, by applying a palladium catalyst to the surface of the roughened substrate (
[0083]
(15) Next, the
[0084]
[Electroless plating aqueous solution]
NiSOFour 0.003 mol / l
Tartaric acid 0.200 mol / l
Copper sulfate 0.030 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-bipyridyl 40 mg / l
Polyethylene glycol (PEG) 0.10 g / l
[Electroless plating aqueous solution]
40 minutes at 35 ° C liquid temperature
[0085]
(16) A commercially available photosensitive dry film is attached to the electroless
[0086]
(17) Next, the
[0087]
(Electrolytic plating aqueous solution)
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive (manufactured by Atotech Japan, Kaparaside HL) 19.5 ml / l
[Electrolytic plating conditions]
Current density 1A / dm2
65 minutes
Temperature 22 ± 2 ° C
[0088]
(18) After removing the plating resist 54 with 5% NaOH, the electroless
[0089]
(19) The same treatment as in (9) is performed, and a roughened surface 58α is formed by an etching solution containing a cupric complex and an organic acid (FIG. 20C).
[0090]
(20) Subsequently, by repeating the steps (10) to (19), a further upper conductor circuit 158 (including the via hole 160) is formed (FIG. 20D).
[0091]
(21) A solder resist composition 70α similar to that of the first embodiment is applied to both surfaces of the multilayer printed wiring board with a thickness of 20 μm (FIG. 21A). Subsequently, the solder resist composition 70α is cured by heat treatment at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours. Thereafter, a portion of the solder resist composition 70α located above the through
[0092]
(22) Next, as in the step (2), the
Thus, a solder resist layer (organic resin insulating layer) 70 having a thickness of 20 μm and having
[0093]
(23) Next, the substrate on which the solder resist layer (organic resin insulating layer) 70 is formed is nickel chloride (2.3 × 10-1mol / l), sodium hypophosphate (2.8 × 10 6)-1mol / l), sodium citrate (1.6 × 10-1The
[0094]
(24) Further, the substrate was made of potassium gold cyanide (7.6 × 10-3mol / l), ammonium chloride (1.9 × 10-1mol / l), sodium citrate (1.2 × 10-1mol / l), sodium hypophosphite (1.7 × 10-1In order to form a 0.03 μm thick
[0095]
(25) Thereafter, a solder paste containing tin-lead is printed in the
Finally, the substrate end D shown in FIG. 10 is divided and cut along the cut line C and cut off. Thereby, the multilayer printed
[0096]
Next, a third embodiment of the present invention will be described with reference to FIGS.
FIG. 25 is an explanatory diagram of a laser processing apparatus and a laser processing method for a multilayer printed wiring board according to the third embodiment of the present invention. FIG. 26 is a top view of the multi-piece substrate shown in FIG. FIG. 27 is a top view of the mask shown in FIG.
[0097]
First, a schematic configuration of a substrate and a mask according to a third embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 26, a mask suction through-
As shown in FIG. 27, a plurality of fine through
[0098]
Next, a laser processing apparatus and laser processing method for a multilayer printed wiring board according to a third embodiment of the present invention will be described with reference to FIG.
The light emitted from the
[0099]
The laser light is scanned in the XY direction via the galvanometer mirrors 174X and 174Y, passes through the f-
[0100]
In the first and second embodiments, as described above with reference to FIG. 14, the
[0101]
In the first and second embodiments, an opening and a through hole are formed on one substrate via a mask. In contrast, in the third embodiment, as shown in FIG. 25, a
[0102]
Subsequently, a fourth embodiment of the present invention will be described with reference to FIGS.
FIG. 28 is an explanatory diagram of a laser processing method for a multilayer printed wiring board according to the fourth embodiment of the present invention. FIG. 29 is a plan view showing a state where a mask is placed on the multi-piece substrate shown in FIG.
[0103]
First, a schematic configuration of a substrate and a mask according to a fourth embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 29, a mask suction through-
[0104]
Then, the laser processing method of the multilayer printed wiring board concerning 4th Embodiment of this invention is demonstrated with reference to FIG.
As shown in FIG. 28 in substantially the same manner as in the first embodiment of the present invention, in the fourth embodiment, the
[0105]
Since the
[0106]
Next, a fifth embodiment of the present invention will be described with reference to FIGS.
FIG. 30 is an explanatory diagram of a laser processing method for a multilayer printed wiring board according to the fifth embodiment of the present invention. FIG. 31 is a plan view showing a state where the mask is placed on the substrate shown in FIG.
[0107]
The fifth embodiment is the same as the above-described fourth embodiment. However, as shown in FIG. 30, a
Since the
[0108]
【The invention's effect】
In the present invention, as described above, the mask and the substrate are aligned, and then the mask is brought into close contact with the substrate side, and then an opening is formed in the substrate through the mask with a laser. By bringing the mask into close contact with the substrate side, a plurality of fine openings can be accurately formed in the substrate with a narrow pitch with a laser without shifting the mask. For this reason, it becomes possible to increase the wiring density of the multilayer printed wiring board.
[Brief description of the drawings]
FIGS. 1A, 1B, 1C, and 1D are manufacturing process diagrams of a multilayer printed wiring board according to a first embodiment of the present invention.
2A, 2B, 2C, and 2D are manufacturing process diagrams of a multilayer printed wiring board according to the first embodiment of the present invention. FIG.
3A, 3B, 3C, and 3D are manufacturing process diagrams of a multilayer printed wiring board according to the first embodiment of the present invention.
4A, 4B, 4C, and 4D are manufacturing process diagrams of the multilayer printed wiring board according to the first embodiment of the present invention. FIG.
5A, 5B, and 5C are manufacturing process diagrams of a multilayer printed wiring board according to the first embodiment of the present invention.
6A and 6B are manufacturing process diagrams of the multilayer printed wiring board according to the first embodiment of the present invention.
7A and 7B are manufacturing process diagrams of the multilayer printed wiring board according to the first embodiment of the present invention.
8A and 8B are manufacturing process diagrams of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 9 is a cross-sectional view of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 10 is a top view of the core substrate according to the first embodiment of the present invention.
FIG. 11 is an enlarged explanatory view of a state of laser processing of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 12 is a plan view of a mask according to the first embodiment of the present invention.
13A, 13B, and 13C are manufacturing process diagrams of the mask shown in FIG.
FIG. 14 is an explanatory diagram of the laser processing apparatus according to the first embodiment of the present invention.
FIG. 15 shows imaging of a positioning mark by the camera of the optical device.
16 (A), (B), (C), and (D) are manufacturing process diagrams of a multilayer printed wiring board according to a second embodiment of the present invention.
17 (A), (B), (C), and (D) are manufacturing process diagrams of a multilayer printed wiring board according to a second embodiment of the present invention.
18A, 18B, 18C, and 18D are manufacturing process diagrams of the multilayer printed wiring board according to the second embodiment of the present invention.
19A, 19B, 19C, and 19D are manufacturing process diagrams of a multilayer printed wiring board according to the second embodiment of the present invention.
20A, 20B, 20C, and 20D are manufacturing process diagrams of a multilayer printed wiring board according to a second embodiment of the present invention.
FIGS. 21A and 21B are manufacturing process diagrams of a multilayer printed wiring board according to a second embodiment of the present invention.
22A and 22B are manufacturing process diagrams of the multilayer printed wiring board according to the second embodiment of the present invention.
23A and 23B are manufacturing process diagrams of the multilayer printed wiring board according to the second embodiment of the present invention.
FIG. 24 is a cross-sectional view of a multilayer printed wiring board according to the second embodiment of the present invention.
FIG. 25 is an explanatory diagram of a laser processing apparatus for a multilayer printed wiring board according to a third embodiment of the present invention.
FIG. 26 is a plan view of a multi-piece substrate according to a third embodiment of the present invention.
FIG. 27 is a plan view of a mask according to a third embodiment of the present invention.
FIG. 28 is an explanatory diagram of laser processing of the multilayer printed wiring board according to the fourth embodiment of the present invention.
FIG. 29 is a plan view showing a state where a mask is placed on the multi-piece substrate shown in FIG. 28;
FIG. 30 is an explanatory diagram of laser processing of the multilayer printed wiring board according to the fifth embodiment of the present invention.
FIG. 31 is a plan view showing a state where a mask is placed on the multi-piece substrate shown in FIG. 30;
[Explanation of symbols]
30 core substrate
31 Positioning mark (board side)
33 Through hole
34 Conductor circuit
36 Bahia Hall
50 Interlayer resin insulation layer
58 Conductor circuit
60 Bahia Hall
70 Solder resist layer
71U, 71D opening
72 Nickel plating layer
74 Gold plating layer
76 Solder bump
78 Mask
78a through hole
79 Positioning mark (mask side)
81 Laser oscillator
82 Optical system (lens)
96 Conductive connection pins
130 Multi-chip substrate
150 Interlayer resin insulation layer
158 Conductor circuit
160 Viahole
178 mask
178a through hole
378 mask
378a through hole
478 mask
478a through hole
479 Positioning mark (mask side)
578 mask
678 mask
Claims (5)
(A)基板上に設けられた位置決めマークと開口を備えるマスク上に設けられた位置決めマークとから、当該基板と当該マスクとを位置あわせする工程と、
(B)前記基板に形成された通孔を介して、前記マスクを当該基板側へ吸着させる工程と、
(C)前記マスクにレーザを照射し、前記基板に複数個の通孔を形成する工程。A method for producing a multilayer printed wiring board comprising at least the following steps (A) to (C):
(A) a step of aligning the substrate and the mask from a positioning mark provided on the substrate and a positioning mark provided on a mask having an opening;
(B) a step of adsorbing the mask to the substrate side through a through hole formed in the substrate;
(C) A step of irradiating the mask with a laser to form a plurality of through holes in the substrate.
(A)多数個取り用の基板上に設けられた位置決めマークと開口を備えるマスク上に設けられた位置決めマークとから、当該基板と当該マスクとを位置あわせする工程であって、
前記基板に形成された通孔を介して、前記マスクを当該基板側へ吸着させる工程と、
(B)前記マスクにレーザを照射し、前記基板に複数個の通孔を形成する工程、
(C)前記マスクを移動させ、前記多数個取り用の基板上を移動させ、上記(A)、(B)の工程を行う工程。A method for producing a multilayer printed wiring board comprising at least the following steps (A) to (C):
(A) a step of aligning the substrate and the mask from a positioning mark provided on a substrate for multi-cavity and a positioning mark provided on a mask having an opening ,
Adsorbing the mask to the substrate side through a through-hole formed in the substrate ;
(B) irradiating the mask with a laser to form a plurality of through holes in the substrate;
(C) A step of moving the mask, moving the multi-piece substrate, and performing the steps (A) and (B).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049120A JP4467125B2 (en) | 2000-02-25 | 2000-02-25 | Manufacturing method of multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049120A JP4467125B2 (en) | 2000-02-25 | 2000-02-25 | Manufacturing method of multilayer printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001237515A JP2001237515A (en) | 2001-08-31 |
JP4467125B2 true JP4467125B2 (en) | 2010-05-26 |
Family
ID=18571104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000049120A Expired - Lifetime JP4467125B2 (en) | 2000-02-25 | 2000-02-25 | Manufacturing method of multilayer printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467125B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5008849B2 (en) | 2005-09-08 | 2012-08-22 | ソニーモバイルディスプレイ株式会社 | Laser processing method and manufacturing method of display device having transparent resin layer |
JP5280667B2 (en) * | 2007-11-08 | 2013-09-04 | 株式会社ジャパンディスプレイ | Method for manufacturing organic EL display device and method for cleaning vapor deposition mask |
JP4975664B2 (en) * | 2008-03-18 | 2012-07-11 | 日本特殊陶業株式会社 | Manufacturing method of multi-cavity wiring board and intermediate product of multi-cavity wiring board |
JP2010169616A (en) * | 2009-01-26 | 2010-08-05 | A & D Co Ltd | Strain gage and load cell |
-
2000
- 2000-02-25 JP JP2000049120A patent/JP4467125B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001237515A (en) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828510B1 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
US20080189943A1 (en) | Multilayered printed circuit board and manufacturing method thereof | |
JP2002223065A (en) | Method for manufacturing printed wiring board | |
JP3328630B2 (en) | Printed wiring board and method of manufacturing printed wiring board | |
JP4467125B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP4278806B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
JP4127448B2 (en) | Manufacturing method of package substrate | |
JP2002204057A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP4428783B2 (en) | Method for manufacturing printed wiring board | |
JP4548892B2 (en) | Method for manufacturing printed wiring board | |
JP2002134891A (en) | Method for manufacturing printed wiring board | |
JP4521927B2 (en) | Method for manufacturing printed wiring board | |
JP4514309B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP4226180B2 (en) | Method for manufacturing printed wiring board | |
JP4859301B2 (en) | Resin filling mask | |
JP4450467B2 (en) | Method for manufacturing printed wiring board | |
JP4870203B2 (en) | Method for manufacturing printed wiring board | |
JP2002100860A (en) | Manufacturing method for printed wiring board | |
JP2002134889A (en) | Method for manufacturing printed wiring board | |
JP2001244641A (en) | Method for manufacturing printed-wiring board | |
JP2001345545A (en) | Method of manufacturing printed wiring board | |
JP2002134923A (en) | Method for manufacturing printed wiring board | |
JP2003163465A (en) | Method for manufacturing printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |