JP2001244641A - Method for manufacturing printed-wiring board - Google Patents

Method for manufacturing printed-wiring board

Info

Publication number
JP2001244641A
JP2001244641A JP2000055232A JP2000055232A JP2001244641A JP 2001244641 A JP2001244641 A JP 2001244641A JP 2000055232 A JP2000055232 A JP 2000055232A JP 2000055232 A JP2000055232 A JP 2000055232A JP 2001244641 A JP2001244641 A JP 2001244641A
Authority
JP
Japan
Prior art keywords
hole
substrate
opening
wiring board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000055232A
Other languages
Japanese (ja)
Inventor
Hiroshi Segawa
博史 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000055232A priority Critical patent/JP2001244641A/en
Publication of JP2001244641A publication Critical patent/JP2001244641A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed wiring board that prevents misalignment between through hole and via hole. SOLUTION: On an interlayer resin insulation layer 40 in a core substrate 30, an opening 42 for via holes is formed by laser. Before and after that, the same laser machining equipment is used for forming a through hole 46, thus preventing the misalignment between the through hole and via hole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、スルーホールを
介して表裏が電気的接続された基板の片面に層間樹脂絶
縁層と導体回路とを交互に積層し、各導体層間がバイア
ホールにて接続されてなるプリント配線板の製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board in which interlayer resin insulation layers and conductor circuits are alternately laminated on one side of a substrate electrically connected through a through hole, and each conductor layer is connected by a via hole. The present invention relates to a method for manufacturing a printed wiring board.

【0002】[0002]

【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平9−130050号、特開平9−1
53683号、特開平9−172261号、特開平9−
246724号、特開平10−135638号等に開示
される方法にて製造されている。すなわち、コア基板に
ドリルで貫通孔を穿設して、コア基板にスルーホールを
形成する。その後、基板に層間樹脂絶縁層を積層し、層
間樹脂絶縁層に露光現像処理もしくはレーザでバイアホ
ールを形成して、回路パターンを形成する。これを繰り
返すことにより、ビルドアップ多層プリント配線板が得
られる。ここで、スルーホール及びバイアホールは、コ
ア基板に形成された位置決めマークを基に位置合わせを
行い、それぞれ別々の装置で開口を行っている。
2. Description of the Related Art Conventionally, build-up multilayer printed wiring boards are disclosed in, for example, Japanese Patent Application Laid-Open Nos. 9-130050 and 9-1.
53683, JP-A-9-172261, JP-A-9-172
It is manufactured by a method disclosed in JP-A-246724, JP-A-10-135538 and the like. That is, a through hole is formed in the core substrate with a drill, and a through hole is formed in the core substrate. Thereafter, an interlayer resin insulating layer is laminated on the substrate, and a via hole is formed in the interlayer resin insulating layer by exposure and development processing or laser to form a circuit pattern. By repeating this, a build-up multilayer printed wiring board is obtained. Here, the through-hole and the via-hole are aligned based on the positioning marks formed on the core substrate, and are opened by separate devices.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、スルー
ホールの形成とバイアホールの形成とを別々の装置、方
法で行っているため、位置合わせの度に位置決めマーク
に対して誤差が生じ、スルーホールとバイアホールの間
で位置ずれが生じている。更に、位置決めマーク自体が
ずれてしまう問題点がある。これについて、図11を参
照して説明する。図11(A)に示すように、コア基板
330上に導体回路343と位置決めマーク345とを
配設し、該導体回路343上に層間樹脂絶縁層340を
形成する。まず、位置決めマーク345をカメラ80で
撮影し、位置合わせを行い図示しないドリルでスルーホ
ール用の通孔346を穿設する(図11(B))。そし
て、デスミヤ処理により通孔346内に残った樹脂残さ
を除去した後、アニール処理をして層間樹脂絶縁層34
0を硬化させる。この際に、図11(C)に示すよう
に、熱収縮によって基板430全体が収縮し、位置決め
マーク345がずれる。その後、ずれた位置決めマーク
345をカメラ80で撮像し、レーザでバイアホール用
の開口348を形成しても、スルーホール用通孔34
6、及び、導体回路343に対して位置ずれを生じる
(図11(C))。これにより、図11(F2)に示す
ように導体回路343に対してバイアホール360が接
続不良となったり、或いは、図11(F2)に示すよう
に接続不良となったりする問題があった。ここで、図1
1(F1)は、導体回路343に対してバイアホール3
60が正規に接続できている状態を示している。
However, since the formation of the through-hole and the formation of the via-hole are performed by different devices and methods, an error occurs in the positioning mark every time the alignment is performed, and the through-hole and the via-hole are formed. Misalignment has occurred between via holes. Further, there is a problem that the positioning mark itself is shifted. This will be described with reference to FIG. As shown in FIG. 11A, a conductor circuit 343 and a positioning mark 345 are provided on a core substrate 330, and an interlayer resin insulating layer 340 is formed on the conductor circuit 343. First, the positioning mark 345 is photographed by the camera 80, the positioning is performed, and a through hole 346 for a through hole is formed by a drill (not shown) (FIG. 11B). Then, after the resin residue remaining in the through hole 346 is removed by desmearing, annealing is performed to remove the interlayer resin insulating layer 34.
Cure 0. At this time, as shown in FIG. 11C, the entire substrate 430 shrinks due to heat shrinkage, and the positioning mark 345 shifts. Then, even if the shifted positioning mark 345 is imaged by the camera 80 and the opening 348 for the via hole is formed by the laser, the through hole 34
6 and the conductor circuit 343 is displaced (FIG. 11C). As a result, there is a problem in that the via hole 360 has a poor connection to the conductor circuit 343 as shown in FIG. 11 (F2) or a poor connection as shown in FIG. 11 (F2). Here, FIG.
1 (F1) is a via hole 3 with respect to the conductor circuit 343.
Reference numeral 60 indicates a state in which the connection is normally established.

【0004】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、スルー
ホールとバイアホールとの間で位置ずれが生じないプリ
ント配線板の製造方法を提案することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and an object of the present invention is to propose a method of manufacturing a printed wiring board in which no positional displacement occurs between a through hole and a via hole. Is to do.

【0005】[0005]

【課題を解決するための手段】上記した目的を達成する
ため、請求項1の発明では、スルーホールを介して表裏
が電気的接続された基板の片面に層間樹脂絶縁層と導体
回路とを交互に積層し、各導体層間がバイアホールにて
接続されてなるプリント配線板の製造方法において、前
記スルーホール及び前記バイアホールを同一のレーザ加
工によって形成することを技術的特徴とする。つまり、
同じレーザ加工装置で形成させているのである。
In order to achieve the above object, according to the first aspect of the present invention, an interlayer resin insulating layer and a conductor circuit are alternately provided on one surface of a substrate whose front and back are electrically connected through a through hole. And a method of manufacturing a printed wiring board in which conductor layers are connected by via holes, wherein the through holes and the via holes are formed by the same laser processing. That is,
They are formed by the same laser processing device.

【0006】請求項1では、スルーホール及びバイアホ
ールを同一のレーザ加工装置を用いて形成している。す
なわち、スルーホールの形成工程とバイアホールの形成
工程とで別々に位置合わせを行うことがないため、スル
ーホールの形成工程とバイアホールの形成工程とで装
置、工法による位置誤差が生じない。更に、スルーホー
ルの形成工程とバイアホールの形成工程との間で基板に
熱や応力を加えることがないため、基板の収縮や反りで
位置決めマークがずれたりすることなく、基板にスルー
ホール及びバイアホールを形成することができる。よっ
て、スルーホールとバイアホールとの間の位置ずれがな
くなり、配線の未接続、接続不良や短絡を防ぐことが可
能となる。
According to the first aspect, the through hole and the via hole are formed using the same laser processing apparatus. That is, since the positioning is not separately performed in the through-hole forming step and the via-hole forming step, there is no positional error due to the device and the method in the through-hole forming step and the via-hole forming step. Further, since no heat or stress is applied to the substrate between the through-hole forming step and the via-hole forming step, the positioning mark does not shift due to contraction or warpage of the substrate, and the through-hole and via hole are formed in the substrate. Holes can be formed. Therefore, there is no displacement between the through hole and the via hole, and it is possible to prevent disconnection, poor connection and short circuit of the wiring.

【0007】請求項2のプリント配線板の製造方法は、
少なくとも以下(a)〜(d)の工程を備えることを技
術的特徴とする: (a)導体回路を形成したコア基板の片面に、層間樹脂
絶縁層を形成する工程; (b)レーザ加工装置の加工台に前記コア基板を載置
し、前記層間樹脂絶縁層に、レーザを照射してバイアホ
ール形成用の開口を設ける工程; (c)前記(b)の工程の前後に、前記(b)の工程で
用いるレーザ加工装置の加工台に載置した状態で、基板
にスルーホール用の貫通孔を形成する工程; (d)前記貫通孔及び前記開口に導電膜を形成し、スル
ーホール及びバイアホールを施す工程。
[0007] According to a second aspect of the present invention, there is provided a method of manufacturing a printed wiring board.
Technical features include at least the following steps (a) to (d): (a) a step of forming an interlayer resin insulating layer on one surface of a core substrate on which a conductor circuit is formed; (b) a laser processing apparatus Placing the core substrate on a worktable of (a), and irradiating a laser to the interlayer resin insulating layer to form an opening for forming a via hole; (c) before and after the step (b), A) forming a through hole for a through hole in the substrate while being mounted on a processing table of the laser processing apparatus used in the step of); and (d) forming a conductive film in the through hole and the opening. Step of providing via holes.

【0008】請求項2では、導体回路を形成した絶縁樹
脂からなるコア基板の片面に層間樹脂絶縁層を積層し、
その後、レーザでバイアホール用開口を形成する。ま
た、バイアホール用開口形成工程の前後に、同じレーザ
加工による装置でスルーホール用貫通孔を形成してい
る。すなわち、スルーホールの形成工程とバイアホール
の形成工程とで別々の装置、方法で位置合わせを行うこ
とがないため、スルーホールの形成工程とバイアホール
の形成工程とで装置、工法による位置誤差が生じない。
更に、スルーホールの形成工程とバイアホールの形成工
程との間で基板に熱を加えることがないため、基板の収
縮や反りで位置決めマークがずれたりすることなく、基
板にスルーホール及びバイアホールを形成することがで
きる。よって、スルーホールとバイアホールとの間の位
置ずれがなくなり、配線の未接続や短絡を防ぐことが可
能となる。
According to a second aspect of the present invention, an interlayer resin insulating layer is laminated on one surface of a core substrate made of an insulating resin on which a conductive circuit is formed,
Thereafter, a via hole opening is formed by laser. Further, before and after the via hole opening forming step, through-holes for through holes are formed by the same laser processing apparatus. That is, since alignment is not performed by a separate apparatus and method in the through-hole forming step and the via-hole forming step, the position error due to the apparatus and the construction method is reduced in the through-hole forming step and the via-hole forming step. Does not occur.
Further, since no heat is applied to the substrate between the through-hole forming step and the via-hole forming step, the through-holes and via-holes are formed on the substrate without any displacement of the positioning mark due to contraction or warpage of the substrate. Can be formed. Therefore, there is no displacement between the through hole and the via hole, and it is possible to prevent disconnection or short circuit of the wiring.

【0009】請求項3のプリント配線板の製造方法で
は、少なくとも以下(a)〜(d)の工程を備えること
を技術的特徴とする: (a)導体回路を形成したコア基板の片面に、層間樹脂
絶縁層を形成する工程; (b)レーザ加工装置の加工台に前記コア基板を載置
し、前記層間樹脂絶縁層に、レーザを照射してバイアホ
ール形成用の開口及びスルーホール形成用の開口を設け
る工程; (c)前記(b)の工程で用いたレーザ加工装置の加工
台に載置した状態で、前記スルーホール形成用の開口に
レーザを照射し、基板にスルーホール用貫通孔を形成す
る工程; (d)前記貫通孔及び前記開口に導電膜を形成し、スル
ーホール及びバイアホールを施す工程。
The method of manufacturing a printed wiring board according to a third aspect of the present invention is characterized by including at least the following steps (a) to (d): (a) one side of a core substrate on which a conductor circuit is formed; Forming an interlayer resin insulation layer; (b) placing the core substrate on a processing table of a laser processing apparatus, irradiating a laser to the interlayer resin insulation layer, and forming an opening for forming a via hole and forming a through hole. (C) irradiating a laser to the opening for forming the through-hole while being placed on the processing table of the laser processing apparatus used in the step (b), and penetrating the substrate for the through-hole. Forming a hole; (d) forming a conductive film in the through hole and the opening, and forming a through hole and a via hole.

【0010】請求項3では、導体回路を形成した絶縁樹
脂からなるコア基板の片面に層間樹脂絶縁層を積層し、
その後、レーザで層間樹脂絶縁層にバイアホール用開口
及びスルーホール形成用開口を形成する。そして、同じ
レーザ加工による装置でスルーホール形成用開口にレー
ザを照射して、スルーホール用貫通孔を形成している。
すなわち、スルーホールの形成工程とバイアホールの形
成工程とで別々の装置、方法で位置合わせを行うことが
ないため、スルーホールの形成工程とバイアホールの形
成工程とで装置、工法による位置誤差が生じない。更
に、スルーホールの形成工程とバイアホールの形成工程
との間で基板に熱を加えることがないため、基板の収縮
や反りで位置決めマークがずれたりすることなく、基板
にスルーホール及びバイアホールを形成することができ
る。更に、バイアホール形成用の開口とスルーホール形
成用の開口とを同時に形成するため、その後、当該スル
ーホール形成用の開口にレーザにて貫通孔を形成した際
に、バイアホール用開口とスルーホール用貫通孔との位
置ずれを小さくすることができる。よって、配線の未接
続や短絡を防ぐことが可能となる。
According to a third aspect of the present invention, an interlayer resin insulating layer is laminated on one surface of a core substrate made of an insulating resin on which a conductive circuit is formed,
Then, a via hole opening and a through hole forming opening are formed in the interlayer resin insulating layer by laser. Then, the through-hole forming opening is formed by irradiating a laser to the through-hole forming opening with the same laser processing apparatus.
That is, since alignment is not performed by a separate apparatus and method in the through-hole forming step and the via-hole forming step, the position error due to the apparatus and the construction method is reduced in the through-hole forming step and the via-hole forming step. Does not occur. Further, since no heat is applied to the substrate between the through-hole forming step and the via-hole forming step, the through-holes and via-holes are formed on the substrate without any displacement of the positioning mark due to contraction or warpage of the substrate. Can be formed. Further, since the opening for forming the via hole and the opening for forming the through hole are formed at the same time, when the through hole is formed in the opening for forming the through hole with a laser, the opening for the via hole and the through hole are formed. Misalignment with the through hole can be reduced. Therefore, it is possible to prevent disconnection or short circuit of the wiring.

【0011】請求項4では、スルーホールの開口径を8
0〜250μmとしている。80μm未満だと、導体層
の形成が困難となり、250μmを越えるとだと高密度
化が困難になり、また、ドリル加工に対するレーザ加工
の優位性が失われる。望ましい範囲は、100〜200
μmである。その範囲は、レーザの開口性が安定してい
るからである。
According to claim 4, the opening diameter of the through hole is set to 8
It is 0 to 250 μm. If it is less than 80 μm, it becomes difficult to form a conductor layer, and if it exceeds 250 μm, it becomes difficult to increase the density, and the superiority of laser processing over drilling is lost. A desirable range is 100 to 200
μm. This range is because the aperture of the laser is stable.

【0012】請求項5では、バイアホールの開口径を2
5〜125μmとしている。25μm未満だと、上層の
配線との接続が困難となり、125μmを越えると高密
度化が困難になってしまう。望ましい範囲は、50〜1
00μmである。その範囲は、レーザの開口性が安定し
ているからである。
According to claim 5, the opening diameter of the via hole is set to 2
It is 5 to 125 μm. If it is less than 25 μm, it will be difficult to connect to the upper wiring, and if it exceeds 125 μm, it will be difficult to achieve high density. A desirable range is 50-1.
00 μm. This range is because the aperture of the laser is stable.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第1実施形態に
係るプリント配線板の構成について断面図を示す図5を
参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings. First, the configuration of the printed wiring board according to the first embodiment of the present invention will be described with reference to FIG.

【0014】プリント配線板10は、コア基板30の上
面にビルドアップ配線層80が形成されている。ビルド
アップ配線層80は、導体回路58及びバイアホール6
0の形成された層間樹脂絶縁層40と、導体回路158
及びバイアホール160の形成された層間樹脂絶縁層1
40とからなる。層間樹脂絶縁層140の上面及びコア
基板30の下面にはソルダーレジスト層70が形成され
ており、上面のソルダーレジスト70の開口部71Uを
介してバイアホール160に半田バンプ76Uが形成さ
れ、下面のソルダーレジスト70の開口部71Dを介し
てバイアホール160に半田バンプ76Dが形成されて
いる。プリント配線板の上面側の半田バンプ76Uと下
面の半田バンプ76Dとは、コア基板30に形成された
スルーホール62を介して接続されている。
The printed wiring board 10 has a build-up wiring layer 80 formed on the upper surface of the core substrate 30. The build-up wiring layer 80 includes the conductor circuit 58 and the via hole 6.
0 and the conductor circuit 158.
And interlayer resin insulation layer 1 in which via hole 160 is formed
40. A solder resist layer 70 is formed on the upper surface of the interlayer resin insulating layer 140 and the lower surface of the core substrate 30, and a solder bump 76U is formed in the via hole 160 via the opening 71U of the solder resist 70 on the upper surface. Solder bump 76D is formed in via hole 160 via opening 71D of solder resist 70. The solder bumps 76U on the upper surface side of the printed wiring board and the solder bumps 76D on the lower surface are connected via through holes 62 formed in the core substrate 30.

【0015】続いて、上記プリント配線板のスルーホー
ル62及びバイアホール60の加工を行うレーザ加工装
置について図6を参照して説明する。レーザ発振器18
1から出た光は、基板上の焦点を鮮明にするための転写
用マスク182を経由してガルバノヘッド170へ入射
する。ガルバノヘッド170は、レーザ光をX方向にス
キャンするガルバノミラー174XとY方向にスキャン
するガルバノミラー174Yとの2枚で1組のガルバノ
ミラーから構成されており、このミラー174X、17
4Yは制御用のモータ172X、172Yにより駆動さ
れる。モータ172X、172Yは図示しない制御装置
からの制御指令に応じて、ミラー174X、174Yの
角度を調整すると共に、内蔵しているエンコーダからの
検出信号を該制御装置側へ送出するよう構成されてい
る。
Next, a laser processing apparatus for processing the through hole 62 and the via hole 60 of the printed wiring board will be described with reference to FIG. Laser oscillator 18
The light emitted from 1 enters the galvano head 170 via a transfer mask 182 for sharpening the focus on the substrate. The galvano head 170 includes a galvanometer mirror 174X that scans the laser beam in the X direction and a galvanometer mirror 174Y that scans the laser beam in the Y direction.
4Y is driven by control motors 172X, 172Y. The motors 172X and 172Y adjust the angles of the mirrors 174X and 174Y in accordance with a control command from a control device (not shown), and transmit detection signals from a built-in encoder to the control device. .

【0016】レーザ光は、ガルバノミラー174X、1
74Yを経由してそれぞれX−Y方向にスキャンされて
f−閘レンズ176を通り、マスク44を介して多数個
取りのコア基板30にバイアホール用開口及びスルーホ
ール用貫通孔を形成する。多数個取りの基板30は、X
−Y方向に移動するX−Yテーブル90に載置されてい
る。該レーザ加工装置には、カメラ180が備えられ、
基板30の位置決めマークを撮像して位置合わせを行
う。
The laser light is applied to galvanomirrors 174X, 1
Vias 74 </ b> Y are scanned in the X and Y directions, respectively, pass through the f-lock lens 176, and via holes 44 are formed in the multi-piece core substrate 30 via the mask 44. The multi-cavity substrate 30 has X
It is placed on an XY table 90 that moves in the −Y direction. The laser processing apparatus includes a camera 180,
The positioning is performed by imaging the positioning mark on the substrate 30.

【0017】次に、本発明の第1実施例のプリント配線
板の製造方法に用いるA.層間樹脂絶縁層用樹脂フィル
ム、B.樹脂充填剤について説明する。
Next, the method of manufacturing a printed wiring board according to the first embodiment of the present invention will be described. B. a resin film for an interlayer resin insulation layer; The resin filler will be described.

【0018】A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製する。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製する。
A. Preparation of Resin Film for Interlayer Resin Insulation Layer Bisphenol A type epoxy resin (Epoxy equivalent 46
9. Yuka Shell Epoxy Epicoat 1001) 30
Parts by weight, 40 parts by weight of a cresol novolak type epoxy resin (epoxy equivalent: 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.) Light KA-705
2) 30 parts by weight were dissolved by heating in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene rubber (Denalex R-45EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) was added thereto.
15 parts by weight, 1.5 parts by weight of a crushed product of 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of finely divided silica, and 0.5 part by weight of a silicon-based antifoaming agent are added to the epoxy resin composition. Is prepared. The resulting epoxy resin composition is applied on a 38 μm-thick PET film using a roll coater so that the thickness after drying becomes 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to form an interlayer resin. A resin film for an insulating layer is produced.

【0019】B.樹脂充填剤の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填剤を調製する。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いる。
B. Preparation of Resin Filler 100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., molecular weight: 310, YL983U), silane coupling agent coated on the surface, average particle diameter is 1.6 μm, maximum particle diameter Is less than 15 μm
iO 2 spherical particles (CRS 1101- manufactured by Adtech Co., Ltd.)
CE) 170 parts by weight and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) are placed in a container, and the mixture is stirred and mixed to have a viscosity of 45-4 at 23 ± 1 ° C.
A resin filler of 9 Pa · s is prepared. In addition, as a curing agent, an imidazole curing agent (2E4MZ- manufactured by Shikoku Chemicals Co., Ltd.)
CN) 6.5 parts by weight are used.

【0020】引き続き、図5を参照して上述したプリン
ト配線板の製造方法について、図1〜図5を参照して説
明する。
Next, a method of manufacturing the printed wiring board described above with reference to FIG. 5 will be described with reference to FIGS.

【0021】(1)厚さ0.8mmのガラスエポキシ樹
脂またはBT(ビスマレイミドトリアジン)樹脂からな
る基板30の両面に18μmの銅箔32がラミネートさ
れている銅張積層板30Aを出発材料とする(図1
(A)参照)。なお、コア基板30としては、ガラスク
ロス等の心材に樹脂を含浸させたものを使用することが
でき、BT、FR−4、FR−5、両面銅箔板、RCC
などを好適に用いることができる。次に、この銅貼積層
板30Aを、パターン状にエッチングすることにより、
基板30の両面に下層導体回路34を形成する(図1
(B)参照)。
(1) A starting material is a copper-clad laminate 30A in which a 18 μm copper foil 32 is laminated on both sides of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.8 mm. (Figure 1
(A)). As the core substrate 30, a core material such as glass cloth impregnated with a resin can be used, and BT, FR-4, FR-5, double-sided copper foil plate, RCC
Etc. can be suitably used. Next, by etching this copper-clad laminate 30A in a pattern,
A lower conductor circuit 34 is formed on both surfaces of the substrate 30 (FIG. 1).
(B)).

【0022】(2)下層導体回路34を形成した基板3
0を水洗いし、乾燥した後、第二銅錯体と有機塩酸から
なるエッチング液で下層導体回路34の全表面に粗化面
34αを形成する(図1(C)参照)。この代わりに、
NaOH(10g/l)、NaClO2 (40g/
l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴
(酸化浴)とする黒化処理、および、NaOH(10g
/l)、NaBH4 (6g/l)を含む水溶液を還元浴
とする還元処理を行い粗化面を形成することもできる。
更に、Cu−Ni−Pの合金からなる無電解めっき膜を
形成することで、粗化面を形成することもできる。
(2) Substrate 3 on which lower conductor circuit 34 is formed
After washing with water and drying, a roughened surface 34α is formed on the entire surface of the lower conductor circuit 34 with an etching solution containing a cupric complex and organic hydrochloric acid (see FIG. 1C). Instead,
NaOH (10 g / l), NaClO 2 (40 g /
l), a blackening treatment using an aqueous solution containing Na 3 PO 4 (6 g / l) as a blackening bath (oxidizing bath), and NaOH (10 g).
/ L) and a reduction treatment using an aqueous solution containing NaBH 4 (6 g / l) as a reducing bath can also form a roughened surface.
Furthermore, a roughened surface can also be formed by forming an electroless plating film made of a Cu-Ni-P alloy.

【0023】(3)基板30の両面に、上記Aで作製し
た基板30より少し大きめの層間樹脂絶縁層用樹脂フィ
ルムを基板30上に載置し、圧力4kgf/cm2 、温
度80℃、圧着時間10秒の条件で仮圧着して裁断した
後、さらに、以下の方法により真空ラミネーター装置を
用いて貼り付けることにより層間樹脂絶縁層40を形成
する(図1(D)参照)。すなわち、層間樹脂絶縁層用
樹脂フィルムを基板30上に、真空度0.5Torr、
圧力4kgf/cm2 、温度80℃、圧着時間60秒の
条件で本圧着し、その後、170℃で30分間熱硬化さ
せる。層間樹脂絶縁層は、塗布またはフィルムの圧着に
より形成する。フィルムとしては、熱硬化性樹脂、熱可
塑性樹脂あるいはそれらの複合体であり、具体的な例と
して、エポキシ樹脂フィルム、オレフィン系フィルム、
エポキシ樹脂−フェノキシ樹脂の樹脂複合体フィルムな
どを用いることができる。また、前述の樹脂中には、樹
脂粒子、無機粒子等が配合されていてもよい。あるい
は、酸や酸化剤に難溶性である箇所と可溶性である箇所
とをそれぞれに点在させてもよい(この場合の難溶性、
可溶性とは同一溶液による溶解速度の差であり、相対的
に遅いものを難溶性、逆に早いものを化溶性という)。
但し、層間樹脂絶縁層は、融点が300℃以下であるた
め、350℃を越える温度を加えると、溶解、炭化して
しまう。
(3) On both surfaces of the substrate 30, a resin film for an interlayer resin insulating layer slightly larger than the substrate 30 prepared in the above A is placed on the substrate 30, and the pressure is 4 kgf / cm 2 , the temperature is 80 ° C., and the pressure is crimped. After temporarily compressing and cutting under the condition of a time of 10 seconds, the interlayer resin insulating layer 40 is formed by pasting using a vacuum laminator apparatus by the following method (see FIG. 1D). That is, a resin film for an interlayer resin insulating layer is formed on the substrate 30 with a degree of vacuum of 0.5 Torr,
The final press bonding is performed under the conditions of a pressure of 4 kgf / cm 2 , a temperature of 80 ° C., and a pressing time of 60 seconds, and then heat curing at 170 ° C. for 30 minutes. The interlayer resin insulating layer is formed by application or pressure bonding of a film. The film is a thermosetting resin, a thermoplastic resin or a composite thereof, as specific examples, an epoxy resin film, an olefin-based film,
A resin composite film of an epoxy resin-phenoxy resin or the like can be used. Further, resin particles, inorganic particles and the like may be blended in the above-mentioned resin. Alternatively, a portion that is hardly soluble in an acid or an oxidizing agent and a portion that is soluble in an acid or an oxidizing agent may be separately provided (in this case, the hardly soluble portion,
Soluble is the difference in the dissolution rate of the same solution, and relatively slow ones are called poorly soluble, and fast ones are called chemical solubility).
However, since the melting point of the interlayer resin insulating layer is 300 ° C. or less, if a temperature exceeding 350 ° C. is applied, the interlayer resin insulating layer is dissolved and carbonized.

【0024】(4)次に、図6を参照して上述したレー
ザ加工装置のX−Yテーブル90にコア基板30を載置
し、コア基板の図示しない位置決めマークをカメラ18
0で撮像し、位置決めを行う。そして、該位置決めマー
クを基準として、コア基板30の層間樹脂絶縁層40上
に、貫通孔(径1.0mm)44aの形成された厚さ1.
2mmのマスク44を載置する。その後、レーザ発信器
(波長10.4μmのCO2 ガスレーザ)181からビ
ーム径4.0mm、シングルモード、パルス幅8.0μ
秒、1ショットの条件で、レーザ光を層間樹脂絶縁層4
0へ照射し、直径80μmのバイアホール用開口42を
形成する(図2(A)参照)。なお、バイアホール用開
口42の開口径は、50〜100μmが望ましい。50
μm以下だと、上層の配線との接続が困難となり、10
0μm以上だと高密度化が困難になるからである。
(4) Next, the core substrate 30 is placed on the XY table 90 of the laser processing apparatus described above with reference to FIG.
An image is taken at 0 and positioning is performed. Then, on the basis of the positioning mark, a through-hole (diameter: 1.0 mm) 44 a having a thickness of 1.0 mm is formed on the interlayer resin insulating layer 40 of the core substrate 30.
A 2 mm mask 44 is placed. Thereafter, a beam diameter of 4.0 mm, a single mode, and a pulse width of 8.0 μm are output from a laser oscillator (CO 2 gas laser having a wavelength of 10.4 μm) 181.
The laser beam is applied to the interlayer resin insulation layer 4 under the condition of one second and one shot.
Then, a via hole opening 42 having a diameter of 80 μm is formed (see FIG. 2A). The opening diameter of the via hole opening 42 is desirably 50 to 100 μm. 50
If it is less than μm, it is difficult to connect to the upper layer wiring,
If the thickness is 0 μm or more, it is difficult to increase the density.

【0025】(5)次いで、上述したレーザ加工装置の
X−Yテーブル90にコア基板30を載置したまま、該
コア基板の位置決めマークを基準として、貫通孔(径
1.2mm)48aの形成された厚さ1.2mmのマスク
48を載置する。レーザ発信器(波長10.4μmのC
2 ガスレーザ)181からビーム径4.0mm、シング
ルモード、パルス幅60.0μ秒、12ショットの条件
で、レーザ光を層間樹脂絶縁層40へ照射し、直径12
0μmのスルーホール用貫通孔46を形成する(図2
(B)参照)。なお、スルーホール用貫通孔46の開口
径は、100〜200μmが望ましい。100μm以下
だと、導体層の形成が困難となり、200μm以上だと
高密度化が困難になり、また、ドリル加工に対するレー
ザ加工の優位性が失われるからである。
(5) Next, while the core substrate 30 is placed on the XY table 90 of the above-mentioned laser processing apparatus, a through hole (diameter 1.2 mm) 48a is formed with reference to the positioning mark of the core substrate. A 1.2 mm thick mask 48 is placed. Laser oscillator (C of wavelength 10.4μm
A laser beam is applied to the interlayer resin insulation layer 40 from the O 2 gas laser 181 under the conditions of a beam diameter of 4.0 mm, a single mode, a pulse width of 60.0 μsec, and 12 shots.
A 0 μm through hole 46 for a through hole is formed (FIG. 2).
(B)). In addition, the opening diameter of the through hole 46 for a through hole is desirably 100 to 200 μm. If the thickness is less than 100 μm, it becomes difficult to form a conductor layer, and if it is more than 200 μm, it becomes difficult to increase the density, and the superiority of laser processing over drilling is lost.

【0026】本実施形態の製造方法では、スルーホール
用貫通孔46の形成工程とバイアホール用開口42の形
成工程とで別々の装置、方法により位置合わせを行わな
いため、スルーホール用貫通孔46とバイアホール用開
口42とで位置誤差が生じない。更に、スルーホール用
貫通孔46の形成工程とバイアホール用開口42の形成
工程との間で基板に熱を加えることがないため、基板の
収縮や反りで位置決めマークがずれたりすることなく、
基板にスルーホール用貫通孔46及びバイアホール用開
口42を形成することができる。よって、スルーホール
とバイアホールとの間の位置ずれがなくなり、配線の未
接続、接続不良や短絡を防ぐことが可能となる。
In the manufacturing method of the present embodiment, since the alignment is not performed by a separate apparatus and method in the step of forming the through hole 46 for the through hole and the step of forming the opening 42 for the via hole, the through hole 46 for the through hole 46 is not formed. And the via hole opening 42 does not cause a position error. Further, since no heat is applied to the substrate between the step of forming the through hole 46 for the through hole and the step of forming the opening 42 for the via hole, the positioning mark does not shift due to contraction or warpage of the substrate.
A through hole 46 for a through hole and an opening 42 for a via hole can be formed in the substrate. Therefore, there is no displacement between the through hole and the via hole, and it is possible to prevent disconnection, poor connection and short circuit of the wiring.

【0027】(6)バイアホール用開口42及びスルー
ホール用貫通孔46を形成した基板30の裏面にマスキ
ング53を張り付けた後、60g/lの過マンガン酸を
含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層4
0の表面に存在するエポキシ樹脂粒子を溶解除去するこ
とにより、バイアホール用開口42の内壁を含む層間樹
脂絶縁層40の表面及びスルーホール用貫通孔46内
に、粗化面40αを形成する(図2(C)参照)。
(6) A masking 53 is attached to the back surface of the substrate 30 in which the opening 42 for the via hole and the through hole 46 for the through hole are formed, and then immersed in a solution containing 60 g / l of permanganic acid at 80 ° C. for 10 minutes. And the interlayer resin insulation layer 4
The surface of the interlayer resin insulating layer 40 including the inner wall of the via hole opening 42 and the through-hole 46 for the through-hole are formed by dissolving and removing the epoxy resin particles present on the surface of No. 0 (see FIG. 2). (See FIG. 2C).

【0028】(7)次に、上記処理を終えた基板30を
中和溶液(シプレイ社製)に浸漬してから水洗いする。
さらに、粗面化処理(粗化深さ3μm)した該基板30
の表面に、パラジウム触媒を付与することにより、層間
樹脂絶縁層40の表面、バイアホール用開口42の内壁
面及びスルーホール用貫通孔46内に触媒核を付着させ
る。
(7) Next, the substrate 30 after the above treatment is immersed in a neutralizing solution (manufactured by Shipley) and then washed with water.
Further, the substrate 30 subjected to a surface roughening treatment (roughening depth: 3 μm)
By applying a palladium catalyst to the surface of the substrate, catalyst nuclei are attached to the surface of the interlayer resin insulating layer 40, the inner wall surface of the via hole opening 42, and the through hole 46.

【0029】(8)次に、以下の組成の無電解銅めっき
水溶液中に基板30を浸漬して、粗化面40α全体に厚
さ0.6〜3.0μmの無電解銅めっき膜50を形成す
る(図2(D)参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
(8) Next, the substrate 30 is immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film 50 having a thickness of 0.6 to 3.0 μm over the roughened surface 40α. (See FIG. 2D). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 40 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0030】(9)市販の感光性ドライフィルムを無電
解銅めっき膜50に貼り付け、マスクを載置して、10
0mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶
液で現像処理することにより、厚さ30μmのめっきレ
ジスト52を設ける(図3(A)参照)。
(9) A commercially available photosensitive dry film is affixed to the electroless copper plating film 50, and a mask is placed thereon.
Exposure is performed at 0 mJ / cm 2 and development processing is performed using a 0.8% aqueous sodium carbonate solution to provide a plating resist 52 having a thickness of 30 μm (see FIG. 3A).

【0031】(10)ついで、基板30を50℃の水で
洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗
浄してから、以下の条件で電解銅めっきを施し、厚さ2
0μmの電解銅めっき膜54を形成する。(図3(B)
参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドHL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(10) Then, the substrate 30 is washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions, 2
A 0 μm electrolytic copper plating film 54 is formed. (FIG. 3 (B)
reference). [Electroplating aqueous solution] sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan, Capparaside HL) [electroplating conditions] current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0032】(11)めっきレジスト52を5%NaO
Hで剥離除去した後、そのめっきレジスト52下の無電
解めっき膜50を硫酸と過酸化水素の混合液でエッチン
グ処理して溶解除去し、無電解銅めっき膜50と電解銅
めっき膜54からなる厚さ18μmの導体回路58(バ
イアホール60を含む)及びスルーホール62を形成す
る。その後、上記基板30を水洗、酸性脱脂した後、ソ
フトエッチングし、次いで、エッチング液を基板30の
両面にスプレイで吹きつけて、導体回路58の表面とス
ルーホール62のランド62a表面とをエッチングする
ことにより、導体回路58及びスルーホール62の全表
面に粗化面64βを形成する(図3(C)参照)。エッ
チング液としては、イミダゾール銅(II)錯体10重
量部、グリコール酸7重量部、塩化カリウム5重量部か
らなるエッチング液(メック社製、メックエッチボン
ド)を使用する。
(11) The plating resist 52 is made of 5% NaO
After removing with H, the electroless plating film 50 under the plating resist 52 is dissolved and removed by etching treatment with a mixed solution of sulfuric acid and hydrogen peroxide, and is composed of the electroless copper plating film 50 and the electrolytic copper plating film 54. A conductor circuit 58 (including the via hole 60) and a through hole 62 having a thickness of 18 μm are formed. Thereafter, the substrate 30 is rinsed with water, acid-degreased, and then soft-etched. Then, an etching solution is sprayed on both surfaces of the substrate 30 to spray the surface of the conductor circuit 58 and the surface of the land 62a of the through hole 62. Thus, a roughened surface 64β is formed on all surfaces of the conductor circuit 58 and the through hole 62 (see FIG. 3C). As an etching solution, an etching solution (Mec etch bond, manufactured by Mec Co.) consisting of 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride is used.

【0033】(12)上記Bに記載した樹脂充填剤を調
製した後、下記の方法により調製後24時間以内に、ス
ルーホール62内に樹脂充填剤66の層を形成する。す
なわち、まず、スキージを用いてスルーホール62内に
樹脂充填剤66を押し込んだ後、100℃、20分の条
件で乾燥させる(図3(D)参照)。
(12) After preparing the resin filler described in B above, a layer of the resin filler 66 is formed in the through hole 62 within 24 hours after the preparation by the following method. That is, first, the resin filler 66 is pushed into the through hole 62 using a squeegee, and then dried at 100 ° C. for 20 minutes (see FIG. 3D).

【0034】(13)上記(3)〜(4)の工程を繰り
返した後に、さらに上記(6)〜(11)の工程を繰り
返すことにより、基板の上層に、層間樹脂絶縁層140
及び導体回路158(バイアホール160を含む)を形
成し、その後、マスキング53を剥がす(図4(A)参
照)。
(13) After the steps (3) and (4) are repeated, the steps (6) and (11) are further repeated to form an interlayer resin insulating layer 140 on the substrate.
Then, a conductor circuit 158 (including the via hole 160) is formed, and then the masking 53 is peeled off (see FIG. 4A).

【0035】(14)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである2官能アクリ
ルモノマー(日本化薬社製、商品名:R604)4.5
重量部、同じく多価アクリルモノマー(共栄化学社製、
商品名:DPE6A)1.5重量部、分散系消泡剤(サ
ンノプコ社製、S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調製し、この混合組成
物に対して光重合開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部、を加えることによ
り、粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を得る。なお、粘度測定は、B型粘度計
(東京計器社製、DVL−B型)で60rpmの場合は
ローターNo.4、6rpmの場合はローターNo.3
によった。
(14) Next, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight, and an epoxy group of 50% was acrylated. Oligomer for imparting properties (molecular weight: 4000) 46.6
7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
Of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd.
Trade name: Epicoat 1001) 15.0 parts by weight, imidazole hardener (manufactured by Shikoku Chemicals, trade name: 2E4MZ-C)
N) 1.6 parts by weight, a bifunctional acrylic monomer which is a photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.) 4.5
Parts by weight, also polyvalent acrylic monomer (manufactured by Kyoei Chemical Co.,
A trade name: 1.5 parts by weight of DPE6A) and 0.71 parts by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) are placed in a container, stirred and mixed to prepare a mixed composition, and the mixed composition is prepared. Of benzophenone (Kanto Chemical Co., Ltd.) as a photopolymerization initiator and 0.2 part by weight of Michler's ketone (Kanto Chemical Co., Ltd.) as a photosensitizer at 25 ° C. A solder resist composition adjusted to 2.0 Pa · s is obtained. The viscosity was measured with a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) when the rotor No. was 60 rpm. In the case of 4, 6 rpm, the rotor No. Three
According to

【0036】(15)次に、多層配線基板の両面に、上
記ソルダーレジスト組成物を20μmの厚さで塗布し、
70℃で20分間、70℃で30分間の条件で乾燥処理
を行った後、ソルダーレジスト開口部のパターンが描画
された厚さ5mmのフォトマスクをソルダーレジスト層
70に密着させて1000mJ/cm2 の紫外線で露光
し、DMTG溶液で現像処理し、200μmの直径の開
口部71U、71Dを形成する。そして、さらに、80
℃で1時間、100℃で1時間、120℃で1時間、1
50℃で3時間の条件でそれぞれ加熱処理を行ってソル
ダーレジスト層を硬化させ、開口部71U、71Dを有
し、厚さが20μmのソルダーレジスト層70を形成す
る(図4(B)参照)。上記ソルダーレジスト組成物と
しては、市販のソルダーレジスト組成物を使用すること
もできる。
(15) Next, the solder resist composition is applied on both surfaces of the multilayer wiring board in a thickness of 20 μm.
After performing a drying treatment at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a 5 mm-thick photomask on which a pattern of the solder resist opening is drawn is brought into close contact with the solder resist layer 70 to be 1000 mJ / cm 2. Exposure with ultraviolet light and development processing with a DMTG solution are performed to form openings 71U and 71D having a diameter of 200 μm. And furthermore, 80
1 hour at 100 ° C, 1 hour at 100 ° C, 1 hour at 120 ° C,
Heat treatment is performed at 50 ° C. for 3 hours to cure the solder resist layer, and a solder resist layer 70 having openings 71U and 71D and a thickness of 20 μm is formed (see FIG. 4B). . As the solder resist composition, a commercially available solder resist composition can be used.

【0037】(16)次に、ソルダーレジスト層70を
形成した基板を、塩化ニッケル(2.3×10-1mol
/l)、次亜リン酸ナトリウム(2.8×10-1mol
/l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部71U、71Dに厚さ5μmの
ニッケルめっき層72を形成する。さらに、その基板を
シアン化金カリウム(7.6×10-3mol/l)、塩
化アンモニウム(1.9×10-1mol/l)、クエン
酸ナトリウム(1.2×10-1mol/l)、次亜リン
酸ナトリウム(1.7×10-1mol/l)を含む無電
解金めっき液に80℃の条件で7.5分間浸漬して、ニ
ッケルめっき層72上に、厚さ0.03μmの金めっき
層74を形成する(図4(C)参照)。
(16) Next, the substrate on which the solder resist layer 70 has been formed is coated with nickel chloride (2.3 × 10 -1 mol).
/ L), sodium hypophosphite (2.8 × 10 -1 mol)
/ L), sodium citrate (1.6 × 10 -1 mol /
2) in the electroless nickel plating solution having pH = 4.5 containing l)
By immersing for 0 minute, a nickel plating layer 72 having a thickness of 5 μm is formed in the openings 71U and 71D. Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ), ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l), immersed in an electroless gold plating solution containing sodium hypophosphite (1.7 × 10 -1 mol / l) at 80 ° C. for 7.5 minutes to form a layer having a thickness of A gold plating layer 74 of 0.03 μm is formed (see FIG. 4C).

【0038】(17)この後、基板のICチップを載置
する面のソルダーレジスト70の開口部71Uに、スズ
−鉛を含有する半田ペーストを印刷し、さらに他方の面
の開口部71Dに、スズ−アンチモンを含有する半田ペ
ーストを印刷する。その後、200℃でリフローするこ
とにより半田バンプ76U、76Dを形成し、プリント
配線板10を完成する(図5参照)。
(17) Thereafter, a tin-lead-containing solder paste is printed on the opening 71U of the solder resist 70 on the surface of the substrate on which the IC chip is mounted, and further on the opening 71D on the other surface. Print a solder paste containing tin-antimony. Thereafter, the solder bumps 76U and 76D are formed by reflow at 200 ° C., and the printed wiring board 10 is completed (see FIG. 5).

【0039】(第2実施形態)第2実施形態のプリント
配線板は、第1実施形態とほぼ同様である。但し、第2
実施形態では、層間樹脂絶縁層40にバイアホール用開
口42を形成する際に、同時にスルーホール形成用開口
45も形成してある。層間樹脂絶縁層40にスルーホー
ル形成用開口45を予め形成しておくことで、レーザを
コア基板30に直接照射して、スルーホール用貫通孔4
6を形成する。
(Second Embodiment) The printed wiring board of the second embodiment is almost the same as the first embodiment. However, the second
In the embodiment, when forming the via hole opening 42 in the interlayer resin insulating layer 40, the through hole forming opening 45 is also formed at the same time. By forming an opening 45 for forming a through-hole in the interlayer resin insulating layer 40 in advance, the core substrate 30 is directly irradiated with a laser, and the through-hole 4 for a through-hole is formed.
6 is formed.

【0040】第2実施形態のプリント配線板の製造方法
について、図7〜図9を参照して説明する。
A method for manufacturing a printed wiring board according to the second embodiment will be described with reference to FIGS.

【0041】(1)厚さ0.8mmのガラスエポキシ樹
脂またはBT(ビスマレイミドトリアジン)樹脂からな
る基板30の片面に18μmの銅箔32がラミネートさ
れている銅張積層板30Bを出発材料とする(図7
(A)参照)。なお、コア基板30としては、ガラスク
ロス等の心材に樹脂を含浸させたものを用いることがで
きる。次に、この銅貼積層板30Bを、パターン状にエ
ッチングすることにより、基板30の上面に下層導体回
路34を形成する(図7(B)参照)。
(1) A starting material is a copper-clad laminate 30B in which an 18 μm copper foil 32 is laminated on one surface of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 0.8 mm. (FIG. 7
(A)). As the core substrate 30, a core material such as a glass cloth impregnated with a resin can be used. Next, the copper-clad laminate 30B is etched in a pattern to form a lower conductive circuit 34 on the upper surface of the substrate 30 (see FIG. 7B).

【0042】(2)下層導体回路34を形成した基板3
0を水洗いし、乾燥した後、黒化処理、および、還元処
理を行い、下層導体回路34の全表面に粗化面34αを
形成する(図7(C)参照)。
(2) Substrate 3 on which lower conductor circuit 34 is formed
0 is washed with water, dried, and then subjected to a blackening process and a reducing process to form a roughened surface 34α on the entire surface of the lower conductive circuit 34 (see FIG. 7C).

【0043】(3)基板30の上面に、第1実施形態と
同様な層間樹脂絶縁層用樹脂フィルムを基板30上に載
置し、貼り付けることにより層間樹脂絶縁層40を形成
する(図7(D)参照)。 (4)第1実施形態と同様にレーザ加工装置のX−Yテ
ーブル90にコア基板30を載置し、コア基板の図示し
ない位置決めマークをカメラ180で撮像して位置決め
する。そして、該位置決めマークを基準として、コア基
板30の層間樹脂絶縁層40上に、貫通孔(径1.0m
m)44aの形成された厚さ1.2mmのマスク44を
載置する。その後、レーザ発信器(波長10.4μmの
CO2 ガスレーザ)181からビーム径4.0mm、シ
ングルモード、パルス幅8.0μ秒、1ショットの条件
で、層間樹脂絶縁層40に直径80μmのバイアホール
用開口42及びスルーホール形成用開口45を形成する
(図8(A)参照)。
(3) On the upper surface of the substrate 30, a resin film for an interlayer resin insulating layer similar to that of the first embodiment is placed on the substrate 30 and attached to form an interlayer resin insulating layer 40 (FIG. 7). (D)). (4) The core substrate 30 is placed on the XY table 90 of the laser processing apparatus in the same manner as in the first embodiment, and a positioning mark (not shown) of the core substrate is imaged by the camera 180 and positioned. Then, based on the positioning mark, a through hole (diameter of 1.0 m)
m) Place the 1.2 mm thick mask 44 on which the 44a is formed. Thereafter, a via hole having a diameter of 80 μm was formed in the interlayer resin insulating layer 40 under the conditions of a beam diameter of 4.0 mm, a single mode, a pulse width of 8.0 μsec, and one shot from a laser oscillator (CO 2 gas laser having a wavelength of 10.4 μm). Openings 42 and through-hole forming openings 45 are formed (see FIG. 8A).

【0044】(5)次いで、上述したレーザ加工装置の
X−Yテーブル90にコア基板30を載置したまま、上
述したマスク44を外して、レーザ発信器(波長10.
4μmのCO2 ガスレーザ)181からビーム径4.0
mm、シングルモード、パルス幅60.0μ秒、12ショ
ットの条件で、レーザ光を層間樹脂絶縁層40のスルー
ホール形成用開口45へ照射し、直径120μmのスル
ーホール用貫通孔46を形成する(図8(B)参照)。
(5) Next, while the core substrate 30 is mounted on the XY table 90 of the above-mentioned laser processing apparatus, the above-mentioned mask 44 is removed, and the laser oscillator (wavelength 10.
4 μm CO 2 gas laser) 181 to beam diameter 4.0
Under a condition of mm, single mode, pulse width of 60.0 μsec, and 12 shots, a laser beam is applied to the through-hole forming opening 45 of the interlayer resin insulating layer 40 to form a through-hole for through-hole 46 having a diameter of 120 μm ( FIG. 8 (B)).

【0045】第2実施形態では、バイアホール形成用開
口42とスルーホール形成用開口45とをマスク44を
用いて同時に形成する。このため、その後、当該スルー
ホール形成用開口45にレーザにて貫通孔46を形成し
た際に、バイアホール用開口42とスルーホール貫通孔
45との位置ずれを、第1実施形態よりも小さくするこ
とができる。
In the second embodiment, a via hole forming opening 42 and a through hole forming opening 45 are simultaneously formed using a mask 44. Therefore, when the through-hole 46 is formed in the through-hole forming opening 45 by laser thereafter, the positional deviation between the via-hole opening 42 and the through-hole through-hole 45 is made smaller than in the first embodiment. be able to.

【0046】(6)バイアホール用開口42及びスルー
ホール用貫通孔46を形成した基板30を、過マンガン
酸を含む溶液に浸漬し、バイアホール用開口42の内壁
を含む層間樹脂絶縁層40の表面及びスルーホール用貫
通孔46内に、粗化面40αを形成する(図8(C)参
照)。
(6) The substrate 30 in which the via hole opening 42 and the through hole through hole 46 are formed is immersed in a solution containing permanganic acid to form the interlayer resin insulating layer 40 including the inner wall of the via hole opening 42. A roughened surface 40α is formed on the surface and in the through hole for through hole 46 (see FIG. 8C).

【0047】(7)次に、上記処理を終えた基板30を
中和溶液(シプレイ社製)に浸漬してから水洗いする。
さらに、粗面化処理(粗化深さ3μm)した該基板30
の表面に、パラジウム触媒を付与することにより、層間
樹脂絶縁層40の表面、バイアホール用開口42の内壁
面及びスルーホール用貫通孔46内に触媒核を付着させ
る。
(7) Next, the substrate 30 after the above treatment is immersed in a neutralizing solution (manufactured by Shipley Co., Ltd.) and washed with water.
Further, the substrate 30 subjected to a surface roughening treatment (roughening depth: 3 μm)
By applying a palladium catalyst to the surface of the substrate, catalyst nuclei are attached to the surface of the interlayer resin insulating layer 40, the inner wall surface of the via hole opening 42, and the through hole 46.

【0048】(8)次に、第1実施形態と同様の組成の
無電解銅めっき水溶液中に基板30を浸漬して、粗化面
40α全体に厚さ0.6〜3.0μmの無電解銅めっき
膜50を形成する(図8(D)参照)。
(8) Next, the substrate 30 is immersed in an electroless copper plating aqueous solution having the same composition as that of the first embodiment, and a 0.6 to 3.0 μm thick electroless A copper plating film 50 is formed (see FIG. 8D).

【0049】(9)市販の感光性ドライフィルムを無電
解銅めっき膜50に貼り付け、マスクを載置して、10
0mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶
液で現像処理することにより、厚さ30μmのめっきレ
ジスト52を設ける(図9(A)参照)。
(9) A commercially available photosensitive dry film is affixed to the electroless copper plating film 50, and a mask is placed thereon.
Exposure is performed at 0 mJ / cm 2 and development processing is performed using a 0.8% aqueous sodium carbonate solution to provide a plating resist 52 having a thickness of 30 μm (see FIG. 9A).

【0050】(10)ついで、基板30を50℃の水で
洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗
浄してから、第1実施形態と同様の条件で電解銅めっき
を施し、厚さ20μmの電解銅めっき膜54を形成する
(図9(B)参照)。
(10) Then, the substrate 30 is washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the same conditions as in the first embodiment. To form an electrolytic copper plating film 54 having a thickness of 20 μm (see FIG. 9B).

【0051】(11)めっきレジスト52を5%NaO
Hで剥離除去した後、そのめっきレジスト52下の無電
解めっき膜50を硫酸と過酸化水素の混合液でエッチン
グ処理して溶解除去し、無電解銅めっき膜50と電解銅
めっき膜54からなる厚さ18μmの導体回路58(バ
イアホール60を含む)及びスルーホール62を形成す
る。その後、導体回路58及びスルーホール62の全表
面に粗化面64βを形成する(図9(C)参照)。
(11) The plating resist 52 is made of 5% NaO
After removing with H, the electroless plating film 50 under the plating resist 52 is dissolved and removed by etching treatment with a mixed solution of sulfuric acid and hydrogen peroxide, and is composed of the electroless copper plating film 50 and the electrolytic copper plating film 54. A conductor circuit 58 (including the via hole 60) and a through hole 62 having a thickness of 18 μm are formed. Thereafter, a roughened surface 64β is formed on all surfaces of the conductor circuit 58 and the through hole 62 (see FIG. 9C).

【0052】(12)第1実施形態と同様に樹脂充填剤
を調製した後、スルーホール62内に充填し樹脂充填剤
66の層を形成する。(図9(D)参照)。なお、以後
の製造工程は、第1実施形態の(13)〜(17)と同
様であるため説明を省略する。
(12) After preparing a resin filler in the same manner as in the first embodiment, the resin filler is filled in the through hole 62 to form a layer of the resin filler 66. (See FIG. 9D). Note that the subsequent manufacturing steps are the same as (13) to (17) of the first embodiment, and thus description thereof will be omitted.

【0053】(第3実施形態)第3実施形態のプリント
配線板は、第1実施形態とほぼ同様である。但し、第3
実施形態では、層間樹脂絶縁層40にエポキシ樹脂フィ
ルムの代わりにオレフィン系樹脂フィルムを用いた。オ
レフィン系フィルムを用いるため、第3実施形態では、
バイアホール用開口を設ける際のCO2 ガスレーザの条
件を、パルス幅15.0μ秒、5ショットとする。
(Third Embodiment) A printed wiring board according to a third embodiment is almost the same as the first embodiment. However, the third
In the embodiment, an olefin resin film is used for the interlayer resin insulating layer 40 instead of the epoxy resin film. In order to use an olefin-based film, in the third embodiment,
The condition of the CO 2 gas laser at the time of providing the via hole opening is a pulse width of 15.0 μsec and 5 shots.

【0054】(第4実施形態)第4実施形態のプリント
配線板は、第2実施形態とほぼ同様である。但し、第4
実施形態では、層間樹脂絶縁層をエポキシ樹脂フィルム
の代わりにオレフィン系樹脂フィルムを用いた。オレフ
ィン系フィルムを用いるため、第4実施形態では、バイ
アホール用開口を設ける際のCO2 ガスレーザの条件
を、パルス幅15.0μ秒、5ショットとする。
(Fourth Embodiment) The printed wiring board of the fourth embodiment is almost the same as the second embodiment. However, the fourth
In the embodiment, an olefin resin film is used for the interlayer resin insulating layer instead of the epoxy resin film. In order to use an olefin-based film, in the fourth embodiment, the condition of the CO 2 gas laser at the time of providing the via hole opening is set to a pulse width of 15.0 μsec and five shots.

【0055】(第5実施形態)第5実施形態のプリント
配線板は、第1実施形態とほぼ同様である。但し、第5
実施形態では、層間樹脂絶縁層をエポキシ樹脂フィルム
の代わりにエポキシ樹脂−フェノキシ樹脂の樹脂複合体
フィルムを用いた。また、第5実施形態では、レーザと
してエキシマレーザを用い、周波数200Hz、エネル
ギー1.0Jで、150ショット照射し、25μmの極
小径のバイアホールを形成した。
(Fifth Embodiment) The printed wiring board of the fifth embodiment is almost the same as the first embodiment. However, the fifth
In the embodiment, an epoxy resin-phenoxy resin composite film is used for the interlayer resin insulating layer instead of the epoxy resin film. In the fifth embodiment, an excimer laser is used as a laser, and 150 shots are irradiated at a frequency of 200 Hz and an energy of 1.0 J to form a via hole having an extremely small diameter of 25 μm.

【0056】(第6実施形態)第6実施形態のプリント
配線板は、第2実施形態とほぼ同様である。但し、第6
実施形態では、層間樹脂絶縁層をエポキシ樹脂フィルム
の代わりにエポキシ樹脂−フェノキシ樹脂の樹脂複合体
フィルムを用いた。また、第6実施形態では、レーザと
してエキシマレーザを用い、周波数200Hz、エネル
ギー1.0Jで、150ショット照射し、25μmの極
小径のバイアホールを形成した。
(Sixth Embodiment) The printed wiring board of the sixth embodiment is almost the same as the second embodiment. However, the sixth
In the embodiment, an epoxy resin-phenoxy resin composite film is used for the interlayer resin insulating layer instead of the epoxy resin film. In the sixth embodiment, an excimer laser is used as a laser, 150 shots are irradiated at a frequency of 200 Hz and an energy of 1.0 J to form a via hole having a very small diameter of 25 μm.

【0057】(第7実施形態)図10は、本発明の第7
実施形態に係るプリント配線板の断面図である。この第
7実施形態のプリント配線板は、第1実施形態とほぼ同
様である。但し、第7実施形態では、スルーホール62
の頂部に蓋めっき161が形成され、該蓋めっき161
を介することで、スルーホール62の直上にバイアホー
ル160が形成されている。この第7実施形態において
も、第1実施形態と同様に、層間樹脂絶縁層40のバイ
アホール60のレーザ加工と、スルーホール62のレー
ザ加工とが同一工程で行われている。
(Seventh Embodiment) FIG. 10 shows a seventh embodiment of the present invention.
FIG. 2 is a cross-sectional view of the printed wiring board according to the embodiment. The printed wiring board of the seventh embodiment is almost the same as the first embodiment. However, in the seventh embodiment, the through holes 62
A lid plating 161 is formed on the top of the
, A via hole 160 is formed immediately above the through hole 62. In the seventh embodiment, as in the first embodiment, the laser processing of the via hole 60 of the interlayer resin insulating layer 40 and the laser processing of the through hole 62 are performed in the same step.

【0058】[0058]

【発明の効果】本発明では上述したように、スルーホー
ル及びバイアホールを同一のレーザ加工装置を用いて形
成している。すなわち、スルーホールの形成工程とバイ
アホールの形成工程とで別々に位置合わせを行うことが
ないため、スルーホールの形成工程とバイアホールの形
成工程とで位置誤差が生じない。更に、スルーホールの
形成工程とバイアホールの形成工程との間で基板に熱を
加えることがないので、基板の収縮や反りで位置決めマ
ークがずれたりすることなく、基板にスルーホール及び
バイアホールを形成することができる。よって、スルー
ホールとバイアホールとの間の位置ずれがなくなり、配
線の未接続、接続不良や短絡を防ぐことが可能となる。
また、層間樹脂絶縁層へのレーザによるダメージや劣化
が低減され、上層の導電層である配線の密着性を向上さ
せれる。
According to the present invention, as described above, the through hole and the via hole are formed using the same laser processing apparatus. That is, since positioning is not separately performed in the through hole forming step and the via hole forming step, no positional error occurs between the through hole forming step and the via hole forming step. Further, since no heat is applied to the substrate between the through hole forming step and the via hole forming step, the through holes and via holes are formed in the substrate without the positioning marks being displaced by contraction or warpage of the substrate. Can be formed. Therefore, there is no displacement between the through hole and the via hole, and it is possible to prevent disconnection, poor connection and short circuit of the wiring.
In addition, laser damage and deterioration of the interlayer resin insulating layer can be reduced, and the adhesion of the wiring, which is the upper conductive layer, can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)、(B)、(C)、(D)、は、本発明
の第1実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 1A, 1B, 1C, and 1D are manufacturing process diagrams of a printed wiring board according to a first embodiment of the present invention.

【図2】(A)、(B)、(C)、(D)、は、本発明
の第1実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 2A, 2B, 2C, and 2D are manufacturing process diagrams of the printed wiring board according to the first embodiment of the present invention.

【図3】(A)、(B)、(C)、(D)、は、本発明
の第1実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 3A, 3B, 3C, and 3D are manufacturing process diagrams of the printed wiring board according to the first embodiment of the present invention.

【図4】(A)、(B)、(C)、は、本発明の第1実
施形態に係るプリント配線板の製造工程図である。
FIGS. 4A, 4B, and 4C are manufacturing process diagrams of the printed wiring board according to the first embodiment of the present invention.

【図5】本発明の第1実施形態に係るプリント配線板の
断面図である。
FIG. 5 is a cross-sectional view of the printed wiring board according to the first embodiment of the present invention.

【図6】スルーホール及びバイアホール加工に用いるレ
ーザ加工装置の説明図である。
FIG. 6 is an explanatory diagram of a laser processing apparatus used for through-hole and via-hole processing.

【図7】(A)、(B)、(C)、(D)、は、本発明
の第2実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 7A, 7B, 7C, and 7D are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図8】(A)、(B)、(C)、(D)、は、本発明
の第2実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 8A, 8B, 8C, and 8D are manufacturing process diagrams of a printed wiring board according to a second embodiment of the present invention.

【図9】(A)、(B)、(C)、(D)、は、本発明
の第2実施形態に係るプリント配線板の製造工程図であ
る。
FIGS. 9A, 9B, 9C, and 9D are manufacturing process diagrams of the printed wiring board according to the second embodiment of the present invention.

【図10】本発明の第7実施形態に係るプリント配線板
の断面図である。
FIG. 10 is a sectional view of a printed wiring board according to a seventh embodiment of the present invention.

【図11】(A)、(B)、(C)、(D)、は、従来
技術のプリント配線板の製造工程図であり、(F1)、
(F2)、(F3)は、バイアホールと導体回路との接
続状態の説明図である。
11A, 11B, 11C, and 11D are manufacturing process diagrams of a conventional printed wiring board, and FIGS.
(F2) and (F3) are explanatory diagrams of a connection state between a via hole and a conductor circuit.

【符号の説明】[Explanation of symbols]

30 コア基板 34 下層導体回路 40 層間樹脂絶縁層 42 バイアホール用開口部 45 スルーホール形成用開口 46 スルーホール用貫通孔 50 無電解めっき膜 54 電解めっき膜 58 導体回路 60 バイアホール 62 スルーホール 66 樹脂充填剤 70 ソルダーレジスト層 71U、71D 開口部 72 ニッケルめっき層 74 金めっき層 76U、76D 半田バンプ 80A、80B ビルドアップ配線層 144 層間樹脂絶縁層 158 導体回路 160 バイアホール REFERENCE SIGNS LIST 30 core substrate 34 lower conductive circuit 40 interlayer resin insulating layer 42 opening for via hole 45 opening for forming through hole 46 through hole for through hole 50 electroless plating film 54 electrolytic plating film 58 conductor circuit 60 via hole 62 through hole 66 resin Filler 70 Solder resist layer 71U, 71D Opening 72 Nickel plating layer 74 Gold plating layer 76U, 76D Solder bump 80A, 80B Build-up wiring layer 144 Interlayer resin insulation layer 158 Conductor circuit 160 Via hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 スルーホールを介して表裏が電気的接続
された基板の片面に層間樹脂絶縁層と導体回路とを交互
に積層し、各導体層間がバイアホールにて接続されてな
るプリント配線板の製造方法において、 前記スルーホール及び前記バイアホールを同一のレーザ
加工によって形成することを特徴とするプリント配線板
の製造方法。
1. A printed wiring board in which interlayer resin insulating layers and conductive circuits are alternately laminated on one surface of a substrate whose front and back surfaces are electrically connected via through holes, and each conductive layer is connected by a via hole. The method for manufacturing a printed wiring board according to claim 1, wherein the through hole and the via hole are formed by the same laser processing.
【請求項2】 少なくとも以下(a)〜(d)の工程を
備えることを特徴とするプリント配線板の製造方法: (a)導体回路を形成したコア基板の片面に、層間樹脂
絶縁層を形成する工程; (b)レーザ加工装置の加工台に前記コア基板を載置
し、前記層間樹脂絶縁層に、レーザを照射してバイアホ
ール形成用の開口を設ける工程; (c)前記(b)の工程の前後に、前記(b)の工程で
用いるレーザ加工装置の加工台に載置した状態で、基板
にスルーホール用の貫通孔を形成する工程; (d)前記貫通孔及び前記開口に導電膜を形成し、スル
ーホール及びバイアホールを施す工程。
2. A method for manufacturing a printed wiring board, comprising at least the following steps (a) to (d): (a) forming an interlayer resin insulating layer on one surface of a core substrate on which a conductor circuit is formed; (B) placing the core substrate on a processing table of a laser processing apparatus, and irradiating a laser to the interlayer resin insulating layer to form an opening for forming a via hole; (c) the step (b). Forming a through hole for a through-hole in a substrate before and after the step (b) while being placed on a processing table of the laser processing apparatus used in the step (b); Forming a conductive film and providing through holes and via holes;
【請求項3】 少なくとも以下(a)〜(d)の工程を
備えることを特徴とするプリント配線板の製造方法: (a)導体回路を形成したコア基板の片面に、層間樹脂
絶縁層を形成する工程; (b)レーザ加工装置の加工台に前記コア基板を載置
し、前記層間樹脂絶縁層に、レーザを照射してバイアホ
ール形成用の開口及びスルーホール形成用の開口を設け
る工程; (c)前記(b)の工程で用いたレーザ加工装置の加工
台に載置した状態で、前記スルーホール形成用の開口に
レーザを照射し、基板にスルーホール用貫通孔を形成す
る工程; (d)前記貫通孔及び前記開口に導電膜を形成し、スル
ーホール及びバイアホールを施す工程。
3. A method for manufacturing a printed wiring board, comprising at least the following steps (a) to (d): (a) forming an interlayer resin insulating layer on one surface of a core substrate on which a conductor circuit is formed; (B) placing the core substrate on a processing table of a laser processing apparatus, and irradiating a laser to the interlayer resin insulating layer to provide an opening for forming a via hole and an opening for forming a through hole; (C) a step of irradiating the opening for forming a through hole with a laser while being placed on a processing table of the laser processing apparatus used in the step (b) to form a through hole for a through hole in a substrate; (D) forming a conductive film in the through hole and the opening, and providing a through hole and a via hole;
【請求項4】 前記スルーホールの開口径は、80〜2
50μmであることを特徴とする請求項1〜請求項3の
いずれか1に記載のプリント配線板の製造方法。
4. The through hole has an opening diameter of 80 to 2
The method for producing a printed wiring board according to claim 1, wherein the thickness is 50 μm.
【請求項5】 前記バイアホールの開口径は、25〜1
25μmであることを特徴とする請求項1〜請求項3の
いずれか1に記載のプリント配線板の製造方法。
5. An opening diameter of said via hole is 25-1.
The method for manufacturing a printed wiring board according to claim 1, wherein the thickness is 25 μm.
JP2000055232A 2000-03-01 2000-03-01 Method for manufacturing printed-wiring board Pending JP2001244641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000055232A JP2001244641A (en) 2000-03-01 2000-03-01 Method for manufacturing printed-wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000055232A JP2001244641A (en) 2000-03-01 2000-03-01 Method for manufacturing printed-wiring board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002334949A Division JP2003163465A (en) 2002-11-19 2002-11-19 Method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
JP2001244641A true JP2001244641A (en) 2001-09-07

Family

ID=18576391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000055232A Pending JP2001244641A (en) 2000-03-01 2000-03-01 Method for manufacturing printed-wiring board

Country Status (1)

Country Link
JP (1) JP2001244641A (en)

Similar Documents

Publication Publication Date Title
US6828510B1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US8148643B2 (en) Multilayered printed circuit board and manufacturing method thereof
TWI387424B (en) Multilayer printed wiring board
JP3328630B2 (en) Printed wiring board and method of manufacturing printed wiring board
JP4278806B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4282190B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4548892B2 (en) Method for manufacturing printed wiring board
JP4521927B2 (en) Method for manufacturing printed wiring board
JP4467125B2 (en) Manufacturing method of multilayer printed wiring board
JP2001244641A (en) Method for manufacturing printed-wiring board
JP4428783B2 (en) Method for manufacturing printed wiring board
JP4127448B2 (en) Manufacturing method of package substrate
JP2003163465A (en) Method for manufacturing printed wiring board
JP2001223290A (en) Method for manufacturing printed wiring board
JP2001094262A (en) Printed wiring board, polyolefinic resin composition, and method for manufacturing of printed wiring board
JP2001223462A (en) Manufacturing method of printed-wiring board
JP2010028148A (en) Method of manufacturing printed circuit board