JP4461552B2 - Self-scanning light emitting device array - Google Patents
Self-scanning light emitting device array Download PDFInfo
- Publication number
- JP4461552B2 JP4461552B2 JP2000043739A JP2000043739A JP4461552B2 JP 4461552 B2 JP4461552 B2 JP 4461552B2 JP 2000043739 A JP2000043739 A JP 2000043739A JP 2000043739 A JP2000043739 A JP 2000043739A JP 4461552 B2 JP4461552 B2 JP 4461552B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- gate
- island
- transfer element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、3端子発光サイリスタよりなる発光素子アレイにおいて、1つのゲート島上に複数の発光点を設けた構造に関し、さらには複数の発光点が点灯したときの光出力が、それぞれの発光点が別々に点灯したときの光出力の和となることを可能とする素子構造に関する。
【0002】
【従来の技術】
本発明者らは発光素子アレイの構成要素としてpnpn構造を持つ3端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号公報、特開平2−14584号公報、特開平2−92650号公報、特開平2−92651号公報)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな発光素子アレイを作製できること等を示した。
【0003】
さらに本発明者らは、pnpn構造を持つ発光サイリスタよりなる転送素子アレイをシフトレジスタとして、発光素子アレイと分離した構造の自己走査型発光素子アレイを提案している(特開平2−263668号公報)。
【0004】
図1に、3端子発光サイリスタの基本構造を示す。一例として、p形基板上にpnpn構造を形成したものである。この3端子発光サイリスタのゲートは、オン電圧を制御する働きを持ち、カソードに加えられるオン電圧は、ゲート電圧にpn接合の拡散電位およびオンに必要な電流による電圧降下を加えた電圧となる。またオンした後、ゲート電圧はアノード電圧とほぼ一致するようになる。したがって、アノードが接地されていれば、ゲート電圧は0ボルトとなる。
【0005】
図2は、このような3端子発光サイリスタを用いた、自己走査型発光素子アレイの第1の基本構造の等価回路図である。発光素子として、3端子発光サイリスタT(−1)〜T(+2)を用い、発光サイリスタT(−1)〜T(+2)には、各々ゲート電極G-1〜G+2が設けられている。各々のゲート電極には、負荷抵抗RL を介して電源電圧VGA(−5V)が印加される。また、各々のゲート電極G-1〜G+2は、電気的相互作用を作るためにダイオードD-1〜D+2を介して電気的に接続されている。各単体発光サイリスタのカソード電極に、2本の転送クロックライン(φ1,φ2)がそれぞれ1素子おきに接続される。図中、φS はスタートパルスを示す。
【0006】
動作を説明する。まず転送クロックφ1がローレベルとなり、発光サイリスタT(0)がオンしているとする。このとき3端子発光サイリスタの特性からゲート電極G0 は零ボルト近くまで引き上げられる。このとき、抵抗RL ,ダイオードD-1〜D+2のネットワークから各発光サイリスタのゲート電圧が決まる。そして発光サイリスタT(0)に近い素子のゲート電圧が最も上昇し、以降順にT(0)から離れるにしたがいゲート電圧は下降していく。
【0007】
しかしながら、ダイオード特性の一方向性,非対称性から、電圧を下げる効果は、発光サイリスタT(0)の右方向にしか働かない。すなわちゲート電極G1 はG0 に対し、ダイオードの順方向立ち上がり電圧Vdif だけ低い電圧に設定され、ゲート電極G2 はG1 に対し、さらにダイオードの順方向立ち上がり電圧Vdif だけ低い電圧に設定される。一方、発光サイリスタT(0)の左側のゲート電極G-1はダイオードD-1が逆バイアスになっているため電流が流れず、したがって電源電圧VGAと同電位となる。
【0008】
次の転送クロックパルスφ2は、最近接の発光サイリスタT(1),T(−1),そしてT(3)およびT(−3)等に印加されるが、これらの中で、最もターンオン電圧の高い素子はT(1)であり、T(1)のターンオン電圧はゲート電極G1 のゲート電圧+Vdif であるが、これはVdif の約2倍である。次にターンオン電圧の高い素子はT(3)であり、Vdif の約4倍である。T(−1)とT(−3)のターンオン電圧は、約VGA+Vdif となる。
【0009】
以上から、転送クロックパルスのローレベル電圧をVdif の約2倍からVdif の約4倍の間に設定しておけば、発光サイリスタT(1)のみをオンさせることができ、転送動作を行うことができる。
【0010】
図3は、自己走査型発光素子アレイの第2の基本構造の等価回路図である。この自己走査型発光素子アレイは、転送素子(3端子発光サイリスタ)T(−1)〜T(2)、書き込み用発光素子L(−1)〜L(2)からなる。転送素子部分(転送部)の構成は、ダイオード接続を用いた例を示している。転送素子のゲート電極G-1〜G2 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノードには、書き込み信号φI が加えられている。
【0011】
動作を説明する。いま、転送素子T(0)がオン状態にあるとすると、ゲート電極G0 の電圧は、VGA(−5ボルト)より上昇し、ほぼ零ボルトとなる。したがって、書き込み信号φI の電圧が、pn接合の拡散電位(約1ボルト)以下であれば、発光素子L(0)を発光状態とすることができる。
【0012】
これに対し、ゲート電極G-1は約−5ボルトであり、ゲート電極G1 は約−1ボルトとなる。したがって、発光素子L(−1)の書き込み電圧は約−6ボルト、発光素子L(1)の書き込み電圧は約−2ボルトとなる。これから、発光素子L(0)のみに書き込める書き込み信号φI の電圧は、約−1〜−2ボルトの範囲となる。発光素子L(0)がオン、すなわち発光状態に入ると、書き込み信号φI ラインの電圧は約−1ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【0013】
発光強度は書き込み信号φI に流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、書き込み信号φI ラインの電圧を一度0ボルトまでおとし、発光している素子をいったんオフにしておく必要がある。
【0014】
【発明が解決しようとする課題】
自己走査型発光素子アレイの解像度を向上させるためには、発光部のピッチを小さくする必要があり、基板上の素子密度を高くしなければならない。転送部と発光部を分離したタイプの自己走査型発光素子アレイの場合、発光部に対応して転送部の素子も増加させなければならず、基板上の素子密度が増大する。これはチップの温度上昇の増加、素子の製造歩留まりの低下などの問題を引き起こす。
【0015】
本発明の目的は、素子構造を簡略化することにより、上述の問題の生じることのない自己走査型発光素子アレイを提供することにある。
【0016】
【課題を解決するための手段】
本発明の自己走査型発光素子アレイによれば、しきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記一次元的に配列された各転送素子の残りの2端子のうちの一方に、外部からn相(nは2以上の整数)のクロックパルスラインを、それぞれn素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子発光素子多数個を、一次元的に配列し、m個(mは2以上の整数)毎にグループ化し、
前記転送素子の各制御電極を、各グループの前記発光素子の制御電極に共通に接続し、
各グループのm個の発光素子の残りの2端子の一方を、発光のための電流を印加するm本のラインに順繰りに接続したことを特徴とする。
【0017】
【発明の実施の形態】
図4は、本発明の自己走査型発光素子アレイの一実施例の等価回路図である。この自己走査型発光素子アレイは、図3の発光素子アレイにおいて、転送部の1転送素子(3端子サイリスタ)に対して発光部は2発光素子(3端子サイリスタ)を設けた構造である。
【0018】
発光部の発光素子を2つずつのグループに分けて、各グループの2つの発光素子のそれぞれのカソードを第1の書き込み信号ラインφI 1および第2の書き込み信号ラインφI 2に接続する。このようにすることによって書き込み信号ラインの数は増えるが、同時に発光できる発光点の数が2個になる。このような構造をとるときに、同じ転送部サイリスタに接続された2個の発光部サイリスタのゲート電極を別々にとらなくても、共通のゲートの島の上に2つのカソード島を置いた構造の方が、素子構造が簡単となり、チップを小型に作ることができる。
【0019】
図5は、1つのゲート島上へ2つの発光点を形成した構造を示す。(a)は平面図、(b)はx−x′線断面図である。p型層および基板2上に、n型層3,p型層4,n型層5が積層され、ゲート島およびカソード島が形成される。図5において、1は裏面電極、6は絶縁膜、11はゲート配線、12は第1の発光点のカソード配線、13は第2の発光点のカソード配線、21はゲート電極、22はカソード電極、31はゲート島の領域、32はカソード島の領域を示している。この構成によれば、1つのゲート島へ2つのカソード島が形成され、それぞれのカソード島に1つの発光サイリスタが形成されている。
【0020】
以上の実施例では、1つのゲート島上へ2個の発光点を形成したが、2個以上の発光点を形成してもよい。このような構造では、前述したように素子構造が簡単になる。
【0021】
このような自己走査型発光素子アレイでは、転送部サイリスタがオンになると、それに接続された複数個の発光部サイリスタのうち、任意の個数を独立のタイミングで点灯できる。
【0022】
例えば、1200dpiの2値記録のヘッドを使って、300dpiのカラー画像を作ろうとする場合、図6のように副走査方向の密度を2倍として、4×8ドット分の面積階調で表現することになる(各色32階調の、32000色)。これが600dpi相当の転送部サイリスタ2個、それに接続した各2個の発光部サイリスタで実現できる。
【0023】
図6において、転送部サイリスタを1,2とし、これに接続する発光部サイリスタをそれぞれ1−1,1−2と、2−1,2−2とする。すなわち前の数字は転送部の番号、後の数字はφI ラインの番号を示す。
【0024】
階調は、この32個のマスを何個塗りつぶす(点灯させる)かで表現できる。簡単のために、2n個のマスを塗りつぶすとき、φI ライン番号1の列のマスと、φI ライン番号2の列のマスを独立に、ランダムにn個ずつ塗りつぶすとする。このとき、全く同一のタイミングで点灯できるのは、転送部番号が等しい2個の発光点、すなわち、同一のゲート島上にある2個の発光点だけである。
【0025】
この場合に問題になるのは、同じ転送部番号の隣り合ったマスが同時に塗りつぶされたとき濃度がa倍になる点にある。
【0026】
その理由を、以下に説明する。1つのゲート島上にカソード島が2つある発光サイリスタのI−L(電流和−光出力)特性の例を図7に示す。この特性例は、2個の発光点を別々に点灯したときの光量の和と、2個の発光点を同時に点灯したときの光量とを比較して示すものである。ただし、これら特性は、電力消費による発熱の光出力の影響を取り除いたものである。図7は、さらに、同時点灯と別々点灯との光量の比を、細い点線で示している。
【0027】
図7の特性から、それぞれの発光点が別々に発光するときの光出力の和よりも、2個同時に点灯したときの方が大きくなっていることがわかる。例えば、電流和が10mAのとき、同時点灯の方が10%も明るい。これは、次の理由による。すなわち、1つの発光サイリスタのI−L特性は、小電流域では発光効率(光出力/電流)が低く、電流が大きくなるにつれて発光効率が高くなり、ある一定の発光効率となる。この特性曲線は、しきい値を持った直線と見なすことができる。このしきい値電流以下の時は、電流が電極直下にしか流れておらず、発光のほとんどが電極によって遮られるため、発光効率が低いと考えられる。一方、しきい値以上では電流が広がり、電極直下以外のところも発光するため、発光効率が上がる。2個同時点灯のI−L曲線は、電流が小さい領域では別々点灯の場合の曲線に近く、電流が大きくなるにつれて1つの発光点と見なした場合に近づく。すなわち、2つの発光点が、1つの発光点に見えるために、しきい値電流は、1個分ですむことになり、全体としては発光効率が上昇し、2個同時点灯の方が明るくなると考えられる。このことは、換言すれば、1つのゲート島上の2つの発光点が同時点灯した場合には、2つの発光点が干渉した結果であるとも考えられる。
【0028】
図5の発光サイリスタを並べて、図8に示すような発光素子アレイを構成したとき、同じゲート島内の2発光点101が同時点灯したときと、隣接する別のゲート島の2発光点100が同時点灯したときでは、別々に点灯したときの光量が完全にそろっている場合でも、前者の組み合わせの方が明るくなることになる。
【0029】
今、単独発光サイリスタのI−L特性を、L(i)=f(i)とする。すなわち、光出力Lは、電流iの関数であるとする。同じゲート島内の2発光点101を同時点灯した場合、光出力は、
L(i)+L(i)=f(2i)
となる。一方、隣接する別のゲート島の2発光点100を別々点灯した場合、光出力は、
L(i)+L(i)=2f(i)
となる。f(2i)>2f(i)となることは、前述したとおりである。
【0030】
図6に戻り、ある転送部番号の2つのマスが、両方とも塗りつぶされる確率は、p2 、片方塗りつぶされる確率は、2p(1−p)である。ただし、p=n/16である。したがって、あるマスの濃度の期待値は、ap2 +2p(1−p)/2=p+(a−1)p2 となる。本来の濃度はpとなるはずなので、(a−1)p2 分だけ階調の直線性を歪める
また、やや特異な条件であるが、図9のようにわずかに傾いた太さが偶数ドット、間隔が偶数ドットの平行線で塗りつぶしたパターンの場合、副走査方向にムラが見える可能性がある。
【0031】
図10は、同一ゲート島上の2個の発光点を、別々に点灯したときの光量の和と、2個の発光点を同時に点灯したときの光量に差がないようにした、図5の発光サイリスタの改良例を示す。(a)は平面図、(b)はy−y′線断面図である。
【0032】
図10において、1は裏面電極、2はp型層(またはp型基板)、3はn型層、4はp型層、5はn型層、6は絶縁膜、11はゲート配線、12は第1の発光点のカソード配線、13は第2の発光点のカソード配線、21はゲート電極、22はカソード電極、31はゲート島(p型層4)の領域、32はカソード島(n型層5)の領域を示している。カソード島の大きさは一辺が10μmであり、カソード島間の間隔も10μmである。
【0033】
この実施例によれば、2つの発光点間のゲート島部分に溝33が設けられている。この溝は、n型層(アノード層)3およびp型層(ゲート層)4を除去することにより形成される。溝は、図10(a)から分かるように、溝の一端はゲート島の縁部に開いている。このような溝の幅をW、長さをLとした場合に、W=5μm、L=5,10,20μmの各サイズの溝を設けた発光素子アレイをそれぞれ作製した。この発光素子アレイの電流和に対する同時点灯/別々点灯比を、図11に示す。溝33の長さLが大きくなるにつれて、別々点灯と同時点灯の比は1に近づいている。L=5μm以上の溝があれば、20mA時の比率は高々3%程度となり、発光素子アレイの用途によっては十分な比になる。
【0034】
このような溝は、1つのゲート島上に設けられた2つの発光点の干渉を減らす効果を有している。
【0035】
図12は、本発明の発光素子アレイの他の実施例の平面図を示す。図10の実施例では、1つのゲート島に2つの発光点(カソード島)を設けた構造としたが、この実施例は、図3の回路で説明した転送部も同一ゲート島上に作製した構造のものである。図12において、11はゲート配線、12は第1の発光点のカソード配線、13は第2の発光点のカソード配線、14は転送部カソード配線、15は転送部結合ダイオード配線、21はゲート電極、22はカソード電極を示している。
【0036】
この実施例の場合にも、発光部のカソード島間のゲート島部分に、溝33を設けている。溝の形状は、図10の実施例と同じである。図10の実施例と同様の効果が得られた。
【0037】
図13は、本発明の発光素子アレイのさらに他の実施例を示す。(a)は平面図、(b)はy−y′線断面図である。図10の実施例では、ゲート島をゲート層4からアノード層3まで除去する構造としたが、ゲート層4の一部のみを除去して溝34を設けることで、2つの発光点の干渉を減らすことが可能である。図中、溝34の深さをDで示している。この場合、ゲート層4の1/2の厚さを取り除くことで、別々点灯と同時点灯の比は1.03となり効果が認められた。
【0038】
以上の各実施例では、基板がp型の場合について説明したが、基板がn型の場合についても適用できることはもちろんである。基板がn型層の場合には、最下層がカソード層に、最上層がアノード層となる。
【0039】
【発明の効果】
本発明によれば、pnpn構造の3端子発光サイリスタを用い、転送部と発光部とを分離したタイプの自己走査型発光素子アレイにおいて、1つのゲート島上に複数個の発光サイリスタを設けた構造にしたので、発光部に対応して転送部の素子も増加させる必要はなく、基板上の素子密度の増大を防止できるので素子構造を簡略化することができる。
【0040】
さらに本発明によれば、ゲート島部分に設けられた溝が、隣接するカソード島またはアノード島間の干渉を弱くする働きをするので、隣接する2つの発光点間の影響をできるだけ減らすことによって、別々点灯と同時点灯の間の光出力の差を小さくすることができる。
【図面の簡単な説明】
【図1】3端子発光サイリスタの基本構造を示す図である。
【図2】自己走査型発光素子アレイの第1の基本構造の等価回路図である。
【図3】自己走査型発光素子アレイの第2の基本構造の等価回路図である。
【図4】本発明の自己走査型発光素子アレイの一例を示す図である。
【図5】図4の発光部の1つのゲート島に形成された2つの発光点の構造を示す図である。
【図6】プリンタヘッドによるカラー画像の形成を説明するための図である。
【図7】1つのゲート島上へ2つの発光点を形成した発光サイリスタのI−L特性の例を示す図である。
【図8】図5の発光サイリスタを用いた発光素子アレイを示す図である。
【図9】プリンタヘッドによる副走査方向のムラの発生を説明するための図である。
【図10】本発明の発光素子アレイの一実施例を示す図である。
【図11】図10の発光素子アレイにおいて、同時点灯/別々点灯の光出力の比を示す図である。
【図12】本発明の発光素子アレイの他の実施例を示す図である。
【図13】本発明の発光素子アレイのさらに他の実施例を示す図である。
【符号の説明】
1 裏面電極
2 第1のp型層および基板
3 第1のn型層
4 第2のp型層
5 第2のn型層
6 絶縁膜
11 ゲート配線
12 第1の発光点のカソード配線
13 第2の発光点のカソード配線
14 シフト部カソード配線
15 シフト部結合ダイオード配線
21 ゲート電極
22 カソード電極
31 ゲート島の領域
32 カソード島の領域
33,34 溝
100 別のゲート島にある2つの隣接発光点
101 同じゲート島にある2つの隣接発光点[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure in which a plurality of light-emitting points are provided on one gate island in a light-emitting element array composed of a three-terminal light-emitting thyristor. The present invention relates to an element structure that enables a sum of light outputs when lighted separately.
[0002]
[Prior art]
The present inventors have paid attention to a three-terminal light-emitting thyristor having a pnpn structure as a constituent element of a light-emitting element array, and have already applied for patents (Japanese Patent Laid-Open Nos. 1-238662 and 2-14584) to realize self-scanning of the light-emitting point. No. 2, JP-A-2-92650, and JP-A-2-92651). As a light source for an optical printer, it is easy to mount, the light emitting element pitch can be made fine, and a compact light emitting element array can be produced. Indicated.
[0003]
Further, the present inventors have proposed a self-scanning light-emitting element array having a structure separated from the light-emitting element array by using a transfer element array formed of a light-emitting thyristor having a pnpn structure as a shift register (Japanese Patent Laid-Open No. 2-263668). ).
[0004]
FIG. 1 shows the basic structure of a three-terminal light-emitting thyristor. As an example, a pnpn structure is formed on a p-type substrate. The gate of the three-terminal light-emitting thyristor has a function of controlling the on-voltage, and the on-voltage applied to the cathode is a voltage obtained by adding a voltage drop due to the diffusion potential of the pn junction and a current necessary for turning on to the gate voltage. Further, after turning on, the gate voltage becomes substantially equal to the anode voltage. Therefore, if the anode is grounded, the gate voltage is 0 volts.
[0005]
FIG. 2 is an equivalent circuit diagram of a first basic structure of a self-scanning light-emitting element array using such a three-terminal light-emitting thyristor. Three-terminal light-emitting thyristors T (-1) to T (+2) are used as light-emitting elements, and gate electrodes G -1 to G +2 are provided in the light-emitting thyristors T (-1) to T (+2), respectively. Yes. A power supply voltage V GA (−5 V) is applied to each gate electrode via a load resistance R L. Further, each of the gate electrodes G −1 to G +2 is electrically connected through diodes D −1 to D +2 in order to create an electrical interaction. Two transfer clock lines (φ1, φ2) are connected to every other element to the cathode electrode of each single light emitting thyristor. In the figure, φ S indicates a start pulse.
[0006]
The operation will be described. First, assume that the transfer clock φ1 is at a low level and the light-emitting thyristor T (0) is turned on. At this time, the gate electrode G 0 is pulled up to near zero volts from the characteristics of the three-terminal light-emitting thyristor. At this time, the gate voltage of each light emitting thyristor is determined from the network of the resistor R L and the diodes D −1 to D +2 . Then, the gate voltage of the element close to the light emitting thyristor T (0) rises the most, and thereafter the gate voltage decreases as the distance from T (0) increases.
[0007]
However, the effect of lowering the voltage works only in the right direction of the light emitting thyristor T (0) due to the unidirectionality and asymmetry of the diode characteristics. That is, the gate electrode G 1 is set to a voltage lower than G 0 by the diode forward rising voltage V dif , and the gate electrode G 2 is set to a voltage lower than G 1 by the diode forward rising voltage V dif. Is done. On the other hand, no current flows through the gate electrode G- 1 on the left side of the light-emitting thyristor T (0) because the diode D- 1 is reverse-biased, and thus has the same potential as the power supply voltage VGA .
[0008]
The next transfer clock pulse φ2 is applied to the nearest light emitting thyristors T (1), T (-1), and T (3) and T (-3). Among these, the turn-on voltage is the highest. The element having a high T is T (1), and the turn-on voltage of T (1) is the gate voltage + V dif of the gate electrode G 1 , which is about twice V dif . The element with the next highest turn-on voltage is T (3), which is about 4 times V dif . The turn-on voltages of T (-1) and T (-3) are approximately V GA + V dif .
[0009]
From the above, by setting the low-level voltage of the transfer clock pulses between about 2 times the V dif of approximately 4 times the V dif, it is possible to turn on only the light-emitting thyristor T (1), the transfer operation It can be carried out.
[0010]
FIG. 3 is an equivalent circuit diagram of the second basic structure of the self-scanning light emitting element array. This self-scanning light emitting element array includes transfer elements (three-terminal light emitting thyristors) T (-1) to T (2) and writing light emitting elements L (-1) to L (2). The configuration of the transfer element portion (transfer portion) shows an example using diode connection. The gate electrodes G −1 to G 2 of the transfer element are also connected to the gate of the writing light emitting element. A writing signal φ I is applied to the anode of the writing light emitting element.
[0011]
The operation will be described. Assuming that the transfer element T (0) is in the on state, the voltage of the gate electrode G 0 is increased from V GA (-5 volts), becomes substantially zero volts. Accordingly, the voltage of the write signal phi I is equal to or less than the diffusion potential of the pn junction (about 1 volt), can be the light emitting element L (0) is a light emitting state.
[0012]
In contrast, the gate electrode G -1 is about 5 volts, the gate electrode G 1 is about -1 volts. Therefore, the writing voltage of the light emitting element L (-1) is about -6 volts, and the writing voltage of the light emitting element L (1) is about -2 volts. Now, the voltage of the write signal phi I can write only in the light emitting element L (0) is a range of about -1 to 2 volts. Emitting element L (0) is turned on, i.e., enters the emission state, the voltage of the write signal phi I lines would be fixed at about -1 volt, the other light emitting element has been selected, an error is prevented that Can do.
[0013]
Emission intensity is decided to the amount of current flowing to the write signal phi I, it is possible to image writing at any intensity. Further, in order to transfer the light-emitting state to the next element, it dropped to once 0 volts the voltage of the write signal phi I lines, it is necessary to once turn off the element that is emitting light.
[0014]
[Problems to be solved by the invention]
In order to improve the resolution of the self-scanning light emitting element array, it is necessary to reduce the pitch of the light emitting portions, and the element density on the substrate must be increased. In the case of a self-scanning light emitting element array of a type in which the transfer unit and the light emitting unit are separated, the number of elements in the transfer unit must be increased corresponding to the light emitting unit, and the element density on the substrate increases. This causes problems such as an increase in chip temperature and a decrease in device manufacturing yield.
[0015]
An object of the present invention is to provide a self-scanning light-emitting element array that does not cause the above-mentioned problems by simplifying the element structure.
[0016]
[Means for Solving the Problems]
According to the self-scanning light-emitting element array of the present invention, a large number of three-terminal transfer elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally,
Control electrodes for controlling the threshold voltage or threshold current of adjacent transfer elements are connected to each other by electrical means having a unidirectional voltage or current,
A power supply voltage line is connected to each control electrode of the transfer element via each load resistor,
An externally connected n-phase (n is an integer of 2 or more) clock pulse line is connected to one of the remaining two terminals of each one-dimensionally arranged transfer element in order for each n element,
When a certain transfer element is turned on by a clock pulse of a certain phase, the threshold voltage or threshold current of the transfer element in the vicinity of the transfer element is changed through the electrical means,
With a clock pulse of another phase, the transfer element adjacent to the certain transfer element is turned on,
A number of three-terminal light emitting elements whose threshold voltage or threshold current for light emission can be electrically controlled from the outside are arranged one-dimensionally and grouped by m (m is an integer of 2 or more).
Each control electrode of the transfer element is commonly connected to the control electrode of the light emitting element of each group,
One of the remaining two terminals of each of the m light emitting elements in each group is sequentially connected to m lines to which a current for light emission is applied.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 4 is an equivalent circuit diagram of an embodiment of the self-scanning light emitting element array of the present invention. This self-scanning light emitting element array has a structure in which, in the light emitting element array of FIG. 3, the light emitting part is provided with two light emitting elements (three terminal thyristors) with respect to one transfer element (three terminal thyristor) of the transfer part.
[0018]
The light emitting elements of the light emitting section are divided into two groups, and the cathodes of the two light emitting elements of each group are connected to the first write
[0019]
FIG. 5 shows a structure in which two light emitting points are formed on one gate island. (A) is a top view, (b) is a sectional view along line xx ′. On the p-type layer and the
[0020]
In the above embodiment, two light emitting points are formed on one gate island, but two or more light emitting points may be formed. Such a structure simplifies the element structure as described above.
[0021]
In such a self-scanning light emitting element array, when the transfer unit thyristor is turned on, an arbitrary number of light emitting unit thyristors connected to the transfer unit thyristor can be lit at an independent timing.
[0022]
For example, when a 300 dpi color image is to be created using a 1200 dpi binary recording head, the density in the sub-scanning direction is doubled as shown in FIG. (32,000 colors with 32 gradations for each color). This can be realized by two transfer unit thyristors equivalent to 600 dpi and two light emitting unit thyristors connected thereto.
[0023]
In FIG. 6, transfer unit thyristors are denoted by 1 and 2, and light emitting unit thyristors connected thereto are denoted by 1-1, 1-2, and 2-1 and 2-2, respectively. That is, the preceding number indicates the transfer unit number, and the subsequent number indicates the φ I line number.
[0024]
The gradation can be expressed by how many of these 32 squares are filled (lighted). For simplification, when 2n squares are painted, it is assumed that the squares in the column of φ I line number 1 and the squares in the column of φ I line number 2 are independently and randomly painted. At this time, only two light emitting points with the same transfer unit number, that is, two light emitting points on the same gate island, can be lit at exactly the same timing.
[0025]
The problem in this case is that the density becomes a times when adjacent cells with the same transfer unit number are filled simultaneously.
[0026]
The reason will be described below. FIG. 7 shows an example of IL (current sum-light output) characteristics of a light emitting thyristor having two cathode islands on one gate island. This characteristic example shows a comparison between the sum of the light amounts when the two light emitting points are turned on separately and the light amount when the two light emitting points are turned on simultaneously. However, these characteristics are obtained by removing the influence of the light output of heat generation due to power consumption. FIG. 7 further shows a light quantity ratio between simultaneous lighting and separate lighting with a thin dotted line.
[0027]
From the characteristics shown in FIG. 7, it can be seen that when the two light-emitting points are turned on at the same time, the sum of the light outputs is larger than when the light-emitting points emit light separately. For example, when the current sum is 10 mA, simultaneous lighting is 10% brighter. This is due to the following reason. That is, the IL characteristic of one light-emitting thyristor is that the light emission efficiency (light output / current) is low in a small current region, and the light emission efficiency increases as the current increases, resulting in a certain light emission efficiency. This characteristic curve can be regarded as a straight line having a threshold value. When the current is less than the threshold current, the current flows only directly under the electrode, and most of the light emission is blocked by the electrode, so that the light emission efficiency is considered to be low. On the other hand, the current spreads above the threshold value, and light is emitted also in places other than directly under the electrode, so that the light emission efficiency is increased. The IL curve of two simultaneous lighting is close to the curve in the case of separate lighting in a region where the current is small, and approaches when it is regarded as one light emitting point as the current increases. That is, since two light emitting points appear as one light emitting point, the threshold current is only one, and as a whole, the light emission efficiency is increased, and the simultaneous lighting of two lights becomes brighter. Conceivable. In other words, when two light emitting points on one gate island are turned on simultaneously, it can be considered that the two light emitting points interfere with each other.
[0028]
When the light emitting thyristors shown in FIG. 5 are arranged to form a light emitting element array as shown in FIG. 8, when two light emitting
[0029]
Now, let the IL characteristic of the single light emitting thyristor be L (i) = f (i). That is, the light output L is assumed to be a function of the current i. When two light emitting
L (i) + L (i) = f (2i)
It becomes. On the other hand, when the two light emitting
L (i) + L (i) = 2f (i)
It becomes. As described above, f (2i)> 2f (i) is satisfied.
[0030]
Returning to FIG. 6, the probability that both of the two cells of a certain transfer unit number are filled is p 2 , and the probability that one of the squares is filled is 2p (1−p). However, p = n / 16. Therefore, the expected value of the concentration of a certain mass is ap 2 + 2p (1−p) / 2 = p + (a−1) p 2 . Since the original density should be p, (a-1) the linearity of the gradation is distorted by p 2. Moreover, although it is a somewhat peculiar condition, the thickness slightly inclined as shown in FIG. In the case of a pattern filled with parallel lines of even dots, there is a possibility that unevenness is seen in the sub-scanning direction.
[0031]
FIG. 10 shows the light emission of FIG. 5 in which there is no difference between the sum of the light amounts when the two light emitting points on the same gate island are lighted separately and the light amount when the two light emitting points are lighted simultaneously. An example of an improved thyristor is shown. (A) is a top view, (b) is a yy 'sectional view.
[0032]
In FIG. 10, 1 is a back electrode, 2 is a p-type layer (or p-type substrate), 3 is an n-type layer, 4 is a p-type layer, 5 is an n-type layer, 6 is an insulating film, 11 is a gate wiring, 12 Is the cathode wiring of the first light emitting point, 13 is the cathode wiring of the second light emitting point, 21 is the gate electrode, 22 is the cathode electrode, 31 is the region of the gate island (p-type layer 4), 32 is the cathode island (n The region of the mold layer 5) is shown. The size of the cathode island is 10 μm on one side, and the distance between the cathode islands is also 10 μm.
[0033]
According to this embodiment, the
[0034]
Such a groove has an effect of reducing interference between two light emitting points provided on one gate island.
[0035]
FIG. 12 shows a plan view of another embodiment of the light-emitting element array of the present invention. In the embodiment of FIG. 10, the structure is such that two light emitting points (cathode islands) are provided on one gate island. However, in this embodiment, the transfer section described in the circuit of FIG. 3 is also formed on the same gate island. belongs to. In FIG. 12, 11 is a gate wiring, 12 is a cathode wiring of a first light emitting point, 13 is a cathode wiring of a second light emitting point, 14 is a transfer portion cathode wiring, 15 is a transfer portion coupling diode wiring, and 21 is a gate electrode. , 22 indicate cathode electrodes.
[0036]
Also in this embodiment, the
[0037]
FIG. 13 shows still another embodiment of the light emitting element array of the present invention. (A) is a top view, (b) is a yy 'sectional view. In the embodiment of FIG. 10, the gate island is removed from the
[0038]
In each of the embodiments described above, the case where the substrate is p-type has been described. When the substrate is an n-type layer, the lowermost layer is the cathode layer and the uppermost layer is the anode layer.
[0039]
【The invention's effect】
According to the present invention, in a self-scanning light emitting element array of a type in which a transfer part and a light emitting part are separated using a three-terminal light emitting thyristor having a pnpn structure, a structure in which a plurality of light emitting thyristors are provided on one gate island is provided. Therefore, it is not necessary to increase the number of elements in the transfer section corresponding to the light emitting section, and an increase in element density on the substrate can be prevented, so that the element structure can be simplified.
[0040]
Furthermore, according to the present invention, the groove provided in the gate island portion serves to weaken the interference between the adjacent cathode islands or anode islands, so that the influence between the two adjacent light emitting points can be reduced as much as possible. The difference in light output between lighting and simultaneous lighting can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a basic structure of a three-terminal light-emitting thyristor.
FIG. 2 is an equivalent circuit diagram of a first basic structure of a self-scanning light-emitting element array.
FIG. 3 is an equivalent circuit diagram of a second basic structure of the self-scanning light-emitting element array.
FIG. 4 is a diagram showing an example of a self-scanning light emitting element array according to the present invention.
5 is a diagram showing a structure of two light emitting points formed on one gate island of the light emitting unit of FIG. 4;
FIG. 6 is a diagram for explaining the formation of a color image by a printer head.
FIG. 7 is a diagram illustrating an example of IL characteristics of a light-emitting thyristor in which two light-emitting points are formed on one gate island.
8 is a diagram showing a light-emitting element array using the light-emitting thyristor of FIG.
FIG. 9 is a diagram for explaining the occurrence of unevenness in the sub-scanning direction by the printer head.
FIG. 10 is a diagram showing an embodiment of a light emitting element array according to the present invention.
11 is a diagram showing a ratio of light output of simultaneous lighting / separate lighting in the light emitting element array of FIG.
FIG. 12 is a view showing another embodiment of the light-emitting element array of the present invention.
FIG. 13 is a view showing still another embodiment of the light-emitting element array of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記一次元的に配列された各転送素子の残りの2端子のうちの一方に、外部からn相(nは2以上の整数)のクロックパルスラインを、それぞれn素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子発光素子多数個を、一次元的に配列し、m個(mは2以上の整数)毎にグループ化し、
前記転送素子の各制御電極を、各グループの前記発光素子の制御電極に共通に接続し、
各グループのm個の発光素子の残りの2端子の一方を、発光のための電流を印加するm本のラインに順繰りに接続し、
前記3端子転送素子および前記3端子発光素子は、pnpn構造を持つ3端子発光サイリスタよりなると共に、前記m個の3端子発光素子は1つのゲート島上に設けられ、
前記1つのゲート島上に設けられる前記m個の3端子発光素子を構成するカソード島またはアノード島の間のゲート島部分のゲート層には、当該ゲート島部分の縁部に一端が開いている溝が設けられ、当該溝は、カソード島またはアノード島の隣接する一辺の長さより短い長さと当該ゲート層の厚さより小さい深さを有し、当該溝が設けられる箇所の隣接するカソード島またはアノード島間の距離より小さい幅を有することを特徴とする自己走査型発光素子アレイ。A number of three-terminal transfer elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally,
Control electrodes for controlling the threshold voltage or threshold current of adjacent transfer elements are connected to each other by electrical means having a unidirectional voltage or current, and a power supply voltage line is connected to each control electrode of the transfer element. Connect through each load resistor,
An externally connected n-phase (n is an integer of 2 or more) clock pulse line is connected to one of the remaining two terminals of each one-dimensionally arranged transfer element in order for each n element,
When a certain transfer element is turned on by a clock pulse of a certain phase, the threshold voltage or threshold current of the transfer element in the vicinity of the transfer element is changed through the electrical means,
With a clock pulse of another phase, the transfer element adjacent to the certain transfer element is turned on,
A number of three-terminal light emitting elements whose threshold voltage or threshold current for light emission can be electrically controlled from the outside are arranged one-dimensionally and grouped by m (m is an integer of 2 or more).
Each control electrode of the transfer element is commonly connected to the control electrode of the light emitting element of each group,
One of the remaining two terminals of the m light emitting elements of each group is connected in sequence to m lines to which current for light emission is applied,
The three-terminal transfer element and the three-terminal light-emitting element are each composed of a three-terminal light-emitting thyristor having a pnpn structure, and the m three-terminal light-emitting elements are provided on one gate island,
In the gate layer of the gate island portion between the cathode island or the anode island constituting the m number of three-terminal light emitting elements provided on the one gate island, a groove having one end opened at the edge of the gate island portion is provided, the groove may have a thickness smaller than the depth of the cathode islands or anode Island adjacent shorter than the length length of one side and the gate layer, the cathode islands or anode adjacent portion where the groove is provided between the islands A self-scanning light-emitting element array having a width smaller than the above distance .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000043739A JP4461552B2 (en) | 2000-02-22 | 2000-02-22 | Self-scanning light emitting device array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000043739A JP4461552B2 (en) | 2000-02-22 | 2000-02-22 | Self-scanning light emitting device array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001232849A JP2001232849A (en) | 2001-08-28 |
JP4461552B2 true JP4461552B2 (en) | 2010-05-12 |
Family
ID=18566608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000043739A Expired - Lifetime JP4461552B2 (en) | 2000-02-22 | 2000-02-22 | Self-scanning light emitting device array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4461552B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4763404B2 (en) * | 2005-09-27 | 2011-08-31 | 京セラ株式会社 | Light emitting device and image forming apparatus |
JP2007250853A (en) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | Self-scanning type light-emitting element array |
JP5200708B2 (en) * | 2008-07-09 | 2013-06-05 | 富士ゼロックス株式会社 | Light emitting device, exposure device |
JP5932398B2 (en) * | 2011-07-13 | 2016-06-08 | キヤノン株式会社 | LED element, LED element array and driving method thereof |
JP2014012384A (en) * | 2012-07-05 | 2014-01-23 | Fuji Xerox Co Ltd | Light emitting device and image forming apparatus |
JP5472388B2 (en) * | 2012-07-13 | 2014-04-16 | 富士ゼロックス株式会社 | Self-scanning light emitting element array, optical writing head, optical printer, facsimile and copying machine |
JP7094694B2 (en) * | 2017-12-01 | 2022-07-04 | キヤノン株式会社 | Light emitting element array and exposure head and image forming device using this |
JP2020120018A (en) * | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | Light-emitting device, optical device, optical measuring device, and image formation device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2577089B2 (en) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | Light emitting device and driving method thereof |
JPH0992885A (en) * | 1995-09-25 | 1997-04-04 | Nippon Sheet Glass Co Ltd | Surface light emitting element and self-scanning light emitting device |
JP3562884B2 (en) * | 1995-10-02 | 2004-09-08 | 日本板硝子株式会社 | Self-scanning light emitting device, light source for optical printer, and optical printer |
JP2758587B2 (en) * | 1996-05-31 | 1998-05-28 | 日本板硝子株式会社 | Optical device using self-scanning light emitting element array |
JPH1128835A (en) * | 1997-05-13 | 1999-02-02 | Canon Inc | Recording chip, recording head, and image recording device |
-
2000
- 2000-02-22 JP JP2000043739A patent/JP4461552B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001232849A (en) | 2001-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577089B2 (en) | Light emitting device and driving method thereof | |
US5177405A (en) | Self-scanning, light-emitting device | |
US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
US7834363B2 (en) | Light-emitting element having PNPN-structure and light-emitting element array | |
JP4649701B2 (en) | Self-scanning light emitting device | |
JP2683781B2 (en) | Light emitting device | |
JPH0992885A (en) | Surface light emitting element and self-scanning light emitting device | |
JPH08153890A (en) | Light emitting thyristor and self-scanning light emitting device | |
JP4461552B2 (en) | Self-scanning light emitting device array | |
JP2784052B2 (en) | Self-scanning light emitting element array and driving method thereof | |
US6717183B2 (en) | Light-emitting thyristor matrix array and driver circuit | |
US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
JPH09283794A (en) | Surface light-emitting element and self-scanning type light-emitting device | |
US6452342B1 (en) | Self-scanning light-emitting device | |
US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
JP3562884B2 (en) | Self-scanning light emitting device, light source for optical printer, and optical printer | |
JP2001326383A (en) | Light-emitting diode array | |
JP3604474B2 (en) | Self-scanning light emitting device | |
JP3595044B2 (en) | Self-scanning light emitting device and optical printer device using the same | |
JP3212497B2 (en) | Self-scanning light emitting device | |
JP4352573B2 (en) | Self-scanning light emitting device array | |
JP3212498B2 (en) | Self-scanning light emitting device and protection circuit for preventing electrostatic breakdown thereof | |
JPH08216448A (en) | Self-scanning type integratged luminous element array and luminous device using the array | |
JP3975613B2 (en) | Edge-emitting thyristor and self-scanning light-emitting device | |
JP4538896B2 (en) | Self-scanning light emitting device array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061030 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4461552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |