JP4457721B2 - Thermoelectric module - Google Patents

Thermoelectric module Download PDF

Info

Publication number
JP4457721B2
JP4457721B2 JP2004092844A JP2004092844A JP4457721B2 JP 4457721 B2 JP4457721 B2 JP 4457721B2 JP 2004092844 A JP2004092844 A JP 2004092844A JP 2004092844 A JP2004092844 A JP 2004092844A JP 4457721 B2 JP4457721 B2 JP 4457721B2
Authority
JP
Japan
Prior art keywords
thermoelectric module
top surface
electrode block
electrode
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004092844A
Other languages
Japanese (ja)
Other versions
JP2005285808A (en
Inventor
比登志 田内
裕胤 杉浦
晃弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2004092844A priority Critical patent/JP4457721B2/en
Publication of JP2005285808A publication Critical patent/JP2005285808A/en
Application granted granted Critical
Publication of JP4457721B2 publication Critical patent/JP4457721B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、光通信用半導体レーザモジュール、半導体増幅器モジュール、外部変調器モジュール、受信モジュール等に使用される熱電モジュールに関するものである。   The present invention relates to a thermoelectric module used for a semiconductor laser module for optical communication, a semiconductor amplifier module, an external modulator module, a receiving module and the like.

従来、この種の熱電モジュールとしては、以下に示すものが知られている。例えば特許文献１及び特許文献２に記載の熱電モジュールは、上下方向に相対向して配置される下基板及び上基板と、これら両基板間に設けられる熱電素子とを備えている。該下基板は上基板より所定方向に延長して形成され、その延長部分に電極パッドが接合されている。   Conventionally, what is shown below is known as this kind of thermoelectric module. For example, the thermoelectric modules described in Patent Document 1 and Patent Document 2 include a lower substrate and an upper substrate that are arranged to face each other in the vertical direction, and a thermoelectric element provided between these two substrates. The lower substrate is formed to extend in a predetermined direction from the upper substrate, and an electrode pad is bonded to the extended portion.

また、特許文献１では、電極パッドが下基板に接合された状態で、該電極パッドは、その頂面が熱電素子の高さのほぼ中間に配置されるように構成されている。特許文献２では、電極パッドが下基板に接合された状態で、該電極パッドは、その頂面が上基板とほぼ同一高さに配置されるように構成されている。そして、この熱電モジュールを半導体レーザのパッケージに収容した状態で、電極パッドの頂面とパッケージのターミナルとにそれぞれボンディングワイヤ又はリード線の端部を接合することにより、パッケージの外部からターミナルを介して熱電モジュールに電力が供給される。
特許第３０８２１７０号 特開２００２−３７４００８号公報 Moreover, in patent document 1, this electrode pad is comprised so that the top surface may be arrange | positioned in the middle of the height of a thermoelectric element in the state which joined the electrode pad to the lower board | substrate. In Patent Document 2, the electrode pad is configured such that the top surface of the electrode pad is arranged at substantially the same height as the upper substrate in a state where the electrode pad is bonded to the lower substrate. Then, with this thermoelectric module housed in a semiconductor laser package, the ends of the bonding wires or lead wires are joined to the top surfaces of the electrode pads and the package terminals, respectively, via the terminals from the outside of the package. Power is supplied to the thermoelectric module.
Patent No. 3082170 JP 2002-374008 A

ところで、光通信用半導体レーザモジュール等に上記熱電モジュールを使用する場合、熱電モジュールは狭い空間に設置されることが多い。このため、狭い空間内に熱電モジュールを設置し、該熱電モジュールとターミナルとの間にボンディングワイヤ又はリード線を接続する作業は困難なものとなる。特許文献１に記載の熱電モジュールは、電極ブロックの頂面がパッケージの底面の近傍に位置しているため、キャピラリやウェッジツール等のボンディングツールをパッケージの内奥に挿入する作業が必要である。また、特許文献２に記載の熱電モジュールに関しても、同様にリード線の端部をパッケージの内奥に挿入し、そこでハンダ付けを行う作業が必要である。上記のような作業を狭い空間内で行うのは非常に困難であるため、その作業の効率が著しく低下する可能性があった。   By the way, when the thermoelectric module is used for a semiconductor laser module for optical communication or the like, the thermoelectric module is often installed in a narrow space. For this reason, it becomes difficult to install a thermoelectric module in a narrow space and connect a bonding wire or a lead wire between the thermoelectric module and the terminal. In the thermoelectric module described in Patent Document 1, since the top surface of the electrode block is located near the bottom surface of the package, it is necessary to insert a bonding tool such as a capillary or a wedge tool into the interior of the package. Similarly, with respect to the thermoelectric module described in Patent Document 2, it is necessary to insert the end portion of the lead wire into the inner part of the package and perform soldering there. Since it is very difficult to perform the above operation in a narrow space, the efficiency of the operation may be significantly reduced.

本発明は、このような従来技術に存在する問題点に着目してなされたものである。その目的とするところは、配線の接合作業を効率良く行うことが容易な熱電モジュールを提供することにある。   The present invention has been made paying attention to such problems existing in the prior art. An object of the invention is to provide a thermoelectric module that can easily perform wiring joining work efficiently.

上記の目的を達成するために、請求項１に記載の発明の熱電モジュールは、ターミナルを備える箱状のパッケージ内に搭載される熱電モジュールであって、下基板と、前記下基板に対向する上基板と、前記下基板と前記上基板との間に設けられる複数の熱電半導体チップとを備え、前記下基板には前記上基板の周縁から突出する突出部が設けられ、該突出部には、その頂面に前記ターミナルを接続する配線が接合される電極ブロックが設けられ、前記電極ブロックは、その頂面が前記上基板上に搭載されるチップキャリアのダイオード搭載面と同一高さになるように設定されていることを要旨とする。 In order to achieve the above object, a thermoelectric module according to a first aspect of the present invention is a thermoelectric module mounted in a box-shaped package having a terminal, and includes a lower substrate and an upper surface facing the lower substrate. A plurality of thermoelectric semiconductor chips provided between the substrate and the lower substrate and the upper substrate, the lower substrate is provided with a protruding portion protruding from a peripheral edge of the upper substrate, An electrode block to which wiring for connecting the terminal is joined is provided on the top surface , and the top surface of the electrode block is flush with the diode mounting surface of the chip carrier mounted on the upper substrate. It is set as the gist.

請求項２に記載の発明の熱電モジュールは、請求項１に記載の発明において、前記下基板には、高さの異なる複数の電極ブロックが設けられ、前記複数の電極ブロックのうち一部の電極ブロックは、その頂面が前記ターミナルの上面と同一高さになるように設定されており、前記複数の電極ブロックのうち他部の電極ブロックは、その頂面が前記チップキャリアのダイオード搭載面と同一高さになるように設定されていることを要旨とする。 A thermoelectric module according to a second aspect of the present invention is the thermoelectric module according to the first aspect, wherein the lower substrate is provided with a plurality of electrode blocks having different heights, and a part of the plurality of electrode blocks. The block is set so that its top surface is flush with the top surface of the terminal, and the other electrode block of the plurality of electrode blocks has a top surface that is connected to the diode mounting surface of the chip carrier. The gist is that they are set to have the same height .

（作用）
請求項１及び請求項２に記載の発明によれば、電極ブロックの頂面の高さがターミナルの上面又はチップキャリアの上面の高さに統一される。即ち、配線の接合部が２段階の高さに配置される。このため、電極ブロックの頂面、ターミナルの上面、及びチップキャリアの上面の高さがそれぞれ異なる熱電モジュールに比べて、配線の端部を上下方向に適宜移動させる必要がなく、配線の接合作業が効率良く行われる。 (Function)
According to the first and second aspects of the invention, the height of the top surface of the electrode block is unified with the height of the upper surface of the terminal or the upper surface of the chip carrier. That is, the wiring junction is arranged at two levels. For this reason, it is not necessary to move the end of the wiring appropriately in the vertical direction as compared to thermoelectric modules in which the top surface of the electrode block, the top surface of the terminal, and the top surface of the chip carrier are different from each other. It is done efficiently.

本発明によれば、配線の接合作業を効率良く行うことが容易な熱電モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the thermoelectric module which can perform the joining operation | work of wiring efficiently can be provided.

以下、本発明の最良の実施形態を図面に基づいて詳細に説明する。
図１（ａ）及び（ｂ）に示すように、熱電モジュール１１は、半導体パッケージ１２内に収納されている。該半導体パッケージ１２は、開口を有する有底長四角箱状のパッケージ本体１３と、該パッケージ本体１３の開口を閉鎖するカバー（図示略）とより構成され、半導体パッケージ１２内には乾燥窒素ガスが充填されている。 Hereinafter, the best embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIGS. 1A and 1B, the thermoelectric module 11 is housed in a semiconductor package 12. The semiconductor package 12 includes a bottomed rectangular box-shaped package body 13 having an opening and a cover (not shown) that closes the opening of the package body 13, and dry nitrogen gas is contained in the semiconductor package 12. Filled.

パッケージ本体１３の長手方向の両側壁１３ａにはそれぞれ複数（本実施形態では７対）のターミナル１４が並設されている。ターミナル１４は、絶縁材１５を介して前記側壁１３ａの内外を貫通して設けられている。これら複数のターミナル１４のうち一対は、熱電モジュール１１へ給電するための一対の給電ターミナル１４ａとして用いられる。   A plurality (seven pairs in this embodiment) of terminals 14 are arranged in parallel on both side walls 13 a in the longitudinal direction of the package body 13. The terminal 14 is provided through the inside and outside of the side wall 13a with an insulating material 15 interposed therebetween. A pair of these terminals 14 is used as a pair of power supply terminals 14 a for supplying power to the thermoelectric module 11.

図１（ｂ）に示すように、熱電モジュール１１は、下基板２１と、該下基板２１に対向する上基板２２と、これら両基板２１、２２の間に設けられる複数の熱電半導体チップ２３とを備える本体２４を有している。熱電モジュール１１の本体２４は、前記ターミナル１４よりも下方に配置されている。   As shown in FIG. 1B, the thermoelectric module 11 includes a lower substrate 21, an upper substrate 22 that faces the lower substrate 21, and a plurality of thermoelectric semiconductor chips 23 provided between the substrates 21 and 22. It has the main body 24 provided with. The main body 24 of the thermoelectric module 11 is disposed below the terminal 14.

下基板２１及び上基板２２は、それぞれＡｌ2Ｏ3等のセラミックよりなる長四角平板状に形成されている。上基板２２の長手方向の長さは、下基板２１の長手方向の長さよりも短く形成されており、短手方向の長さは、下基板２１の短手方向の長さと同じになっている。上基板２２及び下基板２１は、これらの長手方向において互いに一端部同士が揃えられているとともに、下基板２１の他端部は、上基板２２の他端部よりも長手方向に突出している。即ち、下基板２１の他端部には、その上方に上基板２２が存在しない部分である突出部２１ａが形成されている。 The lower substrate 21 and the upper substrate 22 are each formed in a rectangular plate shape made of ceramic such as Al 2 O 3 . The length in the longitudinal direction of the upper substrate 22 is shorter than the length in the longitudinal direction of the lower substrate 21, and the length in the lateral direction is the same as the length in the lateral direction of the lower substrate 21. . One end of the upper substrate 22 and the lower substrate 21 are aligned with each other in the longitudinal direction, and the other end of the lower substrate 21 protrudes in the longitudinal direction from the other end of the upper substrate 22. That is, a protruding portion 21 a that is a portion where the upper substrate 22 does not exist is formed on the other end portion of the lower substrate 21.

下基板２１の下面には下金属板２６が取着されている。この下金属板２６は第１半田２７（スズ−銀合金、スズ：９６．５質量％、銀：３．５質量％、融点：２２１℃）を介してパッケージ本体１３の底面に固着されている。即ち、熱電モジュール１１の本体２４は第１半田２７を介してパッケージ本体１３の底面に固着されている。   A lower metal plate 26 is attached to the lower surface of the lower substrate 21. The lower metal plate 26 is fixed to the bottom surface of the package body 13 via first solder 27 (tin-silver alloy, tin: 96.5 mass%, silver: 3.5 mass%, melting point: 221 ° C.). . That is, the main body 24 of the thermoelectric module 11 is fixed to the bottom surface of the package main body 13 via the first solder 27.

また、下基板２１及び上基板２２の各対向面全面には、それぞれ複数の下電極２８及び上電極２９が形成されている。前記下電極２８と上電極２９との間には、複数の柱状の熱電半導体チップ２３が第２半田３０（金−スズ合金、金：８０質量％、スズ：２０質量％、融点：２８０℃）を介して接合されている。熱電半導体チップ２３は、Ｎ型熱電素子２３ａとＰ型熱電素子２３ｂとから構成される。これら両素子２３ａ、２３ｂは、前記長手方向に沿って交互に、且つ電気的に直列に接続されている。ここで、複数の熱電半導体チップ２３のうち、前記突出部２１ａ上に配置されるとともに、前記短手方向の両端部に配置されている一対の熱電半導体チップ２３に接続される一対の下電極を給電端子３１とする。   A plurality of lower electrodes 28 and upper electrodes 29 are formed on the entire opposing surfaces of the lower substrate 21 and the upper substrate 22, respectively. Between the lower electrode 28 and the upper electrode 29, a plurality of columnar thermoelectric semiconductor chips 23 are second solder 30 (gold-tin alloy, gold: 80 mass%, tin: 20 mass%, melting point: 280 ° C.). It is joined via. The thermoelectric semiconductor chip 23 includes an N-type thermoelectric element 23a and a P-type thermoelectric element 23b. These elements 23a and 23b are alternately and electrically connected in series along the longitudinal direction. Here, among the plurality of thermoelectric semiconductor chips 23, a pair of lower electrodes connected to the pair of thermoelectric semiconductor chips 23 disposed on the projecting portion 21a and disposed at both ends in the lateral direction are provided. The power supply terminal 31 is used.

図１（ａ）に示すように、これら一対の給電端子３１は、それぞれ長手方向に沿って直線状且つ平行に設けられている。給電端子３１の先端は下基板２１の端縁（短手方向周縁）の近傍に配置されている。各給電端子３１の先端部にはそれぞれ電極ブロック３２が接合されている。電極ブロック３２は、下基板２１の中心を通って長手方向に延びる直線３３に対して対称位置に配置されている。これらの電極ブロック３２は同一高さを有し、それぞれの頂面３２ａは前記ターミナル１４の上面と同一高さに配置されている（図１（ｂ）参照）。   As shown in FIG. 1A, each of the pair of power supply terminals 31 is provided linearly and in parallel along the longitudinal direction. The front end of the power supply terminal 31 is disposed in the vicinity of the edge of the lower substrate 21 (peripheral edge). An electrode block 32 is joined to the tip of each power supply terminal 31. The electrode block 32 is disposed at a symmetrical position with respect to a straight line 33 extending in the longitudinal direction through the center of the lower substrate 21. These electrode blocks 32 have the same height, and each top surface 32a is arranged at the same height as the upper surface of the terminal 14 (see FIG. 1B).

電極ブロック３２は、無酸素銅よりなり、断面正方形の直方体（厚み：１．５ｍｍ）に形成されている。電極ブロック３２の全面（６面）には４μｍの厚みを有する無電解Ｎｉ（ニッケル）層がメッキされ、該無電解ニッケル層の外面には０．４μｍの厚みを有するＡｕ（金）層がメッキされている。電極ブロック３２は、第２半田３０を介して給電端子３１に接合されている。   The electrode block 32 is made of oxygen-free copper and has a rectangular parallelepiped shape (thickness: 1.5 mm). The entire surface (six surfaces) of the electrode block 32 is plated with an electroless Ni (nickel) layer having a thickness of 4 μm, and the outer surface of the electroless nickel layer is plated with an Au (gold) layer having a thickness of 0.4 μm. Has been. The electrode block 32 is joined to the power supply terminal 31 via the second solder 30.

各電極ブロック３２の頂面３２ａと給電ターミナル１４ａとの間には複数の配線としての第１ワイヤ３４が接合されている。第１ワイヤ３４の両端はそれぞれボンディングによって電極ブロック３２の頂面３２ａ及び給電ターミナル１４ａに接合されている。これにより、半導体パッケージ１２の外部から一対の給電ターミナル１４ａを介して熱電モジュール１１に電力が供給されるようになっている。   A first wire 34 as a plurality of wires is joined between the top surface 32a of each electrode block 32 and the power supply terminal 14a. Both ends of the first wire 34 are joined to the top surface 32a of the electrode block 32 and the power supply terminal 14a by bonding. As a result, electric power is supplied from the outside of the semiconductor package 12 to the thermoelectric module 11 via the pair of power supply terminals 14a.

なお、電極ブロック３２の頂面３２ａ及び底面の表面粗さＲzは２５μｍ以下である。この表面粗さＲzが２５μｍを超える場合には、電極ブロック３２の頂面３２ａへの第１ワイヤ３４の接合、及び給電端子３１への電極ブロック３２底面の半田付けが困難となり、これらの接合強度が低下する可能性が高い。 The surface roughness R z of the top surface 32a and the bottom surface of the electrode block 32 is 25 μm or less. When the surface roughness R z exceeds 25 μm, it becomes difficult to bond the first wire 34 to the top surface 32a of the electrode block 32 and to solder the bottom surface of the electrode block 32 to the power supply terminal 31. There is a high possibility that the strength will decrease.

また、図１（ｂ）に示すように、上基板２２の上面には上金属板３８が取着されている。該上金属板３８上には第３半田３９（インジウム−スズ合金、インジウム：５２質量％、スズ：４８質量％、融点：１１７℃）によってチップキャリア４１が固着されている。このチップキャリア４１の上面にはレーザダイオード４２及びフォトダイオード４３が設けられている。これら両ダイオード４２、４３と、前記給電ターミナル１４ａ以外の二対のターミナル１４との間にはそれぞれ複数の第２ワイヤ４４が接合されている。各第２ワイヤ４４の両端は前記第１ワイヤ３４同様、ボンディングにより所定箇所に接合されている。これにより、半導体パッケージ１２の外部から前記一対のターミナル１４を介してレーザダイオード４２及びフォトダイオード４３に通電されるようになっている。   As shown in FIG. 1B, an upper metal plate 38 is attached to the upper surface of the upper substrate 22. A chip carrier 41 is fixed on the upper metal plate 38 by third solder 39 (indium-tin alloy, indium: 52 mass%, tin: 48 mass%, melting point: 117 ° C.). A laser diode 42 and a photodiode 43 are provided on the upper surface of the chip carrier 41. A plurality of second wires 44 are joined between the two diodes 42 and 43 and the two pairs of terminals 14 other than the power supply terminal 14a. Similar to the first wire 34, both ends of each second wire 44 are bonded to predetermined positions by bonding. As a result, the laser diode 42 and the photodiode 43 are energized from the outside of the semiconductor package 12 through the pair of terminals 14.

次に、半導体パッケージ１２への熱電モジュール１１の取付方法について以下に説明する。
熱電モジュール１１を半導体パッケージ１２内に収納する作業に先立ち、第３半田３９を用いてチップキャリア４１を熱電モジュール１１の本体２４に固着する。その際、第３半田３９の融点よりもおよそ２０℃高い温度で該第３半田３９を加熱溶融することによりチップキャリア４１を所定箇所に接合する。この場合、本実施形態では、下電極２８と上電極２９との間に熱電半導体チップ２３を接合する第２半田３０の融点が前記第３半田３９の融点よりも２０℃以上高いため、第３半田３９の加熱溶融時にその伝熱により第２半田３０が溶融して熱電半導体チップ２３の接合強度が低下することがない。 Next, a method for attaching the thermoelectric module 11 to the semiconductor package 12 will be described below.
Prior to the operation of housing the thermoelectric module 11 in the semiconductor package 12, the chip carrier 41 is fixed to the main body 24 of the thermoelectric module 11 using the third solder 39. At that time, the chip carrier 41 is joined to a predetermined location by heating and melting the third solder 39 at a temperature approximately 20 ° C. higher than the melting point of the third solder 39. In this case, in this embodiment, the melting point of the second solder 30 that joins the thermoelectric semiconductor chip 23 between the lower electrode 28 and the upper electrode 29 is higher than the melting point of the third solder 39 by 20 ° C. or more. When the solder 39 is heated and melted, the second solder 30 is not melted by the heat transfer and the bonding strength of the thermoelectric semiconductor chip 23 is not lowered.

さて、この熱電モジュール１１を半導体パッケージ１２に取り付けるには、まず、チップキャリア４１が上基板２２に固着された熱電モジュール１１をパッケージ本体１３内に導入し、第１半田２７を用いて該熱電モジュール１１（下基板２１）をパッケージ本体１３の底面に固着する。その際も、第１半田２７の融点よりも凡そ２０℃高い温度で該第１半田２７を加熱溶融する。ここでも、本実施形態では、下電極２８と上電極２９との間に熱電半導体チップ２３を接合する第２半田３０の融点が第１半田２７の融点よりも２０℃以上高いため、第１半田２７の加熱溶融時にその伝熱により第２半田３０が溶融して熱電半導体チップ２３の接合強度が低下することがない。   In order to attach the thermoelectric module 11 to the semiconductor package 12, first, the thermoelectric module 11 having the chip carrier 41 fixed to the upper substrate 22 is introduced into the package body 13, and the thermoelectric module is used using the first solder 27. 11 (lower substrate 21) is fixed to the bottom surface of the package body 13. At that time, the first solder 27 is heated and melted at a temperature about 20 ° C. higher than the melting point of the first solder 27. Also in this embodiment, since the melting point of the second solder 30 that joins the thermoelectric semiconductor chip 23 between the lower electrode 28 and the upper electrode 29 is higher than the melting point of the first solder 27 by 20 ° C. or more, the first solder The second solder 30 is not melted by heat transfer during the heat melting of 27, and the bonding strength of the thermoelectric semiconductor chip 23 is not lowered.

続いて、キャピラリ等のボンディングツールをターミナル１４の近傍に近づけ、第１ワイヤ３４の一端を給電ターミナル１４ａに、他端を各電極ブロック３２の頂面３２ａに接合する。次いで、同キャピラリを用いて、第２ワイヤ４４の一端を所定のターミナル１４に、他端をレーザダイオード４２及びフォトダイオード４３の所定箇所に接合する。   Subsequently, a bonding tool such as a capillary is brought close to the vicinity of the terminal 14, and one end of the first wire 34 is joined to the power supply terminal 14 a and the other end is joined to the top surface 32 a of each electrode block 32. Next, using the capillary, one end of the second wire 44 is bonded to a predetermined terminal 14 and the other end is bonded to predetermined positions of the laser diode 42 and the photodiode 43.

前記の実施形態によって発揮される効果について、以下に記載する。
（１） 電極ブロック３２の頂面３２ａはターミナル１４の上面と同一高さに配置されている。このため、電極ブロック３２の頂面３２ａとターミナル１４の上面とのそれぞれにワイヤ３４の端部を接合する場合には、ボンディングツールをターミナル１４の上面と同じ高さまで下げればよく、その接合作業がパッケージ本体１３の開口付近でスムーズに行われる。即ち本実施形態では、ボンディングツールをパッケージ本体の内方へ深く挿入し、その狭い空間内で同ワイヤの接合作業を行う上記従来例に比べて、ワイヤの接合作業を効率良く容易に行うことができる。 The effects exhibited by the above embodiment will be described below.
(1) The top surface 32 a of the electrode block 32 is disposed at the same height as the top surface of the terminal 14. For this reason, when joining the ends of the wires 34 to the top surface 32a of the electrode block 32 and the top surface of the terminal 14, the bonding tool may be lowered to the same height as the top surface of the terminal 14, and the joining work is performed. This is performed smoothly near the opening of the package body 13. That is, in this embodiment, the wire bonding operation can be performed efficiently and easily compared to the conventional example in which the bonding tool is inserted deeply into the package body and the wire bonding operation is performed in the narrow space. it can.

（２） 熱電モジュール１１の本体２４をパッケージ本体１３に固着する第１半田２７、及び該本体２４にチップキャリア４１を固着する第３半田３９の融点は、第２半田３０の融点よりも２０℃以上低いものである。このため、両基板２１、２２間に熱電半導体チップ２３を固着した状態で第１半田２７及び第３半田３９を使用する場合には、これら第１半田２７及び第３半田３９の加熱溶融時にその伝熱で第２半田３０が溶融してしまうおそれがほとんどない。従って、熱電半導体チップ２３の接合強度を低下させることなく、チップキャリア４１を本体２４へ固着することができるとともに、熱電モジュール１１をパッケージ本体１３へ固定することができる。   (2) The melting point of the first solder 27 that fixes the main body 24 of the thermoelectric module 11 to the package main body 13 and the third solder 39 that fixes the chip carrier 41 to the main body 24 is 20 ° C. higher than the melting point of the second solder 30. More than that. For this reason, when the first solder 27 and the third solder 39 are used in a state where the thermoelectric semiconductor chip 23 is fixed between the substrates 21 and 22, the first solder 27 and the third solder 39 are heated at the time of melting. There is almost no possibility that the second solder 30 is melted by heat transfer. Therefore, the chip carrier 41 can be fixed to the main body 24 and the thermoelectric module 11 can be fixed to the package main body 13 without reducing the bonding strength of the thermoelectric semiconductor chip 23.

なお、本実施形態は、次のように変更して具体化することも可能である。
・ 図２（ａ）に示すように、電極ブロック３２の頂面３２ａをチップキャリア４１の上面と同一高さに配置する構成を採用してもよい。この場合、ボンディングツールを熱電モジュール１１の高さまで深く挿入する必要がなく、また、ターミナル１４の上面以外の接合部がほぼ同じ高さに統一されるため、各ワイヤ３４、４４の接合作業の効率化が図られる。 In addition, this embodiment can also be changed and embodied as follows.
As shown in FIG. 2A, a configuration in which the top surface 32a of the electrode block 32 is arranged at the same height as the top surface of the chip carrier 41 may be adopted. In this case, it is not necessary to insert the bonding tool deeply up to the height of the thermoelectric module 11, and the joint portions other than the upper surface of the terminal 14 are unified at substantially the same height, so that the efficiency of the joining work of the wires 34 and 44 is improved. Is achieved.

・ 図２（ｂ）に示すように、異なる高さの電極ブロック３２を設ける構成を採用してもよい。この場合、一対の電極ブロック３２のうち、一方の頂面３２ａがチップキャリア４１の上面と同一高さに配置されるとともに、他方の頂面３２ａがターミナル１４の上面と同一高さに配置される。   -You may employ | adopt the structure which provides the electrode block 32 of different height, as shown in FIG.2 (b). In this case, one top surface 32 a of the pair of electrode blocks 32 is disposed at the same height as the top surface of the chip carrier 41, and the other top surface 32 a is disposed at the same height as the top surface of the terminal 14. .

・ 電極ブロック３２の頂面３２ａ、チップキャリア４１の上面、及びターミナル１４の上面をそれぞれ同一高さに配置する構成を採用してもよい。この場合、第１ワイヤ３４及び第２ワイヤ４４の両者をそれぞれ所定箇所に接合する際には、ボンディングツールをターミナル１４の上面と同じ高さまで下げればよい。従って、各ワイヤ３４、４４の接合作業のさらなる効率化が図られる。   -You may employ | adopt the structure which arrange | positions the top surface 32a of the electrode block 32, the upper surface of the chip carrier 41, and the upper surface of the terminal 14 at the same height, respectively. In this case, when both the first wire 34 and the second wire 44 are bonded to predetermined positions, the bonding tool may be lowered to the same height as the upper surface of the terminal 14. Therefore, the efficiency of joining the wires 34 and 44 can be further improved.

・ 電極ブロック３２を、前記直線３３に対して非対称位置に配置する構成を採用してもよい。即ち、図３（ａ）に示すように、両電極ブロック３２は前記直線３３を境界として一方側に配置される。そのため、一方の側壁１３ａ側に給電ターミナル１４ａを設ける場合、電極ブロック３２は給電ターミナル１４ａの近傍に配置されていることから、ボンディングツールの移動距離が短くなり、ワイヤ３４の接合が容易とされる。加えて、ワイヤ３４の長さが効果的に抑えられるため、ワイヤ３４での電圧降下が抑制され、その結果、熱電モジュール１１に供給される電力の消費も抑制される。なお、この場合、図３（ｂ）に示すように、異なる高さの電極ブロック３２を設ける構成でもよく、また同一の高さの電極ブロック３２を設ける構成でもよい。   A configuration in which the electrode block 32 is disposed at an asymmetric position with respect to the straight line 33 may be employed. That is, as shown in FIG. 3A, both electrode blocks 32 are arranged on one side with the straight line 33 as a boundary. Therefore, when the power supply terminal 14a is provided on the side wall 13a, the electrode block 32 is disposed in the vicinity of the power supply terminal 14a, so that the moving distance of the bonding tool is shortened, and the bonding of the wire 34 is facilitated. . In addition, since the length of the wire 34 is effectively suppressed, a voltage drop in the wire 34 is suppressed, and as a result, consumption of electric power supplied to the thermoelectric module 11 is also suppressed. In this case, as shown in FIG. 3B, the electrode blocks 32 having different heights may be provided, or the electrode blocks 32 having the same height may be provided.

・ 図４（ａ）及び（ｂ）に示すように、下基板２１に２つの突出部２１ａを設け、それぞれの突出部２１ａに一対の電極ブロック３２を接合する構成を採用してもよい。この場合、図４（ｂ）に示すように、一方の突出部２１ａに設けられる一対の電極ブロック３２の頂面３２ａをチップキャリア４１の上面と同一高さに配置し、他方の突出部２１ａに設けられる一対の電極ブロック３２の頂面３２ａをターミナル１４の上面と同一高さに配置するのが好ましい。こうした場合、使用する半導体パッケージ１２のターミナル１４の位置、チップキャリア４１の高さが変更されても、最適な高さの電極ブロック３２が適宜選択され得る。このため、各接合面の高さの相違が最小限に抑えられ、その結果、ワイヤの接合に際しての作業性の低下が効果的に抑制される。   As shown in FIGS. 4A and 4B, a configuration may be employed in which two protrusions 21a are provided on the lower substrate 21, and a pair of electrode blocks 32 are joined to each protrusion 21a. In this case, as shown in FIG. 4B, the top surfaces 32a of the pair of electrode blocks 32 provided on one projecting portion 21a are arranged at the same height as the upper surface of the chip carrier 41, and the other projecting portion 21a has The top surfaces 32 a of the pair of electrode blocks 32 provided are preferably arranged at the same height as the top surface of the terminal 14. In such a case, even if the position of the terminal 14 of the semiconductor package 12 to be used and the height of the chip carrier 41 are changed, the electrode block 32 having the optimum height can be appropriately selected. For this reason, the difference in the height of each joining surface is suppressed to the minimum, and as a result, the workability | operativity fall at the time of joining of a wire is suppressed effectively.

・ 図５に示すように、同一面積の上基板２２及び下基板２１を備えた熱電モジュール１１を採用してもよい。この場合、一方の基板を他方の基板に対して前記長手方向又は前記短手方向（図５では長手方向）にずらすことにより突出部２１ａが形成され、該突出部２１ａに電極ブロック３２が設けられる。   -As shown in FIG. 5, you may employ | adopt the thermoelectric module 11 provided with the upper board | substrate 22 and the lower board | substrate 21 of the same area. In this case, the protruding portion 21a is formed by shifting one substrate in the longitudinal direction or the short direction (longitudinal direction in FIG. 5) with respect to the other substrate, and the electrode block 32 is provided in the protruding portion 21a. .

・ 上基板２２の長手方向の長さを下基板２１の長手方向の長さと同一とし、上基板２２の短手方向の長さを下基板２１の短手方向の長さより短くすることにより突出部２１ａを設ける構成を採用してもよい。   The length of the upper substrate 22 in the longitudinal direction is the same as the length of the lower substrate 21, and the length of the upper substrate 22 in the short direction is shorter than the length of the lower substrate 21 in the short direction. You may employ | adopt the structure which provides 21a.

・ 電極ブロック３２を形成する材料として、アルミニウム、銅−タングステン合金、冷間圧延鋼板（ＳＰＣＣ）等の導電性材料を用いてもよい。電極ブロック３２をアルミニウムから形成した場合、アルミニウム製のワイヤを使用するのが好ましい。またその際、電極ブロック３２の表面にはメッキ処理を行わないのが好ましい。これにより、電極ブロック３２に対するワイヤの接合性を向上させることができる。   -As a material which forms the electrode block 32, you may use electroconductive materials, such as aluminum, a copper-tungsten alloy, and a cold rolled steel plate (SPCC). When the electrode block 32 is formed from aluminum, it is preferable to use an aluminum wire. At this time, it is preferable that the surface of the electrode block 32 is not plated. Thereby, the bondability of the wire to the electrode block 32 can be improved.

・ 電極ブロック３２に対するメッキ処理は、その頂面３２ａ及び底面に施されていればよく、その他の４面のメッキ処理は任意なものとしてよい。
・ 電極ブロック３２に対するメッキ処理を、Ｃｒ（クロム）層とＡｕ層との積層体、Ｎｉ−Ｂ（ニッケル−ホウ素合金）層とＡｕ層との積層体、Ａｕ層、Ｎｉ−Ｐ（ニッケル−リン合金）層等で行う構成に変更してもよい。この場合、電解メッキ及び無電解メッキのどちらを選択してもよい。 -The plating process with respect to the electrode block 32 should just be given to the top surface 32a and the bottom face, and the other 4 surface plating processes are arbitrary.
The plating treatment for the electrode block 32 is performed by a laminate of a Cr (chromium) layer and an Au layer, a laminate of a Ni-B (nickel-boron alloy) layer and an Au layer, an Au layer, Ni-P (nickel-phosphorus). You may change to the structure performed by an alloy) layer etc. In this case, either electrolytic plating or electroless plating may be selected.

・ 電極ブロック３２の形状を断面長方形の直方体に形成してもよい。この場合、電極ブロック３２の頂面３２ａ、つまり接合部の面積が拡がるため、ワイヤ３４を接合する作業が容易となる。   -You may form the shape of the electrode block 32 in the rectangular parallelepiped of a cross-section rectangle. In this case, since the area of the top surface 32a of the electrode block 32, that is, the joint portion is expanded, the work of joining the wire 34 becomes easy.

・ 上下基板２１、２２と熱電半導体チップ２３とを接合する第２半田３０として、スズ−アンチモン合金の他、融点が１８０℃以上の金属を用いてもよい。この種の金属の代表例としてはスズが挙げられる。また、電極ブロック３２と下基板２１とを接合する手段として、エポキシ樹脂にＡｇ等を添加してなる導電性接着剤を用いてもよい。また、電極ブロック３２の底面を給電端子３１に直接溶接してもよい。   As the second solder 30 that joins the upper and lower substrates 21 and 22 and the thermoelectric semiconductor chip 23, a metal having a melting point of 180 ° C. or higher may be used in addition to the tin-antimony alloy. A typical example of this type of metal is tin. Further, as a means for joining the electrode block 32 and the lower substrate 21, a conductive adhesive formed by adding Ag or the like to an epoxy resin may be used. Further, the bottom surface of the electrode block 32 may be directly welded to the power supply terminal 31.

・ 第１半田２７及び第３半田３９は、それぞれ第２半田３０よりも融点が２０℃以上低いものであればそれらの材料は特に限定されない。第１半田２７及び第３半田３９の材料としては、インジウム、ビスマス−スズ合金、スズ−亜鉛合金、スズ−亜鉛−アルミニウム合金、スズ−銀−銅合金、スズ−銀−銅−ビスマス合金、スズ−銀合金等が挙げられる。   The material of the first solder 27 and the third solder 39 is not particularly limited as long as the melting point is 20 ° C. or more lower than that of the second solder 30. As materials of the first solder 27 and the third solder 39, indium, bismuth-tin alloy, tin-zinc alloy, tin-zinc-aluminum alloy, tin-silver-copper alloy, tin-silver-copper-bismuth alloy, tin -Silver alloy etc. are mentioned.

・ 本実施形態では、全ての電極ブロック３２の頂面３２ａが上基板２２の上面よりも高くなるように設定されたが、本発明はこれに限定されるものではない。即ち、少なくとも１つの電極ブロック３２の頂面３２ａが上基板２２の上面よりも高くなるように設定さればよく、他の電極ブロック３２はその頂面３２ａが上基板２２の上面よりも低くなるように設定されてもよい。   In the present embodiment, the top surfaces 32a of all the electrode blocks 32 are set to be higher than the upper surface of the upper substrate 22, but the present invention is not limited to this. In other words, the top surface 32a of at least one electrode block 32 may be set to be higher than the upper surface of the upper substrate 22, and the other electrode block 32 may have its top surface 32a lower than the upper surface of the upper substrate 22. May be set.

さらに、前記実施形態より把握できる技術的思想について以下に記載する。
（イ） 前記パッケージは四角箱状に形成されるとともに、該パッケージの相対向する側壁にそれぞれターミナルが設けられ、前記電極ブロックは、下基板の中心を通り前記側壁と平行に延びる直線に対して対称位置に配置されていることを特徴とする熱電モジュール。 Further, the technical idea that can be grasped from the embodiment will be described below.
(A) The package is formed in a square box shape, and terminals are provided on opposite side walls of the package, and the electrode block is connected to a straight line extending in parallel with the side wall through the center of the lower substrate. thermoelectric module that characterized in that it is arranged in symmetrical positions.

（ロ） 前記パッケージは四角箱状に形成されるとともに、該パッケージの相対向する側壁にそれぞれターミナルが設けられ、前記電極ブロックは、下基板の中心を通り前記側壁と平行に延びる直線に対して非対称位置に配置されていることを特徴とする熱電モジュール。このように構成した場合、一方の側壁に設けられたターミナルを使用する際には、電極ブロックとターミナルとの間の配線接合作業を容易とすることができる。 (B) The package is formed in a square box shape, and terminals are provided on opposite side walls of the package, and the electrode block is connected to a straight line that extends in parallel with the side wall through the center of the lower substrate. thermoelectric module that characterized in that it is arranged asymmetrically position. When comprised in this way, when using the terminal provided in one side wall, the wiring joining operation | work between an electrode block and a terminal can be made easy.

（ａ）は実施形態の半導体パッケージ内に収容された状態の熱電モジュールを示す平面図、（ｂ）は同熱電モジュールを示す側断面図。(A) is a top view which shows the thermoelectric module of the state accommodated in the semiconductor package of embodiment, (b) is a sectional side view which shows the thermoelectric module. （ａ）、（ｂ）はともに本実施形態以外の熱電モジュールを示す側断面図。(A), (b) is side sectional drawing which shows thermoelectric modules other than this embodiment. （ａ）は本実施形態以外の熱電モジュールを示す平面図、（ｂ）は同熱電モジュールを示す側断面図。(A) is a top view which shows thermoelectric modules other than this embodiment, (b) is a sectional side view which shows the thermoelectric module. （ａ）は本実施形態以外の熱電モジュールを示す平面図、（ｂ）は同熱電モジュールを示す側断面図。(A) is a top view which shows thermoelectric modules other than this embodiment, (b) is a sectional side view which shows the thermoelectric module. 本実施形態以外の熱電モジュールを示す側面図。The side view which shows the thermoelectric module other than this embodiment.

符号の説明Explanation of symbols

１１…熱電モジュール、１２…パッケージとしての半導体パッケージ、１４…ターミナル、２１…下基板、２１ａ…突出部、２２…上基板、２３…熱電半導体チップ、３２…電極ブロック、３２ａ…頂面、３４，４４…配線としてのワイヤ、４１…チップキャリア。 DESCRIPTION OF SYMBOLS 11 ... Thermoelectric module, 12 ... Semiconductor package as a package, 14 ... Terminal, 21 ... Lower substrate, 21a ... Projection part, 22 ... Upper substrate, 23 ... Thermoelectric semiconductor chip, 32 ... Electrode block, 32a ... Top surface, 34, 44: Wire as wiring, 41: Chip carrier.

Claims (2)

ターミナルを備える箱状のパッケージ内に搭載される熱電モジュールであって、
下基板と、前記下基板に対向する上基板と、前記下基板と前記上基板との間に設けられる複数の熱電半導体チップとを備え、
前記下基板には前記上基板の周縁から突出する突出部が設けられ、該突出部には、その頂面に前記ターミナルを接続する配線が接合される電極ブロックが設けられ、
前記電極ブロックは、その頂面が前記上基板上に搭載されるチップキャリアのダイオード搭載面と同一高さになるように設定されていることを特徴とする熱電モジュール。 A thermoelectric module mounted in a box-shaped package with a terminal,
A lower substrate, an upper substrate facing the lower substrate, and a plurality of thermoelectric semiconductor chips provided between the lower substrate and the upper substrate,
The lower substrate is provided with a protruding portion that protrudes from the periphery of the upper substrate, and the protruding portion is provided with an electrode block to which a wiring for connecting the terminal is bonded to the top surface thereof,
The thermoelectric module, wherein the electrode block is set so that a top surface thereof is flush with a diode mounting surface of a chip carrier mounted on the upper substrate . 前記下基板には、高さの異なる複数の電極ブロックが設けられ、前記複数の電極ブロックのうち一部の電極ブロックは、その頂面が前記ターミナルの上面と同一高さになるように設定されており、前記複数の電極ブロックのうち他部の電極ブロックは、その頂面が前記チップキャリアのダイオード搭載面と同一高さになるように設定されていることを特徴とする請求項１に記載の熱電モジュール。 The lower substrate is provided with a plurality of electrode blocks having different heights, and some of the plurality of electrode blocks are set such that the top surface thereof is flush with the upper surface of the terminal. The other electrode block of the plurality of electrode blocks is set so that a top surface thereof is flush with a diode mounting surface of the chip carrier. Thermoelectric module .
JP2004092844A 2004-03-26 2004-03-26 Thermoelectric module Expired - Fee Related JP4457721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004092844A JP4457721B2 (en) 2004-03-26 2004-03-26 Thermoelectric module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092844A JP4457721B2 (en) 2004-03-26 2004-03-26 Thermoelectric module

Publications (2)

Publication Number Publication Date
JP2005285808A JP2005285808A (en) 2005-10-13
JP4457721B2 true JP4457721B2 (en) 2010-04-28

Family

ID=35183909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092844A Expired - Fee Related JP4457721B2 (en) 2004-03-26 2004-03-26 Thermoelectric module

Country Status (1)

Country Link
JP (1) JP4457721B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034805B (en) * 2009-09-24 2012-12-26 财团法人工业技术研究院 Package integrating thermoelectric component with chip
JP2015036431A (en) * 2013-08-12 2015-02-23 住友金属鉱山株式会社 Cylindrical sputtering target and manufacturing method of the same

Also Published As

Publication number Publication date
JP2005285808A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP4626517B2 (en) Laser diode assembly
JP5981660B2 (en) Electronic component storage package and electronic device
EP2698817B1 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2018151176A1 (en) Thermoelectric element package
JPWO2009130743A1 (en) Optical element package, semiconductor light emitting device and lighting device
US7037001B2 (en) Optical module having an extension member for connecting a device to a lead terminal disposed behind the sub-mount
JP6754769B2 (en) Semiconductor module and its manufacturing method
JP2006237103A (en) Thermally conductive member and electronic apparatus
JP5214121B2 (en) Light emitting device
JP4457721B2 (en) Thermoelectric module
JP4760509B2 (en) Lead frame assembly
US20210265812A1 (en) Semiconductor laser device
JP3598660B2 (en) Thermoelectric unit
JP2001168443A (en) Package for housing optical semiconductor element
JP2015106663A (en) Wiring board connection method and wiring board mounting structure
JP4951880B2 (en) Thermoelectric conversion module
US6855566B2 (en) Optical semiconductor module and method of producing the same
WO2012026516A1 (en) Element-containing package and module provided therewith
CN209912864U (en) Welding base and power semiconductor module using same
JP2002270906A (en) Thermoelectric module
JP5681407B2 (en) Light emitting module
JPWO2020049723A1 (en) Optical module
JP2003008085A (en) Thermoelectric module
JP6136161B2 (en) Heating equipment storage device
JP2004296546A (en) Thermoelectric module and its package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R151 Written notification of patent or utility model registration

Ref document number: 4457721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees