JP4450652B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4450652B2 JP4450652B2 JP2004079712A JP2004079712A JP4450652B2 JP 4450652 B2 JP4450652 B2 JP 4450652B2 JP 2004079712 A JP2004079712 A JP 2004079712A JP 2004079712 A JP2004079712 A JP 2004079712A JP 4450652 B2 JP4450652 B2 JP 4450652B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- substrate
- antenna pattern
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は非接触式ＩＣカード等に使用する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device used for a non-contact IC card or the like and a manufacturing method thereof.
非接触式ＩＣカードは図１３に示すように、コイル状に形成したアンテナ１０と、アンテナ１０に接続された信号授受用の半導体素子１２をカード状に形成したフィルム１４で挟み、薄いカード状に形成したものである。
アンテナ１０は、電気的絶縁性を有するフィルムの表面に形成された導体層をエッチングして所定のコイル状に形成される。半導体素子１２とアンテナ１０とはワイヤボンディングによって電気的に接続される。
The
従来の非接触式ＩＣカードでは、図１３に示すように、アンテナ１０をカードの外周近傍に沿って配置している。これは、アンテナ１０の通信特性がアンテナのループが囲む面積とアンテナの巻き線数によって決まることから、アンテナ１０が囲む面積を広く確保できるようにするためである。
カード形のＩＣカードは携帯等の利便性を考慮してその形状が考慮されている。しかし、上記のようにアンテナ１０を配置する広い面積を確保することは、電子機器の小型化を制約し、他用途への応用を制約することになる。
In the conventional non-contact type IC card, as shown in FIG. 13, the
The shape of the card-type IC card is taken into consideration for convenience such as carrying. However, securing a wide area for arranging the
本発明はこのような通信機能を備えた電子部品の特性に鑑み、これら通信機能を備えた電子部品の小型化を容易に図ることができ、種々の電子機器への応用利用が容易に可能な半導体装置及びその好適な製造方法を提供することを目的とする。 In view of the characteristics of an electronic component having such a communication function, the present invention can easily reduce the size of the electronic component having the communication function and can be easily applied to various electronic devices. It is an object of the present invention to provide a semiconductor device and a preferred manufacturing method thereof.
上記目的を達成するため、本発明は次の構成を備える。
すなわち、信号授受用のアンテナが半導体素子に電気的に接続されたアンテナ付きの半導体装置であって、前記半導体素子の電極端子が形成された電極端子形成面の平面領域内に、絶縁基板に前記アンテナとして作用するアンテナパターンと、該絶縁基板を厚さ方向に貫通し前記アンテナパターンに電気的に接続するビアが形成されたアンテナ基板が、前記半導体素子の電極端子と前記絶縁基板に形成されたビアとがバンプを介して電気的に接続されるとともに、前記アンテナパターンが形成された面とは反対面を前記電極端子形成面に向け、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着され、前記半導体素子と前記アンテナパターンとが前記絶縁基板に設けられたビアを介して電気的に接続されていることを特徴とする。
また、信号授受用のアンテナが半導体素子に電気的に接続されたアンテナ付きの半導体装置であって、前記半導体素子の電極端子が形成された電極端子形成面の平面領域内に、絶縁基板に前記アンテナとして作用するアンテナパターンが形成されたアンテナ基板が、前記アンテナパターンが形成された面とは反対面を前記電極端子形成面に向け、接着剤により接着され、前記半導体素子と前記アンテナパターンとが、ワイヤボンディングにより電気的に接続されていることを特徴とする。
また、信号授受用のアンテナが半導体素子に電気的に接続されたアンテナ付きの半導体装置であって、前記半導体素子の電極端子が形成された電極端子形成面に、絶縁基板の一面側にアンテナとして作用するアンテナパターンが形成された、前記半導体素子と同寸法のアンテナ基板が、前記アンテナパターンが形成された一面側を半導体素子の電極端子形成面に向け、前記半導体素子の電極端子と前記アンテナパターンの端子とがバンプを介して電気的に接続されるとともに、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着され、前記半導体素子と前記アンテナパターンとが電気的に接続されていることを特徴とする。
また、前記アンテナ基板が、絶縁層を介してアンテナパターンが複数層に積層して形成され、層間において前記アンテナパターンが電気的に直列に接続された多層のアンテナ基板であることを特徴とする。
また、前記アンテナパターンが、隣接する層間のビアを介して電気的に接続されていることを特徴とする。
また、前記アンテナパターンが、ワイヤボンディングにより隣接する層間が電気的に接続されていることを特徴とする。
また、信号授受用のアンテナが半導体素子に電気的に接続されたアンテナ付きの半導体装置であって、前記半導体素子の電極端子が形成された電極端子形成面が樹脂フィルムを積層してなる電気的絶縁層によって被覆され、該電気的絶縁層に、前記電極端子が底面に露出するビア穴が設けられ、該ビア穴から前記電気的絶縁層の表面にかけて、アンテナパターンの導体部となり、また前記ビア穴を充填するビアとなる導体層が形成され、該導体層により、前記電気的絶縁層上にアンテナパターンが設けられ、前記半導体素子と前記アンテナパターンとが前記ビアを介して電気的に接続されていることを特徴とする。
また、前記アンテナパターンが、電気的絶縁層を介して複数層に積層して形成され、層間において前記アンテナパターンが電気的に直列に接続されていることを特徴とする。
In order to achieve the above object, the present invention comprises the following arrangement.
That is, a semiconductor device with an antenna in which an antenna for signal transmission / reception is electrically connected to a semiconductor element, wherein the insulating substrate is disposed on the insulating substrate in a planar region of an electrode terminal formation surface on which the electrode terminal of the semiconductor element is formed. An antenna substrate having an antenna pattern acting as an antenna and a via penetrating the insulating substrate in a thickness direction and electrically connected to the antenna pattern is formed on the electrode terminal of the semiconductor element and the insulating substrate A via is electrically connected via a bump, and a surface opposite to the surface on which the antenna pattern is formed is directed to the electrode terminal forming surface, and is adhered to a gap between the antenna substrate and the electrode terminal forming surface. They are bonded by filling the material, especially that between the semiconductor element and the antenna pattern are electrically connected via the vias provided in the insulating substrate To.
The antenna for signal transmission and reception is a semiconductor device with an antenna electrically connected to a semiconductor element, and the insulating substrate is disposed on the insulating substrate in a plane region of an electrode terminal formation surface on which the electrode terminal of the semiconductor element is formed. antenna substrate the antenna pattern is formed to act as an antenna, wherein the antenna pattern is formed faces toward the opposite side to the electrode terminal forming surface, is bonded by an adhesive, wherein the semiconductor element and the antenna pattern It is electrically connected by wire bonding.
In addition, a semiconductor device with an antenna in which a signal transmission / reception antenna is electrically connected to a semiconductor element, the electrode terminal forming surface on which the electrode terminal of the semiconductor element is formed as an antenna on one surface side of the insulating substrate antenna pattern acting is formed, the antenna substrate of the semiconductor device and the same size, the one surface side of the antenna pattern is formed toward the electrode terminal forming surface of the semiconductor element, wherein the electrode terminals of the semiconductor element antenna pattern Are electrically connected via bumps, and the gap between the antenna substrate and the electrode terminal forming surface is filled with an adhesive, and the semiconductor element and the antenna pattern are electrically connected. It is connected .
Moreover, the antenna substrate, the antenna pattern is formed by laminating a plurality of layers via an insulation layer, characterized in that it is a multi-layer antenna substrate on which the antenna pattern is electrically connected in series interlayer .
The antenna pattern is electrically connected through a via between adjacent layers.
The antenna pattern is characterized in that adjacent layers are electrically connected by wire bonding.
Further, the present invention is a semiconductor device with an antenna in which a signal transmission / reception antenna is electrically connected to a semiconductor element, wherein the electrode terminal forming surface on which the electrode terminal of the semiconductor element is formed is a laminate of resin films is covered by the insulating layer, the electrical insulating layer, a via hole is provided in which the electrode terminals are exposed on the bottom, over the surface of the electrically insulating layer from the via hole becomes a conductor portion of the antenna pattern, also A conductor layer serving as a via filling the via hole is formed, and an antenna pattern is provided on the electrically insulating layer by the conductor layer , and the semiconductor element and the antenna pattern are electrically connected via the via. It is connected .
Further, the antenna pattern is formed by laminating a plurality of layers via an electrical insulating layer, wherein the antenna pattern are electrically connected in series in the interlayer.
また、半導体装置の製造方法において、半導体素子が所定配置で複数形成された半導体ウエハに、電気的絶縁性を有する絶縁基板に信号授受用のアンテナパターンが形成された個片のアンテナ基板を、前記各々の半導体素子の電極端子と前記アンテナ基板のアンテナパターンとを各々電気的に接続して接着した後、前記アンテナ基板が接着された半導体ウエハを半導体装置単位に切断して個片の半導体装置を得ることを特徴とする。
また、電気的絶縁性を有する絶縁基板に信号授受用のアンテナパターンと、該絶縁基板を厚さ方向に貫通し前記アンテナパターンに電気的に接続するビアとが、所定配置で複数形成された大判のアンテナ基板に、個片に形成された半導体素子を、前記アンテナ基板の前記アンテナパターンが形成された面とは反対面に電極端子形成面を向け、前記アンテナパターンの配置に合わせて、該半導体素子の電極端子と前記絶縁基板に形成されたビアとをバンプを介して電気的に接続し、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着した後、前記半導体素子が接着された大判のアンテナ基板を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする。
また、電気的絶縁性を有する絶縁基板の一面側に信号授受用のアンテナパターンが所定配置で複数形成された大判のアンテナ基板に、個片に形成された半導体素子を、前記アンテナ基板の一面側に電極端子形成面を向け、前記アンテナパターンの配置に合わせて、該半導体素子の電極端子と前記アンテナパターンの端子とをバンプを介して電気的に接続し、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着した後、前記半導体素子が接着された大判のアンテナ基板を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする。
In the method for manufacturing a semiconductor device, a semiconductor wafer in which a semiconductor element is formed with a plurality of a predetermined configuration, the antenna substrate of the antenna pattern for sending and receiving signals in an insulating substrate having an electrical insulation property is formed pieces, the After electrically connecting and bonding the electrode terminals of each semiconductor element and the antenna pattern of the antenna substrate, the semiconductor wafer to which the antenna substrate is bonded is cut into semiconductor device units to obtain individual semiconductor devices. It is characterized by obtaining.
In addition, a large format in which a plurality of antenna patterns for signal transmission / reception on an insulating substrate having electrical insulation and vias that penetrate the insulating substrate in the thickness direction and are electrically connected to the antenna pattern are formed in a predetermined arrangement. of the antenna substrate, a semiconductor element formed into individual pieces, the facing electrode terminals formed surface on the opposite side to the antenna the antenna pattern is formed faces the substrate, in accordance with the arrangement of the antenna pattern, the semiconductor After electrically connecting the electrode terminals of the element and vias formed in the insulating substrate via bumps, filling the gap between the antenna substrate and the electrode terminal forming surface with an adhesive, and then bonding the semiconductor substrate, the semiconductor A large-sized antenna substrate to which elements are bonded is cut into semiconductor device units to obtain individual semiconductor devices.
Further, the large-sized antenna substrate the antenna pattern for sending and receiving signals on one side of the insulating substrate is formed a plurality of a predetermined configuration having an electric insulating property, a semiconductor element formed into individual pieces, one surface of the antenna substrate The electrode terminal forming surface is directed to the antenna pattern , and the electrode terminal of the semiconductor element and the antenna pattern terminal are electrically connected via bumps in accordance with the arrangement of the antenna pattern, and the antenna substrate and the electrode terminal forming surface are connected. The large-sized antenna substrate to which the semiconductor element is bonded is cut into semiconductor device units to obtain individual semiconductor devices.
本発明に係る半導体装置は、半導体素子と略同寸法のアンテナ基板を半導体素子に接合して半導体装置としているから、通信用のアンテナを備えたきわめて小型の半導体装置として提供され、非接触方式の通信等の用途に好適に使用することが可能になる。また、本発明に係る半導体装置の製造方法によれば、アンテナ基板を備えた半導体装置を容易にかつ効率的に製造することが可能になる。 The semiconductor device according to the present invention is provided as an extremely small semiconductor device equipped with a communication antenna because an antenna substrate having substantially the same dimensions as the semiconductor element is joined to the semiconductor element to provide a semiconductor device. It becomes possible to use suitably for uses, such as communication. In addition, according to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device including an antenna substrate can be manufactured easily and efficiently.
図１〜３は本発明に係る半導体装置を製造する際に使用するアンテナ基板の製造方法を示す。
図１(a) は電気的絶縁性を有する絶縁基板２１の片面に金属箔２２が被着された金属箔付き絶縁基板２０の断面図である。実施形態では金属箔付き絶縁基板２０の基材としてポリイミドフィルムを使用している。ポリイミドフィルムの一方の面に銅箔が被着され、他方の面にポリイミドをＢステージ化した接着層２４が形成されている。
1 to 3 show a method of manufacturing an antenna substrate used when manufacturing a semiconductor device according to the present invention.
FIG. 1A is a cross-sectional view of an
図１(b) は金属箔２２をエッチングしてアンテナパターン２６を形成した状態を示す。図２はアンテナパターン２６の平面図である。この実施形態では絶縁基板２１の表面の全領域を利用してコイル状に形成している。絶縁基板２１の表面に形成するアンテナパターン２６の巻き数、パターン幅、パターン配置等は任意に選択することが可能である。
金属箔２２をエッチングしてアンテナパターン２６を形成する方法は、通常のフォトリソグラフィー法によればよい。金属箔２２の表面に感光性レジストを塗布し、露光・現像してアンテナパターン２６として残す部位を被覆したレジストパターンを形成し、レジストパターンから露出している金属箔２２の部位をエッチングして除去することによりアンテナパターン２６が得られる。
FIG. 1B shows a state in which the
A method for forming the
本発明に係る半導体装置は半導体素子の素子面と略同サイズにアンテナ基板を形成し、半導体素子の素子面にアンテナ基板を接合して半導体装置とする。このように、半導体素子と略同サイズにアンテナ基板を形成する場合は、アンテナパターン２６をきわめて微細に形成することが求められる。エッチング法によりアンテナパターン２６を形成する方法は、アンテナパターン２６をきわめて微細に形成でき、任意のパターンに容易に形成することができるという利点がある。
In the semiconductor device according to the present invention, an antenna substrate is formed in substantially the same size as the element surface of the semiconductor element, and the antenna substrate is bonded to the element surface of the semiconductor element to obtain a semiconductor device. As described above, when the antenna substrate is formed to be approximately the same size as the semiconductor element, it is required to form the
図１(c) はアンテナパターン２６を形成した基板にビア３０を形成したアンテナ基板２８を示す。ビア３０は層間でアンテナパターン２６を電気的に接続してアンテナ基板２８を積層するため、また、アンテナ基板２８を半導体素子に接合した際に半導体素子と電気的に接続する際の接続端子として形成する。
ビア３０は、パンチング加工によりアンテナ基板２８を貫通するビア穴を形成し、貫通穴に導体ぺースト等の導体材を充填することによって形成できる。また、アンテナパターン２６を設けた面と反対側の面からレーザ光を照射して底面にアンテナパターン２６が露出するビア穴を形成し、ビア穴に導体材を充填することによってビア３０を形成することができる。
図３にビア３０を形成したアンテナ基板２８の平面図を示す。ビア３０はコイル状に形成したアンテナパターン２６の両端に各々形成されている。
FIG. 1C shows an
The
FIG. 3 shows a plan view of the
なお、ビア３０を形成する他の方法として、図１(a) に示す金属箔２２が被着された金属箔付き絶縁基板２０にパンチング加工あるいはレーザ加工を施してビア３０を形成することも可能である（図１(d)）。この場合、ビア３０を形成した後、金属箔２２をエッチングしてアンテナパターン２６を形成する方法と、金属箔付き絶縁基板２０にビア穴を形成し、金属箔２２をエッチングしてアンテナパターン２６を形成した後、ビア穴に導体材を充填してビア３０を形成しアンテナ基板２８を得る方法がある。また、ビア３０を形成する他の方法として、接着層２４および絶縁基板２１にビア穴を形成し、金属箔２２に通電して電解めっきを施すことによりビア穴を導体材で充填する方法もある。
As another method for forming the
本発明に係る半導体装置は、上記のアンテナパターン２６が形成されたアンテナ基板２８を半導体素子に接合し、アンテナパターン２６と半導体素子とを電気的に接続して得られる。半導体素子としてＩＣカード等の信号授受用の機能を有する素子を使用すれば、半導体装置内にアンテナを備えた非接触式の通信用の半導体装置として得られる。
The semiconductor device according to the present invention is obtained by joining the
図４は半導体素子４０にアンテナ基板２８を接合して一体に形成した半導体装置の実施形態の斜視図、図５は断面図を示す。
図５に示すように、アンテナ基板２８の裏面、すなわちアンテナパターン２６を形成した面とは反対面を半導体素子４０の素子面に接着して半導体素子４０とアンテナパターン２６とを電気的に接続する。そのため、半導体素子４０の電極端子４２とアンテナ基板２８のビア３０とを位置合わせし、異方導電性接着フィルム４３を使用してアンテナ基板２８と半導体素子４０とを接着する。異方導電性接着フィルム４３を使用することにより、電極端子４２とビア３０とが電気的に接続されてアンテナ基板２８と半導体素子４０とが一体に接着される。
FIG. 4 is a perspective view of an embodiment of a semiconductor device in which the
As shown in FIG. 5, the back surface of the
なお、異方導電性接着フィルム４３を使用するかわりに、バンプを介して電極端子４２とビア３０とを接続し、アンテナ基板２８と半導体素子４０との隙間に接着剤を充填して一体に接着することも可能である。
このように異方導電性接着フィルムあるいは異方導電性接着剤を使用してアンテナ基板２８を半導体素子４０に接着する場合は、図１に示すアンテナ基板２８において接着層２４を形成する必要はない。また、図１に示すアンテナ基板２８において、接着性を有する導電性樹脂（導電性接着剤）を使用してビア３０を形成した場合は、接着層２４を半導体素子４０の能動面に接着し、ビア３０を電極端子４２に接着することにより図４、５に示す半導体装置を形成することができる。
Instead of using the anisotropic conductive
When the
図６は半導体装置の他の製造方法として、アンテナパターン２６を多層化した多層のアンテナ基板３２を半導体素子４０に接合して半導体装置を製造する方法を示す。図６(a) は所定のアンテナパターン２６を形成したアンテナ基板２８を複数枚積層する状態を示す。各々のアンテナ基板２８には接着層２４が形成されているから、アンテナ基板２８を位置合わせして加熱・加圧することにより、アンテナパターン２６が多層に形成された多層のアンテナ基板３２が得られる。
各々のアンテナ基板３２は、積層して一体化した際に層間でアンテナパターン２６が電気的に接続されるようアンテナパターン２６およびビア３０が設計されている。
FIG. 6 shows another method for manufacturing a semiconductor device, in which a
Each
図７にアンテナ基板２８に設けるアンテナパターン２６の例を示す。２６ａ、２６ｂ、２６ｃが各々１層目、２層目、３層目のアンテナ基板２８に設けるアンテナパターン２６である。ビア３０はこれらのアンテナパターン２６ａ、２６ｂ、２６ｃが一筆書き状に接続されるように配置する。そして、アンテナの両端がビア３０を介して半導体素子４０に電気的に接続される。
FIG. 7 shows an example of the
図６(b) は多層のアンテナ基板３２を半導体素子４０に位置合わせして接合する状態を示す。アンテナ基板３２と半導体素子４０とは、異方導電性接着フィルムあるいはバンプ等を介してビア３０と電極端子４２とを電気的に接続して一体に接合される。多層のアンテナ基板３２を半導体素子４０に接合した形態は図４に示す半導体装置と同様である。半導体素子４０の一方の面に多層のアンテナ基板３２が接合され、チップサイズの半導体装置に形成される。
FIG. 6B shows a state in which the
前述したように、アンテナパターン２６は任意のパターンで、かつきわめて微細なパターンに形成可能であるから、チップサイズの半導体装置に組み込む場合のように、アンテナパターン２６を配置する領域が微小な領域に限られている場合であっても、所要のアンテナ特性を備えた半導体装置として提供することが可能である。また、アンテナ基板２８を積層した多層のアンテナ基板３２の積層数を適宜選択したり、アンテナのパターンを適宜設計したりすることによってさらに製品に応じた特性を備えた半導体装置として提供することが可能となる。
As described above, since the
上記実施形態では、単一の半導体素子４０に個片に形成した単層のアンテナ基板２８あるいは多層のアンテナ基板３２を接合して半導体装置とした。このように、単体の半導体素子４０とアンテナ基板２８、３２を取り扱うかわりに、信号授受に使用する半導体素子を形成した半導体ウエハにあらかじめ所定のアンテナパターンを形成した大判のアンテナ基板を接合し、半導体ウエハとアンテナ基板の接合体をスライシングして個片の半導体装置を得ることも可能である。
In the above embodiment, a single-
半導体ウエハに接合する大判のアンテナ基板には半導体ウエハに形成された個々の半導体素子に位置合わせしてアンテナパターンを形成し、半導体ウエハにアンテナ基板を接合した際に個々の半導体素子とアンテナパターンとが電気的に接続して接合されるようにする。大判のアンテナ基板であれば、エッチングによってアンテナパターン２６を形成するといった一連の作業を効率的に行うことができるという利点があり、スライシングによって図４に示したと同様なチップサイズの半導体装置を容易に得ることができる。
An antenna pattern is formed on a large-sized antenna substrate to be bonded to a semiconductor wafer by aligning with the individual semiconductor elements formed on the semiconductor wafer. When the antenna substrate is bonded to the semiconductor wafer, the individual semiconductor elements and the antenna pattern Are electrically connected and joined. A large-sized antenna substrate has an advantage that a series of operations such as formation of the
このように、半導体素子とアンテナ基板とを組み合わせて半導体素子と略同サイズの半導体装置を形成する方法としては、単一の半導体素子とアンテナ基板とを組み合わせる他に、以下のような方法が可能である。すなわち、上記例のように半導体ウエハに大判のアンテナ基板を組み合わせて製造する方法、半導体ウエハに個片に形成したアンテナ基板を組み合わせて製造する方法、個片の半導体素子に大判のアンテナ基板を組み合わせて製造する方法等である。 As described above, in addition to combining a single semiconductor element and an antenna substrate, a method such as the following is possible as a method for forming a semiconductor device having the same size as the semiconductor element by combining the semiconductor element and the antenna substrate. It is. That is, a method for manufacturing a semiconductor wafer by combining a large antenna substrate with a semiconductor wafer as in the above example, a method for manufacturing a semiconductor wafer by combining an antenna substrate formed on a piece, and a combination of a large antenna substrate on a piece of semiconductor element Manufacturing method.
図８は半導体装置のさらに他の製造方法を示す。本実施形態では絶縁基板２１の両面にアンテナパターン２６を形成したアンテナ基板２８を積層してアンテナパターン２６を多層化したこと、および半導体素子４０とアンテナパターン２６とをワイヤボンディングによって電気的に接続したことを特徴とする。
図８(a) は絶縁基板２１の両面にアンテナパターン２６を形成したアンテナ基板２８を接着剤シート３４により接着して多層のアンテナ基板を形成する方法を示す。アンテナ基板２８は、絶縁基板２１の両面に金属箔を被着した金属箔付き絶縁基板の両面の金属箔をエッチングして絶縁基板２１の両面にアンテナパターン２６を形成し、絶縁基板２１をパンチングしてビア穴を形成し、ビア穴に導体材を充填することによって形成できる。
FIG. 8 shows still another method for manufacturing a semiconductor device. In the present embodiment, the
FIG. 8A shows a method of forming a multilayer antenna substrate by adhering an
アンテナ基板２８を接合する接着剤シート３４には隣接するアンテナパターン２６を電気的に接続する部位に貫通孔が設けられ、該貫通孔に導電性接着剤３６が充填されている。接着剤シート３４を介してアンテナ基板２８を接合することにより、隣接層のアンテナパターン２６は接着剤シート３４を形成した部位のみで電気的に接続されてアンテナ基板２８が一体に接合される。
もちろん、接着剤シート３４を使用するかわりに、前述したと同様に異方導電性接着フィルムを利用してアンテナ基板２８、２８を電気的に接続して接合することも可能である。
The
Of course, instead of using the
図８(b) はアンテナ基板２８を積層して多層に形成したアンテナ基板３２に半導体素子４０を搭載し、半導体素子４０とアンテナ基板３２のアンテナパターン２６とを電気的に接続した状態である。半導体素子４０とアンテナパターン２６とはワイヤボンディングによって接続する。４４はボンディングワイヤ、３８はアンテナ基板２８に設けたボンディングパッドである。ワイヤボンディングした後、ボンディングワイヤ４４、ボンディングワイヤ４４とアンテナ基板２８とのボンディング部、半導体素子４０の外面等をポッティング等によって封止する。
FIG. 8B shows a state in which the
図９は図８に示す半導体装置で各層に設けたアンテナパターン２６のパターンと、半導体素子４０とアンテナパターン２６とを電気的に接続する構成を示す。アンテナパターン２６は前述した実施形態と同様に一筆書き状に接続されている。
実施形態では多層のアンテナ基板３２の外形寸法よりも半導体素子４０が小型に形成され、半導体素子４０とアンテナパターン２６に設けられたボンディングパッド３８とをワイヤボンディングしている。ワイヤボンディングした後、ボンディングワイヤ４４を含めて半導体素子４０の外面に樹脂をポッティングして封止することも可能である。
FIG. 9 shows a configuration in which the
In the embodiment, the
半導体素子４０とアンテナ基板３２とを同一の大きさとした場合には、図６に示す方法と同様に、異方導電性接着剤あるいはバンプ等により半導体素子４０とアンテナパターン２６とを電気的に接続して一体に接合することもできる。また、実施形態ではアンテナ基板３２で半導体素子４０を搭載する面にはボンディングパッド３８のみを設けているが、半導体素子４０を搭載した面にもアンテナパターン２６を引き回し、アンテナパターン２６の端部にボンディングパッド３８を設けるようにしてもよい。その場合は、積層するアンテナ基板２８、２８がともに両面にアンテナパターン２６が形成されたものとなる。
When the
図１０は半導体装置のさらに他の実施形態を示す。本実施形態の半導体装置は、半導体素子４０の電極端子形成面にアンテナパターン２６を形成した面を向けてアンテナ基板２８を接合したことを特徴とする。半導体素子４０とアンテナ基板２８とをたとえば、異方導電性接着フィルムを用いて接合することにより、電極端子４２とアンテナパターン２６の端子２７のみとを電気的に接続して接合することができる。この半導体装置の場合はアンテナ基板２８に電気的接続用のビア３０を形成する必要がないという利点がある。
FIG. 10 shows still another embodiment of the semiconductor device. The semiconductor device of this embodiment is characterized in that the
図１１は本発明に係る半導体装置のさらに他の構成を示す。図１１(a) は半導体素子４０の電極端子４２を形成した面に多層のアンテナ基板３２を接合し、第１層目のアンテナ基板２８のアンテナパターン２６と電極端子４２とをワイヤボンディングにより接続した例である。層間のアンテナパターン２６の電気的接続にはビア３０を使用している。図１１(b) はアンテナ基板２８を階段状に積層し、各層ごとにワイヤボンディングしてアンテナパターン２６を層間で電気的に接続した例である。この実施形態でもボンディングワイヤ４４、ボンディングワイヤ４４とアンテナ基板２８とのボンディング部等をポッティング等によって封止するようにする。
FIG. 11 shows still another configuration of the semiconductor device according to the present invention. In FIG. 11A, a
以上説明したように、アンテナ基板と半導体素子４０とを接合して半導体装置を得る方法には種々の方法があり、アンテナ基板またアンテナ基板に形成するアンテナパターンも任意の形状に形成することが可能である。そして、これによって、製品の特性に応じた設計が可能になる。また、上記例の半導体装置では半導体装置内に単一の半導体素子４０を搭載しているが、アンテナ基板２８、３２を中間層に挟むことによって一つの半導体装置に複数の半導体素子４０を搭載することも可能である。
As described above, there are various methods for obtaining a semiconductor device by bonding the antenna substrate and the
上記実施形態の半導体装置は、いずれも半導体素子４０の電極端子形成面に半導体素子４０とは別体に形成したアンテナ基板を接合して信号授受用のアンテナを備えた半導体装置として得たものである。
図１２は信号授受用のアンテナを備えた半導体装置の他の実施形態として、半導体素子の電極端子形成面にアンテナパターン２６を直接作り込むことによって半導体装置を製造する方法を示す。この製造方法では信号授受用の半導体素子を形成した半導体ウエハ５０に所要の加工を施してアンテナパターンを組み込んだ半導体装置を得る。
Each of the semiconductor devices of the above embodiment is obtained as a semiconductor device provided with an antenna for signal exchange by joining an antenna substrate formed separately from the
FIG. 12 shows a method of manufacturing a semiconductor device as another embodiment of a semiconductor device having an antenna for signal transmission and reception by directly forming an
図１２(a)は所定配置で半導体素子が形成された半導体ウエハ５０を示す。５２が各半導体素子でアンテナパターンと電気的に接続される電極端子である。
図１２(b)は電極端子形成面にアンテナパターンを形成するため、まず、電気的絶縁層５４を形成した状態を示す。電気的絶縁層５４は半導体ウエハ５０の電極端子形成面にポリイミド樹脂等の樹脂材をコーティングし、あるいは接着性を有する樹脂フィルムを接着して形成することができる。
FIG. 12A shows a
FIG. 12B shows a state where an electrical insulating
図１２(c)は、電気的絶縁層５４に底面に電極端子５２が露出するビア穴５６を形成した状態である。ビア穴５６は電気的絶縁層５４にレーザ光を照射する方法、化学的エッチングを施す方法等によって形成できる。
図１２(d)は、次に、ビア穴５６の内面と電気的絶縁層５４の表面全体に導体層５８を形成した状態である。導体層５８はアンテナパターンの導体部となり、また、ビア穴５６を充填して電極端子５２とアンテナパターンとを電気的に接続するビア６０となる。したがって、これらの導体部として必要な厚さに導体層５８を形成する。
FIG. 12C shows a state in which a via
FIG. 12D shows a state in which a
図１２(e)は、導体層５８をエッチングして電気的絶縁層５４の表面にアンテナパターン２６を形成した状態である。アンテナパターン２６は半導体ウエハ５０での半導体素子の配置位置に合わせて所定のパターンに形成する。導体層５８の表面にアンテナパターン２６として残す部位のみを被覆したレジストパターンを形成し、このレジストパターンをマスクとして導体層５８をエッチングすることによってアンテナパターン２６を形成することができる。なお、セミアディティブ法による場合は、めっき給電層として薄い導体層を形成した後、アンテナパターンとして形成する部位を露出させたレジストパターンを形成し、電解めっきにより導体部を盛り上げて形成した後、レジストパターンを除去し、レジストパターンによって被覆されていた薄い導体層をエッチングして除去することにより、所定パターンのアンテナパターン２６を形成することができる。
FIG. 12E shows a state where the
半導体素子の表面に設けるアンテナパターン２６が１層のみの場合は、図１２(e)の状態、もしくは、図１２(f)に示すように、アンテナパターン２６の表面を保護膜６２によって被覆した後、半導体ウエハ５０を個片にスライシングする。これによって、電極端子形成面にアンテナパターン２６が形成されたチップサイズの半導体装置が得られる。図１２(f)でＡ−Ａ線が半導体ウエハ５０を切断する位置である。
When the
アンテナパターン２６を複数層に積層して形成する場合には、保護膜６２のかわりに、上記電気的絶縁層５４と同様な電気的絶縁層を形成し、第１層のアンテナパターン２６を形成すると同様にして次層のアンテナパターンを形成する。すなわち、第２層目の電気的絶縁層にビア穴を形成し、スパッタリング等により導体層を形成し、導体層をエッチングして第２層目のアンテナパターンを形成する。第１層と第２層のアンテナパターン２６は電気的絶縁層に形成したビアを介して電気的に接続することができる。アンテナパターン２６の形態および層間の電気的接続は図７に示した形態と同様である。
When the
図１２に示すように、半導体ウエハ５０の電極端子形成面に電気的絶縁層５４を介してアンテナパターン２６を作り込む方法は、アンテナパターン２６を微細なパターンに形成すること、アンテナパターン２６を複数層に積層して形成することが容易に可能であること、半導体ウエハ５０を対象として露光・現像といった操作を行うことで効率的に半導体装置を製造することが可能になる等の利点がある。
半導体ウエハ５０をスライスして得られた半導体装置は半導体素子４０の電極端子形成面に、電極端子５２と電気的に接続してアンテナパターン２６が形成されたものとなる。
As shown in FIG. 12, the method of forming the
The semiconductor device obtained by slicing the
以上のように、本発明に係る半導体装置は半導体素子４０と略同サイズに形成され、信号授受用のアンテナを備えた半導体装置としてきわめて小型に形成される。したがって、非接触式のＩＣカードとして使用するといった場合でも従来のようなカード形とする必要はなく、切手サイズもしくはさらに小型に形成して使用することが可能になる。また、アンテナを組み込んだＩＣとして形成することにより、ＩＣとＩＣとの間で非接触により信号を授受することが可能となる。これによって、ＩＣとＩＣとを接続する配線が不要になり、ＩＣを実装する実装基板を小型化することが可能になる等の種々の用途に利用可能である。
As described above, the semiconductor device according to the present invention is formed to be approximately the same size as the
１０ アンテナ
１２ 半導体素子
１４ フィルム
２０ 金属箔付き絶縁基板
２１ 絶縁基板
２２ 金属箔
２４ 接着層
２６、２６ａ、２６ｂ、２６ｃ アンテナパターン
２８、３２ アンテナ基板
３０ ビア
３４ 接着剤シート
３６ 導電性接着剤
３８ ボンディングパッド
４０ 半導体素子
４２、５２ 電極端子
４３ 異方導電性接着フィルム
４４ ボンディングワイヤ
５０ 半導体ウエハ
５４ 電気的絶縁層
５６ ビア穴
５８ 導体層
６０ ビア
６２ 保護膜
DESCRIPTION OF
Claims (11)
前記半導体素子の電極端子が形成された電極端子形成面の平面領域内に、
絶縁基板に前記アンテナとして作用するアンテナパターンと、該絶縁基板を厚さ方向に貫通し前記アンテナパターンに電気的に接続するビアが形成されたアンテナ基板が、
前記半導体素子の電極端子と前記絶縁基板に形成されたビアとがバンプを介して電気的に接続されるとともに、前記アンテナパターンが形成された面とは反対面を前記電極端子形成面に向け、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着され、
前記半導体素子と前記アンテナパターンとが前記絶縁基板に設けられたビアを介して電気的に接続されていることを特徴とする半導体装置。 A semiconductor device with an antenna in which an antenna for signal transmission and reception is electrically connected to a semiconductor element,
In the planar region of the electrode terminal formation surface on which the electrode terminals of the semiconductor element are formed,
An antenna substrate having an antenna pattern that acts as the antenna on the insulating substrate, and vias that penetrate the insulating substrate in the thickness direction and are electrically connected to the antenna pattern ,
The electrode terminal of the semiconductor element and the via formed in the insulating substrate are electrically connected via bumps, and the surface opposite to the surface on which the antenna pattern is formed is directed to the electrode terminal forming surface , Filled with an adhesive in the gap between the antenna substrate and the electrode terminal forming surface and bonded,
The semiconductor device , wherein the semiconductor element and the antenna pattern are electrically connected through a via provided in the insulating substrate.
前記半導体素子の電極端子が形成された電極端子形成面の平面領域内に、
絶縁基板に前記アンテナとして作用するアンテナパターンが形成されたアンテナ基板が、前記アンテナパターンが形成された面とは反対面を前記電極端子形成面に向け、接着剤により接着され、
前記半導体素子と前記アンテナパターンとが、ワイヤボンディングにより電気的に接続されていることを特徴とする半導体装置。 A semiconductor device with an antenna in which an antenna for signal transmission and reception is electrically connected to a semiconductor element,
In the planar region of the electrode terminal formation surface on which the electrode terminals of the semiconductor element are formed,
An antenna substrate on which an antenna pattern acting as the antenna is formed on an insulating substrate is bonded to the surface opposite to the surface on which the antenna pattern is formed with the electrode terminal forming surface by an adhesive,
The semiconductor device and the semiconductor element and the antenna pattern, characterized in that it is electrically connected by wire bonding.
前記半導体素子の電極端子が形成された電極端子形成面に、
絶縁基板の一面側にアンテナとして作用するアンテナパターンが形成された、前記半導体素子と同寸法のアンテナ基板が、前記アンテナパターンが形成された一面側を半導体素子の電極端子形成面に向け、前記半導体素子の電極端子と前記アンテナパターンの端子とがバンプを介して電気的に接続されるとともに、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着され、
前記半導体素子と前記アンテナパターンとが電気的に接続されていることを特徴とする半導体装置。 A semiconductor device with an antenna in which an antenna for signal transmission and reception is electrically connected to a semiconductor element,
On the electrode terminal forming surface on which the electrode terminal of the semiconductor element is formed,
Antenna pattern acting as an antenna on one surface of the insulating substrate is formed, the antenna substrate of the semiconductor device and the same dimensions, toward the one side of the antenna pattern is formed on the electrode terminal forming surface of the semiconductor element, the semiconductor with a terminal of the electrode terminal and the antenna pattern of the elements are electrically connected via the bumps are bonded by filling the adhesive in the gap between the antenna substrate and the electrode terminal forming surface,
The semiconductor device, wherein the semiconductor element and the antenna pattern are electrically connected .
前記半導体素子の電極端子が形成された電極端子形成面が樹脂フィルムを積層してなる電気的絶縁層によって被覆され、
該電気的絶縁層に、前記電極端子が底面に露出するビア穴が設けられ、
該ビア穴から前記電気的絶縁層の表面にかけて、アンテナパターンの導体部となり、また前記ビア穴を充填するビアとなる導体層が形成され、
該導体層により、前記電気的絶縁層上にアンテナパターンが設けられ、
前記半導体素子と前記アンテナパターンとが前記ビアを介して電気的に接続されていることを特徴とする半導体装置。 A semiconductor device with an antenna in which an antenna for signal transmission and reception is electrically connected to a semiconductor element,
The electrode terminal forming surface on which the electrode terminals of the semiconductor element are formed is covered with an electrical insulating layer formed by laminating a resin film ,
The electrical insulating layer is provided with a via hole in which the electrode terminal is exposed on the bottom surface,
Over the surface of the electrically insulating layer from the via hole becomes a conductor portion of the antenna pattern and the conductive layer serving as a via for fill the via holes are formed,
An antenna pattern is provided on the electrically insulating layer by the conductor layer,
The semiconductor device, wherein the semiconductor element and the antenna pattern are electrically connected through the via .
電気的絶縁性を有する絶縁基板に信号授受用のアンテナパターンが形成された個片のアンテナ基板を、前記各々の半導体素子の電極端子と前記アンテナ基板のアンテナパターンとを各々電気的に接続して接着した後、
前記アンテナ基板が接着された半導体ウエハを半導体装置単位に切断して個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 To a semiconductor wafer in which a plurality of semiconductor elements are formed in a predetermined arrangement,
The antenna substrate of electrically insulating the individual antenna patterns for signal transfer to the insulating substrate is formed to have pieces, and each electrically connecting the antenna pattern of the antenna substrate and the electrode terminals of the semiconductor elements of the respective After gluing
A method of manufacturing a semiconductor device, wherein the semiconductor wafer to which the antenna substrate is bonded is cut into semiconductor device units to obtain individual semiconductor devices.
個片に形成された半導体素子を、前記アンテナ基板の前記アンテナパターンが形成された面とは反対面に電極端子形成面を向け、前記アンテナパターンの配置に合わせて、該半導体素子の電極端子と前記絶縁基板に形成されたビアとをバンプを介して電気的に接続し、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着した後、
前記半導体素子が接着された大判のアンテナ基板を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 A large antenna in which a plurality of antenna patterns for transmitting / receiving signals on an insulating substrate having electrical insulation and vias that penetrate the insulating substrate in the thickness direction and are electrically connected to the antenna pattern are formed in a predetermined arrangement On the board,
A semiconductor element formed into individual pieces, the facing electrode terminals formed surface on the opposite side to the antenna the antenna pattern is formed faces the substrate, in accordance with the arrangement of the antenna pattern, the electrode terminals of the semiconductor element After electrically connecting vias formed on the insulating substrate via bumps, filling the adhesive between the antenna substrate and the electrode terminal forming surface and bonding,
A method of manufacturing a semiconductor device, comprising: cutting a large antenna substrate to which the semiconductor element is bonded into semiconductor device units to obtain individual semiconductor devices.
個片に形成された半導体素子を、前記アンテナ基板の一面側に電極端子形成面を向け、前記アンテナパターンの配置に合わせて、該半導体素子の電極端子と前記アンテナパターンの端子とをバンプを介して電気的に接続し、前記アンテナ基板と前記電極端子形成面との隙間に接着剤を充填して接着した後、
前記半導体素子が接着された大判のアンテナ基板を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 On a large antenna substrate in which a plurality of antenna patterns for signal transmission / reception are formed in a predetermined arrangement on one side of an insulating substrate having electrical insulation,
The semiconductor element formed in the piece is directed to the one surface side of the antenna substrate with the electrode terminal forming surface , and the electrode terminal of the semiconductor element and the terminal of the antenna pattern are arranged via bumps in accordance with the arrangement of the antenna pattern. Electrically connected, after filling and bonding an adhesive in the gap between the antenna substrate and the electrode terminal forming surface,
A method of manufacturing a semiconductor device, comprising: cutting a large antenna substrate to which the semiconductor element is bonded into semiconductor device units to obtain individual semiconductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004079712A JP4450652B2 (en) | 2004-03-19 | 2004-03-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004079712A JP4450652B2 (en) | 2004-03-19 | 2004-03-19 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20008799A Division JP3557130B2 (en) | 1999-07-14 | 1999-07-14 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004206736A JP2004206736A (en) | 2004-07-22 |
| JP4450652B2 true JP4450652B2 (en) | 2010-04-14 |
Family
ID=32822298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004079712A Expired - Fee Related JP4450652B2 (en) | 2004-03-19 | 2004-03-19 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4450652B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243676A (en) * | 2006-03-09 | 2007-09-20 | Fujikura Ltd | Semiconductor device and manufacturing method therefor |
| JP4730196B2 (en) * | 2006-05-08 | 2011-07-20 | パナソニック株式会社 | Card type information device |
| JP2008017421A (en) * | 2006-07-10 | 2008-01-24 | Seiko Epson Corp | Semiconductor device |
| JP5213731B2 (en) * | 2009-01-16 | 2013-06-19 | 株式会社秀峰 | Method for manufacturing printed antenna and communication apparatus having printed antenna |
| JP5973151B2 (en) * | 2011-10-31 | 2016-08-23 | シャープ株式会社 | Conductive pattern forming housing, antenna device, continuity inspection method, continuity inspection jig, and antenna device manufacturing method |
| KR101326111B1 (en) * | 2013-05-20 | 2013-11-06 | 주식회사 아이엠텍 | Near field communication antenna and printed circuit board for the near field communication antenna and method of manufacturing the same |
| JP6593377B2 (en) | 2017-03-30 | 2019-10-23 | 京セラドキュメントソリューションズ株式会社 | Antenna substrate, image forming apparatus |
| JP2019008542A (en) | 2017-06-23 | 2019-01-17 | 京セラドキュメントソリューションズ株式会社 | Antenna substrate and image forming apparatus |
-
2004
- 2004-03-19 JP JP2004079712A patent/JP4450652B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004206736A (en) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557130B2 (en) | Method for manufacturing semiconductor device | |
| KR102143653B1 (en) | Semiconductor package with EMI shielding and fabricating method for the same | |
| US7514636B2 (en) | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module | |
| WO2011102561A1 (en) | Multilayer printed circuit board and manufacturing method therefor | |
| KR101143837B1 (en) | Electronic chip embedded circuit board and method of manufacturing the same | |
| JP2005209689A (en) | Semiconductor device and its manufacturing method | |
| KR20070112702A (en) | Electronic device substrate, electronic device and methods for fabricating the same | |
| JP2001024145A (en) | Semiconductor device and its manufacture | |
| US9742051B2 (en) | High-frequency signal transmission line and manufacturing method thereof | |
| JP4798237B2 (en) | IC mounting board and multilayer printed wiring board | |
| JP4450652B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2022507119A (en) | Electronic module for chip card | |
| US20170294258A1 (en) | Built-in-coil substrate and method for manufacturing the same | |
| WO2014185204A1 (en) | Component-embedded substrate and communication module | |
| JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
| US11810703B2 (en) | Multilayer coil circuit substrate | |
| JP4065125B2 (en) | Component built-in module and manufacturing method thereof | |
| JP5641072B2 (en) | Circuit board | |
| JP5491991B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP6387226B2 (en) | Composite board | |
| KR101130608B1 (en) | Printed circuit board assembly | |
| TWI830474B (en) | Wiring board | |
| CN219204859U (en) | Multilayer substrate | |
| JP6735793B2 (en) | Composite substrate and rigid substrate | |
| JP2005026458A (en) | Wiring board with built-in functional element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4450652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |