JP3557130B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device Download PDF

Info

Publication number
JP3557130B2
JP3557130B2 JP20008799A JP20008799A JP3557130B2 JP 3557130 B2 JP3557130 B2 JP 3557130B2 JP 20008799 A JP20008799 A JP 20008799A JP 20008799 A JP20008799 A JP 20008799A JP 3557130 B2 JP3557130 B2 JP 3557130B2
Authority
JP
Japan
Prior art keywords
antenna
semiconductor device
formed
semiconductor
antenna pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20008799A
Other languages
Japanese (ja)
Other versions
JP2001028036A (en
Inventor
茂 岡村
努 樋口
朋治 藤井
愛子 西口
雅俊 赤川
Original Assignee
新光電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電気工業株式会社 filed Critical 新光電気工業株式会社
Priority to JP20008799A priority Critical patent/JP3557130B2/en
Publication of JP2001028036A publication Critical patent/JP2001028036A/en
Application granted granted Critical
Publication of JP3557130B2 publication Critical patent/JP3557130B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は非接触式ICカード等に使用する半導体装置の製造方法に関する。 The present invention relates to a process for producing a semiconductor equipment to be used for non-contact IC card or the like.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
非接触式ICカードは図13に示すように、コイル状に形成したアンテナ10と、アンテナ10に接続された信号授受用の半導体素子12をカード状に形成したフィルム14で挟み、薄いカード状に形成したものである。 Non-contact IC card, as shown in FIG. 13, an antenna 10 formed in a coil shape, sandwiching the semiconductor element 12 for signal transfer connected to the antenna 10 in film 14 formed on the card-like, a thin card-like it is obtained by forming.
アンテナ10は、電気的絶縁性を有するフィルムの表面に形成された導体層をエッチングして所定のコイル状に形成される。 Antenna 10, a conductor layer formed on a surface of a film having electrical insulating properties is etched is formed in a shape predetermined coil. 半導体素子12とアンテナ10とはワイヤボンディングによって電気的に接続される。 The semiconductor element 12 and the antenna 10 are electrically connected by wire bonding.
【0003】 [0003]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
従来の非接触式ICカードでは、図13に示すように、アンテナ10をカードの外周近傍に沿って配置している。 In a conventional non-contact type IC card, as shown in FIG. 13, it is arranged along the antenna 10 near the outer periphery of the card. これは、アンテナ10の通信特性がアンテナのループが囲む面積とアンテナの巻き線数によって決まることから、アンテナ10が囲む面積を広く確保できるようにするためである。 This is because the communication characteristics of the antenna 10 is determined by the area and number of windings of the antenna loop surrounds the antenna, in order to be able to secure a wide area antenna 10 is enclosed.
カード形のICカードは携帯等の利便性を考慮してその形状が考慮されている。 Card type IC card shape in consideration of the convenience of the portable or the like is considered. しかし、上記のようにアンテナ10を配置する広い面積を確保することは、電子機器の小型化を制約し、他用途への応用を制約することになる。 However, to ensure a large area for disposing the antenna 10 as described above constrains the miniaturization of electronic equipment, it will constrain the applications to other applications.
【0004】 [0004]
本発明はこのような通信機能を備えた電子部品の特性に鑑み、これら通信機能を備えた電子部品の小型化を容易に図ることができ、種々の電子機器への応用利用が容易に可能な半導体装置の製造方法を提供することを目的とする。 In view of the characteristics of the electronic component having such a communication function, miniaturization of electronic components with these communication functions can be easily achieved, is readily applicable application to various electronic devices and to provide a manufacturing method of a semiconductor equipment.
【0005】 [0005]
【課題を解決するための手段】 In order to solve the problems]
上記目的を達成するため、本発明は次の構成を備える。 To achieve the above object, the present invention has following structures.
すなわち、 半導体素子が所定配置で形成された半導体ウエハと、電気的絶縁性を有する絶縁基板に前記各半導体素子の配置に合わせて信号授受用のアンテナパターンが形成された大判のアンテナ基板とを、前記各々の半導体素子の電極端子と前記アンテナパターンとを各々電気的に接続して接着し、半導体ウエハとアンテナ基板との接合体を形成した後、該接合体を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする。 That is, a semiconductor wafer in which semiconductor elements are formed in a predetermined arrangement, and said large-sized antenna substrate the antenna pattern for signal transfer to suit are formed in the arrangement of the semiconductor elements on the insulating substrate having an electrical insulating property, after the said antenna pattern and the electrode terminals of the semiconductor element of each said respective bonded electrically connected to form a joined body of the semiconductor wafer and the antenna substrate, pieces by cutting said zygote into a semiconductor device unit characterized in that to obtain a semiconductor device of the pieces.
【0006】 [0006]
また、 半導体素子が所定配置で形成された半導体ウエハの電極端子形成面に電気的絶縁層を形成し、該電気的絶縁層に前記電極端子が底面に露出するビア穴を形成し、該ビア穴の内面および前記電気的絶縁層の表面に導体層を形成し、該導体層により前記半導体素子の配置位置に合わせてアンテナパターンを形成するとともに、該アンテナパターンと前記電極端子とを前記ビア穴に形成されたビアを介して電気的に接続し、該アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることを特徴とする。 Further, the semiconductor device forms an electrical insulating layer on the electrode terminal forming surface of the semiconductor wafer formed in a predetermined arrangement, the electrode terminal to form a via hole for exposing the bottom surface to said electrical insulating layer, the via hole the conductive layer is formed on the inner surface and the surface of the electrically insulating layer, the conductor layer to form the antenna pattern in accordance with the arrangement position of the semiconductor element and the electrode terminal and the antenna pattern in the via hole and electrically connected through the formed vias, and wherein the obtaining a semiconductor device by cutting the semiconductor wafer in which the antenna pattern is formed on the semiconductor device unit.
【0008】 [0008]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。 It will be described in detail with reference to preferred embodiments of the present invention in the accompanying drawings.
図1〜3は本発明に係る半導体装置を製造する際に使用するアンテナ基板の製造方法を示す。 1-3 showing a manufacturing method of the antenna substrate for use in manufacturing a semiconductor device according to the present invention.
図1(a) は電気的絶縁性を有する絶縁基板21の片面に金属箔22が被着された金属箔付き絶縁基板20の断面図である。 1 (a) is a sectional view of an electrical metal foil insulating substrate 20 where the metal foil 22 on one surface of the insulating substrate 21 is deposited having an insulating property. 実施形態では金属箔付き絶縁基板20の基材としてポリイミドフィルムを使用している。 In the embodiment using a polyimide film as the base material of the metal foil with an insulating substrate 20. ポリイミドフィルムの一方の面に銅箔が被着され、他方の面にポリイミドをBステージ化した接着層24が形成されている。 Foil on one surface of the polyimide film is deposited, the adhesive layer 24 was B-staged polyimide is formed on the other surface.
【0009】 [0009]
図1(b) は金属箔22をエッチングしてアンテナパターン26を形成した状態を示す。 Figure 1 (b) shows the state of forming the antenna pattern 26 by etching the metal foil 22. 図2はアンテナパターン26の平面図である。 Figure 2 is a plan view of the antenna pattern 26. この実施形態では絶縁基板21の表面の全領域を利用してコイル状に形成している。 In this embodiment is formed in a coil shape by using the entire area of ​​the surface of the insulating substrate 21. 絶縁基板21の表面に形成するアンテナパターン26の巻き数、パターン幅、パターン配置等は任意に選択することが可能である。 Number of turns of the antenna pattern 26 formed on the surface of the insulating substrate 21, pattern width, the pattern arrangement, etc. can be arbitrarily selected.
金属箔22をエッチングしてアンテナパターン26を形成する方法は、通常のフォトリソグラフィー法によればよい。 How the metal foil 22 is etched to form the antenna pattern 26 may according to conventional photolithography. 金属箔22の表面に感光性レジストを塗布し、露光・現像してアンテナパターン26として残す部位を被覆したレジストパターンを形成し、レジストパターンから露出している金属箔22の部位をエッチングして除去することによりアンテナパターン26が得られる。 The photosensitive resist is coated on the surface of the metal foil 22, exposed and developed to form a resist pattern coated with a site to be left as the antenna pattern 26, by etching the portion of the metal foil 22 exposed from the resist pattern is removed antenna pattern 26 is obtained by.
【0010】 [0010]
本発明に係る半導体装置は半導体素子の素子面と略同サイズにアンテナ基板を形成し、半導体素子の素子面にアンテナ基板を接合して半導体装置とする。 The semiconductor device according to the present invention is an antenna substrate formed on the element surface and substantially the same size of the semiconductor element, the semiconductor device by bonding an antenna substrate on the element surface of the semiconductor element. このように、半導体素子と略同サイズにアンテナ基板を形成する場合は、アンテナパターン26をきわめて微細に形成することが求められる。 Thus, when forming the antenna substrate to the semiconductor element and substantially the same size, it is necessary to very finely form the antenna pattern 26. エッチング法によりアンテナパターン26を形成する方法は、アンテナパターン26をきわめて微細に形成でき、任意のパターンに容易に形成することができるという利点がある。 A method of forming an antenna pattern 26 by etching, the antenna pattern 26 can very finely formed, there is an advantage that it can be easily formed into any pattern.
【0011】 [0011]
図1(c) はアンテナパターン26を形成した基板にビア30を形成したアンテナ基板28を示す。 Figure 1 (c) shows the antenna substrate 28 formed with vias 30 on substrate formed with the antenna pattern 26. ビア30は層間でアンテナパターン26を電気的に接続してアンテナ基板28を積層するため、また、アンテナ基板28を半導体素子に接合した際に半導体素子と電気的に接続する際の接続端子として形成する。 Via 30 is formed as a connection terminal upon for stacking the antenna substrate 28 and electrically connects the antenna pattern 26 in the interlayer, also electrically connected to the semiconductor device upon joining the antenna substrate 28 to the semiconductor element to.
ビア30は、パンチング加工によりアンテナ基板28を貫通するビア穴を形成し、貫通穴に導体ぺースト等の導体材を充填することによって形成できる。 Via 30 can be formed by forming a via hole through the antenna substrate 28 by punching, filling the conductive material such as conductive paste into the through-hole. また、アンテナパターン26を設けた面と反対側の面からレーザ光を照射して底面にアンテナパターン26が露出するビア穴を形成し、ビア穴に導体材を充填することによってビア30を形成することができる。 Further, forming a via hole in which the antenna pattern 26 on the bottom surface is irradiated with a laser beam from the surface opposite to the surface provided with the antenna pattern 26 is exposed, to form a via 30 by filling the conductive material in the via hole be able to.
図3にビア30を形成したアンテナ基板28の平面図を示す。 Figure 3 shows a plan view of the antenna substrate 28 to form a via 30. ビア30はコイル状に形成したアンテナパターン26の両端に各々形成されている。 Via 30 are respectively formed on both ends of the antenna pattern 26 formed in a coil shape.
【0012】 [0012]
なお、ビア30を形成する他の方法として、図1(a) に示す金属箔22が被着された金属箔付き絶縁基板20にパンチング加工あるいはレーザ加工を施してビア30を形成することも可能である(図1(d))。 As another method of forming the via 30, possible to form a via 30 is subjected to punching or laser processing to the metal foil with an insulating substrate 20 where the metal foil 22 is deposited as shown in FIGS. 1 (a) is (FIG. 1 (d)). この場合、ビア30を形成した後、金属箔22をエッチングしてアンテナパターン26を形成する方法と、金属箔付き絶縁基板20にビア穴を形成し、金属箔22をエッチングしてアンテナパターン26を形成した後、ビア穴に導体材を充填してビア30を形成しアンテナ基板28を得る方法がある。 In this case, after forming the via 30, the method of forming the antenna pattern 26 of the metal foil 22 by etching, the metal foil with an insulating substrate 20 to form the via hole, an antenna pattern 26 of the metal foil 22 by etching after forming, there is a method of obtaining an antenna substrate 28 to form a via 30 by filling a conductive material into the via hole. また、ビア30を形成する他の方法として、接着層24および絶縁基板21にビア穴を形成し、金属箔22に通電して電解めっきを施すことによりビア穴を導体材で充填する方法もある。 Further, there is another method of forming the vias 30 to form the via hole in the adhesive layer 24 and the insulating substrate 21, a method of filling the via hole with a conductor material by performing electrolytic plating by energizing the metal foil 22 .
【0013】 [0013]
本発明に係る半導体装置は、上記のアンテナパターン26が形成されたアンテナ基板28を半導体素子に接合し、アンテナパターン26と半導体素子とを電気的に接続して得られる。 The semiconductor device according to the present invention, by joining the antenna substrate 28 in which the antenna pattern 26 is formed on the semiconductor element is obtained by electrically connecting the antenna pattern 26 and the semiconductor element. 半導体素子としてICカード等の信号授受用の機能を有する素子を使用すれば、半導体装置内にアンテナを備えた非接触式の通信用の半導体装置として得られる。 Using an element having a function for sending and receiving signals such as an IC card as a semiconductor device, obtained as the non-contact type semiconductor device for communication with an antenna in the semiconductor device.
【0014】 [0014]
図4は半導体素子40にアンテナ基板28を接合して一体に形成した半導体装置の実施形態の斜視図、図5は断面図を示す。 Figure 4 is a perspective view of an embodiment of a semiconductor device formed integrally by joining the antenna substrate 28 to the semiconductor element 40, FIG. 5 shows a cross-sectional view.
図5に示すように、アンテナ基板28の裏面、すなわちアンテナパターン26を形成した面とは反対面を半導体素子40の素子面に接着して半導体素子40とアンテナパターン26とを電気的に接続する。 As shown in FIG. 5, the back surface of the antenna substrate 28, i.e., electrically connecting the semiconductor element 40 and the antenna pattern 26 by bonding a surface opposite to the element surface of the semiconductor element 40 and forms the surface of the antenna pattern 26 . そのため、半導体素子40の電極端子42とアンテナ基板28のビア30とを位置合わせし、異方導電性接着フィルム43を使用してアンテナ基板28と半導体素子40とを接着する。 Therefore, by aligning the via 30 of the electrode terminal 42 and the antenna substrate 28 of the semiconductor element 40, to bond the antenna substrate 28 and the semiconductor element 40 by using an anisotropic conductive adhesive film 43. 異方導電性接着フィルム43を使用することにより、電極端子42とビア30とが電気的に接続されてアンテナ基板28と半導体素子40とが一体に接着される。 By using the anisotropic conductive adhesive film 43, the electrode terminal 42 and the via 30 is electrically connected to the antenna substrate 28 and the semiconductor element 40 are bonded together.
【0015】 [0015]
なお、異方導電性接着フィルム43を使用するかわりに、バンプを介して電極端子42とビア30とを接続し、アンテナ基板28と半導体素子40との隙間に接着剤を充填して一体に接着することも可能である。 Instead of using the anisotropic conductive adhesive film 43, the electrode terminal 42 and the via 30 is connected via a bump, together by filling the adhesive in the gap between the antenna substrate 28 and the semiconductor element 40 bonded it is also possible to.
このように異方導電性接着フィルムあるいは異方導電性接着剤を使用してアンテナ基板28を半導体素子40に接着する場合は、図1に示すアンテナ基板28において接着層24を形成する必要はない。 If bonding thus the antenna substrate 28 using the anisotropic conductive adhesive film or anisotropic conductive adhesive to the semiconductor element 40 is not necessary to form the adhesive layer 24 in the antenna substrate 28 shown in FIG. 1 . また、図1に示すアンテナ基板28において、接着性を有する導電性樹脂(導電性接着剤)を使用してビア30を形成した場合は、接着層24を半導体素子40の能動面に接着し、ビア30を電極端子42に接着することにより図4、5に示す半導体装置を形成することができる。 Further, in the antenna substrate 28 shown in FIG. 1, using a conductive resin having adhesion (conductive adhesive) when forming the vias 30, bonding the adhesive layer 24 on the active surface of the semiconductor element 40, it is possible to form the semiconductor device shown in FIGS. 4 and 5 by bonding via 30 to the electrode terminal 42.
【0016】 [0016]
図6は半導体装置の他の製造方法として、アンテナパターン26を多層化した多層のアンテナ基板32を半導体素子40に接合して半導体装置を製造する方法を示す。 6 as another method of manufacturing a semiconductor device, showing a method of manufacturing a semiconductor device by bonding a multilayer antenna substrate 32 has multilayered antenna pattern 26 on the semiconductor element 40. 図6(a) は所定のアンテナパターン26を形成したアンテナ基板28を複数枚積層する状態を示す。 FIGS. 6 (a) shows a state of stacking a plurality of antenna substrate 28 to form a predetermined antenna pattern 26. 各々のアンテナ基板28には接着層24が形成されているから、アンテナ基板28を位置合わせして加熱・加圧することにより、アンテナパターン26が多層に形成された多層のアンテナ基板32が得られる。 Since each of the antenna substrate 28 adhesive layer 24 is formed, by heating and pressing to align the antenna substrate 28, the multilayer of the antenna substrate 32 on which the antenna pattern 26 is formed on the multi-layer is obtained.
各々のアンテナ基板32は、積層して一体化した際に層間でアンテナパターン26が電気的に接続されるようアンテナパターン26およびビア30が設計されている。 Each of the antenna substrate 32, antenna patterns 26 and the vias 30 are designed to the antenna pattern 26 is electrically connected between the layers when integrated by stacking.
【0017】 [0017]
図7にアンテナ基板28に設けるアンテナパターン26の例を示す。 Figure 7 shows an example of an antenna pattern 26 provided on the antenna substrate 28. 26a、26b、26cが各々1層目、2層目、3層目のアンテナ基板28に設けるアンテナパターン26である。 26a, 26b, 26c are each first layer, second layer, an antenna pattern 26 provided on the third layer of the antenna substrate 28. ビア30はこれらのアンテナパターン26a、26b、26cが一筆書き状に接続されるように配置する。 Vias 30 are arranged so that these antenna patterns 26a, 26b, 26c are connected to the single stroke manner. そして、アンテナの両端がビア30を介して半導体素子40に電気的に接続される。 Both ends of the antenna are electrically connected to the semiconductor element 40 through a via 30.
【0018】 [0018]
図6(b) は多層のアンテナ基板32を半導体素子40に位置合わせして接合する状態を示す。 FIG 6 (b) shows a state of joining to align the multi-antenna substrate 32 to the semiconductor element 40. アンテナ基板32と半導体素子40とは、異方導電性接着フィルムあるいはバンプ等を介してビア30と電極端子42とを電気的に接続して一体に接合される。 The antenna substrate 32 and the semiconductor element 40 are bonded together and electrically connects the via 30 and the electrode terminal 42 via the anisotropic conductive adhesive film or bumps. 多層のアンテナ基板32を半導体素子40に接合した形態は図4に示す半導体装置と同様である。 Form bonding the multilayer of the antenna substrate 32 in the semiconductor device 40 is similar to the semiconductor device shown in FIG. 半導体素子40の一方の面に多層のアンテナ基板32が接合され、チップサイズの半導体装置に形成される。 Antenna substrate 32 on one surface a multilayer semiconductor device 40 is bonded, it is formed on the semiconductor device chip size.
【0019】 [0019]
前述したように、アンテナパターン26は任意のパターンで、かつきわめて微細なパターンに形成可能であるから、チップサイズの半導体装置に組み込む場合のように、アンテナパターン26を配置する領域が微小な領域に限られている場合であっても、所要のアンテナ特性を備えた半導体装置として提供することが可能である。 As described above, the antenna pattern 26 in any pattern, and because it is possible to form an extremely fine pattern, such as when incorporated in a semiconductor device of a chip size, the region area is very small to place the antenna pattern 26 even if the limited, it is possible to provide a semiconductor device having the required antenna characteristics. また、アンテナ基板28を積層した多層のアンテナ基板32の積層数を適宜選択したり、アンテナのパターンを適宜設計したりすることによってさらに製品に応じた特性を備えた半導体装置として提供することが可能となる。 Further, it is possible to provide a number of laminated layers of the antenna substrate 32 formed by stacking the antenna substrate 28 appropriately selected or, as the semiconductor device further comprising a characteristic corresponding to the product by or appropriately designing the pattern of the antenna to become.
【0020】 [0020]
上記実施形態では、単一の半導体素子40に個片に形成した単層のアンテナ基板28あるいは多層のアンテナ基板32を接合して半導体装置とした。 In the above embodiment, the semiconductor device by bonding an antenna substrate 28 or a multilayer of the antenna substrate 32 of a single layer formed on a single semiconductor element 40 two pieces. このように、単体の半導体素子40とアンテナ基板28、32を取り扱うかわりに、信号授受に使用する半導体素子を形成した半導体ウエハにあらかじめ所定のアンテナパターンを形成した大判のアンテナ基板を接合し、半導体ウエハとアンテナ基板の接合体をスライシングして個片の半導体装置を得ることも可能である。 Thus, bonded in place for handling single semiconductor element 40 and the antenna substrate 28 and 32, a large-sized antenna substrate with preformed predetermined antenna pattern on a semiconductor wafer formed with semiconductor elements used to exchange signals, the semiconductor it is also possible to by slicing the wafer and the antenna assembly of the substrate to obtain a semiconductor device of the pieces.
【0021】 [0021]
半導体ウエハに接合する大判のアンテナ基板には半導体ウエハに形成された個々の半導体素子に位置合わせしてアンテナパターンを形成し、半導体ウエハにアンテナ基板を接合した際に個々の半導体素子とアンテナパターンとが電気的に接続して接合されるようにする。 Large-sized antenna substrate to be bonded to the semiconductor wafer to form the antenna pattern by aligning the individual semiconductor elements formed on a semiconductor wafer, and individual semiconductor devices and the antenna pattern when bonding the antenna substrate to the semiconductor wafer There are to be joined and electrically connected. 大判のアンテナ基板であれば、エッチングによってアンテナパターン26を形成するといった一連の作業を効率的に行うことができるという利点があり、スライシングによって図4に示したと同様なチップサイズの半導体装置を容易に得ることができる。 If large-sized antenna substrate, a series of operations such as to form an antenna pattern 26 by etching has the advantage that it is possible to perform efficiently, slicing by easily semiconductor device similar chip size as shown in FIG. 4 it is possible to obtain.
【0022】 [0022]
このように、半導体素子とアンテナ基板とを組み合わせて半導体素子と略同サイズの半導体装置を形成する方法としては、単一の半導体素子とアンテナ基板とを組み合わせる他に、以下のような方法が可能である。 Thus, as a method for forming a semiconductor device of the semiconductor device substantially the same size by combining a semiconductor element and the antenna substrate, in addition to combining the single semiconductor device and the antenna substrate, allows the following methods it is. すなわち、上記例のように半導体ウエハに大判のアンテナ基板を組み合わせて製造する方法、半導体ウエハに個片に形成したアンテナ基板を組み合わせて製造する方法、個片の半導体素子に大判のアンテナ基板を組み合わせて製造する方法等である。 That, combined method, a method of manufacturing a combination of antenna substrate formed into pieces in a semiconductor wafer, a large-sized antenna substrate to the semiconductor device of the pieces to produce a combination of large sized antenna substrate to the semiconductor wafer as in the above example it is a method for manufacturing Te and the like.
【0023】 [0023]
図8は半導体装置のさらに他の製造方法を示す。 Figure 8 shows yet another method of manufacturing a semiconductor device. 本実施形態では絶縁基板21の両面にアンテナパターン26を形成したアンテナ基板28を積層してアンテナパターン26を多層化したこと、および半導体素子40とアンテナパターン26とをワイヤボンディングによって電気的に接続したことを特徴とする。 In the present embodiment that the multi-layered antenna pattern 26 by stacking the antenna substrate 28 formed with the antenna pattern 26 on both sides of the insulating substrate 21, and the semiconductor element 40 and the antenna pattern 26 are electrically connected by wire bonding it is characterized in.
図8(a) は絶縁基板21の両面にアンテナパターン26を形成したアンテナ基板28を接着剤シート34により接着して多層のアンテナ基板を形成する方法を示す。 FIG. 8 (a) shows a method of forming a multi-layer of the antenna substrate by bonding with an adhesive sheet 34 of the antenna substrate 28 formed with the antenna pattern 26 on both sides of the insulating substrate 21. アンテナ基板28は、絶縁基板21の両面に金属箔を被着した金属箔付き絶縁基板の両面の金属箔をエッチングして絶縁基板21の両面にアンテナパターン26を形成し、絶縁基板21をパンチングしてビア穴を形成し、ビア穴に導体材を充填することによって形成できる。 Antenna substrate 28, the both sides of the metal foil of the metal foil with an insulating substrate having deposited a metal foil on both surfaces of the insulating substrate 21 and the antenna pattern 26 formed on both sides of the insulating substrate 21 by etching, punching the insulating substrate 21 forming a via hole Te, can be formed by filling a conductive material into the via hole.
【0024】 [0024]
アンテナ基板28を接合する接着剤シート34には隣接するアンテナパターン26を電気的に接続する部位に貫通孔が設けられ、該貫通孔に導電性接着剤36が充填されている。 The adhesive sheet 34 for bonding the antenna substrate 28 electrically site through hole connection is provided adjacent antenna pattern 26, conductive adhesive 36 is filled in the through hole. 接着剤シート34を介してアンテナ基板28を接合することにより、隣接層のアンテナパターン26は接着剤シート34を形成した部位のみで電気的に接続されてアンテナ基板28が一体に接合される。 By bonding the antenna substrate 28 through an adhesive sheet 34, the antenna substrate 28 antenna pattern 26 of the adjacent layers are electrically connected only at the site to form an adhesive sheet 34 is bonded integrally.
もちろん、接着剤シート34を使用するかわりに、前述したと同様に異方導電性接着フィルムを利用してアンテナ基板28、28を電気的に接続して接合することも可能である。 Of course, instead of using the adhesive sheet 34, it is also possible to bond and connect the antenna substrate 28 using the anisotropic conductive adhesive film in the same manner as mentioned above electrically.
【0025】 [0025]
図8(b) はアンテナ基板28を積層して多層に形成したアンテナ基板32に半導体素子40を搭載し、半導体素子40とアンテナ基板32のアンテナパターン26とを電気的に接続した状態である。 FIG. 8 (b) mounting a semiconductor element 40 on the antenna substrate 32 formed in the multilayered by laminating an antenna substrate 28, a state in which electrically connect the antenna pattern 26 of the semiconductor element 40 and the antenna substrate 32. 半導体素子40とアンテナパターン26とはワイヤボンディングによって接続する。 The semiconductor element 40 and the antenna pattern 26 is connected by wire bonding. 44はボンディングワイヤ、38はアンテナ基板28に設けたボンディングパッドである。 44 bonding wire 38 is a bonding pad provided on the antenna substrate 28. ワイヤボンディングした後、ボンディングワイヤ44、ボンディングワイヤ44とアンテナ基板28とのボンディング部、半導体素子40の外面等をポッティング等によって封止する。 After wire bonding, the bonding wire 44, bonding portion between the bonding wire 44 and the antenna substrate 28 is sealed by potting the exterior surface of the semiconductor element 40.
【0026】 [0026]
図9は図8に示す半導体装置で各層に設けたアンテナパターン26のパターンと、半導体素子40とアンテナパターン26とを電気的に接続する構成を示す。 Figure 9 shows the pattern of an antenna pattern 26 provided on the respective layers in the semiconductor device shown in FIG. 8, a configuration for electrically connecting the semiconductor element 40 and the antenna pattern 26. アンテナパターン26は前述した実施形態と同様に一筆書き状に接続されている。 The antenna pattern 26 is connected similarly to the embodiment described above in a single stroke shape.
実施形態では多層のアンテナ基板32の外形寸法よりも半導体素子40が小型に形成され、半導体素子40とアンテナパターン26に設けられたボンディングパッド38とをワイヤボンディングしている。 In embodiments formed in the multilayer semiconductor element 40 than the outer dimensions of the antenna substrate 32 is small, the bonding pad 38 provided on the semiconductor element 40 and the antenna pattern 26 are wire-bonded. ワイヤボンディングした後、ボンディングワイヤ44を含めて半導体素子40の外面に樹脂をポッティングして封止することも可能である。 After wire bonding, it is also possible to seal with potting resin to the outer surface of the semiconductor device 40 including the bonding wires 44.
【0027】 [0027]
半導体素子40とアンテナ基板32とを同一の大きさとした場合には、図6に示す方法と同様に、異方導電性接着剤あるいはバンプ等により半導体素子40とアンテナパターン26とを電気的に接続して一体に接合することもできる。 When the semiconductor element 40 and the antenna substrate 32 and the same size, like the method shown in FIG. 6, electrically connecting the semiconductor element 40 and the antenna pattern 26 by anisotropic conductive adhesive or bumps They may be joined together with. また、実施形態ではアンテナ基板32で半導体素子40を搭載する面にはボンディングパッド38のみを設けているが、半導体素子40を搭載した面にもアンテナパターン26を引き回し、アンテナパターン26の端部にボンディングパッド38を設けるようにしてもよい。 Further, in the embodiment the surface for mounting the semiconductor element 40 in the antenna substrate 32 is provided only bonding pads 38, route the antenna pattern 26 also mounted with the surface of the semiconductor element 40, the end portion of the antenna pattern 26 it may be provided a bonding pad 38. その場合は、積層するアンテナ基板28、28がともに両面にアンテナパターン26が形成されたものとなる。 In that case, becomes the antenna substrate 28 to be stacked antenna pattern 26 is formed both on both sides.
【0028】 [0028]
図10は半導体装置のさらに他の実施形態を示す。 Figure 10 illustrates yet another embodiment of the semiconductor device. 本実施形態の半導体装置は、半導体素子40の電極端子形成面にアンテナパターン26を形成した面を向けてアンテナ基板28を接合したことを特徴とする。 The semiconductor device of the present embodiment is characterized by bonding the antenna substrate 28 toward a surface to form an antenna pattern 26 to the electrode terminal forming surface of the semiconductor element 40. 半導体素子40とアンテナ基板28とをたとえば、異方導電性接着フィルムを用いて接合することにより、電極端子42とアンテナパターン26の端子27のみとを電気的に接続して接合することができる。 The semiconductor element 40 and the antenna substrate 28 for example, by bonding with an anisotropic conductive adhesive film, only the terminal 27 of the electrode terminal 42 and the antenna pattern 26 and may be bonded to electrically connect the. この半導体装置の場合はアンテナ基板28に電気的接続用のビア30を形成する必要がないという利点がある。 In this case the semiconductor device has the advantage that it is not necessary to form a via 30 for electrically connecting to the antenna substrate 28.
【0029】 [0029]
図11は本発明に係る半導体装置のさらに他の構成を示す。 Figure 11 shows yet another configuration of a semiconductor device according to the present invention. 図11(a) は半導体素子40の電極端子42を形成した面に多層のアンテナ基板32を接合し、第1層目のアンテナ基板28のアンテナパターン26と電極端子42とをワイヤボンディングにより接続した例である。 11 (a) is bonded to the electrode terminals 42 multilayer antenna substrate 32 to form the surface of the semiconductor element 40 and the antenna pattern 26 and the electrode terminals 42 of the first layer of the antenna substrate 28 are connected by wire bonding it is an example. 層間のアンテナパターン26の電気的接続にはビア30を使用している。 Using vias 30 to electrically connect between layers of the antenna pattern 26. 図11(b) はアンテナ基板28を階段状に積層し、各層ごとにワイヤボンディングしてアンテナパターン26を層間で電気的に接続した例である。 FIG. 11 (b) laminating the antenna substrate 28 in a stepwise manner, an example in which electrically connected to wire bonding each layer of the antenna pattern 26 in layers. この実施形態でもボンディングワイヤ44、ボンディングワイヤ44とアンテナ基板28とのボンディング部等をポッティング等によって封止するようにする。 Bonding wires 44 in this embodiment, so as to seal by potting the bonding portion or the like of the bonding wires 44 and the antenna substrate 28.
【0030】 [0030]
以上説明したように、アンテナ基板と半導体素子40とを接合して半導体装置を得る方法には種々の方法があり、アンテナ基板またアンテナ基板に形成するアンテナパターンも任意の形状に形成することが可能である。 As described above, the method for obtaining a semiconductor device by bonding the antenna substrate and the semiconductor element 40 there are various methods, the antenna pattern formed on the antenna substrate also antenna substrate also can be formed into any shape it is. そして、これによって、製品の特性に応じた設計が可能になる。 Then, this enables the design in accordance with the characteristics of the product. また、上記例の半導体装置では半導体装置内に単一の半導体素子40を搭載しているが、アンテナ基板28、32を中間層に挟むことによって一つの半導体装置に複数の半導体素子40を搭載することも可能である。 In the semiconductor device of the above embodiment has been equipped with a single semiconductor element 40 in the semiconductor device, mounting a plurality of semiconductor elements 40 on one semiconductor device by sandwiching the antenna substrate 28, 32 in the intermediate layer it is also possible.
【0031】 [0031]
上記実施形態の半導体装置は、いずれも半導体素子40の電極端子形成面に半導体素子40とは別体に形成したアンテナ基板を接合して信号授受用のアンテナを備えた半導体装置として得たものである。 The semiconductor device of the above embodiment, in which both as a semiconductor device having an antenna for bonding to exchange signals with an antenna substrate formed separately from the semiconductor device 40 to the electrode terminal forming surface of the semiconductor element 40 is there.
図12は信号授受用のアンテナを備えた半導体装置の他の実施形態として、半導体素子の電極端子形成面にアンテナパターン26を直接作り込むことによって半導体装置を製造する方法を示す。 Figure 12 is another embodiment of the semiconductor device having an antenna for signal transfer, a method of manufacturing a semiconductor device by fabricated an antenna pattern 26 directly to the electrode terminal forming surface of the semiconductor element. この製造方法では信号授受用の半導体素子を形成した半導体ウエハ50に所要の加工を施してアンテナパターンを組み込んだ半導体装置を得る。 Obtaining a semiconductor device incorporating the antenna pattern is subjected to predetermined processing in the semiconductor wafer 50 provided with a semiconductor element for signal exchange in this manufacturing method.
【0032】 [0032]
図12(a)は所定配置で半導体素子が形成された半導体ウエハ50を示す。 FIG. 12 (a) shows a semiconductor wafer 50 on which semiconductor elements are formed in a predetermined arrangement. 52が各半導体素子でアンテナパターンと電気的に接続される電極端子である。 52 is an electrode terminal that is the antenna pattern electrically connected with the semiconductor elements.
図12(b)は電極端子形成面にアンテナパターンを形成するため、まず、電気的絶縁層54を形成した状態を示す。 FIG. 12 (b) to form an antenna pattern to the electrode terminal forming surface, first, it shows a state of forming an electrically insulating layer 54. 電気的絶縁層54は半導体ウエハ50の電極端子形成面にポリイミド樹脂等の樹脂材をコーティングし、あるいは接着性を有する樹脂フィルムを接着して形成することができる。 Electrical insulating layer 54 can be formed by bonding a resin film having a coating of resin material such as polyimide resin to the electrode terminal forming surface of the semiconductor wafer 50, or adhesion.
【0033】 [0033]
図12(c)は、電気的絶縁層54に底面に電極端子52が露出するビア穴56を形成した状態である。 Figure 12 (c) is a state where the electrode terminals 52 on the bottom surface to the electrically insulating layer 54 has a via hole 56 to be exposed. ビア穴56は電気的絶縁層54にレーザ光を照射する方法、化学的エッチングを施す方法等によって形成できる。 Via holes 56 may be formed on the electrically insulating layer 54 method of irradiating a laser beam, by a method such as performing chemical etching.
図12(d)は、次に、ビア穴56の内面と電気的絶縁層54の表面全体に導体層58を形成した状態である。 FIG. 12 (d) then, a state of forming a conductive layer 58 on the entire surface of the inner surface and the electrically insulating layer 54 of the via hole 56. 導体層58はアンテナパターンの導体部となり、また、ビア穴56を充填して電極端子52とアンテナパターンとを電気的に接続するビア60となる。 Conductive layer 58 becomes a conductor portion of the antenna pattern, also, a via 60 for electrically connecting the electrode terminals 52 to fill the via hole 56 and the antenna pattern. したがって、これらの導体部として必要な厚さに導体層58を形成する。 Therefore, to form the conductive layer 58 to a thickness necessary for these conductor portions.
【0034】 [0034]
図12(e)は、導体層58をエッチングして電気的絶縁層54の表面にアンテナパターン26を形成した状態である。 FIG. 12 (e) is a state of forming an antenna pattern 26 on the surface of the electrically insulating layer 54 and conductive layer 58 are etched. アンテナパターン26は半導体ウエハ50での半導体素子の配置位置に合わせて所定のパターンに形成する。 The antenna pattern 26 is formed in a predetermined pattern in accordance with the arrangement position of the semiconductor device in the semiconductor wafer 50. 導体層58の表面にアンテナパターン26として残す部位のみを被覆したレジストパターンを形成し、このレジストパターンをマスクとして導体層58をエッチングすることによってアンテナパターン26を形成することができる。 Forming a resist pattern coated with a site only to leave on the surface of the conductor layer 58 as an antenna pattern 26, a conductor layer 58 using the resist pattern as a mask can be formed antenna pattern 26 by etching. なお、セミアディティブ法による場合は、めっき給電層として薄い導体層を形成した後、アンテナパターンとして形成する部位を露出させたレジストパターンを形成し、電解めっきにより導体部を盛り上げて形成した後、レジストパターンを除去し、レジストパターンによって被覆されていた薄い導体層をエッチングして除去することにより、所定パターンのアンテナパターン26を形成することができる。 In the case according to the semi-additive method to form a thin conductive layer as a plating power-supply layer, forming a resist pattern to expose a portion forming an antenna pattern, after forming boost the conductor portion by electroplating, the resist removing the pattern, by removing by etching the thin conductive layer that has been coated with the resist pattern, it is possible to form the antenna pattern 26 having a predetermined pattern.
【0035】 [0035]
半導体素子の表面に設けるアンテナパターン26が1層のみの場合は、図12(e)の状態、もしくは、図12(f)に示すように、アンテナパターン26の表面を保護膜62によって被覆した後、半導体ウエハ50を個片にスライシングする。 If the antenna pattern 26 provided on the surface of the semiconductor device has only one layer, the state of FIG. 12 (e) or, as shown in FIG. 12 (f), after covering the surface of the antenna pattern 26 by the protective film 62 , slicing the semiconductor wafer 50 into individual pieces. これによって、電極端子形成面にアンテナパターン26が形成されたチップサイズの半導体装置が得られる。 Thus, the semiconductor device of a chip size of the antenna pattern 26 is formed on the electrode terminal forming surface can be obtained. 図12(f)でA−A線が半導体ウエハ50を切断する位置である。 A-A line is a position for cutting the semiconductor wafer 50 in FIG. 12 (f).
【0036】 [0036]
アンテナパターン26を複数層に積層して形成する場合には、保護膜62のかわりに、上記電気的絶縁層54と同様な電気的絶縁層を形成し、第1層のアンテナパターン26を形成すると同様にして次層のアンテナパターンを形成する。 When formed by laminating an antenna pattern 26 in a plurality of layers, instead of the protective film 62, to form an electrically insulating layer similar to the electrically insulating layer 54, to form an antenna pattern 26 of the first layer Similarly to form the antenna pattern of the next layer. すなわち、第2層目の電気的絶縁層にビア穴を形成し、スパッタリング等により導体層を形成し、導体層をエッチングして第2層目のアンテナパターンを形成する。 That is, the via hole is formed in the second layer of electrically insulating layer, a conductor layer is formed by sputtering or the like, to form a second layer of the antenna pattern by etching the conductive layer. 第1層と第2層のアンテナパターン26は電気的絶縁層に形成したビアを介して電気的に接続することができる。 Antenna pattern 26 of the first and second layers can be electrically connected through via formed in the electrically insulating layer. アンテナパターン26の形態および層間の電気的接続は図7に示した形態と同様である。 Electrical connections in the form and layers of the antenna pattern 26 is the same as embodiment shown in FIG.
【0037】 [0037]
図12に示すように、半導体ウエハ50の電極端子形成面に電気的絶縁層54を介してアンテナパターン26を作り込む方法は、アンテナパターン26を微細なパターンに形成すること、アンテナパターン26を複数層に積層して形成することが容易に可能であること、半導体ウエハ50を対象として露光・現像といった操作を行うことで効率的に半導体装置を製造することが可能になる等の利点がある。 As shown in FIG. 12, a method to fabricate an antenna pattern 26 via an electrically insulating layer 54 on the electrode terminal forming surface of the semiconductor wafer 50 is to form the antenna pattern 26 in a fine pattern, a plurality of antenna patterns 26 it is possible to form stacked in layers can be easily, there is an advantage such that it is possible to manufacture efficiently a semiconductor device by performing an operation such as exposure and development of the semiconductor wafer 50 as a target.
半導体ウエハ50をスライスして得られた半導体装置は半導体素子40の電極端子形成面に、電極端子52と電気的に接続してアンテナパターン26が形成されたものとなる。 The semiconductor device obtained by slicing a semiconductor wafer 50 to the electrode terminal forming surface of the semiconductor element 40, and that the antenna pattern 26 is formed by connecting the electrode terminals 52 electrically.
【0038】 [0038]
以上のように、本発明に係る半導体装置は半導体素子40と略同サイズに形成され、信号授受用のアンテナを備えた半導体装置としてきわめて小型に形成される。 As described above, the semiconductor device according to the present invention is formed substantially in the same size as the semiconductor element 40, it is very small in forming a semiconductor device having an antenna for signal transmission and reception. したがって、非接触式のICカードとして使用するといった場合でも従来のようなカード形とする必要はなく、切手サイズもしくはさらに小型に形成して使用することが可能になる。 Therefore, it is not necessary to be as in the prior art card-type even when such use as an IC card non-contact type, it is possible to use stamp-sized or even formed into small. また、アンテナを組み込んだICとして形成することにより、ICとICとの間で非接触により信号を授受することが可能となる。 Further, by forming an IC incorporating an antenna, it is possible to transmit and receive signals by non-contact between the IC and the IC. これによって、ICとICとを接続する配線が不要になり、ICを実装する実装基板を小型化することが可能になる等の種々の用途に利用可能である。 Thus, wiring connecting the IC and the IC is not necessary, it is possible to use the mounting board for mounting an IC for various applications, such that it is possible to miniaturize.
【0039】 [0039]
本発明に係る半導体装置の製造方法によれば半導体ウエハとアンテナ基板との接合体を形成して個片の半導体装置を得ること、あるいは、アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることによって 、通信用のアンテナを備えたきわめて小型の半導体装置を容易にかつ効率的に製造することが可能になる。 According to the method of manufacturing a semiconductor device according to the present invention, to obtain a semiconductor device of the pieces to form a joined body of the semiconductor wafer and the antenna substrate, or a semiconductor wafer which the antenna pattern is formed on the semiconductor device unit by obtaining the semiconductor device is cut, it is possible to easily and efficiently produce a very small semiconductor equipment comprising an antenna for communication.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明に係る半導体装置に使用するアンテナ基板の製造方法を示す説明図である。 FIG. 1 is an explanatory diagram showing a manufacturing method of an antenna board used in a semiconductor device according to the present invention.
【図2】絶縁基板にアンテナパターンを形成した状態の平面図である。 2 is a plan view of a state of forming an antenna pattern on the insulating substrate.
【図3】アンテナ基板にビアを形成した状態の平面図である。 3 is a plan view of a state of forming a via the antenna substrate.
【図4】本発明に係る半導体装置の実施形態を示す斜視図である。 Is a perspective view showing an embodiment of a semiconductor device according to the present invention; FIG.
【図5】図4に示す半導体装置の断面図である。 5 is a sectional view of the semiconductor device shown in FIG.
【図6】多層のアンテナ基板を用いて半導体装置を形成する方法を示す説明図である。 6 is an explanatory diagram showing a method of forming a semiconductor device by using a multi-layer of the antenna substrate.
【図7】アンテナパターンのパターン例を示す説明図である。 7 is an explanatory view showing a pattern example of the antenna pattern.
【図8】本発明に係る半導体装置の他の製造方法を示す説明図である。 8 is an explanatory diagram showing another method of manufacturing a semiconductor device according to the present invention.
【図9】アンテナパターンのパターン例を示す説明図である。 9 is an explanatory view showing a pattern example of the antenna pattern.
【図10】本発明に係る半導体装置のさらに他の構成例を示す断面図である。 Is a sectional view showing still another example of the configuration of a semiconductor device according to the invention; FIG.
【図11】本発明に係る半導体装置のさらに他の構成例を示す断面図である。 11 is a sectional view showing still another example of the configuration of a semiconductor device according to the present invention.
【図12】本発明に係る半導体装置のさらに他の製造方法を示す説明図である。 12 is an explanatory diagram showing still another method of manufacturing a semiconductor device according to the present invention.
【図13】従来のICカードの構成を示す説明図である。 13 is an explanatory diagram showing a configuration of a conventional IC card.
【符号の説明】 DESCRIPTION OF SYMBOLS
10 アンテナ12 半導体素子14 フィルム20 金属箔付き絶縁基板21 絶縁基板22 金属箔24 接着層26、26a、26b、26c アンテナパターン28、32 アンテナ基板30 ビア34 接着剤シート36 導電性接着剤38 ボンディングパッド40 半導体素子42、52 電極端子43 異方導電性接着フィルム44 ボンディングワイヤ50 半導体ウエハ54 電気的絶縁層56 ビア穴58 導体層60 ビア62 保護膜 10 antenna 12 semiconductor element 14 the film 20 a metal foil with an insulating substrate 21 insulating substrate 22 the metal foil 24 adhesive layer 26, 26a, 26b, 26c antenna pattern 28, 32 antenna substrate 30 via 34 adhesive sheet 36 electrically conductive adhesive 38 bonding pads 40 semiconductor devices 42 and 52 electrode terminals 43 anisotropic conductive adhesive film 44 bonding wire 50 semiconductor wafer 54 electrically insulating layer 56 via holes 58 conductor layer 60 via 62 protective film

Claims (2)

  1. 半導体素子が所定配置で形成された半導体ウエハと、 A semiconductor wafer in which semiconductor elements are formed in a predetermined arrangement,
    電気的絶縁性を有する絶縁基板に前記各半導体素子の配置に合わせて信号授受用のアンテナパターンが形成された大判のアンテナ基板とを、前記各々の半導体素子の電極端子と前記アンテナパターンとを各々電気的に接続して接着し、半導体ウエハとアンテナ基板との接合体を形成した後、 Respectively and large-sized antenna substrate having the insulating substrate antenna pattern for signal exchange in accordance with the arrangement of the semiconductor device is formed having an electric insulating property, an electrode terminal of the semiconductor element of the each of said antenna pattern after adhering and electrically connected, to form a conjugate between the semiconductor wafer and the antenna substrate,
    該接合体を半導体装置単位に切断して個片の半導体装置を得ることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by cutting the said zygote into the semiconductor device unit to obtain a semiconductor device of the pieces.
  2. 半導体素子が所定配置で形成された半導体ウエハの電極端子形成面に電気的絶縁層を形成し、 Semiconductor element forming the electrical insulating layer on the electrode terminal forming surface of the semiconductor wafer which is formed in a predetermined arrangement,
    該電気的絶縁層に前記電極端子が底面に露出するビア穴を形成し、 The electrode terminal to form a via hole for exposing the bottom surface to said electrical insulation layer,
    該ビア穴の内面および前記電気的絶縁層の表面に導体層を形成し、 The conductive layer is formed on the inner surface and the surface of the electrical insulation layer of the via hole,
    該導体層により前記半導体素子の配置位置に合わせてアンテナパターンを形成するとともに、該アンテナパターンと前記電極端子とを前記ビア穴に形成されたビアを介して電気的に接続し、 The conductor layer to form the antenna pattern in accordance with the arrangement position of the semiconductor element, and electrically connecting the electrode terminal and the antenna pattern via a via formed in the via hole,
    該アンテナパターンが形成された半導体ウエハを半導体装置単位に切断して半導体装置を得ることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, characterized in that to obtain a semiconductor device by cutting the semiconductor wafer in which the antenna pattern is formed on the semiconductor device unit.
JP20008799A 1999-07-14 1999-07-14 A method of manufacturing a semiconductor device Expired - Lifetime JP3557130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20008799A JP3557130B2 (en) 1999-07-14 1999-07-14 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20008799A JP3557130B2 (en) 1999-07-14 1999-07-14 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JP2001028036A JP2001028036A (en) 2001-01-30
JP3557130B2 true JP3557130B2 (en) 2004-08-25

Family

ID=16418648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20008799A Expired - Lifetime JP3557130B2 (en) 1999-07-14 1999-07-14 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP3557130B2 (en)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003006594A (en) * 2001-06-22 2003-01-10 Toppan Forms Co Ltd Formation method for rf-id medium using both-side tape
JP2003044819A (en) * 2001-07-31 2003-02-14 Toppan Forms Co Ltd Recording medium and method for manufacturing the same
JP4963538B2 (en) * 2004-08-19 2012-06-27 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド Integrated circuit device
JP4628835B2 (en) * 2005-03-24 2011-02-09 トッパン・フォームズ株式会社 Communication circuit holder
JP4750455B2 (en) * 2005-04-15 2011-08-17 富士通フロンテック株式会社 RFID tag set, RFID tag, and RFID tag component
US7519328B2 (en) 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4997779B2 (en) * 2006-02-13 2012-08-08 大日本印刷株式会社 Contactless data carrier
WO2007122870A1 (en) 2006-04-10 2007-11-01 Murata Manufacturing Co., Ltd. Wireless ic device
EP2009738A4 (en) 2006-04-14 2011-10-26 Murata Manufacturing Co Antenna
CN101416350B (en) 2006-04-26 2013-09-04 株式会社村田制作所 Article provided with feed circuit board
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
JP4325744B2 (en) 2006-05-26 2009-09-02 株式会社村田製作所 Data coupler
CN101460964B (en) 2006-06-01 2011-09-21 株式会社村田制作所 Wireless IC device and wireless IC device composite component
JP4983794B2 (en) 2006-06-12 2012-07-25 株式会社村田製作所 Electromagnetic coupling module, wireless IC device inspection system, electromagnetic coupling module using the same, and method of manufacturing wireless IC device
JP5200338B2 (en) * 2006-06-15 2013-06-05 ソニー株式会社 RFID tags and products
CN101467209B (en) 2006-06-30 2012-03-21 株式会社村田制作所 Optical disc
WO2008007606A1 (en) 2006-07-11 2008-01-17 Murata Manufacturing Co., Ltd. Antenna and radio ic device
JP4310589B2 (en) 2006-08-24 2009-08-12 株式会社村田製作所 Manufacturing method of a wireless ic devices using the inspection system and its wireless ic devices
WO2008050535A1 (en) 2006-09-26 2008-05-02 Murata Manufacturing Co., Ltd. Electromagnetically coupled module and article with electromagnetically coupled module
JP4907286B2 (en) * 2006-09-29 2012-03-28 東洋アルミニウム株式会社 Circuit structure and manufacturing method thereof
CN101523750B (en) 2006-10-27 2016-08-31 株式会社村田制作所 Article with an electromagnetic-coupling module
JP4835696B2 (en) 2007-01-26 2011-12-14 株式会社村田製作所 Container with electromagnetic coupling module
WO2008096576A1 (en) 2007-02-06 2008-08-14 Murata Manufacturing Co., Ltd. Packing material provided with electromagnetically coupled module
WO2008126458A1 (en) 2007-04-06 2008-10-23 Murata Manufacturing Co., Ltd. Radio ic device
US8009101B2 (en) 2007-04-06 2011-08-30 Murata Manufacturing Co., Ltd. Wireless IC device
WO2008126649A1 (en) 2007-04-09 2008-10-23 Murata Manufacturing Co., Ltd. Wireless ic device
EP2138962B1 (en) 2007-04-26 2012-01-04 Murata Manufacturing Co. Ltd. Wireless ic device
WO2008136220A1 (en) 2007-04-27 2008-11-13 Murata Manufacturing Co., Ltd. Wireless ic device
EP2141636B1 (en) 2007-04-27 2012-02-01 Murata Manufacturing Co. Ltd. Wireless ic device
WO2008142957A1 (en) 2007-05-10 2008-11-27 Murata Manufacturing Co., Ltd. Wireless ic device
EP2148449B1 (en) 2007-05-11 2012-12-12 Murata Manufacturing Co., Ltd. Wireless ic device
EP2077602B1 (en) 2007-06-27 2012-02-08 Murata Manufacturing Co. Ltd. Wireless ic device
US7762472B2 (en) 2007-07-04 2010-07-27 Murata Manufacturing Co., Ltd Wireless IC device
US8235299B2 (en) 2007-07-04 2012-08-07 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
EP2166617B1 (en) 2007-07-09 2015-09-30 Murata Manufacturing Co. Ltd. Wireless ic device
CN101578616A (en) 2007-07-17 2009-11-11 株式会社村田制作所 Wireless IC device and electronic apparatus
WO2009011375A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Wireless ic device and method for manufacturing the same
US7830311B2 (en) 2007-07-18 2010-11-09 Murata Manufacturing Co., Ltd. Wireless IC device and electronic device
EP2166616B1 (en) 2007-07-18 2013-11-27 Murata Manufacturing Co. Ltd. Wireless ic device
US20090021352A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
CN101595599B (en) 2007-12-20 2013-05-01 株式会社村田制作所 Radio IC device
CN101601169B (en) 2007-12-26 2013-08-14 株式会社村田制作所 Ic antenna apparatus and radio device
WO2009110382A1 (en) 2008-03-03 2009-09-11 株式会社村田製作所 Composite antenna
EP2251934B1 (en) 2008-03-03 2018-05-02 Murata Manufacturing Co. Ltd. Wireless ic device and wireless communication system
WO2009119548A1 (en) 2008-03-26 2009-10-01 株式会社村田製作所 Radio ic device
JP4535209B2 (en) 2008-04-14 2010-09-01 株式会社村田製作所 Wireless ic device, a method of adjusting the resonance frequency of electronic devices and wireless ic devices
WO2009142114A1 (en) 2008-05-21 2009-11-26 株式会社村田製作所 Wireless ic device
CN102047271B (en) 2008-05-26 2014-12-17 株式会社村田制作所 Wireless IC device system and method for authenticating wireless IC device
KR101148534B1 (en) 2008-05-28 2012-05-21 가부시키가이샤 무라타 세이사쿠쇼 Wireless ic device and component for a wireless ic device
JP4557186B2 (en) 2008-06-25 2010-10-06 株式会社村田製作所 Wireless ic device and manufacturing method thereof
WO2010001987A1 (en) 2008-07-04 2010-01-07 株式会社村田製作所 Wireless ic device
CN102124605A (en) 2008-08-19 2011-07-13 株式会社村田制作所 Wireless IC device and method for manufacturing same
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
WO2010047214A1 (en) 2008-10-24 2010-04-29 株式会社村田製作所 Radio ic device
JP4525869B2 (en) 2008-10-29 2010-08-18 株式会社村田製作所 Wireless ic device
CN104362424B (en) 2008-11-17 2018-09-21 株式会社村田制作所 The wireless communication device
CN102273012B (en) 2009-01-09 2013-11-20 株式会社村田制作所 Wireless IC device, wireless IC module and wireless IC module manufacturing method
WO2010082413A1 (en) 2009-01-16 2010-07-22 株式会社村田製作所 High frequency device and wireless ic device
WO2010087429A1 (en) 2009-01-30 2010-08-05 株式会社村田製作所 Antenna and wireless ic device
JP5510450B2 (en) 2009-04-14 2014-06-04 株式会社村田製作所 Wireless IC device
CN103022661B (en) 2009-04-21 2014-12-03 株式会社村田制作所 Antenna apparatus and resonant frequency setting method of same
JP5447515B2 (en) 2009-06-03 2014-03-19 株式会社村田製作所 Wireless IC device and manufacturing method thereof
JP5516580B2 (en) 2009-06-19 2014-06-11 株式会社村田製作所 Wireless IC device and method for coupling power feeding circuit and radiation plate
WO2011001709A1 (en) 2009-07-03 2011-01-06 株式会社村田製作所 Antenna and antenna module
JP5182431B2 (en) 2009-09-28 2013-04-17 株式会社村田製作所 Wireless IC device and environmental state detection method using the same
CN102577646B (en) 2009-09-30 2015-03-04 株式会社村田制作所 Circuit substrate and method of manufacture thereof
JP5304580B2 (en) 2009-10-02 2013-10-02 株式会社村田製作所 Wireless IC device
CN102576939B (en) 2009-10-16 2015-11-25 株式会社村田制作所 Ic antenna and wireless device
CN102598413A (en) 2009-10-27 2012-07-18 株式会社村田制作所 Transmitting/receiving apparatus and wireless tag reader
GB2487315B (en) 2009-11-04 2014-09-24 Murata Manufacturing Co Communication terminal and information processing system
CN102549838B (en) 2009-11-04 2015-02-04 株式会社村田制作所 The communication terminal and an information processing system
WO2011055702A1 (en) 2009-11-04 2011-05-12 株式会社村田製作所 Wireless ic tag, reader/writer, and information processing system
JP4930658B2 (en) 2009-11-20 2012-05-16 株式会社村田製作所 Antenna device and mobile communication terminal
JP4978756B2 (en) 2009-12-24 2012-07-18 株式会社村田製作所 Communication terminal
WO2011108340A1 (en) 2010-03-03 2011-09-09 株式会社村田製作所 Wireless communication module and wireless communication device
WO2011108341A1 (en) 2010-03-03 2011-09-09 株式会社村田製作所 Radio communication device and radio communication terminal
JP5477459B2 (en) 2010-03-12 2014-04-23 株式会社村田製作所 Wireless communication device and metal article
CN102668241B (en) 2010-03-24 2015-01-28 株式会社村田制作所 Rfid Systems
JP5630499B2 (en) 2010-03-31 2014-11-26 株式会社村田製作所 Antenna apparatus and wireless communication device
JP5299351B2 (en) 2010-05-14 2013-09-25 株式会社村田製作所 Wireless IC device
JP5170156B2 (en) 2010-05-14 2013-03-27 株式会社村田製作所 Wireless IC device
WO2012005278A1 (en) 2010-07-08 2012-01-12 株式会社村田製作所 Antenna and rfid device
JP5630503B2 (en) 2010-07-28 2014-11-26 株式会社村田製作所 Antenna device and communication terminal device
WO2012020748A1 (en) 2010-08-10 2012-02-16 株式会社村田製作所 Printed wire board and wireless communication system
JP5234071B2 (en) 2010-09-03 2013-07-10 株式会社村田製作所 RFIC module
JP5630506B2 (en) 2010-09-30 2014-11-26 株式会社村田製作所 Wireless IC device
CN105226382B (en) 2010-10-12 2019-06-11 株式会社村田制作所 Antenna assembly and terminal installation
JP5527422B2 (en) 2010-10-21 2014-06-18 株式会社村田製作所 Communication terminal device
CN103119785B (en) 2011-01-05 2016-08-03 株式会社村田制作所 The wireless communication device
WO2012096365A1 (en) 2011-01-14 2012-07-19 株式会社村田製作所 Rfid chip package and rfid tag
CN103119786B (en) 2011-02-28 2015-07-22 株式会社村田制作所 The wireless communication device
US8950862B2 (en) * 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
WO2012121185A1 (en) 2011-03-08 2012-09-13 株式会社村田製作所 Antenna device and communication terminal apparatus
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US9889615B2 (en) 2011-03-18 2018-02-13 Johnson & Johnson Vision Care, Inc. Stacked integrated component media insert for an ophthalmic device
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
JP5273326B2 (en) 2011-04-05 2013-08-28 株式会社村田製作所 Wireless communication device
JP5482964B2 (en) 2011-04-13 2014-05-07 株式会社村田製作所 Wireless IC device and wireless communication terminal
JP5569648B2 (en) 2011-05-16 2014-08-13 株式会社村田製作所 Wireless IC device
CN103370834B (en) 2011-07-14 2016-04-13 株式会社村田制作所 The wireless communication device
WO2013011856A1 (en) 2011-07-15 2013-01-24 株式会社村田製作所 Wireless communication device
CN204189963U (en) 2011-07-19 2015-03-04 株式会社村田制作所 The antenna apparatus and a communication terminal apparatus
JP5418737B2 (en) 2011-09-09 2014-02-19 株式会社村田製作所 Antenna apparatus and wireless device
CN103380432B (en) 2011-12-01 2016-10-19 株式会社村田制作所 Ic wireless device and manufacturing method thereof
WO2013115019A1 (en) 2012-01-30 2013-08-08 株式会社村田製作所 Wireless ic device
WO2013125610A1 (en) 2012-02-24 2013-08-29 株式会社村田製作所 Antenna device and wireless communication device
JP5304975B1 (en) 2012-04-13 2013-10-02 株式会社村田製作所 RFID tag inspection method and inspection apparatus
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices

Also Published As

Publication number Publication date
JP2001028036A (en) 2001-01-30

Similar Documents

Publication Publication Date Title
CN100483697C (en) Structure and method for fabrication of leadless multi-die carrier
KR100532179B1 (en) Chip scale ball grid array for integrated circuit package
CN1093689C (en) Semiconductor chip package and manufacture thereof
JP3670917B2 (en) Semiconductor device and manufacturing method thereof
US7260890B2 (en) Methods for fabricating three-dimensional all organic interconnect structures
CN100578774C (en) Interconnect module with reduced power distribution impedance and manufacturing method thereof
US6740964B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US4941033A (en) Semiconductor integrated circuit device
JP4298559B2 (en) Electronic parts packaging structure and a method of manufacturing the same
CN100345279C (en) Component built-in module and method of manufacturing the same
US6208521B1 (en) Film carrier and laminate type mounting structure using same
US6759268B2 (en) Semiconductor device and manufacturing method therefor
CN101288351B (en) Printed wiring board and method for manufacturing printed wiring board
JP3910387B2 (en) The semiconductor package and its manufacturing method and a semiconductor device
JP4605833B2 (en) Electronic circuits and manufacturing method thereof of an active implantable medical device
JP4424351B2 (en) Method for producing a three-dimensional electronic circuit device
KR100414839B1 (en) Stacked semiconductor device
US20080006943A1 (en) Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP3744383B2 (en) Interconnect board and manufacturing method thereof
EP1505858A2 (en) Circuit module and manufacturing method thereof
EP1041633A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2701802B2 (en) Bare chip mounting printed circuit board
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10