JP4446060B2 - 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 - Google Patents
振幅減衰機能付き同調回路、及び無線通信装置用集積回路 Download PDFInfo
- Publication number
- JP4446060B2 JP4446060B2 JP2008257068A JP2008257068A JP4446060B2 JP 4446060 B2 JP4446060 B2 JP 4446060B2 JP 2008257068 A JP2008257068 A JP 2008257068A JP 2008257068 A JP2008257068 A JP 2008257068A JP 4446060 B2 JP4446060 B2 JP 4446060B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- tuning circuit
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
よって、抵抗値調整回路でもって同調回路の抵抗値を変化させることにより、同調回路の出力信号の振幅を変化させることができる。したがって、同調回路の感度を上げて微小な出力信号の検出を可能としながらも、出力入力の振幅が過大となってもその振幅を抑制できる。すなわち、幅広いダイナミックレンジに対応できる。
しかしながら、本発明では、同調回路の共振時における抵抗値を変化させるためのトランジスタのオン抵抗について、ゲート電圧(スイッチング電圧)の源泉となる電源電圧依存特性及び温度依存特性を解消するオン抵抗一定化回路を備える。このため、電源電圧や温度の変化による影響を受けることなく、同調回路の共振時における抵抗値を決定することができる。以て、電源電圧や温度の変化の影響を受けることなく、同調回路の出力たるAC信号の振幅を減衰することができる。
よって、同調回路の振幅減衰機能を実現するにあたり、電圧駆動可能なコンパレータやトランジスタ駆動用デジタル回路を含む自動調整回路系を備える。この結果、従来のアナログ制御系を用いた場合に比し、電力消費を格段に低減することができる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
本実施の形態に係る振幅減衰機能付き同調回路の原理を説明するための原理図を図1に示す。この同調回路は、例えば通信システムの送受信装置におけるアンテナに用いられる。図1の回路図に示すように、同調回路を構成するLC並列共振回路におけるコイルL1及びコンデンサC1(図1の上段の回路図)に対し、抵抗値調整素子R’が並列に接続される(図1の下段の回路図)。この抵抗値調整素子R’は、それ自身で抵抗値(便宜上、この抵抗値をR’とする)を有しており、同調回路の共振時における抵抗成分の値(抵抗値)R0を変化させる。抵抗値調整素子R’が接続されていない同調回路は、もとより、共振時における抵抗成分Rの値を有している(図1の中段の回路図)。これに加えて抵抗値調整素子R’が接続された同調回路の抵抗値R0は、(1/R+1/R’)の逆数で表される。このように、同調回路の抵抗値R0を変化させることにより、Q=R0/(ωL1)の式(ωは角速度,L1は、コイルL1のインダクタンスの値)に基づき、同調回路のQ値を変化させる。このQ値の変化により、同調回路の出力信号の振幅のレベルを変化させることができる。なお、Q値とは、同調回路の特性を表す選択度である。
前述した図1に示す回路について、原案となる基本回路を図2に示す。図1の抵抗値調整素子R’をトランジスタMP0で構成する。この実施例では、トランジスタMP0をp型チャネルMOSFETで構成する。そして、同調回路たるLC並列共振回路を構成するコイルL1及びコンデンサC1の一端(図面左側)に対し、基準電圧Vref(例えば3V)を印加する。このLC並列共振回路で共振されたAC信号がコイルL1及びコンデンサC1の出力端子(他端)OUTから出力される。
なお、AGC動作を中断し、各部の信号状態を初期化する場合には、リセット端子RESETに印加している信号の状態を”H”から”L”に変化させる。
図2乃至図7を参照して前述した原案たる基本回路等では、次の通り、改良すべき事項がある。
<<<概略>>>
実施例1で述べた改良すべき事項に対する別の改良発明について、図11の回路を参照にして説明する。なお、本回路は、前述した図6に示す基本回路を土台としており、これと相違する部分を中心に説明する。すなわち、同調回路の共振時における抵抗値R0を変化させるための抵抗値調整素子としてスイッチング素子をコイルL1及びコンデンサC1に並列に接続する。このスイッチング素子は、n型チャネルMOSFETからなるトランジスタMN0で構成される。そして、このトランジスタMN0で抵抗値R0を変化させることにより、同調回路の出力信号の振幅を変化させる。このとき、D型フリップフロップ回路FD2のQN(反転出力)端子からの出力信号をデジタル駆動信号VAGCとする。
図11に示すように、トランジスタMN0のオン抵抗(ドレイン−ソース間抵抗)R’は、1/(K(Vgs−VT))の数式で表される。ここで、Kはトランスコンダクタンス係数、Vgsはゲート−ソース間電圧(ゲート電圧,スイッチング電圧)、及びVTは閾値電圧である。前述した基本回路では、ゲート電圧Vgsは電源電圧VDDであるためこのVDDに依存するとともに、K及びVTは温度に依存する。
そこで、本実施例2では、トランジスタMN0に対し、Vgs=VT+A/Kとなるゲート電圧Voを供給することにより、オン抵抗R’=1/Aとし、その電源電圧VDD及び温度の依存を相殺する。なお、Aは定数である。
前述した実施例及び変形例で説明した振幅減衰機能付き同調回路の応用例について、図15を参照して説明する。この応用例では、キー100及び車両200用の例えばワイヤレス・ドアロック(あるいは、エンジンのスタート及びストップ)・リモコンシステム(双方向通信型キーレスエントリーシステム)において、本願発明を適用している。
本発明の抵抗値調整素子と同等の機能を有する代替的な回路等の均等物も、本願発明の技術的範囲に含まれる。
110 受信用アンテナ部
120 RFIC(通信装置用集積回路)
123 検波回路DET
130 マイコン
140 送信用アンテナ部
200 車両
210 受信用アンテナ部
220 RFIC(通信装置用集積回路)
230 マイコン
240 送信用アンテナ部
AMP アンプ
COMP 比較器
FF フリップフロップ
Claims (3)
- コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのトランジスタが前記コイル及び前記コンデンサに並列に接続され、
前記トランジスタをオンオフさせて前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、
電源電圧たるVDDと前記トランジスタの閾値電圧VTとの差分電圧たるVDD−VT電圧を発生させるVDD−VT電圧発生回路と、
所定の一定値Aをトランスコンダクタンス係数Kで除算した結果に相当する電圧たるA/K電圧を発生させるA/K電圧発生回路と、
前記トランジスタに印加するスイッチング電圧について、供給される前記VDD−VT電圧と前記A/K電圧とに基づき、前記閾値電圧VTと前記A/K電圧との和に相当するVT+A/K電圧とし、前記トランジスタのオン抵抗を前記所定の一定値Aの逆数とするオン抵抗一定化回路と、
を備えることを特徴とする振幅減衰機能付き同調回路。 - 前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、
前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路と、
で構成される自動調整回路系、
をさらに備えたことを特徴とする請求項1に記載の振幅減衰機能付き同調回路。 - 請求項2に記載の振幅減衰機能付き同調回路における前記トランジスタ及び前記自動調整回路系を含む無線通信装置用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257068A JP4446060B2 (ja) | 2008-10-02 | 2008-10-02 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257068A JP4446060B2 (ja) | 2008-10-02 | 2008-10-02 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402049A Division JP2005167501A (ja) | 2003-12-01 | 2003-12-01 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009050014A JP2009050014A (ja) | 2009-03-05 |
JP4446060B2 true JP4446060B2 (ja) | 2010-04-07 |
Family
ID=40501715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257068A Expired - Fee Related JP4446060B2 (ja) | 2008-10-02 | 2008-10-02 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4446060B2 (ja) |
-
2008
- 2008-10-02 JP JP2008257068A patent/JP4446060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009050014A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391276B2 (en) | Oscillation apparatus capable of compensating for fluctuation of oscillation frequency | |
US20090237048A1 (en) | Power management circuit and method of frequency compensation thereof | |
JP2005167501A (ja) | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 | |
US20050237104A1 (en) | Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same | |
JP3971368B2 (ja) | 信号強度検波回路およびそれを用いた増幅率制御システム。 | |
KR100275177B1 (ko) | 저전압차동증폭기 | |
JP2007148530A (ja) | 基準電圧発生回路およびそれを内蔵した半導体集積回路 | |
KR100825769B1 (ko) | 온-칩 기준전류 발생회로 및 기준전압 발생회로 | |
US20130027017A1 (en) | Voltage to current converting circuit | |
US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
US8957708B2 (en) | Output buffer and semiconductor device | |
JP4724705B2 (ja) | 無線受信用半導体回路及びそれを備えた無線受信装置 | |
US20070040587A1 (en) | Hysteresis comparator for input voltages and corresponding electronic circuit | |
KR20060056419A (ko) | Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
KR100570240B1 (ko) | 진폭 가변 기능을 가진 동조 회로, 및 무선 통신 장치용집적 회로 | |
US10659013B2 (en) | Current-controlled oscillator with start-up circuit | |
JP4446060B2 (ja) | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 | |
EP3202038B1 (en) | Comparator | |
CN112346505B (zh) | 增益调变电路 | |
JP2008301083A (ja) | 差動信号生成回路 | |
US20100289588A1 (en) | Oscillator circuit | |
US7692455B2 (en) | Semiconductor devices for receiving a current mode signal and methods of operating the same | |
US20090108950A1 (en) | Oscillation control apparatus and oscillator | |
JP4289148B2 (ja) | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 | |
US6788134B2 (en) | Low voltage current sources/current mirrors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |