JP4442698B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP4442698B2 JP4442698B2 JP2008080672A JP2008080672A JP4442698B2 JP 4442698 B2 JP4442698 B2 JP 4442698B2 JP 2008080672 A JP2008080672 A JP 2008080672A JP 2008080672 A JP2008080672 A JP 2008080672A JP 4442698 B2 JP4442698 B2 JP 4442698B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- silicon carbide
- gas
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 81
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 24
- 239000007789 gas Substances 0.000 claims description 91
- 239000010410 layer Substances 0.000 claims description 62
- 238000009966 trimming Methods 0.000 claims description 51
- 230000000694 effects Effects 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 37
- 230000008021 deposition Effects 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 14
- 239000002585 base Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910010272 inorganic material Inorganic materials 0.000 description 11
- 239000011147 inorganic material Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- -1 nitrogen ions Chemical class 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010000 carbonizing Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 235000005985 organic acids Nutrition 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229960004065 perflutren Drugs 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
この発明は、炭化珪素半導体装置である大電力用の炭化珪素縦型ＭＯＳＦＥＴの製造方法に係るものである。 The present invention relates to a method for manufacturing a high power silicon carbide vertical MOSFET which is a silicon carbide semiconductor device.
炭化珪素半導体装置の一種である炭化珪素ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法において、オン抵抗のそろった炭化珪素ＭＯＳＦＥＴを得るためには、チャネル長を均一にして閾値電圧をそろえる必要がある。
均一なチャネル長を得るために、従来の炭化珪素半導体装置の製造方法においては、炭化珪素基板の上に無機材マスクパターンの形成、第１導電型の不純物のイオン注入、無機材マスクパターンの上への無機材膜の形成とそのエッチバック、第２導電型の不純物イオンの注入を順に行うことにより、無機材マスクパターンを拡幅した部分に自己整合的にチャネル領域を形成していた（例えば特許文献１）。
In a method for manufacturing a silicon carbide MOSFET (Metal Oxide Field Effect Transistor), which is a kind of silicon carbide semiconductor device, in order to obtain a silicon carbide MOSFET with uniform on-resistance, it is necessary to make the channel length uniform and to align the threshold voltage. is there.
In order to obtain a uniform channel length, in a conventional method for manufacturing a silicon carbide semiconductor device, an inorganic material mask pattern is formed on a silicon carbide substrate, an ion implantation of a first conductivity type impurity, an inorganic material mask pattern is formed. A channel region was formed in a self-aligned portion in the widened portion of the inorganic material mask pattern by sequentially forming an inorganic material film on the substrate, etching back the impurity, and implanting second conductivity type impurity ions (for example, patents). Reference 1).
また、従来の薄膜トランジスタの製造方法においては、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）部を自己整合的に形成する方法として、ゲート電極となる膜の上に基部の幅が頂部の幅より大きなレジストパターンを形成後、ゲート電極となる膜を除去し高濃度イオン注入、ドライエッチングによるレジストパターンの厚さの一部の除去、ゲート電極となる膜を除去し低濃度イオン注入を順に行う方法があった（例えば特許文献２）。 Further, in a conventional method of manufacturing a thin film transistor, as a method of forming an LDD (Lightly Doped Drain) portion in a self-aligning manner, a resist pattern having a base width larger than the top width is formed on a film to be a gate electrode. There is a method in which a film to be a gate electrode is removed and high-concentration ion implantation is performed, a part of the resist pattern thickness is removed by dry etching, and a film to be a gate electrode is removed and low-concentration ion implantation is sequentially performed (for example, patents). Reference 2).
特許文献１のような従来の炭化珪素半導体装置の製造方法においては、無機材マスクパターンの拡幅のために無機材膜の全面エッチバックを行っていたので、無機材マスクパターンを拡幅した部分の形状がばらつき、拡幅前の無機材マスクパターンと比較して断面形状のエッジ部分が丸まったり側面部分の傾斜角度が一定にならなかったりして、基底部分の拡幅の長さがばらつくことがあった。このように拡幅前の無機材マスクパターンから断面形状を等角写像的に変化させて拡幅することができないため、拡幅した部分に形成されるチャネル領域の幅が一定にならずに、オン抵抗がばらつくという問題があった。
In the conventional method for manufacturing a silicon carbide semiconductor device such as
また、従来の薄膜トランジスタの製造方法にあるような、基部の幅が頂部の幅より大きなレジストパターンの厚さの一部をドライエッチングにより除去することによりレジストマスクの幅を減少させる方法を、炭化珪素半導体装置のチャネル領域の自己整合的な形成方法に適用した場合には、レジストパターンに覆われていない炭化珪素層の表面がプラズマにさらされることにより、チャネル領域となる炭化珪素膜の表面にプラズマダメージによる電荷が発生し、炭化珪素半導体装置の閾値電圧が変動するといった問題が起こり得た。 A method of reducing the width of a resist mask by removing a part of the thickness of a resist pattern having a base width larger than the width of a top portion by dry etching, as in a conventional thin film transistor manufacturing method, When applied to a self-aligned formation method of a channel region of a semiconductor device, the surface of the silicon carbide layer that is not covered with the resist pattern is exposed to plasma, whereby plasma is formed on the surface of the silicon carbide film that becomes the channel region. There could be a problem that charges due to damage were generated and the threshold voltage of the silicon carbide semiconductor device fluctuated.
この発明は、上記のような問題を解決するためになされたもので、チャネル長が均一で閾値電圧がそろった炭化珪素半導体装置を自己整合的に製造する方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a silicon carbide semiconductor device having a uniform channel length and uniform threshold voltages in a self-aligning manner.
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上の炭化珪素層の表面に第１レジストパターンを形成する第１マスク形成工程と、前記第１レジストパターンを形成した前記炭化珪素層に第１導電型の不純物イオンを注入する第１イオン注入工程と、前記第１レジストパターンをエッチングにより幅を減少させた第２レジストパターンを形成するとともに前記第２レジストパターンに覆われていない前記炭化珪素層の表面に堆積層を形成する第２マスク形成工程と、前記第２レジストパターンを形成した前記炭化珪素層に前記堆積層を介して第２導電型の不純物イオンを注入する第２イオン注入工程とを備えたものである。 A method for manufacturing a silicon carbide semiconductor device according to the present invention includes a first mask forming step of forming a first resist pattern on a surface of a silicon carbide layer on a silicon carbide substrate, and the silicon carbide layer on which the first resist pattern is formed. A first ion implantation step of implanting first conductivity type impurity ions, and forming a second resist pattern having a reduced width by etching the first resist pattern and not covered with the second resist pattern A second mask forming step of forming a deposited layer on the surface of the silicon carbide layer; and second ions for implanting second conductivity type impurity ions into the silicon carbide layer on which the second resist pattern is formed via the deposited layer. And an injection step.
この発明によれば、チャネル長が均一で閾値電圧がそろった炭化珪素半導体装置を自己整合的に製造できる。 According to the present invention, a silicon carbide semiconductor device having a uniform channel length and uniform threshold voltages can be manufactured in a self-aligned manner.
実施の形態１．
図１ないし８は、この発明を実施するための実施の形態１における、炭化珪素半導体装置であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を示す断面模式図である。以下、これらの図を参照して実施の形態１の製造方法の処理手順を説明する。
1 to 8 are schematic cross-sectional views showing a method for manufacturing a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), which is a silicon carbide semiconductor device, in
はじめに、図１に示すように、ｎ+型の炭化珪素基板１の表面上に炭化珪素層である炭化珪素ドリフト層２をエピタキシャル成長する。炭化珪素ドリフト層２の膜厚は２０μｍ、ｎ型不純物濃度は１×１０１６／ｃｍ３とする。
つづいて、炭化珪素ドリフト層２の表面上にポジ型のフォトレジストを塗布し、加熱、フォトリソグラフィによるパターン転写、アルカリ現像液による現像を順に行うことにより高さ２．５μｍの第１レジストパターン３を形成する（第１マスク形成工程）。ここで、ポジ型のフォトレジストは、感光材とベース樹脂と有機溶媒とを主成分としたものを用いる。
First, as shown in FIG. 1, silicon
Subsequently, a positive photoresist is applied on the surface of the silicon
次に、図２に示すように、炭化珪素ドリフト層２の表面上に第１レジストパターン３を形成した状態で、第１導電型の不純物イオンでありｎ型の不純物となる窒素イオンを炭化珪素ドリフト層２に注入する（第１イオン注入工程）。このイオン注入により、炭化珪素ドリフト層２の表面側で第１レジストパターン３に覆われていない部分にソース領域４が形成される。第１イオン注入工程においては、窒素の濃度が炭化珪素ドリフト層２の表面から深さ０．３μｍまで３×１０１９／ｃｍ３でほぼ一定（ボックスプロファイルという）となるように窒素イオンを注入する。イオン注入時の炭化珪素基板１の温度は２５℃とする。
Next, as shown in FIG. 2, in the state where the
このとき、第１レジストパターン３では、窒素イオンの注入により第１レジストパターン３の硬化が起こり、特にその表面近傍がより硬化する。というのは、窒素イオンの注入により、第１レジストパターン３の感光材やベース樹脂の分解反応が起こり有機酸や水素イオンなどの酸性物質が反応生成物として生じると同時に、ベース樹脂間の架橋反応が生じるからである。このように、第１レジストパターン３が硬化するため、後述するドライエッチングによっても第１レジストパターン３の断面形状が等角写像的に変化し、エッジ部分が丸まったりしにくくなる。
At this time, in the
つづいて、堆積効果ガスである八フッ化プロパン(Ｃ３Ｆ８)ガスと酸素ガスとを用いて、図２に示した構造にドライエッチングを行う。このドライエッチングにより、図３に示すように、第１レジストパターン３はその幅と高さが減少して第２レジストパターン５となり、また、ソース領域４を含む炭化珪素ドリフト層２の表面のうち第２レジストパターン５に覆われていない部分に堆積層６が形成される（第２マスク形成工程）。ドライエッチングは、誘導結合プラズマ方式のプラズマエッチング装置を用いて、エッチングガスとして、Ｃ３Ｆ８ガスと酸素ガスの混合ガスを使用し、ガス圧力を１Ｐａ、アンテナパワーを８００Ｗ、基板バイアスパワーを０Ｗと設定して行う。Ｃ３Ｆ８ガスの混合率は２５％である。ここで、Ｃ３Ｆ８ガスなどの堆積効果ガスと酸素ガスとの混合比は、堆積効果ガスの混合率（％）として、堆積効果ガスのガス流量と、酸素ガスと堆積効果ガスの合計ガス流量との比で表し、堆積効果ガスの混合率（％）＝（堆積効果ガスのガス流量／酸素ガスと堆積効果ガスの合計ガス流量）×１００の式によって定義する。
Subsequently, dry etching is performed on the structure shown in FIG. 2 using octafluoropropane (C 3 F 8 ) gas and oxygen gas, which are deposition effect gases. By this dry etching, as shown in FIG. 3, the
ここで、堆積層６が形成されるのは、ドライエッチング中に、プラズマ化したエッチングガスどうしが反応した反応生成物や、プラズマ化したエッチングガスと有機材料で構成される第１レジストパターン３との反応生成物が、炭化珪素ドリフト層２の表面に堆積するためである。炭化珪素ドリフト層２の表面はシリコン基板の場合と異なり炭素を有していることも、堆積層６の形成に有利に働く。また、この堆積層６は、第１レジストパターン３に覆われていて第２レジストパターン５に覆われていない炭化珪素ドリフト層２の表面（後述のチャネル領域とゲート絶縁膜の界面）にも形成され、堆積層６と第２レジストマスク５はつながって形成される。
Here, the deposited layer 6 is formed because of a reaction product obtained by reacting plasma-ized etching gases during dry etching, a
このとき、図３に示すように、第１レジストパターン３の高さ（Ｈ１）と第２レジストパターン５の高さ（Ｈ２）とから求めるＨ１−Ｈ２をΔＨとし、第１レジストパターン３の幅（Ｗ１）と第２レジストパターン５の幅（Ｗ２）とから求めるＷ１−Ｗ２をΔＷとする。ここで、第１レジストパターン３および第２レジストパターン５（以降、単にレジストパターンという）の高さおよび幅は、それぞれ、レジストパターンの断面形状の頂部から炭化珪素ドリフト層２の表面までの距離、および、断面形状におけるレジストパターンの基底部の幅のことを指す。レジストパターンは断面の左右方向に均等に幅が減少するため、図３に示したようにΔＷの半分のΔＷ／２がレジストパターン側面のエッチング量となる。
本実施の形態においては、ΔＨとΔＷはそれぞれ０．８μｍ、２μｍである。また、ドライエッチング後の堆積層６の膜厚は３０ｎｍである。
At this time, as shown in FIG. 3, H1-H2 obtained from the height (H1) of the
In the present embodiment, ΔH and ΔW are 0.8 μm and 2 μm, respectively. The film thickness of the deposited layer 6 after dry etching is 30 nm.
また、図３に示したレジストパターンの高さと幅との減少について、ΔＷに対するΔＨの比をトリミング比と定義する。本実施の形態においてトリミング比は０．４であったが、後述の第２イオン注入工程において、イオン注入のマスクとして必要とされる所定の高さ以上のレジストパターン膜厚が必要であるため、トリミング比の値は小さい方が望ましい。
ドライエッチングが等方性である場合はトリミング比が０．５となり、ドライエッチングがレジストパターン側面のエッチング量よりもレジストパターンの高さの減少量が大きい異方性エッチングの場合はトリミング比が０．５より大きな値となる。
Further, with respect to the reduction in the height and width of the resist pattern shown in FIG. 3, the ratio of ΔH to ΔW is defined as the trimming ratio. In this embodiment, the trimming ratio was 0.4. However, in the second ion implantation step described later, a resist pattern film thickness of a predetermined height or more required as a mask for ion implantation is necessary. A smaller trimming ratio is desirable.
When the dry etching is isotropic, the trimming ratio is 0.5. When the dry etching is anisotropic etching in which the amount of decrease in the height of the resist pattern is larger than the etching amount on the side surface of the resist pattern, the trimming ratio is 0. A value greater than .5.
トリミング比を０．５より小さな値にするためには、レジストパターン側面のエッチング量よりもレジストパターンの高さの減少量が小さい異方性エッチングとする必要がある。そのためには、ドライエッチング中に競合して起こっているレジストパターンのエッチング効果と堆積効果とのうち、堆積効果の比率を増加させるとよい。このようにすることにより、レジストパターン側面のエッチング量に対するレジストパターン頂部のエッチング量を低減でき、トリミング比を低減することができる。
さらに、第１イオン注入工程において、第１レジストパターン３の頂部に窒素イオンが注入されているため第１レジストパターン３の頂部が第１レジストパターン３の側面より硬化していることも、トリミング比を低下させる効果がある。このことは、我々が見出した、イオン注入されたレジストパターンのエッチング速度がイオン注入されていないレジストパターンのエッチング速度より低下する現象からも裏付けられる。
このような、トリミング比を低下させたドライエッチング条件およびイオン注入によるレジストパターンの頂部の硬化により、レジストパターンの断面形状を等角写像的に変化させることができる。
In order to make the trimming ratio smaller than 0.5, it is necessary to perform anisotropic etching in which the amount of reduction in the height of the resist pattern is smaller than the amount of etching on the side surface of the resist pattern. For this purpose, it is preferable to increase the ratio of the deposition effect among the etching effect and the deposition effect of the resist pattern that are competing during the dry etching. By doing in this way, the etching amount of the resist pattern top part with respect to the etching amount of the resist pattern side surface can be reduced, and a trimming ratio can be reduced.
Further, in the first ion implantation step, since nitrogen ions are implanted into the top of the
The cross-sectional shape of the resist pattern can be conformally changed by such dry etching conditions with a reduced trimming ratio and hardening of the top of the resist pattern by ion implantation.
また、本実施の形態においては、ドライエッチング時の基板バイアスパワーを０Ｗに設定しているが、これはプラズマ化したエッチングガスの基板への入射エネルギーを低くすることを目的としている。この結果、エッチング時のレジストパターンの高さの減少量が抑制されトリミング比を低下させる効果がある。ただし、本実施例のエッチング条件は所望のトリミング比が得られるならば基板バイアスパワーを０Ｗに限るものではない。
本実施の形態の第２マスク形成工程のドライエッチングでは、前述の通り、Ｃ３Ｆ８ガスの混合率を２５％としたが、このガスの混合率は、ΔＷがプラスの値であってＯ２ガスとＣ３Ｆ８ガスの混合率が１０％から１００％の範囲の中でトリミング比が最小となる混合率である。Ｏ２ガスとＣ３Ｆ８ガスの混合率とトリミング比の関係、および、他のドライエッチングガスの場合については、後で詳しく説明する。
なお、Ｏ２ガスのみを用いてドライエッチングを行った場合にはトリミング比は１．５と大きな値となり、第２レジストパターン５の高さ（Ｈ２）の確保が困難になる。また、炭化珪素ドリフト層２の表面に不要な酸化膜が形成される。
In this embodiment, the substrate bias power at the time of dry etching is set to 0 W. This is intended to reduce the incident energy of the plasma-ized etching gas on the substrate. As a result, the amount of reduction in the height of the resist pattern during etching is suppressed, and the trimming ratio is reduced. However, the etching conditions of this embodiment are not limited to the substrate bias power of 0 W as long as a desired trimming ratio can be obtained.
In the dry etching of the second mask formation process of the present embodiment, as described above, the mixing ratio of C 3 F 8 gas is set to 25%. However, this mixing ratio of the gas is such that ΔW is a positive value and O This is the mixing ratio at which the trimming ratio becomes the minimum in the range where the mixing ratio of 2 gas and C 3 F 8 gas is in the range of 10% to 100%. The relationship between the mixing ratio of O 2 gas and C 3 F 8 gas and the trimming ratio, and other dry etching gases will be described in detail later.
When dry etching is performed using only O 2 gas, the trimming ratio is as large as 1.5, and it is difficult to ensure the height (H 2) of the second resist
次に、図４に示すように、炭化珪素ドリフト層２の表面上に第２レジストパターン５を形成した状態で、第２導電型の不純物イオンでありｐ型の不純物であるアルミニウム（Ａｌ）イオンを炭化珪素ドリフト層２に注入する（第２イオン注入工程）。第２イオン注入工程においては、ソース領域４を含む炭化珪素ドリフト層２の表面から深さ０．８μｍまでＡｌの濃度が２×１０1８／ｃｍ３で一定（ボックスプロファイル）となるようにＡｌイオンを注入する。イオン注入時の炭化珪素基板１の温度は２５℃とする。
Next, as shown in FIG. 4, with the second resist
図４に示した第２イオン注入工程後の断面模式図において、第２イオン注入工程によりＡｌイオンが注入された炭化珪素ドリフト層２の領域のうち、第１イオン注入工程により形成されたソース領域４以外の部分をベース領域７とする。ソース領域４にも、第１イオン注入工程で注入されたｎ型の不純物となる窒素イオンと逆の導電型を与えるｐ型の不純物であるＡｌイオンが第２イオン注入工程で注入される。しかしながら、第１イオン注入工程で注入されるイオンの体積密度が第２イオン注入工程で注入されるイオンの体積密度より多いため、ソース領域４は後述の活性化アニール工程の後にｎ型となる。ベース領域７は、第２イオン注入工程において、初期の炭化珪素ドリフト層２のｎ型不純物濃度より多くのｐ型不純物が注入されるため、後述の活性化アニール工程の後にｐ型となる。
In the cross-sectional schematic diagram after the second ion implantation step shown in FIG. 4, the source region formed by the first ion implantation step among the regions of the silicon
つづいて、図５に示すように、第２レジストパターン５と堆積層６を除去した後、ソース領域４およびベース領域７を含む炭化珪素ドリフト層２の表面にカーボン保護層１３を形成し、第１イオン注入工程および第２イオン注入工程で注入された不純物イオンを活性化するためのアニールである活性化アニールを行う。アニール条件は、Ａｒガス雰囲気中、１７００℃、１０分間である。活性化アニール後にカーボン保護層１３を除去する（活性化アニール工程）。
次に、図６に示すように、ソース領域４およびベース領域７を含む炭化珪素ドリフト層２の表面を熱酸化して所望の厚みのゲート絶縁膜８を形成する（ゲート絶縁膜形成工程）。つづいて、図７に示すように、ゲート絶縁膜８の上に、導電性を付与した多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極９を形成する（ゲート形成工程）。
Subsequently, as shown in FIG. 5, after removing second resist
Next, as shown in FIG. 6, the surface of silicon
その後、図８に示すように、ゲート電極９およびゲート絶縁膜８の上に酸化珪素からなる層間絶縁膜１０を形成後、層間絶縁膜１０およびゲート絶縁膜８に開口し、ソース電極１１および図示しない内部配線を形成する。また、炭化珪素基板１の裏面側にドレイン電極１２を形成する（電極形成工程）。ソース電極１１およびドレイン電極１２の材料としてはＡｌを主成分とする合金とする。図９は、本実施の形態において製造される炭化珪素半導体装置の断面模式図であるが、図９において、ベース領域７のうちゲート絶縁膜８を介してゲート電極９と対向する領域をチャネル領域と呼び、炭化珪素ドリフト層２でイオン注入されていない領域とソース領域４との間でチャネル領域を挟む距離をチャネル長Ｌという。このようにして図９に示す炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴが製造される。
Thereafter, as shown in FIG. 8, an
このように、本実施の形態による炭化珪素半導体装置の製造方法によれば、レジストパターンに対して堆積効果のある堆積効果ガスとレジストパターンに対してエッチング効果のある酸素ガスとの混合ガスを用いてドライエッチングを行うことにより、レジストパターンの断面形状を等角写像的に変化させることができるため、エッチングの前後のレジストパターンの幅の差に相当するチャネル長が一定にそろいオン抵抗のばらつきが減少する。また、レジストパターンのドライエッチング時に、チャネル領域とゲート絶縁膜との界面をプラズマダメージから保護する堆積層の効果により、閾値電圧のそろった炭化珪素半導体装置を自己整合的に製造できる。 Thus, according to the method for manufacturing the silicon carbide semiconductor device according to the present embodiment, a mixed gas of a deposition effect gas having a deposition effect on the resist pattern and an oxygen gas having an etching effect on the resist pattern is used. By performing dry etching, it is possible to change the cross-sectional shape of the resist pattern in conformal mapping, so that the channel length corresponding to the difference in the width of the resist pattern before and after etching is uniform, and there is a variation in on-resistance. Decrease. In addition, a silicon carbide semiconductor device having a uniform threshold voltage can be manufactured in a self-aligned manner due to the effect of the deposited layer that protects the interface between the channel region and the gate insulating film from plasma damage during dry etching of the resist pattern.
また、本実施の形態による炭化珪素半導体装置の製造方法によれば、レジストパターンの寸法の調整と炭化珪素層の表面を保護する堆積層の形成とを同時に行うことにより、無機材料をマスクとして用いる際に必要な成膜工程を行う必要がないなど、イオン注入のマスクに無機材料膜を使用する場合と比較すると、工程数を大幅に削減でき、製造コストを削減できるという効果を有する。
さらに、トリミング比とエッチング時間を調整することによって、レジストパターンの高さの減少量と幅の減少量を独立に制御できるという効果も有する。
In addition, according to the method for manufacturing the silicon carbide semiconductor device according to the present embodiment, the inorganic material is used as a mask by simultaneously adjusting the dimension of the resist pattern and forming the deposited layer that protects the surface of the silicon carbide layer. Compared to the case where an inorganic material film is used for an ion implantation mask, for example, it is not necessary to perform a necessary film forming process, there is an effect that the number of processes can be greatly reduced and manufacturing costs can be reduced.
Furthermore, by adjusting the trimming ratio and the etching time, there is an effect that the amount of reduction in the height and width of the resist pattern can be controlled independently.
ここで、Ｏ２ガスと堆積効果ガスとの混合率とトリミング比の関係を、詳しく説明する。
まず、堆積効果ガスがＣ３Ｆ８ガスである場合のドライエッチング時のＣ３Ｆ８ガスの混合率とトリミング比の関係を図１０に示す。
図１０において、Ｃ３Ｆ８ガスの混合率を０％から増加させていくと、トリミング比は、Ｃ３Ｆ８ガスを混合しない場合の値である１．５から減少し、混合率１０％で０．７、混合率２５％で０．４となり、さらに混合率を増やすと、混合率４０％で０．７、混合率５０％で１．０と増加する。このようにトリミング比が増加するのは、レジストパターンの寸法の減少量であるΔＷが０に近づくからであり、混合率が６０％になると、トリミング比は、Ｃ３Ｆ８ガスを混合しない場合のトリミング比１．５を越える２．０となる。
さらに混合率が増加すると、ΔＷがマイナスの値となる、すなわち、レジストパターンの寸法が増加するため、混合率８０％ではトリミング比は−２．０とマイナスの値となる。混合率が９０％以上になると、レジストパターンの寸法の減少量であるΔＷのみならずレジストパターン５の高さの減少量であるΔＨもマイナスの値となるため、トリミング比は再びプラスの値となる。
Here, the relationship between the mixing ratio of the O 2 gas and the deposition effect gas and the trimming ratio will be described in detail.
First, FIG. 10 shows the relationship between the mixing ratio of C 3 F 8 gas and the trimming ratio during dry etching when the deposition effect gas is C 3 F 8 gas.
In FIG. 10, when the mixing ratio of the C 3 F 8 gas is increased from 0%, the trimming ratio is decreased from 1.5 which is a value when the C 3 F 8 gas is not mixed, and the mixing ratio is 10%. 0.7 at a mixing rate of 25% and 0.4 when the mixing rate is further increased to 1.0 at a mixing rate of 40% and 1.0 at a mixing rate of 50%. The reason why the trimming ratio increases in this way is that ΔW, which is a reduction amount of the resist pattern dimension, approaches 0. When the mixing ratio reaches 60%, the trimming ratio is obtained when C 3 F 8 gas is not mixed. The trimming ratio of 1.5 exceeds 2.0.
When the mixing ratio further increases, ΔW becomes a negative value, that is, the dimension of the resist pattern increases. Therefore, at a mixing ratio of 80%, the trimming ratio becomes a negative value of −2.0. When the mixing ratio is 90% or more, not only ΔW, which is a reduction amount of the resist pattern dimension, but also ΔH, which is a reduction amount of the height of the resist
本実施の形態においては、レジストパターンの寸法を縮小させることが目的であるので、ΔＷがマイナスの値となることは望ましくない。ΔＷがプラス（正）の値である範囲でトリミング比が小さくなるＣ３Ｆ８ガスの混合率が１０％から４０％の範囲でトリミング比が０．７５以下となり、Ｃ３Ｆ８ガスを添加しないＯ２ガスのみのトリミング比１．５と比較してトリミング比を半分以下にすることができる。また、ΔＷがプラスの値でかつトリミング比が０．４〜０．７の範囲となる混合比の場合には、単位時間当たりのレジストパターンの寸法変動量ΔＷが大きく、短時間で所望の寸法変動量を得ることができた。特に、混合率２５％の近傍でトリミング比が極小値となり、レジストパターンの寸法を再現性よく縮小することができた。 In this embodiment, since the purpose is to reduce the dimension of the resist pattern, it is not desirable that ΔW be a negative value. The trimming ratio becomes 0.75 or less when the mixing ratio of C 3 F 8 gas is 10% to 40% when the mixing ratio of C 3 F 8 gas becomes small when ΔW is a positive (positive) value, and C 3 F 8 gas is added. The trimming ratio can be reduced to half or less as compared with the trimming ratio of only O 2 gas that is not 1.5. Further, when ΔW is a positive value and the mixing ratio is in the range of 0.4 to 0.7, the dimensional variation amount ΔW of the resist pattern per unit time is large, and a desired dimension can be obtained in a short time. The amount of variation could be obtained. In particular, the trimming ratio became a minimum value in the vicinity of a mixing ratio of 25%, and the dimensions of the resist pattern could be reduced with good reproducibility.
次に、Ｃ３Ｆ８ガスと同種の炭素とフッ素を主成分とするＣＦ系のガスである四フッ化炭素（ＣＦ４）ガスおよび三フッ化メタン（ＣＨＦ３）ガスが堆積効果ガスである場合の、ドライエッチング時の混合率とトリミング比の関係を図１１と図１２にそれぞれ示す。
図１１と図１２においては、堆積効果ガスがＣ３Ｆ８ガスである図１０とは異なり、混合率を０％から増加させていくに従いトリミング比は１．５から減少し、トリミング比は増加することなくマイナスの値にまで減少する。ＣＨＦ３ガスのように水素を含むガスを使用した場合、他のガスを使用した場合と比較して堆積効果が小さくなる傾向があるため堆積層の厚さが数ｎｍ以下と小さくなるが、プラズマダメージの回避のために十分な堆積層が形成されればよい。
Next, carbon tetrafluoride (CF 4 ) gas and trifluoromethane (CHF 3 ) gas, which are CF-based gases mainly containing carbon and fluorine of the same type as C 3 F 8 gas, are deposition effect gases. FIG. 11 and FIG. 12 show the relationship between the mixing ratio and the trimming ratio at the time of dry etching, respectively.
11 and 12, unlike FIG. 10 where the deposition effect gas is C 3 F 8 gas, the trimming ratio decreases from 1.5 and the trimming ratio increases as the mixing ratio is increased from 0%. Without decreasing to a negative value. When a gas containing hydrogen such as CHF 3 gas is used, the deposition effect tends to be smaller than when other gases are used, so the thickness of the deposited layer is reduced to several nm or less. A sufficient deposited layer may be formed to avoid damage.
これらのガスは堆積効果が強い特徴がある。このため、混合率を増加させていくとΔＨが減少し、ある混合率においてΔＨが０となると共にトリミング比も０となり、さらに、混合率を増加させるとΔＨおよびトリミング比がマイナスの値となる。さらに、混合率を増加させるとΔＨもマイナスの値となるため、トリミング比はプラスの値となる。
前述のように、本実施の形態においてはレジストパターン寸法を縮小させることが目的であるので、レジストパターンの寸法が減少するΔＷがプラスの範囲は、ＣＦ４ガスの場合には混合率１０％から６０％の範囲でトリミング比が０．３〜０．７の範囲となり、ＣＨＦ３ガスの場合には混合率１０％から５０％の範囲で、トリミング比が０．４〜０．７の範囲であった。また、ΔＷがプラスの値でかつトリミング比が０．０〜０．７の範囲では、単位時間当たりのレジストパターンの寸法変動量ΔＷが大きく、短時間で所望の寸法変動量を得ることができた。
These gases are characterized by a strong deposition effect. Therefore, when the mixing rate is increased, ΔH decreases, ΔH becomes 0 and the trimming ratio becomes 0 at a certain mixing rate, and when the mixing rate is increased, ΔH and the trimming ratio become negative values. . Furthermore, if the mixing ratio is increased, ΔH also becomes a negative value, so the trimming ratio becomes a positive value.
As described above, since the purpose of this embodiment is to reduce the resist pattern dimension, the range in which ΔW in which the resist pattern dimension decreases is positive is from 10% in the case of CF 4 gas. In the range of 60%, the trimming ratio is in the range of 0.3 to 0.7. In the case of CHF 3 gas, the mixing ratio is in the range of 10% to 50%, and the trimming ratio is in the range of 0.4 to 0.7. there were. Further, when ΔW is a positive value and the trimming ratio is in the range of 0.0 to 0.7, the resist pattern dimension variation ΔW per unit time is large, and a desired dimension variation can be obtained in a short time. It was.
また、ＣＦ系のガスとは主成分が異なる堆積効果ガスである六フッ化硫黄（ＳＦ６）ガスの場合の、ドライエッチング時の混合率とトリミング比の関係を図１３に示す。堆積効果ガスがＳＦ６ガスである場合の混合率とトリミング比の関係は、堆積効果ガスがＣ３Ｆ８ガスの場合と似たふるまいを示した。図１３において、混合率を０％から増加させていくとトリミング比は一旦減少するが再び増加していく。 FIG. 13 shows the relationship between the mixing ratio and trimming ratio during dry etching in the case of sulfur hexafluoride (SF 6 ) gas, which is a deposition effect gas whose main component is different from that of CF-based gas. When the deposition effect gas was SF 6 gas, the relationship between the mixing ratio and the trimming ratio showed a behavior similar to that when the deposition effect gas was C 3 F 8 gas. In FIG. 13, when the mixing ratio is increased from 0%, the trimming ratio once decreases but increases again.
堆積効果ガスがＳＦ６ガスの場合、ΔＷがプラスの範囲にあるときのトリミング比の極小値はおよそ０．５と等方性エッチングの値と同じであるが、混合率が１０％から５０％の範囲でトリミング比はＳＦ６ガスを混合しない場合のトリミング１．５より小さくできた。また、ΔＷがプラスの値でかつトリミング比が０．５〜０．７の範囲では、単位時間当たりのレジストパターンの寸法変動量ΔＷを大きくでき、短時間で所望の寸法変動量を得ることができた。混合率２５％の近傍でトリミング比が極小値となるため、レジストパターン寸法の縮小を再現性よく実施するには、２５％近傍の混合率やトリミング比が極小値となる近傍の範囲で行うことが望ましい。 When the deposition effect gas is SF 6 gas, the minimum value of the trimming ratio when ΔW is in the plus range is approximately 0.5, which is the same as the value of isotropic etching, but the mixing ratio is 10% to 50%. In this range, the trimming ratio can be made smaller than the trimming 1.5 when SF 6 gas is not mixed. In addition, when ΔW is a positive value and the trimming ratio is in the range of 0.5 to 0.7, the resist pattern dimension variation ΔW per unit time can be increased, and a desired dimension variation can be obtained in a short time. did it. Since the trimming ratio becomes a minimum value in the vicinity of the mixing ratio of 25%, in order to reduce the resist pattern size with good reproducibility, the mixing ratio and the trimming ratio in the vicinity of 25% should be in the vicinity of the minimum value. Is desirable.
なお、本実施の形態においては、炭化珪素ドリフト層の厚さを２０μｍ、ｎ型不純物濃度を１×１０１６／ｃｍ３としたが、それぞれこの値に限るものではなく、炭化珪素ドリフト層の厚さは５〜５０μｍの範囲内であればよく、炭化珪素ドリフト層のｎ型不純物濃度は１×１０１５〜１×１０１７／ｃｍ３の範囲内であればよい。また、第１イオン注入工程において注入される不純物イオンの深さおよび不純物濃度は、炭化珪素ドリフト層の表面から深さ０．３μｍまで３×１０１９／ｃｍ３としたが、これに限るものではなく、この不純物濃度は、例えば１×１０１８〜１×１０２１／ｃｍ３であればよい。また、第２イオン注入工程において注入される不純物イオンの深さおよび不純物濃度も上述した条件に限るものではなく、第１イオン注入工程の注入深さより深く、また、第１イオン注入工程の濃度より十分に多ければよい。活性化アニール工程における活性化アニール条件はアルゴンガス中、１７００℃、１０分間としたが、これに限るものではなく、不活性ガス中、１３００〜１９００℃の温度で例えば３０秒〜１時間程度であればよい。また、第１レジストパターンの高さを２．５μｍとしたが、これに限るものではなく、第２レジストパターンの高さがイオン注入のマスクとして必要とされる所定の高さ以上になるように第１レジストパターンの高さを設定すればよい。 In the present embodiment, the thickness of the silicon carbide drift layer is 20 μm and the n-type impurity concentration is 1 × 10 16 / cm 3. However, the thickness is not limited to this value, and the thickness of the silicon carbide drift layer The thickness may be in the range of 5 to 50 μm, and the n-type impurity concentration of the silicon carbide drift layer may be in the range of 1 × 10 15 to 1 × 10 17 / cm 3 . Further, the depth and impurity concentration of impurity ions implanted in the first ion implantation step are set to 3 × 10 19 / cm 3 from the surface of the silicon carbide drift layer to a depth of 0.3 μm. However, the present invention is not limited to this. The impurity concentration may be 1 × 10 18 to 1 × 10 21 / cm 3 , for example. Further, the depth and impurity concentration of the impurity ions implanted in the second ion implantation step are not limited to the above-described conditions, but are deeper than the implantation depth of the first ion implantation step and more than the concentration of the first ion implantation step. Just enough. The activation annealing conditions in the activation annealing step are 1700 ° C. and 10 minutes in argon gas. However, the activation annealing conditions are not limited to this, and in an inert gas at a temperature of 1300 to 1900 ° C., for example, for about 30 seconds to 1 hour. I just need it. Although the height of the first resist pattern is 2.5 μm, the present invention is not limited to this, and the height of the second resist pattern is not less than a predetermined height required as a mask for ion implantation. The height of the first resist pattern may be set.
ゲート絶縁膜形成工程のゲート絶縁膜としては炭化珪素ドリフト層を熱酸化したものを示したが、これに限るものではなく、酸化珪素堆積膜や他の堆積膜であってもよい。また、ゲート電極形成工程のゲート電極の材料は、スパッタ法などで形成されたアルミニウムやチタンなどの金属であってもよい。電極形成工程のソース電極およびドレイン電極の材料としては、チタン、金などであっても よい。
また、本実施の形態において、第１導電型をｎ型、第２導電型をｐ型としたが、これらの導電型は逆であってもよい。
As the gate insulating film in the gate insulating film forming step, the silicon carbide drift layer is thermally oxidized. However, the gate insulating film is not limited to this, and may be a silicon oxide deposited film or another deposited film. The material of the gate electrode in the gate electrode formation step may be a metal such as aluminum or titanium formed by a sputtering method or the like. The material for the source electrode and drain electrode in the electrode forming step may be titanium, gold, or the like.
In the present embodiment, the first conductivity type is n-type and the second conductivity type is p-type, but these conductivity types may be reversed.
さらに、本実施の形態の第２マスク形成工程では、レジストパターンに対して堆積効果のある堆積効果ガスとしてＣ３Ｆ８ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＳＦ６ガスを使用した例を示したが、堆積効果ガスとしては、二フッ化メチレン（ＣＨ２Ｆ２）ガス、四塩化珪素（ＳｉＣｌ４）ガス、三塩化ホウ素（ＢＣｌ３）ガス、ジクロルメタン（ＣＣｌ２Ｈ２）ガスやこれらの混合ガスであってもよい。
また、第２マスク形成工程では、レジストパターンに対してエッチング効果のある酸素ガスのかわりにアルゴン（Ａｒ）などの不活性ガスや水素ガスなど堆積効果のないガスを用いてもよい。トリミング比が最小となる混合比は選択するガス種によって異なるが、いずれのガスの組み合わせであっても、ガスの混合比はトリミング比が最小となるように設定するのがよい。
なお、本実施の形態においては、第２マスク形成工程におけるドライエッチングによるレジストマスクの形状変化の例として、レジストマスクの高さが減少する例を示したが、レジストマスクの高さは必ずしも減少する必要はなく、第２マスク形成工程のドライエッチングで堆積効果が大きい場合はレジストマスクの高さは増加してもよい。この場合は、ΔＨはマイナスの値をとる。
Furthermore, in the second mask formation process of the present embodiment, an example is shown in which C 3 F 8 gas, CF 4 gas, CHF 3 gas, and SF 6 gas are used as the deposition effect gas having a deposition effect on the resist pattern. However, as the deposition effect gas, methylene difluoride (CH 2 F 2 ) gas, silicon tetrachloride (SiCl 4 ) gas, boron trichloride (BCl 3 ) gas, dichloromethane (CCl 2 H 2 ) gas, and these A mixed gas may be used.
In the second mask formation step, an inert gas such as argon (Ar) or a gas having no deposition effect such as hydrogen gas may be used instead of an oxygen gas having an etching effect on the resist pattern. The mixing ratio at which the trimming ratio is minimized differs depending on the gas type to be selected, but the gas mixing ratio is preferably set so that the trimming ratio is minimized for any combination of gases.
In this embodiment, as an example of the resist mask shape change by dry etching in the second mask formation step, an example in which the height of the resist mask decreases is shown, but the height of the resist mask does not necessarily decrease. It is not necessary, and the height of the resist mask may be increased when the deposition effect is large in the dry etching of the second mask formation process. In this case, ΔH takes a negative value.
なお、本実施の形態においては、レジストパターンの幅を縮小させる方法としてドライエッチングを用いたが、レジストパターンを加熱することでレジストパターンの幅を減少させてもよい。このとき、真空中でレジストパターンを加熱することによって、加熱によるレジストパターンの形状の劣化を抑制することができる。 In this embodiment, dry etching is used as a method for reducing the width of the resist pattern. However, the width of the resist pattern may be reduced by heating the resist pattern. At this time, by heating the resist pattern in a vacuum, it is possible to suppress deterioration of the shape of the resist pattern due to heating.
さらに、本実施の形態の活性化アニール工程においては、第２レジストパターンと堆積層とを除去した後に活性化アニールを実施しているが、第２レジストパターンおよび堆積層を除去せずに、第２レジストパターンと堆積層を真空中で加熱して炭化させた保護層を付着させてアニールを行ってもよい。この場合、活性化アニール工程におけるカーボン保護層の形成および除去の工程を行う必要がなくなり、製造工程数をさらに削減できる。また、第２レジストパターンおよび堆積層を炭化させた保護層の上にカーボン保護層を形成しても、第２レジストパターンと堆積層を除去する工程が不要となるため製造工程を削減できる。 Furthermore, in the activation annealing step of the present embodiment, the activation annealing is performed after removing the second resist pattern and the deposited layer, but without removing the second resist pattern and the deposited layer, the first annealing is performed. (2) Annealing may be performed by attaching a protective layer obtained by heating and carbonizing the resist pattern and the deposited layer in a vacuum. In this case, it is not necessary to perform the steps of forming and removing the carbon protective layer in the activation annealing step, and the number of manufacturing steps can be further reduced. Moreover, even if the carbon protective layer is formed on the protective layer obtained by carbonizing the second resist pattern and the deposited layer, the process for removing the second resist pattern and the deposited layer is not necessary, so that the manufacturing process can be reduced.
１ 炭化珪素基板、２ 炭化珪素ドリフト層、３ 第１レジストパターン、４ ソース領域、５ 第２レジストパターン、６ 堆積層、７ ベース領域、８ ゲート絶縁膜、９ ゲート電極、１０ 層間絶縁膜、１１ ソース電極、１２ ドレイン電極、１３ カーボン保護層。
DESCRIPTION OF
Claims (4)
前記第１レジストパターンを形成した前記炭化珪素層に第１導電型の不純物イオンを注入する第１イオン注入工程と、
前記第１レジストパターンをエッチングにより幅を減少させた第２レジストパターンを形成するとともに前記第２レジストパターンに覆われていない前記炭化珪素層の表面に堆積層を形成する第２マスク形成工程と、
前記第２レジストパターンを形成した前記炭化珪素層に前記堆積層を介して第２導電型の不純物イオンを注入する第２イオン注入工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。 A first mask forming step of forming a first resist pattern on the surface of the silicon carbide layer on the silicon carbide substrate;
A first ion implantation step of implanting first conductivity type impurity ions into the silicon carbide layer on which the first resist pattern is formed;
Forming a second resist pattern having a reduced width by etching the first resist pattern and forming a deposited layer on the surface of the silicon carbide layer not covered with the second resist pattern;
A method of manufacturing a silicon carbide semiconductor device, comprising: a second ion implantation step of implanting second conductivity type impurity ions into the silicon carbide layer on which the second resist pattern is formed through the deposition layer. .
第１レジストパターンの幅をＷ１、第２レジストパターンの幅をＷ２、
第１レジストパターンの高さをＨ１、第２レジストパターンの高さをＨ２、
Ｗ１−Ｗ２をΔＷ、Ｈ１−Ｈ２をΔＨとして、
ΔＷが正の値であってΔＨ／ΔＷで定義されるトリミング比が最小となる条件の堆積効果ガスと酸素ガスとの混合比で行うことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 Etching in the second mask forming step is
The width of the first resist pattern is W1, the width of the second resist pattern is W2,
The height of the first resist pattern is H1, the height of the second resist pattern is H2,
W1-W2 is ΔW and H1-H2 is ΔH,
3. The silicon carbide semiconductor device according to claim 2, wherein ΔW is a positive value and the mixing ratio of the deposition effect gas and the oxygen gas is such that the trimming ratio defined by ΔH / ΔW is minimized. Manufacturing method.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008080672A JP4442698B2 (en) | 2007-07-25 | 2008-03-26 | Method for manufacturing silicon carbide semiconductor device |
| US12/172,453 US8039204B2 (en) | 2007-07-25 | 2008-07-14 | Manufacturing method of silicon carbide semiconductor apparatus |
| CN200810133706XA CN101355026B (en) | 2007-07-25 | 2008-07-25 | Manufacturing method of silicon carbide semiconductor apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007193121 | 2007-07-25 | ||
| JP2008080672A JP4442698B2 (en) | 2007-07-25 | 2008-03-26 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009049363A JP2009049363A (en) | 2009-03-05 |
| JP4442698B2 true JP4442698B2 (en) | 2010-03-31 |
Family
ID=40307758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008080672A Active JP4442698B2 (en) | 2007-07-25 | 2008-03-26 | Method for manufacturing silicon carbide semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4442698B2 (en) |
| CN (1) | CN101355026B (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5564682B2 (en) * | 2010-04-28 | 2014-07-30 | 学校法人関西学院 | Manufacturing method of semiconductor device |
| JP5883563B2 (en) * | 2011-01-31 | 2016-03-15 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP5677330B2 (en) * | 2012-01-20 | 2015-02-25 | 三菱電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| CN106415837B (en) * | 2013-11-28 | 2019-10-22 | 罗姆股份有限公司 | Semiconductor device |
| KR102542804B1 (en) * | 2015-03-11 | 2023-06-14 | 엑소제네시스 코포레이션 | Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby |
| JPWO2018070263A1 (en) * | 2016-10-13 | 2019-04-11 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
| CN109427585B (en) * | 2017-09-01 | 2022-03-11 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor device and method for manufacturing the same |
| KR20230008099A (en) * | 2020-05-13 | 2023-01-13 | 도쿄엘렉트론가부시키가이샤 | Dry etching method of silicon carbide film for resist base layer application |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| CN100544026C (en) * | 2002-12-20 | 2009-09-23 | 克里公司 | Silicon carbide power metal-oxide semiconductor field effect transistors and manufacture method |
-
2008
- 2008-03-26 JP JP2008080672A patent/JP4442698B2/en active Active
- 2008-07-25 CN CN200810133706XA patent/CN101355026B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101355026B (en) | 2010-06-09 |
| JP2009049363A (en) | 2009-03-05 |
| CN101355026A (en) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4442698B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US20070032003A1 (en) | Method for forming uniaxially strained devices | |
| CN101075562A (en) | Method for manufacturing transistor structure | |
| US8039204B2 (en) | Manufacturing method of silicon carbide semiconductor apparatus | |
| US20080146034A1 (en) | Method for recess etching | |
| CN101572230A (en) | Method for improving thickness consistency of oxide layer on side wall of grid electrode and method for manufacturing grid electrode | |
| KR100506055B1 (en) | Method for manufacturing transistor of semiconductor device | |
| US11488869B2 (en) | Transistor isolation structures | |
| US20010034109A1 (en) | Trench seimconductor devices reduced trench pitch | |
| US7018928B2 (en) | Plasma treatment method to reduce silicon erosion over HDI silicon regions | |
| US6808964B2 (en) | Method of manufacturing a semiconductor device and liquid crystal display | |
| CN103515238B (en) | Nmos pass transistor and formation method, CMOS structure and formation method | |
| US6929995B2 (en) | Method of forming high voltage metal oxide semiconductor transistor | |
| US6849532B2 (en) | Method of manufacturing a transistor in a semiconductor device | |
| US7129140B2 (en) | Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing | |
| US20040087155A1 (en) | Method of removing sidewall spacers in the fabrication of a semiconductor device using an improved removal process | |
| KR100537103B1 (en) | Method for fabricating vertical transistor | |
| JP3210455B2 (en) | Method for manufacturing semiconductor device | |
| JP5107027B2 (en) | Method for manufacturing field effect transistor having diamond-like carbon channel | |
| JP2000294782A (en) | Manufacture of semiconductor device | |
| CN101577229B (en) | Semiconductor element and manufacturing method thereof | |
| CN1612307A (en) | Semiconductor device and method for making same | |
| CN100414675C (en) | Gap wall removing method and method for mfg. MOS | |
| KR100390992B1 (en) | Method for manufacturing a transistor | |
| JP5353475B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4442698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |