JP4437371B2 - Ｓ字アップダウン設定装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はプロセス制御に使用されるパターン発生装置に関するものである。
【０００２】
【従来の技術】
従来エレベータ、電車等の駆動あるいは可変速電動機運転においてはショックレス駆動を行なうなどのため、図３に示すごときものが多く用いられている。
すなわち、図３に示すものは、例えば速度指令信号の指令入力Ｖ_１を得て出力が一定となる飽和型比較器２１と、飽和型比較器２１の出力αが与えられて信号出力Ｖ_０を発生しかつこの信号出力Ｖ_０を飽和型比較器２１に帰還送出する積分器２２より構成されるものであり、その入出力特性は図４のように示されるものとなる。
かかるものは、入出力信号において、（Ｖ_１≠Ｖ_０）になる間は図４に示されるごとき出力α、したがって出力α_u、α_dが発生されるものとなり、これらα_u、α_d
を積分することによって信号出力Ｖ_０を得るものになる。
かくのごとき従来方式により得られる出力特性は、速度指令の一例の場合、速度の微分値（ｄＶ／ｄＴ）を制限するものであるが、速度の２階微分値（ｄＶ^２／ｄｔ^２）が制限されていないものになって段差的に変化するものである。
そして、この段差点では機械系に不必要なトルクショックを与えるごとき結果をまねき、例えばコータマシーン運転において紙切れを起こすという不具合を生じるものになっていた。
【０００３】
【発明が解決しようとする課題】
本発明は上述したような不具合点を解決するためなされたもので、前記段差的変化を改良して２階積分の曲線で目標入力値に追従せしめ、トルクショックのない簡便な加減速パターン発生装置を提供するものである。
【０００４】
［課題を解決するための手段］つまり、その目的を達成するための手段は、［請求項１］ 速度指令のアップ信号とダウン信号の論理和を演算する第１の論理加算器と、前記アップ信号がオンした場合に最大速度設定値を有効にする第１の選択接点と、前記ダウン信号がオンした場合に最小速度設定値を有効にする第２の選択接点と、前記第１の論理加算器の出力信号により、アップ信号またはダウン信号のいずれかがオンの場合はそれぞれ最大速度設定値または最小速度設定値に、アップ信号またはダウン信号いずれもオフの場合にはホールド値に切り替える第１の切替器と、該第１の切替器の出力信号にＳ字変化率制限を付加する第１のＳ字変化率制限器と、該第１のＳ字変化率制限器の出力信号の時間的変化率を演算する第１の微分回路と、該第１の微分回路の出力を二乗演算する第１の二乗演算回路と、該第１の二乗演算回路の出力に加加速度βとサンプリング時間ΔＴの積で決まる係数である２βΔＴを除算する第１の除算回路と、該第１の除算回路の出力を符号変換する第１の符号変換器と、前記第１の微分回路の出力信号とゼロを比較し、該第１の微分回路の出力の符号が負のときを検出し出力する第１の比較器と、該第１の比較器の出力信号の出力が正の場合は前記第１の除算回路の出力を選択し、該第１の比較器の出力信号の出力が負の場合は第１の符号変換器の出力を選択して切り替える第２の切替器と、前記第１のＳ字変化率制限器の出力信号と第２の切替器の出力信号とを加算する第１の加算回路と、前記第１の論理加算器の出力信号がオンからオフに変化する時に１サンプル分のパルスを発生する第１の微分パルス発生回路と、該第１の微分パルス発生器の作用によりアップ信号またはダウン信号のいずれかがオンからオフに変化する時に１サンプル分のパルスにより前記第１の加算回路の出力による新たなホールド値を、その他は後述する保持回路が出力するホールド値を選択し切り替える第３の切替器と、前記ホールド値を蓄積する保持回路とから構成され、速度指令のアップ信号またはダウン信号により、前記最大速度設定値と最小速度設定値との間にある速度指令に対し、最大加加速度と最小減加速度に制限した値のＳ字曲線で変化させ、アップ信号とダウン信号に追従させるようにしたことを特徴とするトルクショックのないＳ字アップダウン設定装置である。以下、本発明の一実施例を図面に基づいて詳述する。
【０００５】
［発明の実施の形態］図１は本発明の一実施例の要部構成を示すものであり、この動作の理解を容易にするため信号波形を示したものが図２である。図１において１は本Ｓ字アップダウン設定装置へのアップ指令を入力する回路であり、２は本設定装置へのダウン指令を入力する回路である。３はアップ信号とダウン信号の論理和を演算する第１の論理加算器で、アップ信号とダウン信号のいずれかがオンした場合にオンとなる。４は第１の選択接点でアップ信号がオンした時に閉路する。５は最大速度設定値で、アップ信号がオンした時に第１の選択接点を介して有効となる。６は第２の選択接点でダウン信号がオンした時に閉路する。７は最小速度設定値で、ダウン信号がオンした時に第２の選択接点を介して有効となる。８は第１の切替器で、第１の論理加算器３の出力信号により、アップ信号またはダウン信号いずれもオフの場合にはホールド値に切り替えるものである。９は第１の切替器８の出力信号にＳ字変化率制限を付加する第１のＳ字変化率制限器で、入力値と出力値を比較し二階積分演算により変化率を制限するものである。つまり、アップ信号がオンした場合、指令値Ｖ_１は最大速度設定値となり、またダウン信号がオンした場合、指令値Ｖ_１は最小速度設定値となり、一方いずれも選択されていない場合はホールド値となる。いずれの場合においても出力結果Ｖ_０との偏差演算を実行し、偏差が０になるように加加速度±βを２階積分して加速または減速し、定常時は偏差０となる。なぜなら、Ｓ字変化率制限器９の出力値Ｖoは常に加速度αの積分値であるので
Ｖ_０＝∫αｄｔ……（１）
また、偏差値Ｘは
Ｘ＝Ｖ_１―Ｖ_０＝Ｖ_１―∫αｄｔ特に加減速完了時の指令値に漸近する近辺において、αは直線的に減少させるので加減速完了時までの時間をＴとすれば、
Ｘ＝αＴ／２………（２）
一方、α＝β・Ｔであるので
Ｔ＝α／β………（３）
（３）式を（２）式に代入して
Ｘ＝α^２／２β………（４）
となり、本Ｓ字変化率制限器９の内部において、加速度αを常に（４）式で表される数値に維持し、最適な２階積分曲線に出力している。１０は第１のＳ字変化率制限器９の出力である。１１は第１のＳ字変化率制限器９の出力信号の時間的変化率を演算する第１の微分回路で、１２は第１の微分回路出力を二乗演算する第１の二乗演算回路で、１３は第１の二乗演算回路１２の出力に加加速度βとサンプリング時間ΔＴの積で決まる係数である２βΔＴを除算する第１の除算回路である。１４は第１の除算回路１３の出力を符号変換する第１の符号変換器で、１５は前記第１の微分回路出力信号の符号を比較する第１の比較器で、１６は第１の比較器１５の出力信号により、第１の除算回路１３の出力または第１の符号変換器出力を選択し、切り替える第２の切替器である。１７は第１のＳ字変化率制限器９の出力信号と第２の切替器１６の出力信号とを加算する第１の加算回路で、１８は第１の論理加算器３の出力信号がオンからオフに変化する時に１サンプル分のパルスを発生する第１の微分パルス発生回路で、１９は第１の微分パルス発生回路１８の出力信号によって第１の加算回路１７の出力またはホールド値を選択し切り替える第３の切替器である。２０は前記ホールド値を蓄積する保持回路で、アップ信号またはダウン信号が、いずれもオフになった瞬間の演算値をホールドする。つまり、オフになった瞬間の加速度αと加加速度βと偏差値Ｘとの関係は上記（４）式より
Ｘ＝α^２／２β
であるので、Ｘに相当する分の値をＳ字変化率制限器の出力に加算することによりホールド値が求められる。つまり、本ホールド値をアップ信号またはダウン信号がオフの間入力しておけばアップ信号がオンの時、前記最大速度設定値にてＳ字曲線で加速し、アップ信号がオフした場合、その時のホールド値を演算入力することにより、滑らかに加速を終了させることが可能となる。またダウン信号がオンの時、前記最小速度設定値にてＳ字曲線で減速し、ダウン信号がオフした場合、その時のホールド値を演算入力することにより、滑らかに減速を終了させることが可能となる。つぎに各部分の動作を、図２を用いて詳細説明する。図２は各部の信号波形を表したもので、（ａ）は本パターン発生装置へのＵＰ指令の時間的変化を表し、（ｂ）は本パターン発生装置へのＤＯＷＮ指令の時間的変化を表し、（ｃ）は最終演算結果（以下Ｖ_０と称す）を表しおり、（ｄ）は加速度α（以下αと称す）の時間的変化を表しおり、各図とも横軸は時間軸でｔ_０からｔ_２０までの時間点を共通に表している。図２において、出力Ｖ_０がゼロのｔ_０の時点でアップ指令がオフからオンに変化し、出力Ｖ_０が増加し、ｔ_２の時点でアップ指令がオンからオフに変化し、以降アップ・ダウン指令を繰り返し、ｔ_２０の時点で出力Ｖ_０が数値０に変化する一連の動作について説明する。（Ｖ_１はＳ字変化率制限器９の入力値を表している。）
（１）ｔ_０以前において、Ｖ_１、α、Ｖ_０とも零点であったと仮定する。
（２）ｔ_０＜ｔ_１において、アップ指令が入力されのでＶ_１はＶ_ＭＡＸとなり、Ｓ字変化率制限によりαは直線的に増加していく。
（３）ｔ_１＜ｔ_２において、Ｖ_１はＶ_ＭＡＸのままＳ字変化率制限によりαは制限値に到達し、一定となる。
（４）ｔ_２において、アップ指令がオフされるのでＶ_１はＶ_１＝Ｘ＋α^２／２βとなり、この値がホールドされる。
（５）ｔ_２＜ｔ_３において、Ｖ_１は、Ｘ＋α^２／２βに固定されαは直線的に減少していく。
（６）ｔ_３＜ｔ_４において、Ｖ_１はＸ＋α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
（７）ｔ_４＜ｔ_５において、ダウン指令が入力されるのでＶ_１はＶ_ＭＩＮとなり、Ｓ字変化率制限によりαは直線的に減少していく。
（８）ｔ_５においてダウン指令がオフされるのでＶ_１はＶ_１＝Ｘ−α^２／２βとなり、この値がホールドされる。
（９）ｔ_５＜ｔ_６において、Ｖ_１はＸ−α^２／２βに固定されαは直線的に増加していく。
（10）ｔ_６＜ｔ_７において、Ｖ_１はＸ−α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
（11）ｔ_７＜ｔ_８において、ダウン指令が入力されるのでＶ_１はＶ_ＭＩＮとなり、Ｓ字変化率制限によりαは直線的に減少していく。
（12）ｔ_８においてダウン指令がオフされるのでＶ_１はＶ_１＝Ｘ−α^２／２βとなり、この値がホールドされる。
（13）ｔ_８＜ｔ_９において、Ｖ_１はＸ−α^２／２βに固定されαは直線的に増加していく。
（14）ｔ_９＜ｔ₁₀において、Ｖ_１はＸ−α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
（15）ｔ₁₀＜ｔ₁₁において、アップ指令が入力されるのでＶ_１はＶ_ＭＡＸとなり、Ｓ字変化率制限によりαは直線的に増加していく。
（16）ｔ₁₁＜ｔ₁₂において、Ｖ_１はＶ_ＭＡＸのままＳ字変化率制限によりαは制限値に到達し、一定となる。
（17）ｔ₁₂において、アップ指令がオフされるのでＶ_１はＶ_１＝Ｘ＋α^２／２βとなり、この値がホールドされる。
（18）ｔ₁₂＜ｔ₁₃において、Ｖ_１は、Ｘ＋α^２／２βに固定されαは直線的に減少していく。
（19）ｔ₁₃＜ｔ₁₄において、Ｖ_１はＸ＋α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
（20）ｔ₁₄＜ｔ₁₅において、アップ指令が入力されるのでＶ_１はＶ_ＭＡＸとなり、Ｓ字変化率制限によりαは直線的に増加していく。
（21）ｔ₁₅において、アップ指令がオフされるのでＶ_１はＶ_１＝Ｘ＋α^２／２βとなり、この値がホールドされる。
（22）ｔ₁₅＜ｔ₁₆において、Ｖ_１は、Ｘ＋α^２／２βに固定されαは直線的に減少していく。
（23）ｔ₁₆＜ｔ₁₇において、Ｖ_１はＸ＋α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
（24）ｔ₁₇＜ｔ₁₈において、ダウン指令が入力されるのでＶ_１はＶ_ＭＩＮとなり、Ｓ字変化率制限によりαは直線的に減少していく。
（25）ｔ₁₈＜ｔ₁₉において、Ｖ_１はＶ_ＭＩＮのままＳ字変化率制限によりαは制限値に到達し、一定となる。
（26）ｔ₁₉において、ダウン指令がオフされるのでＶ_１はＶ_１＝Ｘ−α^２／２βとなり、この値がホールドされる。
（27）ｔ₁₉＜ｔ₂₀において、Ｖ_１は、Ｘ−α^２／２βに固定されαは直線的に増加していく。
（28）ｔ₂₀以降において、Ｖ_１はＸ−α^２／２βのままであるがＶ_０＝Ｖ_１となり、αは０となる。
【０００６】
【発明の効果】
以上説明したように本発明によれば、Ｓ字出力特性をもち、指令回路装置の持つ不連続点が除去されたことによって、トルクショックのない格別な装置を得ることができ、実用上、極めて有用性の高いものである。
【図面の簡単な説明】
【図１】本発明における一実施例を示すブロック図である。
【図２】本発明における信号波形図である。
【図３】一般的な従来構成図である。
【図４】一般的な従来構成における信号波形図である。
【符号の説明】
１…・アップ指令を入力する回路
２…・ダウン指令を入力する回路
３…・第１の論理加算器
４…・第１の選択接点
５…・最大速度設定値
６…・第２の選択接点
７…・最小速度設定値
８…・第１の切替器
９…・第１のＳ字変化率制限器
１０…・第１のＳ字変化率制限器の出力を蓄積する蓄積回路
１１…・第１の微分回路
１２…・第１の二乗演算回路
１３…・βΔＴを除算する第１の除算回路
１４…・第１の符号変換器
１５…・第１の比較器
１６…・第２の切替器
１７…・第１の加算回路
１８…・第１の微分パルス発生回路
１９…・第３の切替器
２０…・ホールド値を蓄積する保持回路
２１…・飽和型比較器
２２…・積分器
（ａ）…・ＵＰ指令の時間的変化
（ｂ）…・ＤＯＷＮ指令の時間的変化
（ｃ）…・最終演算結果の時間的変化Ｖ_０
（ｄ）…・加速度αの時間的変化
ｔ_０…・アップ指令がオンとなった時刻
ｔ_１…・加速度αがα_１となった時刻
ｔ_２…・アップ指令がオフとなった時刻
ｔ_３…・最終演算結果Ｖ_０が指令値に到達した時刻
ｔ_４…・ダウン指令がオンとなった時刻
ｔ_５…・ダウン指令がオフとなった時刻
ｔ_６…・最終演算結果Ｖ_０が指令値に到達した時刻
ｔ_７…・ダウン指令がオンとなった時刻
ｔ_８…・ダウン指令がオフとなった時刻
ｔ_９…・最終演算結果Ｖ_０が指令値に到達した時刻
ｔ₁₀…・アップ指令がオンとなった時刻
ｔ₁₁…・加速度αがα_１となった時刻
ｔ₁₂…・アップ指令がオフとなった時刻
ｔ₁₃…・最終演算結果Ｖ_０が指令値に到達した時刻
ｔ₁₄…・アップ指令がオンとなった時刻
ｔ₁₅…・アップ指令がオフとなった時刻
ｔ₁₆…・最終演算結果Ｖ_０が指令値に到達した時刻
ｔ₁₇…・ダウン指令がオンとなった時刻
ｔ₁₈…・加速度αがα_１となった時刻
ｔ₁₉…・ダウン指令がオフとなった時刻
ｔ₂₀…・最終演算結果Ｖ_０が指令値に到達した時刻

Claims (1)

1. 速度指令のアップ信号とダウン信号の論理和を演算する第１の論理加算器と、前記アップ信号がオンした場合に最大速度設定値を有効にする第１の選択接点と、前記ダウン信号がオンした場合に最小速度設定値を有効にする第２の選択接点と、前記第１の論理加算器の出力信号により、アップ信号またはダウン信号のいずれかがオンの場合はそれぞれ最大速度設定値または最小速度設定値に、アップ信号またはダウン信号いずれもオフの場合にはホールド値に切り替える第１の切替器と、該第１の切替器の出力信号にＳ字変化率制限を付加する第１のＳ字変化率制限器と、該第１のＳ字変化率制限器の出力信号の時間的変化率を演算する第１の微分回路と、該第１の微分回路の出力を二乗演算する第１の二乗演算回路と、該第１の二乗演算回路の出力に加加速度βとサンプリング時間ΔＴの積で決まる係数である２βΔＴを除算する第１の除算回路と、該第１の除算回路の出力を符号変換する第１の符号変換器と、前記第１の微分回路の出力信号とゼロを比較し、該第１の微分回路の出力の符号が負のときを検出し出力する第１の比較器と、該第１の比較器の出力信号の出力が正の場合は前記第１の除算回路の出力を選択し、該第１の比較器の出力信号の出力が負の場合は第１の符号変換器の出力を選択して切り替える第２の切替器と、前記第１のＳ字変化率制限器の出力信号と第２の切替器の出力信号とを加算する第１の加算回路と、前記第１の論理加算器の出力信号がオンからオフに変化する時に１サンプル分のパルスを発生する第１の微分パルス発生回路と、該第１の微分パルス発生器の作用によりアップ信号またはダウン信号のいずれかがオンからオフに変化する時に１サンプル分のパルスにより前記第１の加算回路の出力による新たなホールド値を、その他は後述する保持回路が出力するホールド値を選択し切り替える第３の切替器と、前記ホールド値を蓄積する保持回路とから構成され、速度指令のアップ信号またはダウン信号により、前記最大速度設定値と最小速度設定値との間にある速度指令に対し、最大加加速度と最小減加速度に制限した値のＳ字曲線で変化させ、アップ信号とダウン信号に追従させるようにしたことを特徴とするトルクショックのないＳ字アップダウン設定装置。

Images