JP4425120B2 - 半導体装置および撮像装置 - Google Patents

半導体装置および撮像装置 Download PDF

Info

Publication number
JP4425120B2
JP4425120B2 JP2004353464A JP2004353464A JP4425120B2 JP 4425120 B2 JP4425120 B2 JP 4425120B2 JP 2004353464 A JP2004353464 A JP 2004353464A JP 2004353464 A JP2004353464 A JP 2004353464A JP 4425120 B2 JP4425120 B2 JP 4425120B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
light
ccd
lens portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004353464A
Other languages
English (en)
Other versions
JP2006165208A (ja
Inventor
一博 登
正雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004353464A priority Critical patent/JP4425120B2/ja
Publication of JP2006165208A publication Critical patent/JP2006165208A/ja
Application granted granted Critical
Publication of JP4425120B2 publication Critical patent/JP4425120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は半導体装置および撮像装置に関し、特に電力供給を制御するトランジスタやダイオードなどの半導体素子を利用する技術に関するものである。
従来、電力供給を制御するパワースイッチング用半導体素子として、ダイオード、サイリスタのほか、絶縁ゲート型バイポーラトランジスタ(IGBT)やMOS型電界効果トランジスタ(MOSFET)などのトランジスタが使用されている。近年では、パワースイッチングの性能向上のために、半導体材料として、特許文献1にも記載されているように従来用いられてきたSiに代わるSiCやGaNやダイヤモンド等が注目されている。
従来のパワースイッチング用半導体素子(以下、パワー制御素子という)によって半導体光電素子への電力供給を制御するようにした撮像装置の一例を図4に示す。
半導体光電素子としてのCCD21aと金属電極21bとが一方の面に形成された半導体装置21は、中央貫通穴22aと金属電極22bとが形成された凹状のMID基板22の凹部内に、中央貫通穴22aの開口端部に取り付けられた集光用レンズ23にCCD21aが対向するように配置され、金属電極21b上に予め形成された突起電極24を介して金属電極22bに接合されることで、MID基板22上に実装されている。半導体装置21とMID基板22との間は熱・紫外線硬化型の封止樹脂25で封止され、またレンズ23はMID基板22に対して互いの外周内周間を封止する封止樹脂25によって固定されていて、CCD21aは封止樹脂25で封止された空間内に密閉され異物の付着が防止されている。
半導体装置21が実装されたMID基板22は、両面に金属電極26aが形成され、一方の面にパワー制御素子を内包した半導体パッケージ27が電気的に接続されたモジュール用回路基板26の他方の面に電気的に接続されており、このモジュール用回路基板26がさらに、金属電極28aが形成されたベース回路基板28に金属ボール29を介して電気的に接続されていて、ベース回路基板28を通じて供給される電力は、半導体パッケージ27で電力制御されて半導体装置21のCCD21aに供給されるようになっている。30は半田などの導電性材料、31は他の電子部品、Lは光である。
特開2002−289772号公報
しかしながら、上記した撮像装置においては、Siを基本に考えてきた半導体パッケージの従来の構造をパワー制御素子に適用しており、新たにパワー制御素子として用いられるようになってきたSiCやGaNやダイヤモンドの材料特性を活かすことができない。
またCCD21aが形成された半導体装置21に対し、MID基板22、レンズ23、半導体パッケージ27、モジュール用回路基板26、ベース回路基板28といった多数の部品を必要とし、CCD21aに入射する光の周波数を制限する場合にはさらに光フィルターも設置しなければならず、小型化が困難であり、組立て作業も複雑であり、コスト高にもつながっていた。
また半導体装置21の金属電極21bをその上に形成された突起電極24を介してMID基板22の金属電極22bに接合した接合状態を光学的に確認することができず、実装不良の要因となっていた。
本発明は、上記従来の問題に鑑みてなされたもので、小型で、接合品質の確認が容易な半導体装置および撮像装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、光を電気に変換する光電素子が形成された第1の半導体装置に積層して用いられる第2の半導体装置であって、前記光電素子に集光するレンズ部と、前記光電素子の運転に使用される半導体素子とが透光性半導体材料にて一体に形成され前記半導体素子を前記光電素子が形成された前記第1の半導体装置に電気的に接続するための接続端子が前記半導体素子上に形成され、前記半導体素子と前記接続端子とは前記レンズ部よりも外周側に形成されており、前記接続端子に、その接合状態を前記透光性半導体材料を透過する透過光によって確認するための貫通孔が形成されたことを特徴とする。
前記透光性半導体材料を透過する透過光の周波数を限定する金属がレンズ部の表面に注入された構造としてもよい。前記透光性半導体材料を透過する光の周波数を限定するエピタキシャル層がレンズ部の表面に設けられた構造としてもよい。
前記透光性半導体材料は、SiC、GaN、ダイヤモンドの内のいずれか1種が主成分であってよい。
本発明の撮像装置は、光を電気に変換する光電素子が形成された第1の半導体装置と、上述の本発明に係る第2の半導体装置とを有したことを特徴とする。
光電素子はCCDであってよい。
第1の半導体装置と第2の半導体装置とが互いに対応する接続端子のいずれか一方に形成された突起電極を介して接合されるのが望ましい。
本発明の半導体装置は、透光性半導体材料からなる単一のチップにレンズ部と半導体素子とを形成したものであり、各機能を個別の部品に割り当てていた従来に比べて部品点数を低減できる。
光電素子に接続するための接続端子に貫通孔を形成することにより、接続端子の接合状態を光学的に容易に確認することができ、品質保証が可能になる。
本発明の撮像装置は、レンズ部と半導体素子とが形成された上記の半導体装置と、光電素子が形成された半導体装置とで構成したものであり、前者の半導体装置で部品点数を低減できることから、撮像装置全体の小型化を実現可能である。
また2つの半導体装置を互いの接続端子に予め形成した突起電極を介して接合することにより直接に積層して実装することができ、基板を用いないコンパクトな積層体を実現できる。よって撮像装置全体の基板数を低減することができ、これによっても小型化を実現可能である。
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明の一実施形態における撮像装置の断面図である。
この撮像装置は、半導体光電素子としてのCCD1aが形成された第1の半導体装置1と、CCD1aに集光するためのレンズ部2bとトランジスタ2cなどの半導体素子が形成された第2の半導体装置2とを積層して、ベース回路基板3に実装して構成されている。
第1の半導体装置1においては、CCD1aは一方の面の中央部に形成され、CCD1aの周囲にその外部接続端子としての複数の金属電極1bが形成されている。
第2の半導体装置2は透光性の半導体材料からなり、レンズ部2bはCCD1aに対応する中央部にCCD1aよりもやや大きい口径で形成され、トランジスタ2cなどの半導体素子やその外部接続端子としての金属電極2d,2eはレンズ部2bよりも外周側に形成されている。
ベース回路基板3には、第2の半導体チップ2のレンズ部2bに対応する開口部3aが形成されており、開口部3aの周囲に外部接続端子としての複数の金属電極3bが形成され、その一部に電子部品4が実装されている。
図2を参照しながら第2の半導体装置2の構成について詳述する。図2(a)は第2の半導体装置2の上面図、図2(b)は同断面図、図2(c)は同模式図である。
第2の半導体装置2は、単結晶のSiC(GaN、ダイヤモンドであってもよい)を主成分とした半導体材料からなる。SiCなどの半導体材料はバンドギャップが広く、可視光の透過率が高く、Si半導体素子と比較して低損失も実現できる。
レンズ部2bは、複数の輪帯状レンズを同心状に配置した屈折面2aを持った薄いフレネルレンズとして形成されている。屈折面2aはダイヤモンドによる研磨や結晶成長により形成される。トランジスタ2cなどの半導体素子やその金属電極2d,2eは、光の透過が必要でない周縁部、つまりレンズ部2bよりも外周側の表面にエピタキシャル層を設けて形成されている。エピタキシャル層によって光の透過率が低下するからである。
エピタキシャル層の形成方法はたとえば特許第3508519号に記載されている。簡略に説明すると、半導体ウェハー基板として、[110]方向に4度オフカットした3インチのn形(001)面珪素基板を用い、基板表面の自然酸化膜をバッファード弗酸で除去した後に、炭化珪素でコーティングしたカーボン製の成長室内に設置し、この成長室内に水素、プロパンである反応ガスを流量および圧力制御下に供給し、また成長室を囲んだ石英製の箱体内にアルゴンを圧力制御下に供給する状態において、成長室を誘導加熱装置で加熱して反応ガスを熱分解することにより、珪素基板の表面に炭化珪素SiCをエピタキシャル結晶成長させる。この他に、4H―SiCを基板として4H―SiCをホモエピタキシャル成長させたり、珪素基板上に成長した3C―SiCを基板として、3C―SiC上に3C―SiCをエピタキシャル成長させることも可能である。エピタキシャル層を形成する際に、反応ガスとともにドーパントを供給することにより、成長する結晶のp形、n形の導電性制御を行うことができる。
しかしこの方法ではウェハー全面にエピタキシャル層が形成されるので、レンズ部2bに形成されたエピタキシャル層をたとえばリソグラフィ技術を用いて除去する。しかし一方で、レンズ部2bにも薄いエピタキシャル層を形成することにより、またドーパントとして金属を注入することにより、透過する光の周波数を限定することが可能になるので、エピタキシャル層が除去されたレンズ部2bに対して、再度、薄いエピタキシャル層を形成し、ドーパント注入を行う。図中の2#がエピタキシャル層および/またはドーパントの注入層を示す。このようにして設けられたエピタキシャル層やドーパントは、たとえば紫外線を吸収するUVカットフィルターとして機能し、晴れた日差しの強い撮影条件下で「もや」をカットしてコントラストを高めるヘイズカットの効果がある。露出倍数の変化もなく、色再現には殆ど影響がない。
トランジスタ2cやレンズ部2bにドーパントを注入するには、例えば、n型ドーパントとしての窒素(N)原子を含むガス,リン(P)原子を含むガス(フォスフィン),p型ドーパントとしてのアルミニウム(Al)原子を含むガス(TMAなど),ホウ素(B)原子を含むガス(ジボランなど),ハロゲン原子(F,Cl,Brなど)を含むガス,不活性ガス(Ne,Ar,Kr,Xeなど)などを、SiC層のエピタキシャル成長中にパルス状に供給する。これによって平坦な表面を有するSiC単結晶層を形成することができる。ただし、これらの原子がSiC単結晶層を用いて形成されるトランジスタ2cなどのデバイスの動作に悪影響を及ぼさないように注意を要する。
第2の半導体装置2における導通および絶縁のスイッチングは、ウェハー自身のPN接合により可能である。ウェハーの中には3端子のトランジスタ2cが複数に形成されており、その内の2端子が金属電極2d(ソース電極,ゲート電極)、1端子が金属電極2e(ドレイン電極)であって、この3端子のトランジスタの動作によりDC/DCコンバータとして電源を供給する。ウェハーの中には他の機能を担った半導体素子も形成されている。
第1の半導体チップの金属電極1bに電気的に接続される金属電極2eには、厚み方向に貫通する貫通孔2fが形成されている。
上記した撮像装置の製造方法を説明する。
第1の半導体チップ1の金属電極1bの上に突起電極5を形成する。この突起電極5は、金線(又はアルミニウム線)を用い、超音波と熱とを併用して金属電極1bに金属接合させて形成する。接合部分の品質は目視で確認しておく。
次に、第1の半導体チップ1上に第2の半導体チップ2を実装する。その際には、第1の半導体チップ1の突起電極5に導電性材料6を転写し、第2の半導体チップ2の背面の金属電極2eを金属突起5に接触させ、熱を加えて導電性材料6を硬化させることで、それぞれの金属電極1b,2eを金属突起5を介して電気的にかつ物理的に接続させる。
導電性材料6の硬化後に、第1の半導体チップ1の突起電極5と第2の半導体チップ2の金属電極2eとの接合部分の品質を、金属電極2eの貫通孔2fを通じて、第2の半導体チップ2を透過する透過光により確認する。目視での確認や、カメラでの自動確認が可能である。接合状態が良好であれば、さらに電気検査し、良品と判定されたら次工程に進める。不良品と判定されたら、第2の半導体チップ2を取り外して再度実装する。
良品と判定された積層体について、第1の半導体チップ1と第2の半導体チップ2との間を封止する封止樹脂7を第1、第2の半導体チップ1,2の外周側から注入する。その際には、CCD1a部分にのみ光Lで示される紫外線を照射して、CCD1aへ流れ込もうとする封止樹脂7を速やかに硬化させることにより、CCD1aへの封止樹脂7の付着を防止する。樹脂封止後にはCCD1aは密閉され、ゴミや埃が表面に付着することは無い。
次に、第1の半導体チップ1と第2の半導体チップ2との積層体をベース回路基板3に実装する。その際には、第2の半導体チップ2のレンズ部2bの周囲の金属電極2の上に金属突起5を形成しておき、ベース回路基板3上の金属電極3bにクリーム半田などの導電性材料6を転写し、金属電極3bに金属突起5が接触するように前記積層体を搭載し、しかる後に導電性材料6をリフロー加熱して、それぞれの金属電極2,3bを金属突起5を介して電気的にかつ物理的に接続させる。このとき同時に金属電極3b上に電子部品4を搭載して電気的に接続させる。
最後に、第2の半導体チップ2とベース回路基板3との間を上記と同様にして封止樹脂7で樹脂封止する。
このようにして製造される撮像装置は、先に図4を用いて説明した従来の撮像装置と比較して部品点数を大幅に低減することができ、作業の簡略化、装置の小型化を実現できる。第1の半導体チップ1と第2の半導体チップ2との接合品質も貫通孔2fを通じて確認しているため保証される。
図3に撮像装置の電気回路図を示す。
制御マイコン11、CDS回路(Correlated Double Sampling)・AGC回路(Automatic Gain Control)12は上記したベース回路基板3に設けられている。短絡配線13、CCD駆動回路14、DC/DCコンバータ回路15(上述したトランジスタ2cに相当する)は半導体チップに設けられている。CCD1aは半導体チップ1上にある。
図1をも参照しながらこの撮像装置の動作を説明する。ベース回路基板3の開口部3aを通る光Lを第2の半導体チップ2のレンズ部2bにより第1の半導体チップ1のCCD1aに集光する状態において、制御マイコン11からCCD駆動回路14を通してCCD1aに制御信号を送ると、CCD1aが集光された光を映像信号に変換して出力し、その映像信号が短絡配線13、CDS回路・AGC回路12を通して制御マイコン11に送られ、制御マイコン11から図示しない表示装置やメモリ装置に送られる。その際に、DC/DCコンバータ回路15が、ベース回路基板3上の電源から供給される直流電力を高速でオンオフするスイッチング動作を行い、電圧を変えてCCD1aに供給する。
本発明は小型の撮像装置に特に有用である。
本発明の一実施形態における撮像装置の構成を示す断面図 図1の撮像装置の一部を構成する半導体装置の構成図 図1の撮像装置の電気回路図 従来の撮像装置の構成を示す断面図
符号の説明
1 第1の半導体装置
1a CCD(半導体光電素子)
1b 金属電極
2 第2の半導体装置
2a 屈折面
2b レンズ部
2c トランジスタ
2d,2e 金属電極
2f 貫通孔
3 ベース回路基板
5 金属突起
7 封止樹脂
L 光

Claims (7)

  1. 光を電気に変換する光電素子が形成された第1の半導体装置に積層して用いられる第2の半導体装置であって、
    前記光電素子に集光するレンズ部と、前記光電素子の運転に使用される半導体素子とが透光性半導体材料にて一体に形成され前記半導体素子を前記光電素子が形成された前記第1の半導体装置に電気的に接続するための接続端子が前記半導体素子上に形成され、前記半導体素子と前記接続端子とは前記レンズ部よりも外周側に形成されており、
    前記接続端子に、その接合状態を前記透光性半導体材料を透過する透過光によって確認するための貫通孔が形成された半導体装置。
  2. 前記透光性半導体材料を透過する透過光の周波数を限定する金属がレンズ部の表面に注入された請求項1記載の半導体装置。
  3. 前記透光性半導体材料を透過する光の周波数を限定するエピタキシャル層がレンズ部の表面に設けられた請求項1記載の半導体装置。
  4. 前記透光性半導体材料が、SiC、GaN、ダイヤモンドの内のいずれか1種が主成分である請求項1記載の半導体装置。
  5. 光を電気に変換する光電素子が形成された第1の半導体装置と、請求項1記載の第2の半導体装置とを有した撮像装置。
  6. 光電素子がCCDである請求項5記載の撮像装置。
  7. 前記第1の半導体装置と前記第2の半導体装置とが互いに対応する接続端子のいずれか一方に形成された突起電極を介して接合された請求項記載の撮像装置。
JP2004353464A 2004-12-07 2004-12-07 半導体装置および撮像装置 Expired - Fee Related JP4425120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004353464A JP4425120B2 (ja) 2004-12-07 2004-12-07 半導体装置および撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004353464A JP4425120B2 (ja) 2004-12-07 2004-12-07 半導体装置および撮像装置

Publications (2)

Publication Number Publication Date
JP2006165208A JP2006165208A (ja) 2006-06-22
JP4425120B2 true JP4425120B2 (ja) 2010-03-03

Family

ID=36666883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353464A Expired - Fee Related JP4425120B2 (ja) 2004-12-07 2004-12-07 半導体装置および撮像装置

Country Status (1)

Country Link
JP (1) JP4425120B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092860A (ja) * 2007-10-05 2009-04-30 Panasonic Corp カメラモジュールおよびカメラモジュールの製造方法

Also Published As

Publication number Publication date
JP2006165208A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100937840B1 (ko) 화상 표시 장치의 제조 방법
US8003446B2 (en) Flexible diode package and method of manufacturing
CN1211832C (zh) 半导体器件及其制造方法
US8298363B2 (en) Method of manufacturing solar cell module
KR100604190B1 (ko) 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법
JP5964970B2 (ja) 半導体デバイス用不連続パターン化接合ならびに関連システムおよび方法
JPH07221023A (ja) 化合物半導体ウェーハの接着方法
US10084003B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
JP2009283717A (ja) 半導体装置の製造方法
JP4403434B2 (ja) 画像表示装置
JP4403422B2 (ja) 画像表示装置の製造方法
JP4425120B2 (ja) 半導体装置および撮像装置
JP2005333052A (ja) Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法
JP2005268238A (ja) 裏面照射型固体撮像装置及びその製造方法
JP4055817B2 (ja) 画像表示装置
US20040056362A1 (en) Semiconductor device
JP2012089592A (ja) 光電変換装置および光電変換モジュール
CN102709455A (zh) 发光二极管覆晶封装结构及其制造方法
TW200428619A (en) Optoelectronics processing module and method for manufacturing thereof
JP3900595B2 (ja) 光電装置
JP5294913B2 (ja) 素子搭載用基板
CN1716527A (zh) 半导体器件及其制造方法
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2001230432A (ja) 半導体装置およびその製造方法
EP1892772A2 (en) Multi-channel photocoupling device and producing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees