JP4423280B2 - アナログ出力信号保持装置 - Google Patents
アナログ出力信号保持装置 Download PDFInfo
- Publication number
- JP4423280B2 JP4423280B2 JP2006224014A JP2006224014A JP4423280B2 JP 4423280 B2 JP4423280 B2 JP 4423280B2 JP 2006224014 A JP2006224014 A JP 2006224014A JP 2006224014 A JP2006224014 A JP 2006224014A JP 4423280 B2 JP4423280 B2 JP 4423280B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- analog output
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
このアナログ出力信号保持装置は、アナログ出力装置の異常発生時にアナログ出力装置から出力される異常信号を保持指令信号としてアナログ出力信号保持装置に入力し、これが入力された時点のアナログ出力信号を内部保持機構により一定に保ち出力する。
また、アナログ出力装置の異常検出を外部監視回路で行っているシステムでは、異常信号が出力される時点がさらに遅れて、アナログ出力信号のレベルが0レベル付近まで低下したアナログ出力信号を保持してしまうという問題がある。
また、アナログ出力装置以外の異常、例えば、アナログ信号ラインの断線などは検出することができなく、アナログ出力信号は保持されず断線状態のまま異常値が出力されるという問題がある。
図1は、この発明の実施の形態1に係わるアナログ出力信号保持装置のブロック図である。
この発明の実施の形態1に係わるアナログ出力信号保持装置は、図示しないプロセスを制御するアナログ出力装置が出力するアナログ信号のレベルを、アナログ出力装置で異常が発生したとき、保持する機能を有する。
そして、このアナログ出力信号保持装置は、アナログ出力装置が異常時に出力する保持指令信号が入力される保持指令信号用端子1、アナログ出力装置から出力されるアナログ信号がアナログ入力信号として入力されるアナログ信号入力用端子2、入力されたアナログ入力信号をデジタルデータに変換するアナログ/デジタル変換部4、変換されたデジタルデータを一旦格納し、所定の前の変換周期に格納されたデジタルデータを読み出す内部メモリ6、内部メモリ6に対してライトアドレスおよびリードアドレスを設定する時間設定回路5、アナログ出力装置が正常のとき読み出されたデジタルデータをアナログ出力信号に変換し、アナログ出力装置の異常が発生したとき異常発生前のアナログ信号のレベルにアナログ出力信号のレベルを保持するデジタル/アナログ変換部7、変換されたアナログ出力信号を出力するアナログ信号出力用端子3、アナログ出力信号のレベルが保持されていることを表示する保持表示LED8を備える。
内部レジスタ15は、変換周期の度にデジタルデータをファーストインファーストアウトして更新するが、保持指令信号が入力されると、ファーストインファーストアウト動作を停止する。すると、内部レジスタ15から出力されるデジタルデータは、保持指令信号が入力された時点の値が出力される。すなわち、アナログ出力信号は、保持指令信号が入力された時点に出力されていたアナログ出力信号のレベルがそのまま保持されることになる。
次に、実施の形態1に係わるアナログ出力信号保持装置の動作について図2を参照して説明する。
最初にアナログ出力装置が正常に動作しており、保持指令信号が発生されていないときを説明する。
保持の対象となるアナログ信号がアナログ信号入力用端子2から入力されている。そして、アナログ/デジタル変換部4において、変換周期度にデジタルデータに変換される。この変換されたデジタルデータは、内部メモリ6の現変換周期でのライトアドレスで特定されるエリアに書き込まれる。一方、変換周期度に現変換周期でのリードアドレスで特定されるエリアに書き込まれているデジタルデータを読み出し、デジタル/アナログ変換部7に送られる。そして、保持指令信号は発生していないので、内部レジスタ15は変換周期の度にファーストインファーストアウト動作を行い、デジタルデータを出力する。この内部レジスタ15から出力されたデジタルデータをアナログ出力信号に変換し制御対象のプロセスに送信する。
このように保持指令信号が発生していないときはアナログ入力信号に対して所定の遅延時間だけ遅れたアナログ出力信号がプロセスに送信されている。
保持指令信号が発生し、内部レジスタ15に入力されると、内部レジスタ15はファーストインファーストアウト動作を停止し、デジタルデータの更新を行わない。その結果、アナログ出力信号は、保持指令信号が入力された時点のアナログ出力信号のレベルとなる。
一方、従来のアナログ出力信号保持装置では、保持指令信号が入力された時点のアナログ入力信号を保持するので、アナログレベルが低下した異常値でプロセスを誤制御してしまうおそれがある。
図3は、この発明の実施の形態2に係わるアナログ出力信号保持装置のブロック図である。
この発明の実施の形態2に係わるアナログ出力信号保持装置は、実施の形態1に係わるアナログ出力信号保持装置に入力信号レベル検出回路21および保持信号生成部22を追加することが異なり、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
この実施の形態2に係わる入力信号レベル検出回路21は、基準電圧発生器23と、アナログ/デジタル変換部4のオペアンプ11の出力と基準電圧とが入力され、オペアンプ11の出力が基準電圧以下のとき出力のレベルがHIGHに変わるコンパレータ24と、を備える。実施の形態2では、基準電圧発生器23は基準電圧として0Vを発生するが、これに限るものではない。
この実施の形態2に係わる保持信号生成部22は、保持指令信号用端子1に入力される保持指令信号とコンパレータ24の出力とが入力され、少なくとも一方の入力のレベルがHIGHに変わったとき出力のレベルをHIGHに変える。そして、保持信号生成部22の出力は、デジタル/アナログ変換部7の内部レジスタ15と保持表示LED8に入力される。
次に、実施の形態2に係わるアナログ出力信号保持装置の動作について図4を参照して説明する。なお、アナログ出力装置で異常が発生し、保持指令信号がアナログ出力信号保持装置に入力されたときの動作は実施の形態1と同様であるので、説明は省略し、アナログ入力信号が、例えばアナログ信号線が断線して、0Vまで低下したときについて説明する。
図5は、この発明の実施の形態3に係わるアナログ出力信号保持装置のブロック図である。
この発明の実施の形態3に係わるアナログ出力信号保持装置は、実施の形態2に係わるアナログ出力信号保持装置とデジタル/アナログ変換部7Cが異なり、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
また、実施の形態3に係わるデジタル/アナログ変換部7Cは、実施の形態2に係わるデジタル/アナログ変換部7とオペアンプ17の代わりの入出力絶縁型アンプ27が使用されていることが異なり、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
図6は、この発明の実施の形態4に係わるアナログ出力信号保持装置のブロック図である。
この発明の実施の形態4に係わるアナログ出力信号保持装置は、実施の形態3に係わるアナログ出力信号保持装置を4個一体化したことが異なり、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。なお、一体化する個数を4個として説明するが、これに限るものではない。
アナログ入力信号およびアナログ出力信号は、それぞれ4個入力および出力されており、アナログ信号入力用端子2およびアナログ信号出力用端子3は、それぞれ4チャンネル設けられている。そして、アナログ/デジタル変換部4Dのオペアンプ11およびデジタル/アナログ変換部7Dの入出力絶縁型アンプ27も4チャンネル分としてそれぞれ4個備える。また、入力信号レベル検出回路21Dのコンパレータ24、保持信号生成部22、保持表示LED8も4チャンネル分としてそれぞれ4個備える。
なお、アナログ出力装置の異常の場合でも、チャンネル毎に保持するようにしてもよい。
Claims (3)
- 入力されるアナログ信号を出力するアナログ出力装置で異常が発生した時点でレベルがHIGHに変わる信号と上記入力されるアナログ信号が基準電圧未満に達した時点でレベルがHIGHに変わる信号との論理和を求めて生成される保持信号のレベルがLOWのとき、上記入力されるアナログ信号に対して所定の遅延時間だけ遅れているアナログ出力信号を出力し、
上記保持信号のレベルがLOWからHIGHに変わったとき、上記アナログ出力信号のレベルを上記保持信号がLOWからHIGHに変わった時点に出力されているアナログ出力信号のレベルに保持することを特徴とするアナログ出力信号保持装置。 - 上記アナログ出力信号を出力する入出力絶縁型アンプを備えることを特徴とする請求項1に記載のアナログ出力信号保持装置。
- 複数のチャンネルにそれぞれ入力されるアナログ信号を出力するアナログ出力装置で異常が発生した時点でレベルがHIGHに変わる信号と各上記チャンネルに入力されるアナログ信号が基準電圧未満に達した時点でレベルがHIGHに変わる信号とのそれぞれの論理和を求めて生成される保持信号のレベルがLOWのとき、入力される各上記アナログ信号に対して所定の遅延時間だけ遅れているアナログ出力信号を複数のチャンネルから出力し、
上記アナログ出力装置で異常が発生し且つ全ての上記チャンネルに入力されるアナログ信号が基準電圧以上であることから保持信号のレベルがLOWからHIGHに変わったとき、全てのチャンネルから出力される上記アナログ出力信号のレベルを上記保持信号がLOWからHIGHに変わった時点に出力されているアナログ出力信号のレベルに保持し、
上記アナログ出力装置が正常で且つ少なくとも1つの上記チャンネルに入力されるアナログ信号が基準電圧未満に達したことから保持信号のレベルがLOWからHIGHに変わったとき、基準電圧未満のアナログ信号が入力される上記チャンネルに対応するチャンネルから出力される上記アナログ出力信号のレベルを上記保持信号がLOWからHIGHに変わった時点に出力されているアナログ出力信号のレベルに保持することを特徴とするアナログ出力信号保持装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224014A JP4423280B2 (ja) | 2006-08-21 | 2006-08-21 | アナログ出力信号保持装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224014A JP4423280B2 (ja) | 2006-08-21 | 2006-08-21 | アナログ出力信号保持装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047024A JP2008047024A (ja) | 2008-02-28 |
JP4423280B2 true JP4423280B2 (ja) | 2010-03-03 |
Family
ID=39180675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006224014A Expired - Fee Related JP4423280B2 (ja) | 2006-08-21 | 2006-08-21 | アナログ出力信号保持装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423280B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203552016U (zh) * | 2012-08-14 | 2014-04-16 | 费希尔控制国际公司 | 控制信号保护设备及其控制系统 |
-
2006
- 2006-08-21 JP JP2006224014A patent/JP4423280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047024A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11331883A (ja) | 自己診断ロジックを持つcmosイメ―ジセンサ及びその診断方法 | |
KR100826509B1 (ko) | Cds와 adc를 병렬로 처리할 수 있는 장치와 방법 | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
US9848154B2 (en) | Comparator with correlated double sampling scheme and operating method thereof | |
US9137467B2 (en) | Image data processing method, image sensor and image data processing system using the method | |
JP2014211436A (ja) | 自己診断機能を有する入力回路 | |
JP2008004999A (ja) | 低電圧検知回路 | |
JP2019201394A (ja) | アナログデジタル変換器装置と被テスト信号発生方法 | |
JP4423280B2 (ja) | アナログ出力信号保持装置 | |
US8218388B2 (en) | Read circuit for semiconductor memory device and semiconductor memory device | |
US20170353677A1 (en) | Analog-digital converting device and method, and image sensor including the same | |
JP5506586B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP2010258950A (ja) | 比較回路、集積回路装置及び電子機器 | |
JP2010154441A (ja) | A/d入力回路の故障診断装置及び故障診断方法 | |
US6862328B2 (en) | Synchronizing pattern position detection circuit | |
US6219287B1 (en) | Fail memory circuit and interleave copy method of the same | |
JP2006235067A5 (ja) | ||
JP2007282439A (ja) | ディジタル形保護継電器およびそのサンプリング装置 | |
US9148481B1 (en) | Embedded instrumentation architecture | |
EP4135033A1 (en) | Integrated circuit | |
RU2342690C1 (ru) | Релейный регулятор | |
JP2007147405A (ja) | 異常監視装置 | |
EP1521166B1 (en) | Keyboard | |
JP4032418B2 (ja) | 入力データホールド装置 | |
US9979673B2 (en) | Communication system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |