JP4419187B2 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP4419187B2 JP4419187B2 JP2003284906A JP2003284906A JP4419187B2 JP 4419187 B2 JP4419187 B2 JP 4419187B2 JP 2003284906 A JP2003284906 A JP 2003284906A JP 2003284906 A JP2003284906 A JP 2003284906A JP 4419187 B2 JP4419187 B2 JP 4419187B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- lead frame
- circuit
- circuit board
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、回路パターンに対応したリードフレームを導電部として構成した回路基板に関する。 The present invention relates to a circuit board in which a lead frame corresponding to a circuit pattern is configured as a conductive portion.
一般に、この種の回路基板は、例えばガラスエポキシ樹脂などの絶縁基材の片面または両面に、導電パターンとなる銅箔を印刷形成したものが従来から知られており、この場合は導電パターンの適所に設けた接続部に基板実装部品を半田付け接続して電流経路を形成し、ここに電流を流すことによって回路動作を行なうようになっている。上記導電パターンの中で、とりわけ大電流(電力)を伝送するものはパワーパターンと呼ばれ、他の小信号伝送用のパターンよりも銅箔の厚さおよび幅を広くする必要があるが、絶縁基材上に印刷形成できる導電パターンでは、銅箔の厚さや幅を広げるにも上限があって、大きな電力を電送するには自ずと限界があった。 In general, this type of circuit board has been conventionally known in which a copper foil serving as a conductive pattern is printed on one or both sides of an insulating base material such as glass epoxy resin. A board mounting component is soldered and connected to a connecting portion provided in the circuit board to form a current path, and a circuit operation is performed by passing a current therethrough. Among the above conductive patterns, those that transmit a large current (electric power) are called power patterns, and it is necessary to make the copper foil thicker and wider than other small signal transmission patterns. In the conductive pattern that can be printed on the base material, there is an upper limit for increasing the thickness and width of the copper foil, and naturally there is a limit in transmitting large electric power.
こうした問題に対処するために、例えば特許文献1や特許文献2には、リードフレームを導電部とした回路基板が提案されている。特許文献1では、回路パターンに対応したリードフレームに基板実装部品であるチップ素子を接続固定し、この部品付きのリードフレームをインサート射出成型により絶縁樹脂製の外装パッケージで一体成形した単層ハイブリッド回路が開示されており、リードフレーム間を突出接続端子部やチップジャンパーでつなぎながら、複数個の単層ハイブリッド回路を積層一体化することで、複雑な回路を構成できるようにしている。また、別の特許文献2では、リードフレームの母材となる金属板をエッチング処理することで、金属板の平面方向に配線パターンを分離する分離溝を形成すると共に、前記エッチング処理の過程で分離溝内に絶縁層を埋没させることで、リードフレームの外枠に回路パターンを連結することなく、微細な回路パターンの構造を形成可能にしている。
上記特許文献1や特許文献2によるリードフレームは、いずれも従来のプリント基板に比べて回路パターンとなる部分に大電流を流せるという利点がある。しかし、より大きな電流を取り扱うために、リードフレームの板厚を厚くする(例えば、10A程度の電流を流す場合、リードフレームの板厚は約1mmとなる)と、回路パターン間を分離する分離溝や、回路パターンそのものの幅も広がり、高密度のパターン配線が困難になって、リードフレーム上に搭載する部品の実装密度も上げにくい問題があった。また、板厚が厚くなれば、当然エッチング処理などにも手間がかかって、製造性の低下も懸念される。そのため、現状では大電流を伝送するパワーパターンに対応したリードフレームと、小信号用のプリント基板とを別々に分けて製造するなどの複雑な手法を採用せざるを得なかった。
Each of the lead frames according to
本願発明は上記問題点に鑑み、回路パターン間を分離する分離溝や、回路パターンそのものの幅を不必要に広げることなく、リードフレームにより多くの電流を流すことができる回路基板を提供することをその目的とする。 SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a circuit board capable of flowing a large amount of current through a lead frame without unnecessarily widening the width of a separation groove for separating circuit patterns or the circuit pattern itself. For that purpose.
本発明における請求項1の回路基板は、大電流伝送用のパワーパターンと、このパワーパターンよりも幅狭な小信号伝送用のファインパターンとにより構成される回路パターンに対応したリードフレームを導電部として備えた回路基板において、同一形状に形成した前記複数枚のリードフレームを重ね合わせて、前記パワーパターンおよび前記ファインパターンの断面積を増加させたことを特徴とする。 In the circuit board according to the first aspect of the present invention, a lead frame corresponding to a circuit pattern constituted by a power pattern for transmitting a large current and a fine pattern for transmitting a small signal that is narrower than the power pattern is provided on a conductive portion. in the circuit board having as, by superimposing the plurality of lead frames formed in the same shape, characterized in that increased cross-sectional area of the power pattern and the fine pattern.
この場合、各回路パターンの幅や回路パターン間にある分離溝の幅は、単独のリードフレームを形成したときの状態と同じまま、回路パターンの厚さだけを、重ねあわせたリードフレームの枚数に比例して増加させることができる。 In this case, the width of each circuit pattern and the width of the separation groove between circuit patterns remain the same as when a single lead frame is formed, and only the thickness of the circuit pattern is equal to the number of superimposed lead frames. It can be increased proportionally.
また、リードフレームにパワーパターンとファインパターンを混在させた回路パターンを形成しているので、このリードフレームを複数枚重ね合わせることで、わざわざ別な構成要素とすることなく、大電流のみならず小信号の伝送にも適した高配線密度の回路基板を得ることができる。 In addition, since a circuit pattern in which a power pattern and a fine pattern are mixed is formed on the lead frame, by overlapping a plurality of this lead frame, not only a large current but also a small current can be reduced. A circuit board having a high wiring density suitable for signal transmission can be obtained.
本発明における請求項2の回路基板は、大電流伝送用のパワーパターンと、このパワーパターンよりも幅狭な小信号伝送用のファインパターンとにより構成される回路パターンに対応したリードフレームを導電部として備えた回路基板において、前記パワーパターンは各々の前記リードフレームで同一形状に形成する一方で、前記ファインパターンは各々の前記リードフレームで異なる形状に形成し、個々に異なる形状を有する複数枚の前記リードフレームを重ね合わせて、前記パワーパターンの断面積を増加させたことを特徴とする。 According to a second aspect of the present invention, there is provided a circuit board having a lead frame corresponding to a circuit pattern constituted by a power pattern for transmitting a large current and a fine pattern for transmitting a small signal that is narrower than the power pattern. The power pattern is formed in the same shape in each of the lead frames, while the fine pattern is formed in a different shape in each of the lead frames, and a plurality of sheets having different shapes individually. The lead frame is overlapped to increase the cross-sectional area of the power pattern .
この場合、小信号用のファインパターンは、パワーパターンよりも小さな断面積で構わないので、ファインパターンを各々のリードフレームで異なる形状に形成することで、複数枚のリードフレームを重ね合わせたときに三次元的な配線を可能にして、配線密度をより高めることが可能になる。 In this case, since the fine pattern for small signals may have a smaller cross-sectional area than the power pattern, when the fine pattern is formed in a different shape in each lead frame, a plurality of lead frames are overlaid. It becomes possible to increase the wiring density by enabling three-dimensional wiring.
本発明における請求項3の回路基板は、前記回路パターンを形成するための分離溝に絶縁樹脂を埋設したものである。 According to a third aspect of the present invention, there is provided a circuit board in which an insulating resin is embedded in a separation groove for forming the circuit pattern.
この場合、分離溝を埋めるように絶縁樹脂が各回路パターンを支えるので、各回路パターンがぐらつくのを防止できると共に、最終的に回路パターンがリードフレームの周縁部から切り離されたときに、島状の回路パターンが回路基板から離脱するのを防止できる。 In this case, since the insulating resin supports each circuit pattern so as to fill the separation groove, it is possible to prevent each circuit pattern from wobbling, and when the circuit pattern is finally separated from the peripheral portion of the lead frame, Can be prevented from being detached from the circuit board.
本発明における請求項4における回路基板は、前記リードフレームの外部との接続を可能にするために、前記回路パターンと共に前記リードフレームに端子片を一体形成し手構成される。 A circuit board according to a fourth aspect of the present invention is configured by manually forming a terminal piece on the lead frame together with the circuit pattern in order to enable connection to the outside of the lead frame.
この場合、端子片はリードフレームの回路パターンと共に一体的に形成されるので、別部品の端子をわざわざ用意することなく、外部との接続が可能になる。 In this case, since the terminal piece is integrally formed with the circuit pattern of the lead frame, it is possible to connect to the outside without preparing a separate terminal.
本発明における請求項5における回路基板は、前記重ね合わせたリードフレームの表面に、基板実装部品を半田付け接続する前記回路パターンの接続部と前記端子片とを除いて、前記絶縁樹脂を設けている。
In the circuit board according to
このようにすると、最終的な回路基板の表面には、半田付け接続を行う必要のある接続部と端子片以外の部分で、絶縁樹脂が外部に露出する。そのため、この絶縁樹脂をいわば回路基板のソルダーレジストとして機能させることが可能になる。 In this way, the insulating resin is exposed to the outside on the surface of the final circuit board at portions other than the connection portions and terminal pieces that need to be soldered. Therefore, this insulating resin can function as a solder resist for the circuit board.
本発明の請求項1の回路基板によれば、回路パターン間を分離する分離溝や、回路パターンそのものの幅を不必要に広げることなく、リードフレームにより多くの電流を流すことが可能になる。 According to the circuit board of the first aspect of the present invention, it is possible to allow a larger amount of current to flow through the lead frame without unnecessarily widening the separation groove for separating the circuit patterns and the width of the circuit pattern itself.
また、大電流のみならず小信号の伝送にも適した高配線密度の回路基板を得ることができる。 In addition, it is possible to obtain a circuit board having a high wiring density suitable for transmitting not only a large current but also a small signal.
本発明の請求項2の回路基板によれば、ファインパターンに関して三次元的な配線を可能にして、配線密度をより高めることが可能になる。
According to the circuit board of
本発明の請求項3の回路基板によれば、各回路パターンがぐらつくのを防止できると共に、島状の回路パターンが回路基板から離脱するのを防止できる。
According to the circuit board of
本発明の請求項4の回路基板によれば、別部品の端子をわざわざ用意することなく、リードフレームに一体形成された端子片を利用して、外部との接続が可能になる。
According to the circuit board of
本発明の請求項5の回路基板によれば、絶縁樹脂を回路基板のソルダーレジストとして機能させることが可能になり、半田付け作業の際に回路パターンの不必要な部分に半田が付着するのを確実に防止できる。
According to the circuit board of
以下、本発明における回路基板の好ましい実施例について、添付図面を参照して詳細に説明する。なお、それぞれの実施例について、共通する部分には共通する符号を極力用いることとする。 Hereinafter, preferred embodiments of a circuit board according to the present invention will be described in detail with reference to the accompanying drawings. In addition, about each Example, suppose that a common code | symbol is used for a common part as much as possible.
本実施例における回路基板の製造方法を、図1〜図12に基づき説明する。図1は、リードフレーム1単独の斜視図を示したものである。リードフレーム1の母材となる良導電性の金属板2は、微細な回路パターン3を高密度で配線できるように、例えば0.25mmの厚みを有する一様な圧延板からなる。また金属板2は、熱伝導性を考慮して、例えば銅,鉄,アルミニウム,ニッケルから選ばれた少なくとも1種を主成分とする金属から構成するのが好ましい。金属板2には、その両面に施された周知のエッチング処理により、回路パターン3と分離溝4がそれぞれ形成される。各分離溝4は、いずれも金属板2の上面から下面を貫通して開口形成されており、この分離溝4によって各々の回路パターン3が金属板2の平面方向に分離される。こうして、最初のリードフレーム形成工程では、個々のリードフレーム1において、分離溝4によって分離された複数の回路パターン3が、リードフレーム1の周縁部1Aに連結するようにして所望のパターン形状に形成される。
A method for manufacturing a circuit board in the present embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of the
またリードフレーム1には、前記回路パターン3を設けた部品搭載部5の周辺両側に位置して、複数の端子片6が一体に形成される。各々の端子片6は、前記回路パターン3の場合と同等に、リードフレーム1の周縁部1Aに連結しながら分離溝4によって分離される。この端子片6は、リードフレーム1の部品搭載部5と外部との接続を可能にするものであるが、部品搭載部5の周辺にではなく、部品搭載部5の内部に設けてもよく、要はエッチング処理により任意の回路パターン3とつながるように、各回路パターン3と共に形成されればよい。
In addition, a plurality of
本実施例における回路パターン3は、大電流伝送用のパワーパターン3Aと、このパワーパターン3Aよりも幅狭な小信号伝送用のファインパターン3Bとにより構成される。回路パターン3としては、例えばパワーパターン3Aだけで構成してもよい。いずれにせよ、リードフレーム1単独の板厚は、完成状態における回路基板の板厚よりも遥かに薄いので、パワーパターン3Aやファインパターン3Bの幅、および回路パターン3間にある分離溝4の幅を必要以上に広げることなく、製造上容易に回路パターン3や分離溝4を形成できる。また端子片6も、パワーパターン3Aにつながる幅広の電力用端子片6Aと、この電力用端子片6Aよりも幅狭で、ファインパターン3Bにつながる信号用端子片6Bとにより構成される。もちろん、回路パターン3がパワーパターン3Aだけで構成される場合は、端子片6も電力用端子片6Aだけで構成してよい。
The
図2は、分離溝4によって回路パターン3と端子片6を形成したリードフレーム1の重ね合せ前の状態を示しており、また図3は重ねあわせた後の状態を示している。本実施例では、図1に示す同一形状のリードフレーム1を4枚密着状態に重ね合わせることで、全体の厚さがリードフレーム1単体の板厚の4倍(厚さ1mm)のリードフレーム組立体11を形成している。リードフレーム1の重ね合せ枚数については特に限定されないが、パワーパターン3Aを流れる電流量を考慮して適宜選定すればよい。これにより、回路パターン3および端子片6の厚みひいては断面積は、リードフレーム1の重ね合せ枚数に比例して増加し、これらの回路パターン3および端子片6に、より多くの電流を流すことができるようになる。
FIG. 2 shows a state before the
上記リードフレーム組立体11の製造工程においては、回路パターン3や接続片6の各位置が高さ方向に揃うように、複数枚のリードフレーム1を並べた状態で、このリードフレーム1の最外面から押圧力が加えられる。これによりリードフレーム1,1の接合面がほぼ隙間なく密着した状態で、全てのリードフレーム1が重なり合う。その場合、リードフレーム1,1間の接合力を高めるために、例えば導電性を有する接着剤をリードフレーム1,1の接合面に介在させて接着してもよい。リードフレーム組立体11の厚さを変えることは、製造時においてリードフレーム1の重ね合わせ枚数を変えるだけのことなので、任意の厚みの回路パターン3および端子片6を有するリードフレーム組立体11を極めて簡単に得ることができる。また、パワーパターン3Aやファインパターン3Bの幅、および回路パターン3間にある分離溝4の幅は、リードフレーム1を何枚重ね合わせても広がることはないので、回路パターン3の配線密度を変えることなく、回路パターン3の厚さだけを増やすことができる。とりわけ本実施例では、リードフレーム1にパワーパターン3Aとファインパターン3Bを混在させた回路パターン3を形成しているので、このリードフレーム1を複数枚重ね合わせることで、大電流のみならず小信号の伝送にも適した高配線密度の回路基板を得ることができる。
In the manufacturing process of the
前記部品搭載部5に開口形成された分離溝4には、図4および図5に示すように、絶縁樹脂12が隙間なく埋設される。この絶縁樹脂12は、その後のリードフレーム組立体11の外枠切断工程において、独立した島状の回路パターン3が、部品搭載部5から離脱するのを防止すると共に、回路パターン3(特に、ファインパターン3B)がぐらつくのを防止するためにある。この実施例では、絶縁樹脂12の上面および下面が、リードフレーム組立体11の上面および下面と面一になるように形成される。
As shown in FIGS. 4 and 5, an insulating
この絶縁樹脂12の埋め込み工程では、図示しない樹脂注入機の上型と下型間に、リードフレーム組立体11の上面と下面が接する状態にして、部品搭載部5に位置する分離溝4に未硬化状態の絶縁樹脂12を注入する。特に部品搭載部5内の分離溝4は、全ての回路パターン3の一側だけがリードフレーム1の周縁につながれている関係で、島状に点在するのではなく、一つの連続した穴で形成されるので、分離溝4の適所に絶縁樹脂12を注入すると、分離溝4全体に絶縁樹脂12を隙間なく埋め込むことができる。絶縁樹脂12はその後熱などにより硬化され、部品搭載部5に形成される回路パターン3を保持する。
In the step of filling the insulating
絶縁樹脂12は、各リードフレーム1の接合力を高めるのにも有効に作用する。図6は、絶縁樹脂12を埋め込んだ状態のリードフレーム1の断面図を示しているが、エッチングにより分離溝4を形成した場合は、リードフレーム1の両面が円弧状に削り取られて行くので、分離溝4の縦壁面が平坦ではなく中央部に突起を有する形状となり、リードフレーム1を重ね合わせたときに、リードフレーム1,1の中央部付近に凸状の楔部14が形成される。したがって、このような形状の分離溝4に絶縁樹脂12を埋め込むと、前記楔部14がリードフレーム1の抜け止めとして作用して、リードフレーム1,1間の接合力が高まる。
The insulating
なお、図6ではエッチングにより回路パターン3を形成する例を示したが、プレス加工によって回路パターン3を形成してもよい。その場合も、重ね合わせた各リードフレーム1の抜け止め用の楔部14を、分離溝4の壁面に形成するのが好ましい。
Although FIG. 6 shows an example in which the
図7および図8は、部品搭載部5および端子片6を残して、リードフレーム組立体11の外枠(周縁部1A)を切り離した状態を示している。各回路パターン3は、リードフレーム組立体11の外枠切断工程において島状に独立するが、その前の樹脂注入工程で硬化された絶縁樹脂12が各回路パターン3を保持しているので、部品搭載部5から脱落する虞れはない。このリードフレーム組立体11の外枠切断工程が終了した段階で、後述する基板実装部品21の半田付け接続が可能な回路基板15が完成する。
7 and 8 show a state in which the outer frame (
図9および図10は、前記回路基板15に基板実装部品21を半田付け接続した状態を示している。これらの各図において、基板実装部品21は回路基板15の上面だけでなく、反対側の下面にも実装される。回路パターン3の適所には、各種基板実装部品との半田付け接続を可能にする接続部17が設けられる。基板実装部品21は回路基板15の表面に載せた状態で半田付け接続されてもよいし、回路パターン3に予め形成したスルーホールに基板実装部品21のリードを挿入した状態で半田付け接続されてもよい。
9 and 10 show a state where the
本実施例の回路基板15と基板実装部品21は、トランスの介在しない非絶縁のスイッチング電源装置を提供するものであり、回路基板15の上面には、例えばコモンモードチョークコイル22や、抵抗23や、トランジスタ24や、フォトカプラ25や、ツェナーダイオード26などが基板実装部品21として実装され、回路基板15の下面には、例えばコンデンサ28や、トランジスタ29や、主スイッチング素子であるパワーMOSFET30や、抵抗31などが同じく基板実装部品21として実装される。もちろん、本実施例における回路基板15は、種々の電気機器に適用することができるので、その用途は電源装置に限定されない。また、どのような基板実装部品21を搭載するのかについても特に限定しない。
The
前記端子片6は、必要に応じて折り曲げ加工してもよい。図11は、回路基板15の端子片6を表面実装用に折り曲げ加工した例を示している。同図において、41は回路基板15が装着される例えばマザーボードなどの被取付基板であり、前述の各端子片6には被取付基板41の上面に接触する脚部42がそれぞれ形成される。そして、回路基板15の脚部42を被取付基板41の所定位置である導電パッド部(図示せず)に載せ、この導電パッド部と脚部42との接触部分に半田を流し込むことで、回路基板15の部品搭載部5が被取付基板41と離間した状態で、被取付基板41上に取付け固定される。このとき回路基板15を構成する各リードフレーム1どうしも半田により相互に固着されるので、リードフレーム1がバラけるのを防止できる。なお、半田の代わりにリードフレーム1自身を溶接するなどの方法を採用してもよい。
The
また別な例として、被取付基板41に形成したスルーホール(図示せず)に挿入可能な形状に前記脚部42を形成してもよい。この場合も、被取付基板41のスルーホールに脚部42を挿入した後、このスルーホールに半田を流し込むことで、回路基板15の取付け固定と、各リードフレーム1のバラけ防止を同時に達成できる。
As another example, the
ところで、前記リードフレーム組立体11の製造工程においては、同一形状のリードフレーム1を重ね合わせていたが、個々のリードフレーム1の形状は異なっていてもよい。例えば図12に示すように、大電流を流すパワーパターン3Aは、その断面積を極力大きくするために各リードフレーム1共に同一形状に形成する一方で、小信号用のファインパターン3Bは、パワーパターン3Aよりも小さな断面積で構わないので、各リードフレーム1毎に異なる形状にする。こうすることで、ファインパターン3Bに関しては、複数枚のリードフレームを重ね合わせたときに三次元的な配線を可能にして、配線密度をより高めることが可能になる。
Incidentally, in the manufacturing process of the
以上のように本実施例によれば、回路パターン3に対応したリードフレーム1を導電部として備えた回路基板15において、複数枚のリードフレーム1を重ね合わせて導電部となるリードフレーム組立体11を構成している。
As described above, according to the present embodiment, in the
この場合、各回路パターン3の幅や回路パターン3間にある分離溝4の幅は、単独のリードフレーム1を形成したときの状態と同じまま、回路パターン3の厚さだけを、重ねあわせたリードフレーム1の枚数に比例して増加させることができる。そのため、回路パターン3間を分離する分離溝4や、回路パターン3そのものの幅を不必要に広げることなく、重ね合わせた状態のリードフレーム1により多くの電流を流すことができる。
In this case, the width of each
また本実施例のリードフレーム1は、大電流伝送用のパワーパターン3Aと、このパワーパターン3Aよりも幅狭な小信号伝送用のファインパターン3Bとにより構成される回路パターン3が形成され、こうしたリードフレーム1を複数枚重ね合わせて導電部となるリードフレーム組立体11を構成している。
Further, the
この場合、リードフレーム1にパワーパターン3Aとファインパターン3Bを混在させた回路パターン3を形成しているので、このリードフレーム1を複数枚重ね合わせることで、わざわざ別な構成要素とすることなく、大電流のみならず小信号の伝送にも適した高配線密度の回路基板15を得ることができる。
In this case, since the
また本実施例では、図12に示すように、少なくともファインパターン3Bの形状が異なるように、各々のリードフレーム1を異なる形状に形成している。小信号用のファインパターン3Bは、パワーパターン3Aよりも小さな断面積で構わないので、各リードフレーム1毎にファインパターン3Bを異なる形状にすれば、複数枚のリードフレーム1を重ね合わせたときに三次元的な配線を可能にして、配線密度をより高めることが可能になる。
In this embodiment, as shown in FIG. 12, each
また本実施例では、回路パターン3を形成するための分離溝4に絶縁樹脂12を埋設している。こうすると、分離溝4を埋めるように絶縁樹脂12が各回路パターン3を支えるので、各回路パターン3がぐらつくのを防止できると共に、最終的に回路パターン3がリードフレーム1の周縁部1Aから切り離されたときに、島状の回路パターン3が回路基板15から離脱するのを防止できる。
In this embodiment, an insulating
本発明の第2実施例について、図13〜図15を参照しながら説明する。本実施例における回路基板15の製造方法は、絶縁樹脂12の埋め込み工程が前記第1実施例のものと異なる。図13および図14に示すように、ここでは重ね合わせたリードフレーム1(リードフレーム組立体11)の分離溝4に、成形により隙間なく絶縁樹脂12を埋設するのと同時に、回路パターン3に形成した接続部17と端子片6を除いて、リードフレーム組立体11の表面にも、絶縁樹脂12を薄く覆い被せている。これにより最終的な回路基板15の表面は、図15に示すように、半田付け接続を行う必要のある接続部17と端子片6以外は絶縁樹脂12が外部に露出する。そのため、基板実装部品21や被取付基板41との半田付け作業の際に、不必要な半田が回路パターン3に付着するのを防止できる。
A second embodiment of the present invention will be described with reference to FIGS. The manufacturing method of the
このように本実施例では、分離溝4に絶縁樹脂12を埋め込むのと同時に、重ね合わせたリードフレーム1の表面に、基板実装部品21を半田付け接続する回路パターン3の接続部17と端子片6とを除いて、この絶縁樹脂12を設けている。
As described above, in this embodiment, the insulating
このようにすると、最終的な回路基板15の表面には、半田付け接続を行う必要のある接続部17と端子片6以外の部分で、絶縁樹脂12が外部に露出する。そのため、この絶縁樹脂12をいわば回路基板15のソルダーレジストとして機能させることが可能になる。
In this way, the insulating
なお、本実施例は上記各実施例に限定されるものではなく、種々の変形実施が可能である。 In addition, a present Example is not limited to said each Example, A various deformation | transformation implementation is possible.
本発明における回路基板は、その表面(片面又は両面)に基板実装部品を搭載することで、パワー系と制御系が混在する電源装置に限らず、同様のあらゆる電子機器に適用が可能である。 The circuit board according to the present invention can be applied not only to a power supply device in which a power system and a control system are mixed but also to all similar electronic devices by mounting board mounting components on the surface (one side or both sides).
1 リードフレーム
3 回路パターン
3A パワーパターン
3B ファインパターン
4 分離溝
6 端子片
11 リードフレーム組立体(導電部)
12 絶縁樹脂
15 回路基板
17 接続部
1 Lead
11 Lead frame assembly (conductive part)
12 Insulating resin
15 Circuit board
17 Connection
Claims (5)
5. The circuit according to claim 4, wherein the insulating resin is provided on a surface of the superimposed lead frame except for a connection portion of the circuit pattern for soldering and connecting a board mounting component and the terminal piece. substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284906A JP4419187B2 (en) | 2003-08-01 | 2003-08-01 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284906A JP4419187B2 (en) | 2003-08-01 | 2003-08-01 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005056982A JP2005056982A (en) | 2005-03-03 |
JP4419187B2 true JP4419187B2 (en) | 2010-02-24 |
Family
ID=34364708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003284906A Expired - Fee Related JP4419187B2 (en) | 2003-08-01 | 2003-08-01 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4419187B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4708915B2 (en) * | 2005-08-16 | 2011-06-22 | Necエンジニアリング株式会社 | Manufacturing method of encapsulated printed circuit board |
JP5246138B2 (en) * | 2009-11-06 | 2013-07-24 | 富士通株式会社 | Wiring board and electronic device |
CN107004648B (en) * | 2014-11-20 | 2019-04-23 | 日本精工株式会社 | Electro part carrying heat-radiating substrate |
CN113793841B (en) * | 2021-09-16 | 2023-07-28 | 合肥工业大学 | DBC substrate structure for balancing currents of multi-chip parallel power modules |
-
2003
- 2003-08-01 JP JP2003284906A patent/JP4419187B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005056982A (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
US7521290B2 (en) | Method of manufacturing circuit device | |
KR100374241B1 (en) | Semiconductor device and manufacturing method thereof | |
CN104835746B (en) | Semiconductor module with the semiconductor element for being incorporated into metal foil | |
KR101366992B1 (en) | Wiring substrate and manufacturing method for wiring substrate | |
JP2004022862A (en) | Semiconductor device | |
JP4845090B2 (en) | Circuit device manufacturing method | |
JP4419187B2 (en) | Circuit board | |
JP5641072B2 (en) | Circuit board | |
JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP4942452B2 (en) | Circuit equipment | |
JP3901625B2 (en) | Bonding structure of chip parts to bus bar | |
JP4655300B2 (en) | Lead frame | |
JP2005268416A (en) | Printed wiring board and producing method thereof | |
JP4370613B2 (en) | Multilayer hybrid circuit | |
CN105097558A (en) | Chip packaging structure and manufacture method thereof, and chip packaging substrate | |
JPH07122701A (en) | Semiconductor device, its manufacture, and lead frame for pga | |
KR101130608B1 (en) | Printed circuit board assembly | |
JP2003243562A (en) | Resin sealed board and its manufacturing method, intermediate product of board and its manufacturing method | |
JP4388168B2 (en) | Resin molded substrate | |
KR200187482Y1 (en) | Ball grid array semiconductor package | |
JP5699344B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2700257C (en) | ||
JP2006261356A (en) | Structure of connection pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |