JP4416262B2 - Outline enhancement circuit for edge processing - Google Patents

Outline enhancement circuit for edge processing Download PDF

Info

Publication number
JP4416262B2
JP4416262B2 JP2000093478A JP2000093478A JP4416262B2 JP 4416262 B2 JP4416262 B2 JP 4416262B2 JP 2000093478 A JP2000093478 A JP 2000093478A JP 2000093478 A JP2000093478 A JP 2000093478A JP 4416262 B2 JP4416262 B2 JP 4416262B2
Authority
JP
Japan
Prior art keywords
luminance signal
signal
pixel
input
contour
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000093478A
Other languages
Japanese (ja)
Other versions
JP2001285673A (en
Inventor
丈人 日吉
徹 相田
純一 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000093478A priority Critical patent/JP4416262B2/en
Publication of JP2001285673A publication Critical patent/JP2001285673A/en
Application granted granted Critical
Publication of JP4416262B2 publication Critical patent/JP4416262B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は入力された映像信号(例えばディジタルの輝度信号からなる映像信号)から輪郭成分を抽出し、この抽出した輪郭成分信号を入力した輝度信号に加算して輪郭強調された映像信号を出力する輪郭強調回路に関するものである。具体的には、対象画素の輝度信号と対象画素の周囲に位置する画素の輝度成分を参照して対象画素の輪郭成分を抽出し、この抽出された輪郭成分を対象画素の輝度信号に加算して出力する輪郭強調回路に関するものである。
【0002】
【従来の技術】
薄型、軽量のディスプレイ装置として、PDP(プラズマディスプレイパネル)を用いたPDP表示装置やLCD(液晶ディスプレイ)パネルを用いたLCD表示装置などが注目されている。このような表示装置は、ディジタル化された映像信号による直接駆動方式であり、輪郭強調画像を表示する場合、従来は、図7に示すような輪郭強調回路を用いて、入力映像信号から輪郭強調された映像信号を得るようにしていた。
【0003】
図7に示す輪郭強調回路は、輪郭抽出回路26、遅延調整回路14及び加算器22からなっている。
輪郭抽出回路26は、映像入力端子10に入力したデジタルの輝度信号(映像信号の一例)を順次1ドット分遅延させる1ドット遅延器(D)11、12、13と、1ドット遅延器11の出力に−1/4を乗算する乗算器15と、1ドット遅延器12の出力に1/2を乗算する乗算器16と、1ドット遅延器13の出力に−1/4を乗算する乗算器17と、これらの乗算器15、16、17の出力を加算する加算器21とからなり、対象画素および対象画素の左右(時間的には前後)に隣接する画素の輝度信号を参照して対象画素の水平方向の輪郭成分(すなわち高域成分)を抽出して出力する。
【0004】
遅延調整回路14は、映像入力端子10に入力した輝度信号が加算器22に入力するタイミングと、輪郭抽出回路26からの輪郭成分信号が加算器22に入力するタイミングとを調整する。
加算器22は、遅延調整回路14から出力した輝度信号と、輪郭抽出回路26により抽出された輪郭成分信号とを加算し映像出力端子23に出力する。
【0005】
映像入力端子10に輝度信号が入力すると、乗算器15からは1ドット遅延器11によって1ドット分遅延し−1/4が乗じられた信号が出力し、乗算器16からは1ドット遅延器11および12で2ドット分遅延し1/2が乗じられた信号が出力し、乗算器17からは1ドット遅延器11、12および13で3ドット分遅延し−1/4が乗じられた信号が出力する。これらの乗算器15、16および17から出力した信号は加算器21で加算されて輪郭成分信号となる。すなわち、対象画素自身の輝度信号の参照量は1/2、前後の画素の輝度信号の参照量はそれぞれ−1/4であり、対象画素の輝度信号の1/2から前後の画素の輝度信号のそれぞれ1/4を差し引いた信号が輪郭成分信号として抽出される。
【0006】
一般的には、それぞれの画素の参照量を決定する乗算器の乗算係数の合計は0である。対象画素の輝度信号と左右の画素の輝度信号を参照する輪郭強調回路では、前述の従来例のように−1/4+1/2−1/4=0が一般的である。すなわち、対象画素と前後の画素の輝度信号が同じ場合はその部分は輪郭ではなく、したがって輪郭強調量が0となる。参照量の比率はこれに限られるものではなく、例えば、−1/6+1/3−1/6=0でも可能であるが、実際のデジタル回路では、これらの乗算器はシフト回路が用いられるので、±1/2nで設定し、加算器21からの輪郭成分信号を適当な係数の乗算器で乗算する方が都合が良い。
また、詳細な説明は省略するが、対象画素の輝度信号と左右上下の画素の輝度信号を参照する輪郭強調回路では、対象画素の参照量は1/2、対象画素の周囲に位置する他の4画素の参照量はそれぞれ−1/8であり、これらを合計すると0となる。
この輪郭抽出回路26で抽出された輪郭成分信号と遅延調整回路14からの輝度信号とが加算器22で加算され、対象画素の輪郭強調された輝度信号として映像出力端子23から出力する。
【0007】
前述の輪郭成分抽出回路26の作用について、図8を参照して詳しく説明する。なお、説明の簡略化のために、画面一面に白を表示するものとして、すなわち映像部分の輝度信号の大きさはすべて80hとし、輝度信号が存在しない部分、すなわち映像部分以外の輝度信号の大きさはすべて00hとして説明する。また、説明の簡略化のために、乗算器や加算器による処理時間は無視して(0クロックとして)説明する。さらに、左右(時間的)に隣接するドットの時間的ピッチは1クロックとして説明する。
映像信号入力端子10に、(b)に示される1ライン分の輝度信号が入力したものとすると、1ドット遅延器11からは、(c)に示されるように、1ドット分(1クロック)遅延した輝度信号が出力し、1ドット遅延器12からは、(d)に示されるように、2ドット分(2クロック)遅延した輝度信号が出力し、1ドット遅延器13からは、(e)に示されるように、3ドット分(3クロック)遅延した輝度信号が出力する。そして、加算器21からは、(f)に示されるように、これらの出力信号に−1/4、1/2および−1/4を乗じて加算された輪郭成分信号が出力する。なお、加算器21からの輪郭成分信号(f)は、対象画素の輝度信号の出力期間(映像信号入力端子10に入力した輝度信号より2ドット分遅延した期間)に対応する期間の信号だけが有効となり、それ以外の期間は図示しないミュート回路により抑制される。
【0008】
【発明が解決しようとする課題】
前述のように、輪郭成分信号は、対象画素の輝度信号(2D信号(d))の1/2から前の画素の輝度信号(3D信号(e))の1/4と後の画素の輝度信号(1D信号(c))の1/4を差し引いた信号である。
ここで、入力した1ラインの輝度信号の最初(画面の左側)の1画素に対する輪郭成分の処理に着目すると、対象画素の輝度信号(2D信号(d))と後の画素の輝度信号(1D信号(c))は、正常に輝度信号が存在しているので問題はない。ところが、前の画素となる位置には、(e)に示されるように、輝度信号が存在せず、信号としては00hであるため、差し引く信号が減り、その結果、過度の輪郭成分信号が生成され、画面の左側が明るい線として縁取りされてしまうことがあるという問題点があった。
【0009】
また、入力した1ラインの輝度信号の最後(画面の右側)の1画素に対する輪郭成分の処理に着目すると、対象画素の輝度信号(2D信号(d))と前の画素の輝度信号(1D信号(e))は、正常に輝度信号が存在しているので問題はない。ところが、後の画素となる位置には、(c)で示されるように、輝度信号が存在せず、00hであるため、差し引く信号が減り、その結果、過度の輪郭成分信号が生成され、画面の右側が明るい線として縁取りされてしまうことがあるという問題点があった。
【0010】
さらに、図7の従来の輪郭強調回路は、対象画素の輝度信号と位置的に左右の1画素(時間的に前後の1画素)の輝度信号を参照して輪郭成分信号を生成する回路であるが、位置的に上下の1画素(時間的に1ライン分前後の画素)の輝度信号を参照して輪郭成分信号を生成する回路の場合でも同様な問題点がある。すなわち、画面の最初(上)の1ライン上の画素に対する輪郭成分の処理では、1ライン分前の画素となる位置には輝度信号が存在せず、また、画面の最後(下)の1ライン上の画素に対する輪郭成分の処理では、1ライン分後の画素となる位置には輝度信号が存在せず、いずれも00hであるため、前記と同様に過度の輪郭成分信号が生成され、画面の上下が明るい線として縁取りされてしまうことがあるという問題点があった。
【0011】
なお、上述の画面の端辺が明るい線として縁取りされてしまうという問題点は、輝度信号が存在しない部分の信号が00hのように低いと仮定した場合の問題点である。しかし、実際には、輝度信号が存在しない部分の信号は不定であって、00hであるとは限らず80hのように高い場合もあり得る。このような場合には、画面の端辺が暗い線として縁取りされてしまうという問題点となる。すなわち、画面の端辺の画素を対象画素として輪郭強調を行う場合、対象画素と相関関係がない無意味な信号を参照して輪郭成分を抽出してしまうので、正確な輪郭強調ができないという問題点があった。
【0012】
本発明は、上述のような画面の左右上下に位置する画素の輪郭強調をより適正に行うために、端辺処理を施すことができる輪郭強調回路を得ることを目的とする。
【0013】
【課題を解決するための手段】
本発明は以上のような問題点を解決するためになされたもので、輪郭抽出回路により対象画素の輝度信号と対象画素の周囲に位置する画素の輝度信号を参照して対象画素の輪郭成分信号を抽出し、この抽出された輪郭成分信号を対象画素の輝度信号に加算して出力する輪郭強調回路において、輪郭成分信号の抽出のために参照すべき位置に画素の輝度信号が存在しない場合の参照信号を対象画素自身の輝度信号とするようにしたものである。
【0014】
具体的には、輪郭抽出回路を、直列に接続された1番目、2番目及び3番目の遅延器と、前記1番目の遅延器の出力に接続され、対象画素の時間的に後に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、前記2番目の遅延器の出力に接続され、対象画素自身の輝度信号を参照するための係数を乗算する乗算器と、前記3番目の遅延器の出力に接続され、対象画素の時間的に前に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、これらの乗算器からの出力を加算して出力する加算器と、時間的に後に隣接する画素が存在しない画素の輝度信号が入力されたことを示す最終データホールド信号が入力されたときに、前記1番目の遅延器からの輝度信号を選択し、前記最終データホールド信号が入力されないときに映像入力端子から入力された輝度信号を選択して、前記1番目の遅延器に入力する第1のセレクタと、
時間的に前に隣接する画素が存在しない画素の輝度信号が入力されたことを示す先頭データロード信号が入力されたときに前記映像入力端子から入力された輝度信号を選択し、前記先頭データロード信号が入力されないときに前記1番目の遅延器からの輝度信号を選択して、前記2番目の遅延器に入力する第2のセレクタと、前記先頭データロード信号が入力されたときに前記映像入力端子から入力された輝度信号を選択し、前記先頭データロード信号が入力されないときに前記2番目の遅延器からの輝度信号を選択して、前記3番目の遅延器に入力する第3のセレクタとで構成したものである。または、前記第3のセレクタを省略してもよい。
【0016】
【発明の実施の形態】
以下、本発明による輪郭強調回路の第1の実施形態例を図1および図2を用いて説明するが、図7と同一の構成要素には同一符号を付す。なお、説明の簡略化のために、画面一面に白を表示するものとして、すなわち映像部分の輝度信号の大きさはすべて80hとし、輝度信号が存在しない部分、すなわち映像部分以外の輝度信号の大きさはすべて00hとして説明する。また、説明の簡略化のために、乗算器や加算器による処理時間は無視して(0クロックとして)説明する。さらに、左右(時間的)に隣接するドットの時間的ピッチは1クロックとして説明する。
図1の輪郭強調回路は、ほぼ図7に示す輪郭強調回路と共通した構成を有している。図7に示す輪郭強調回路との違いは、輪郭抽出回路26aの構成として、第1、第2および第3のセレクター18、19および20と、先頭データロード信号入力端子24と、最終データホールド信号入力端子25とが追加されている点である。
【0017】
第1のセレクタ18は、一方の入力端子が映像信号入力端子10に、他方の入力端子が1番目の1ドット遅延器11の出力に接続され、出力端子が1番目の1ドット遅延器11の入力に接続されている。さらに制御端子には、最終データホールド信号入力端子25に接続されている。
第2のセレクタ19は、一方の入力端子が1番目の1ドット遅延器11の出力に、他方の入力端子が映像信号入力端子10に接続され、出力端子が2番目の1ドット遅延器12の入力に接続されている。さらに制御端子には、先頭データロード信号入力端子24に接続されている。
第3のセレクタ20は、一方の入力端子が2番目の1ドット遅延器12の出力に、他方の入力端子が映像信号入力端子10に接続され、出力端子が3番目の1ドット遅延器13の入力に接続されている。さらに制御端子には、先頭データロード信号入力端子24に接続されている。
【0018】
つぎに、この図1に示される輪郭抽出回路26aの動作を、図2を用いて説明する。
まず、画面の左右の端辺以外の画素、すなわち、輪郭抽出のために参照する画素の輝度信号がすべて正常に存在する場合は、図示のとおり、第1のセレクタ18は映像信号入力端子10側に、第2のセレクタ19は1番目の1ドット遅延器11の出力側に、第3のセレクタ20は2番目の1ドット遅延器12の出力側に切り換っている。この状態では、回路全体の接続は図7に示される従来例と同じであり、その動作も変わるところはないので説明を省略する。
【0019】
つぎに、画面の左側の端辺に位置する画素の輪郭抽出の処理について説明する。
映像信号入力端子10に図2(b)に示される輝度信号が入力したものとする。t1時に、画面左側の端辺に位置する最初(1ドット目)の画素の輝度信号が入力すると、この輝度信号が1番目の1ドット遅延器11に入力するとともに、(f)で示されるように、先頭データロード信号が入力端子24から入力され、セレクタ19および20が切り換って2番目および3番目の1ドット遅延器12および13にも映像信号入力端子10からの輝度信号が入力する。このように、すべての1ドット遅延器11、12、13に最初の画素の輝度信号が入力し、図2(c)(d)(e)に示されるように、t2時にそれぞれ1画素分遅延して出力される。すると、これらの1ドット遅延器11、12、13から出力された輝度信号は、乗算器15、乗算器16、乗算器17により、それぞれ−1/4、1/2、−1/4が乗じられて加算器21で加算され、輪郭成分信号として出力するが、図2(i)に示されるように、有効期間ではないので図示しないミュート回路によって出力が抑制されて、輪郭成分信号としては図2(h)に示されるように00hが出力される。
【0020】
また、t2時には、1番目の1ドット遅延器11に映像信号入力端子10から入力された2ドット目の画素の輝度信号が入力し、2番目の1ドット遅延器12に1番目の1ドット遅延器11から出力された前記1ドット目の画素の輝度信号が入力し、3番目の1ドット遅延器13には2番目の1ドット遅延器13から出力された前記1ドット目の画素の輝度信号が入力する。これらの輝度信号は、t3時に各1ドット遅延器11、12、13から出力され、乗算器15、乗算器16、乗算器17により、それぞれ−1/4、1/2、−1/4が乗じられて加算器21で加算され、輪郭成分信号として出力する。
【0021】
ここで、このt3時に出力された輪郭成分信号は、1ドット目の画素の輝度信号を乗算器17で−1/4が乗じられた信号と、同じく1ドット目の画素の輝度信号を乗算器16で1/2が乗じられた信号と、2ドット目の画素の輝度信号を乗算器15で−1/4が乗じられた信号とを加算器21で加算した信号である。すなわち、対象画素である1ドット目の画素には、参照すべき位置である前の画素が存在しないので、これの代わりに対象画素自身の輝度信号を参照して輪郭成分信号が生成される。
【0022】
また、t3時には、1番目の1ドット遅延器11に映像信号入力端子10から入力された3ドット目の画素の輝度信号が入力し、2番目の1ドット遅延器12に1番目の1ドット遅延器11から出力された前記2ドット目の画素の輝度信号が入力し、3番目の1ドット遅延器13には2番目の1ドット遅延器13から出力された前記1ドット目の画素の輝度信号が入力する。これらの輝度信号は、t4時に各1ドット遅延器11、12、13から出力され、乗算器15、乗算器16、乗算器17により、それぞれ−1/4、1/2、−1/4が乗じられて加算器21で加算され、輪郭成分信号として出力する。
【0023】
ここで、このt4時に出力された輪郭成分信号は、1ドット目の画素の輝度信号を乗算器17で−1/4が乗じられた信号と、2ドット目の画素の輝度信号を乗算器16で1/2が乗じられた信号と、3ドット目の画素の輝度信号を乗算器15で−1/4が乗じられた信号とを加算器21で加算した信号である。すなわち、対象画素である2ドット目の画素には、参照すべき位置である前後の画素に輝度信号が存在するので、これらの輝度信号を参照して輪郭成分信号が生成される。
以下、3ドット目から1ラインの最後から2ドット目までの輪郭成分信号の生成は同様に処理される。
【0024】
つぎに、画面の右側の端辺に位置する画素の輪郭抽出の処理について説明する。
t10時に、映像信号入力端子10から1ラインの最後(画面の右側の端辺)の画素の輝度信号が入力すると、t11時に、最終データホールド信号が入力端子25から入力する。そして、第1のセレクター18が1番目の1ドット遅延器11の出力側に切り換り、1番目の1ドット遅延器11から出力された最後の画素の輝度信号が再度1番目の1ドット遅延器11に入力されて、最後の画素の輝度信号がホールドされ、2番目の1ドット遅延器12に1番目の1ドット遅延器11から出力された前記最後の画素の輝度信号が入力し、3番目の1ドット遅延器13には2番目の1ドット遅延器12から出力された最後から2ドット目の画素の輝度信号が入力する。これらの輝度信号は、t12時に各1ドット遅延器11、12、13から出力され、乗算器15、乗算器16、乗算器17により、それぞれ−1/4、1/2、−1/4が乗じられて加算器21で加算され、輪郭成分信号として出力する。
【0025】
ここで、このt12時に出力された輪郭成分信号は、最後から2ドット目の画素の輝度信号を乗算器17で−1/4が乗じられた信号と、最後の画素の輝度信号を乗算器16で1/2が乗じられた信号と、同じく最後の画素の輝度信号を乗算器15で−1/4が乗じられた信号とを加算器21で加算した信号である。すなわち、対象画素である最後の画素には、参照すべき位置である後の画素が存在しないので、これの代わりに対象画素自身の輝度信号を参照して輪郭成分信号が生成される。
【0026】
つぎに、本発明による輪郭強調回路の第2の実施形態例を図3および図4を用いて説明する。図3の輪郭強調回路は、ほぼ図1に示す輪郭強調回路と共通した構成を有している。図1に示す輪郭強調回路との違いは、第3のセレクタ20を省略した点である。
【0027】
画面左側の端辺に位置する1ドット目の画素の輝度信号の輪郭成分の抽出には、1ドット前の画素の輝度信号の代わりとなる対象画素の輝度信号と、対象画素自身の輝度信号と、1ドット後の画素の輝度信号を参照できるようにすればよく、要するに、t1時に映像信号入力端子10に入力した輝度信号が、2番目の1ドット遅延器12から出力すると同時に3番目の1ドット遅延器13からも出力するようにすればよい。このためには、映像信号入力端子10に入力した1ドット目の画素の輝度信号を、1番目の1ドット遅延器11に入力すると同時に2番目の1ドット遅延器12にも入力すればよい。
【0028】
図4(f)に示されるt1時に入力される先頭データロード信号にしたがって、第2のセレクタ19を映像信号入力端子10側に切り換えれば、映像信号入力端子10から入力された1ドット目の画素の輝度信号が1番目と2番目の1ドット遅延器11、12に同時に入力される。このとき、t2時の対象画素の輝度信号が本来は00hであるところが80hとなるため、輪郭抽出回路26bから出力されるべき輪郭成分信号は、図4(h)に示されるように、エラーを含んだ20hとなってしまう。しかし、このt2時は、図4(i)に示されるように、映像信号の有効期間ではないため、図示しないミュート回路によって抑制されて出力されないので問題とはならない。
【0029】
つぎに、本発明による輪郭強調回路の第3の実施形態例を図5および図6を用いて説明する。図5の輪郭強調回路は、ほぼ図1に示す輪郭強調回路と共通した構成を有している。図1に示す輪郭強調回路との違いは、第2のセレクタ19を省略したことと、第3のセレクタ20への入力が1番目の1ドット遅延器11の出力と2番目の1ドット遅延器12の出力になっている点である。また、第1の実施形態例の先頭データロード信号は、図2(f)に示されるようにt1時に入力されるが、第3の実施形態例の先頭データロード信号は、図6(f)に示されるようにt2時に入力される
【0030】
前述の第2の実施形態例と同様に、t1時に映像信号入力端子10に入力した輝度信号が、2番目の1ドット遅延器12から出力すると同時に3番目の1ドット遅延器13からも出力するようにすればよい。このためには、映像信号入力端子10に入力した1ドット目の画素の輝度信号が、2番目の1ドット遅延器12に入力すると同時に3番目の1ドット遅延器13にも入力すればよい。
【0031】
図6(f)に示されるt2時に入力される先頭データロード信号にしたがって、第3のセレクタ20を1番目の1ドット遅延器11側に切り換えれば、1番目の1ドット遅延器11から出力された1ドット目の画素の輝度信号が2番目と3番目の1ドット遅延器12、13に同時に入力される。このとき、t2時の輪郭抽出回路26cから出力されるべき輪郭成分信号は、図6(h)に示されるように、図8(f)に示されると同様のエラーを含んだ20hとなってしまう。しかし、このt2時は、図6(i)に示されるように、映像信号の有効期間ではないため、図示しないミュート回路によって抑制されて出力されないので問題とはならない。
【0032】
以上の実施例では、説明を簡略化するために対象画素の時間的に前後(画面上の左右)の画素に基づいて輪郭成分を抽出する場合の例を示したが、本発明はこれに限られるものではなく、画面上の左右上下の画素に基づいて輪郭成分を抽出するものにも利用することができ、さらに、加えて斜め上下左右の画素に基づいて輪郭成分を抽出するものにも利用できる。
【0033】
【発明の効果】
以上のように、本発明による輪郭強調回路は、対象画素の輪郭成分の抽出の際に参照すべき位置に画素の輝度信号が存在しない場合に、参照信号を対象画素自身の輝度信号としたので、画面の左右上下の端辺における画素の輪郭成分の抽出を適正に行うことができ、端辺の画素だけが明るくなってしまうことがないという効果を有するものである。
【図面の簡単な説明】
【図1】本発明による輪郭強調回路の第1の実施形態例を示すブロック図である。
【図2】図1に示す輪郭強調回路の各部の出力信号を示すタイムチャート図である。
【図3】本発明による輪郭強調回路の第2の実施形態例を示すブロック図である。
【図4】図3に示す輪郭強調回路の各部の出力信号を示すタイムチャート図である。
【図5】本発明による輪郭強調回路の第3の実施形態例を示すブロック図である。
【図6】図5に示す輪郭強調回路の各部の出力信号を示すタイムチャート図である。
【図7】従来の輪郭強調回路の一例を示すブロック図である。
【図8】図7に示す従来の輪郭強調回路の各部の出力信号を示すタイムチャート図である。
【符号の説明】
10…映像信号入力端子、11、12、13…1ドット遅延器、14…遅延調整回路、15、16、17…乗算器、18、19、20…セレクタ、21、22…加算器、23…映像信号出力端子、24、先頭データロード信号入力端子、25…最終データホールド信号入力端子、26a、26b、26c…輪郭抽出回路。
[0001]
BACKGROUND OF THE INVENTION
The present invention extracts a contour component from an input video signal (for example, a video signal composed of a digital luminance signal), adds the extracted contour component signal to the input luminance signal, and outputs a contour-enhanced video signal. The present invention relates to an edge enhancement circuit. Specifically, the contour component of the target pixel is extracted with reference to the luminance signal of the target pixel and the luminance components of the pixels located around the target pixel, and the extracted contour component is added to the luminance signal of the target pixel. This relates to a contour emphasizing circuit that outputs the data.
[0002]
[Prior art]
As a thin and light display device, a PDP display device using a PDP (plasma display panel), an LCD display device using an LCD (liquid crystal display) panel, and the like are attracting attention. Such a display device is a direct drive method using a digitized video signal, and when displaying an edge-enhanced image, conventionally, an edge-enhancement circuit as shown in FIG. I was trying to get the video signal.
[0003]
The contour enhancement circuit shown in FIG. 7 includes a contour extraction circuit 26, a delay adjustment circuit 14, and an adder 22.
The contour extraction circuit 26 includes 1-dot delay units (D) 11, 12, and 13 that sequentially delay the digital luminance signal (an example of the video signal) input to the video input terminal 10 by one dot, and the 1-dot delay unit 11. A multiplier 15 that multiplies the output by -1/4, a multiplier 16 that multiplies the output of the 1-dot delay unit 12 by 1/2, and a multiplier that multiplies the output of the 1-dot delay unit 13 by -1/4. 17 and an adder 21 that adds the outputs of these multipliers 15, 16, and 17, and refers to the luminance signal of the target pixel and pixels adjacent to the left and right of the target pixel (before and after in time). A horizontal contour component (that is, a high frequency component) of the pixel is extracted and output.
[0004]
The delay adjustment circuit 14 adjusts the timing at which the luminance signal input to the video input terminal 10 is input to the adder 22 and the timing at which the contour component signal from the contour extraction circuit 26 is input to the adder 22.
The adder 22 adds the luminance signal output from the delay adjustment circuit 14 and the contour component signal extracted by the contour extraction circuit 26 and outputs the result to the video output terminal 23.
[0005]
When a luminance signal is input to the video input terminal 10, the multiplier 15 outputs a signal delayed by one dot by the 1-dot delay device 11 and multiplied by −1/4, and the multiplier 16 outputs the signal of the 1-dot delay device 11. 1 and 12 are delayed by 2 dots and multiplied by 1/2, and the multiplier 17 outputs a signal delayed by 3 dots by the 1-dot delay units 11, 12 and 13 and multiplied by -1/4. Output. The signals output from these multipliers 15, 16 and 17 are added by an adder 21 to become a contour component signal. That is, the reference amount of the luminance signal of the target pixel itself is ½, the reference amount of the luminance signal of the preceding and following pixels is −1/4, and the luminance signal of the preceding and following pixels from ½ of the luminance signal of the target pixel. A signal obtained by subtracting 1/4 of each is extracted as a contour component signal.
[0006]
In general, the sum of the multiplication coefficients of the multipliers that determine the reference amount of each pixel is zero. In the contour emphasis circuit that refers to the luminance signal of the target pixel and the luminance signals of the left and right pixels, -1 / 4 + 1 / 2-1 / 4 = 0 is generally used as in the above-described conventional example. That is, when the luminance signal of the target pixel and the preceding and following pixels are the same, the portion is not a contour, and therefore the contour enhancement amount is zero. The ratio of the reference amount is not limited to this. For example, −1 / 6 + 1 / 3−1 / 6 = 0 is possible, but in an actual digital circuit, these multipliers use shift circuits. , ± 1 / 2n, and it is convenient to multiply the contour component signal from the adder 21 by a multiplier having an appropriate coefficient.
In addition, although detailed description is omitted, in the edge emphasis circuit that refers to the luminance signal of the target pixel and the luminance signals of the left and right and upper and lower pixels, the reference amount of the target pixel is ½, The reference amounts of the four pixels are each −1/8, and when these are summed, they become zero.
The contour component signal extracted by the contour extraction circuit 26 and the luminance signal from the delay adjustment circuit 14 are added by the adder 22 and output from the video output terminal 23 as a luminance signal in which the contour of the target pixel is emphasized.
[0007]
The operation of the contour component extraction circuit 26 will be described in detail with reference to FIG. For simplification of description, it is assumed that white is displayed on the entire screen, that is, the luminance signals of the video portion are all 80h, and the luminance signal other than the portion where the luminance signal does not exist, that is, the luminance signal other than the video portion. All of these are explained as 00h. For simplification of explanation, the processing time by the multiplier and the adder is ignored (0 clock). Further, the description will be made assuming that the temporal pitch of dots adjacent to the left and right (temporal) is one clock.
Assuming that the luminance signal for one line shown in (b) is input to the video signal input terminal 10, the one-dot delay unit 11 receives one dot (one clock) as shown in (c). A delayed luminance signal is output, and a 1-dot delay device 12 outputs a luminance signal delayed by 2 dots (2 clocks) as shown in (d), and the 1-dot delay device 13 outputs (e ), A luminance signal delayed by 3 dots (3 clocks) is output. Then, as shown in (f), the adder 21 outputs a contour component signal obtained by multiplying these output signals by -1/4, 1/2 and -1/4. Note that the contour component signal (f) from the adder 21 is only a signal in a period corresponding to the output period of the luminance signal of the target pixel (a period delayed by two dots from the luminance signal input to the video signal input terminal 10). It becomes effective and is suppressed by a mute circuit (not shown) during other periods.
[0008]
[Problems to be solved by the invention]
As described above, the contour component signal is ½ of the luminance signal of the target pixel (2D signal (d)) to ¼ of the luminance signal of the previous pixel (3D signal (e)) and the luminance of the subsequent pixel. This is a signal obtained by subtracting 1/4 of the signal (1D signal (c)).
Here, when attention is paid to the processing of the contour component for the first pixel (on the left side of the screen) of the input luminance signal of one line, the luminance signal (2D signal (d)) of the target pixel and the luminance signal (1D of the subsequent pixel). The signal (c)) has no problem since the luminance signal normally exists. However, as shown in (e), the luminance signal does not exist at the position to be the previous pixel, and the signal is 00h, so the signal to be subtracted is reduced, and as a result, an excessive contour component signal is generated. However, there is a problem that the left side of the screen may be bordered as a bright line.
[0009]
When attention is paid to the processing of the contour component for the last pixel (right side of the screen) of the input luminance signal of one line, the luminance signal of the target pixel (2D signal (d)) and the luminance signal of the previous pixel (1D signal) (E)) has no problem since the luminance signal is normally present. However, as shown in (c), since the luminance signal does not exist and is 00h, the subtracted signal is reduced, and as a result, an excessive contour component signal is generated. There is a problem that the right side of the frame may be bordered as a bright line.
[0010]
Further, the conventional contour emphasizing circuit in FIG. 7 is a circuit that generates a contour component signal by referring to the luminance signal of the target pixel and the luminance signal of one pixel on the left and right (one pixel before and after in time). However, there is a similar problem even in the case of a circuit that generates a contour component signal with reference to the luminance signal of one pixel above and below the position (pixels around one line in time). That is, in the processing of the contour component for the pixels on the first (upper) line of the screen, there is no luminance signal at the position corresponding to the previous pixel of one line, and the last (lower) line of the screen. In the processing of the contour component for the upper pixel, there is no luminance signal at the position that becomes the pixel one line later, and both are 00h. There was a problem that the top and bottom might be bordered as bright lines.
[0011]
Note that the above-mentioned problem that the edge of the screen is edged as a bright line is a problem when it is assumed that the signal of a portion where no luminance signal exists is as low as 00h. However, in reality, the signal of the portion where the luminance signal does not exist is indefinite and is not necessarily 00h, and may be as high as 80h. In such a case, the edge of the screen is fringed as a dark line. That is, when edge enhancement is performed using the pixels on the edge of the screen as the target pixel, the contour component is extracted with reference to a meaningless signal having no correlation with the target pixel, so that accurate edge enhancement cannot be performed. There was a point.
[0012]
An object of the present invention is to obtain a contour emphasizing circuit capable of performing edge processing in order to more appropriately perform contour emphasis on pixels located on the left, right, top and bottom of the screen as described above.
[0013]
[Means for Solving the Problems]
The present invention has been made to solve the above-described problems. The contour extraction circuit refers to the luminance signal of the target pixel and the luminance signal of the pixel located around the target pixel by the contour extraction circuit. In the contour emphasizing circuit that extracts the contour component signal and adds the extracted contour component signal to the luminance signal of the target pixel and outputs the result, the pixel luminance signal does not exist at the position to be referenced for the extraction of the contour component signal. The reference signal is the luminance signal of the target pixel itself.
[0014]
Specifically, the contour extraction circuit is connected to the first, second, and third delay devices connected in series and the output of the first delay device, and is adjacent to the target pixel in time. a multiplier for multiplying the coefficient for the reference luminance signal is coupled to an output of the second delay device, a multiplier for multiplying the coefficient for the reference luminance signal of the target pixel itself, the third Connected to the output of the delay unit, and a multiplier that multiplies a coefficient for referring to the luminance signal of the adjacent pixel in time before the target pixel, and an addition that outputs by adding the outputs from these multipliers And when a final data hold signal indicating that a luminance signal of a pixel that does not have an adjacent pixel after that is input is input, the luminance signal from the first delay device is selected, Final data hold signal is not input Select the brightness signal inputted from the video input terminal to come, a first selector for inputting the to the first delay device,
Select a luminance signal input from the video input terminal when a leading data load signal indicating that a luminance signal of a pixel that does not have an adjacent pixel before is input, and load the leading data A second selector for selecting a luminance signal from the first delay unit when no signal is input and inputting the luminance signal to the second delay unit, and the video input when the leading data load signal is input A third selector that selects a luminance signal input from a terminal, selects a luminance signal from the second delay device when the leading data load signal is not input, and inputs the luminance signal from the second delay device; It is composed of Alternatively, the third selector may be omitted.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a first embodiment of the contour emphasizing circuit according to the present invention will be described with reference to FIGS. 1 and 2, and the same components as those in FIG. For simplification of description, it is assumed that white is displayed on the entire screen, that is, the luminance signals of the video portion are all 80h, and the luminance signal other than the portion where the luminance signal does not exist, that is, the luminance signal other than the video portion. All of these are explained as 00h. For simplification of explanation, the processing time by the multiplier and the adder is ignored (0 clock). Further, the description will be made assuming that the temporal pitch of dots adjacent to the left and right (temporal) is one clock.
The contour emphasizing circuit in FIG. 1 has a configuration substantially in common with the contour emphasizing circuit shown in FIG. The difference from the contour emphasizing circuit shown in FIG. 7 is that the configuration of the contour extracting circuit 26a is such that the first, second and third selectors 18, 19 and 20, the leading data load signal input terminal 24, and the final data hold signal. An input terminal 25 is added.
[0017]
The first selector 18 has one input terminal connected to the video signal input terminal 10, the other input terminal connected to the output of the first 1-dot delay device 11, and an output terminal connected to the first 1-dot delay device 11. Connected to the input. Further, the final data hold signal input terminal 25 is connected to the control terminal.
The second selector 19 has one input terminal connected to the output of the first 1-dot delay device 11, the other input terminal connected to the video signal input terminal 10, and an output terminal connected to the second 1-dot delay device 12. Connected to the input. Further, the control terminal is connected to the leading data load signal input terminal 24.
The third selector 20 has one input terminal connected to the output of the second 1-dot delay device 12, the other input terminal connected to the video signal input terminal 10, and an output terminal connected to the third 1-dot delay device 13. Connected to the input. Further, the control terminal is connected to the leading data load signal input terminal 24.
[0018]
Next, the operation of the contour extraction circuit 26a shown in FIG. 1 will be described with reference to FIG.
First, when all the luminance signals of the pixels other than the left and right edges of the screen, that is, the pixels referred to for contour extraction are normally present, the first selector 18 is connected to the video signal input terminal 10 side as shown in the figure. In addition, the second selector 19 is switched to the output side of the first 1-dot delay device 11, and the third selector 20 is switched to the output side of the second 1-dot delay device 12. In this state, the connection of the entire circuit is the same as that of the conventional example shown in FIG. 7, and its operation is not changed.
[0019]
Next, the process of extracting the contour of the pixel located on the left edge of the screen will be described.
Assume that the luminance signal shown in FIG. 2B is input to the video signal input terminal 10. When the luminance signal of the first (first dot) pixel located at the left edge of the screen is input at t1, this luminance signal is input to the first one-dot delay device 11, and as shown in (f). The leading data load signal is input from the input terminal 24, the selectors 19 and 20 are switched, and the luminance signal from the video signal input terminal 10 is also input to the second and third 1-dot delays 12 and 13. . In this way, the luminance signal of the first pixel is input to all the 1-dot delay devices 11, 12, and 13, and as shown in FIGS. 2C, 2D, and 2E, each pixel is delayed by 1 pixel at t2. Is output. Then, the luminance signals output from these 1-dot delay units 11, 12, and 13 are multiplied by -1/4, 1/2, and -1/4 by the multiplier 15, the multiplier 16, and the multiplier 17, respectively. 2 is added and output as a contour component signal. However, as shown in FIG. 2 (i), since it is not a valid period, the output is suppressed by a mute circuit (not shown). 00h is output as shown in 2 (h).
[0020]
At t2, the luminance signal of the second dot pixel input from the video signal input terminal 10 is input to the first one-dot delay device 11, and the first one-dot delay device 12 receives the first one-dot delay. The luminance signal of the pixel of the first dot output from the device 11 is input, and the luminance signal of the pixel of the first dot output from the second 1-dot delay device 13 is input to the third 1-dot delay device 13. Enter. These luminance signals are output from the 1-dot delay units 11, 12, and 13 at t3. The multiplier 15, the multiplier 16, and the multiplier 17 respectively output -1/4, 1/2, and -1/4. Multiplied and added by the adder 21 and output as a contour component signal.
[0021]
Here, the contour component signal output at t3 is a signal obtained by multiplying the luminance signal of the pixel of the first dot by -1/4 by the multiplier 17 and the luminance signal of the pixel of the first dot. 16 is a signal obtained by adding the signal obtained by multiplying 1/2 by 16 and the signal obtained by multiplying the luminance signal of the pixel of the second dot by -1/4 by the adder 21 by the adder 21. That is, since the previous pixel that is the position to be referred to does not exist in the pixel of the first dot that is the target pixel, the contour component signal is generated by referring to the luminance signal of the target pixel instead.
[0022]
At t3, the luminance signal of the pixel of the third dot inputted from the video signal input terminal 10 is inputted to the first 1-dot delay device 11, and the first 1-dot delay device 12 is inputted to the second 1-dot delay device 12. The luminance signal of the pixel of the second dot output from the device 11 is input, and the luminance signal of the pixel of the first dot output from the second 1-dot delay device 13 is input to the third 1-dot delay device 13. Enter. These luminance signals are output from the 1-dot delay units 11, 12, and 13 at t4. The multiplier 15, the multiplier 16, and the multiplier 17 respectively output -1/4, 1/2, and -1/4. Multiplied and added by the adder 21 and output as a contour component signal.
[0023]
Here, the contour component signal output at t4 is obtained by multiplying the luminance signal of the pixel of the first dot by -1/4 by the multiplier 17 and the luminance signal of the pixel of the second dot by the multiplier 16. And a signal obtained by multiplying the luminance signal of the pixel of the third dot by -1/4 by the multiplier 15 by the adder 21. That is, in the pixel of the second dot that is the target pixel, the luminance signal exists in the previous and subsequent pixels that are positions to be referred to, and therefore, the contour component signal is generated with reference to these luminance signals.
Hereinafter, the generation of the contour component signal from the third dot to the end of the first line to the second dot is processed in the same manner.
[0024]
Next, the process of extracting the contour of the pixel located on the right edge of the screen will be described.
When the luminance signal of the last pixel of one line (the right side edge of the screen) is input from the video signal input terminal 10 at t10, the final data hold signal is input from the input terminal 25 at t11. Then, the first selector 18 switches to the output side of the first one-dot delay device 11 and the luminance signal of the last pixel output from the first one-dot delay device 11 is again the first one-dot delay. The luminance signal of the last pixel is input to the device 11 and held, and the luminance signal of the last pixel output from the first 1-dot delay device 11 is input to the second 1-dot delay device 12. The luminance signal of the pixel of the second dot from the last output from the second one-dot delay device 12 is input to the first one-dot delay device 13. These luminance signals are output from the 1-dot delay units 11, 12, and 13 at t12. The multiplier 15, the multiplier 16, and the multiplier 17 respectively output -1/4, 1/2, and -1/4. Multiplied and added by the adder 21 and output as a contour component signal.
[0025]
Here, the contour component signal output at t12 is obtained by multiplying the luminance signal of the pixel of the second dot from the last by -1/4 by the multiplier 17 and the luminance signal of the last pixel by the multiplier 16. And a signal obtained by multiplying the luminance signal of the last pixel by the multiplier 15 by the multiplier 15 by the adder 21. That is, since the last pixel that is the target pixel does not exist in the last pixel that is the target pixel, a contour component signal is generated by referring to the luminance signal of the target pixel instead.
[0026]
Next, a second embodiment of the contour emphasizing circuit according to the present invention will be described with reference to FIGS. The contour emphasizing circuit of FIG. 3 has a configuration substantially in common with the contour emphasizing circuit shown in FIG. The difference from the outline emphasis circuit shown in FIG. 1 is that the third selector 20 is omitted.
[0027]
For extraction of the contour component of the luminance signal of the pixel of the first dot located on the left side edge of the screen, the luminance signal of the target pixel instead of the luminance signal of the pixel one dot before, the luminance signal of the target pixel itself, It is only necessary to be able to refer to the luminance signal of the pixel after one dot. In short, the luminance signal input to the video signal input terminal 10 at t1 is output from the second 1-dot delay device 12 and the third 1 What is necessary is just to make it output also from the dot delay device 13. FIG. For this purpose, the luminance signal of the pixel of the first dot input to the video signal input terminal 10 may be input to the first 1-dot delay device 12 and simultaneously to the second 1-dot delay device 12.
[0028]
If the second selector 19 is switched to the video signal input terminal 10 side in accordance with the head data load signal input at t1 shown in FIG. 4 (f), the first dot input from the video signal input terminal 10 is displayed. The luminance signal of the pixel is input to the first and second 1-dot delay units 11 and 12 simultaneously. At this time, since the luminance signal of the target pixel at t2 is originally 00h becomes 80h, the contour component signal to be output from the contour extraction circuit 26b generates an error as shown in FIG. 20h included. However, at time t2, as shown in FIG. 4 (i), since it is not a valid period of the video signal, there is no problem because it is not output by being suppressed by a mute circuit (not shown).
[0029]
Next, a third embodiment of the contour emphasizing circuit according to the present invention will be described with reference to FIGS. The contour emphasizing circuit in FIG. 5 has a configuration substantially in common with the contour emphasizing circuit shown in FIG. The difference from the contour emphasis circuit shown in FIG. 1 is that the second selector 19 is omitted, and the input to the third selector 20 is the output of the first one-dot delay device 11 and the second one-dot delay device. That is, the output is 12. The head data load signal in the first embodiment is input at t1 as shown in FIG. 2 (f), but the head data load signal in the third embodiment is shown in FIG. 6 (f). Is input at t2 as shown in FIG.
Similar to the second embodiment, the luminance signal input to the video signal input terminal 10 at t1 is output from the second 1-dot delay device 12 and simultaneously from the third 1-dot delay device 13. What should I do? For this purpose, the luminance signal of the pixel of the first dot inputted to the video signal input terminal 10 may be inputted to the third 1-dot delay device 13 at the same time as being inputted to the second 1-dot delay device 12.
[0031]
If the third selector 20 is switched to the first 1-dot delay device 11 in accordance with the leading data load signal input at t2 shown in FIG. 6 (f), the output from the first 1-dot delay device 11 The luminance signal of the pixel of the first dot is input to the second and third 1-dot delay units 12 and 13 simultaneously. At this time, the contour component signal to be output from the contour extraction circuit 26c at t2 is 20h including the same error as shown in FIG. 8 (f), as shown in FIG. 6 (h). End up. However, at the time t2, as shown in FIG. 6 (i), since it is not a valid period of the video signal, there is no problem because it is not output by being suppressed by a mute circuit (not shown).
[0032]
In the above embodiment, in order to simplify the description, an example in which the contour component is extracted based on the pixels before and after the target pixel in time (left and right on the screen) has been shown, but the present invention is not limited thereto. It can also be used for extracting contour components based on the left, right, top and bottom pixels on the screen, and also for extracting contour components based on diagonal top, bottom, left and right pixels. it can.
[0033]
【The invention's effect】
As described above, the contour enhancement circuit according to the present invention uses the reference signal as the luminance signal of the target pixel when the luminance signal of the pixel does not exist at the position to be referred to when extracting the contour component of the target pixel. Thus, it is possible to appropriately extract the contour components of the pixels at the left, right, top, and bottom edges of the screen, and only the pixels at the edges are not brightened.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of an outline emphasis circuit according to the present invention.
FIG. 2 is a time chart showing output signals of respective parts of the contour emphasizing circuit shown in FIG. 1;
FIG. 3 is a block diagram showing a second embodiment of the contour emphasizing circuit according to the present invention.
4 is a time chart showing output signals of respective parts of the contour emphasizing circuit shown in FIG. 3; FIG.
FIG. 5 is a block diagram showing a third embodiment of the contour emphasizing circuit according to the present invention.
6 is a time chart showing output signals of respective parts of the contour emphasizing circuit shown in FIG. 5. FIG.
FIG. 7 is a block diagram showing an example of a conventional contour enhancement circuit.
8 is a time chart showing output signals of respective parts of the conventional contour emphasizing circuit shown in FIG. 7; FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Video signal input terminal 11, 12, 13 ... 1 dot delay device, 14 ... Delay adjustment circuit, 15, 16, 17 ... Multiplier, 18, 19, 20 ... Selector, 21, 22 ... Adder, 23 ... Video signal output terminal, 24, head data load signal input terminal, 25... Final data hold signal input terminal, 26a, 26b, 26c.

Claims (2)

輪郭抽出回路により対象画素の輝度信号と対象画素の周囲に位置する画素の輝度信号を参照して対象画素の輪郭成分信号を抽出し、この抽出された輪郭成分信号を対象画素の輝度信号に加算して出力する輪郭強調回路において、
輪郭抽出回路は、直列に接続された1番目、2番目及び3番目の遅延器と、
前記1番目の遅延器の出力に接続され、対象画素の時間的に後に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、
前記2番目の遅延器の出力に接続され、対象画素自身の輝度信号を参照するための係数を乗算する乗算器と、
前記3番目の遅延器の出力に接続され、対象画素の時間的に前に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、
これらの乗算器からの出力を加算して出力する加算器と、
時間的に後に隣接する画素が存在しない画素の輝度信号が入力されたことを示す最終データホールド信号が入力されたときに、前記1番目の遅延器からの輝度信号を選択し、前記最終データホールド信号が入力されないときに映像入力端子から入力された輝度信号を選択して、前記1番目の遅延器に入力する第1のセレクタと、
時間的に前に隣接する画素が存在しない画素の輝度信号が入力されたことを示す先頭データロード信号が入力されたときに前記映像入力端子から入力された輝度信号を選択し、前記先頭データロード信号が入力されないときに前記1番目の遅延器からの輝度信号を選択して、前記2番目の遅延器に入力する第2のセレクタと、
前記先頭データロード信号が入力されたときに前記映像入力端子から入力された輝度信号を選択し、前記先頭データロード信号が入力されないときに前記2番目の遅延器からの輝度信号を選択して、前記3番目の遅延器に入力する第3のセレクタとからなり、
輪郭成分信号の抽出のために参照すべき位置に画素の輝度信号が存在しない場合の参照信号を対象画素自身の輝度信号とすることを特徴とする端辺処理を行う輪郭強調回路。
The contour extraction circuit extracts the contour component signal of the target pixel with reference to the luminance signal of the target pixel and the luminance signal of the pixel located around the target pixel, and adds the extracted contour component signal to the luminance signal of the target pixel. In the contour emphasis circuit that outputs
The contour extraction circuit includes first, second, and third delay devices connected in series;
Is connected to the output of the first delay device, a multiplier for multiplying the coefficient for the reference luminance signal of a pixel adjacent temporally after the target pixel,
Is connected to the output of the second delay device, a multiplier for multiplying the coefficient for the reference luminance signal of the target pixel itself,
Is connected to the output of said third delay circuits, a multiplier for multiplying the coefficient for the reference luminance signal of a pixel adjacent temporally before the target pixel,
An adder that adds and outputs the outputs from these multipliers;
When a final data hold signal indicating that a luminance signal of a pixel that does not have an adjacent pixel in time is input, the luminance signal from the first delay unit is selected, and the final data hold A first selector that selects a luminance signal input from a video input terminal when no signal is input and inputs the luminance signal to the first delay;
Select a luminance signal input from the video input terminal when a leading data load signal indicating that a luminance signal of a pixel that does not have an adjacent pixel before is input, and load the leading data A second selector for selecting a luminance signal from the first delay device when no signal is input and inputting the luminance signal to the second delay device;
Select the luminance signal input from the video input terminal when the leading data load signal is input, select the luminance signal from the second delay device when the leading data load signal is not input, A third selector for inputting to the third delay device;
Contour enhancement circuit for performing end side processing characterized in that the luminance signal of the pixel position to be referred to as the luminance signal of the target pixel itself a reference signal in the absence for extraction of the contour component signal.
輪郭抽出回路により対象画素の輝度信号と対象画素の周囲に位置する画素の輝度信号を参照して対象画素の輪郭成分信号を抽出し、この抽出された輪郭成分信号を対象画素の輝度信号に加算して出力する輪郭強調回路において、
輪郭抽出回路は、直列に接続された1番目、2番目及び3番目の遅延器と、
前記1番目の遅延器の出力に接続され、対象画素の時間的に後に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、
前記2番目の遅延器の出力に接続され、対象画素自身の輝度信号を参照するための係数を乗算する乗算器と、
前記3番目の遅延器の出力に接続され、対象画素の時間的に前に隣接する画素の輝度信号を参照するための係数を乗算する乗算器と、
これらの乗算器からの出力を加算して出力する加算器と、
時間的に後に隣接する画素が存在しない画素の輝度信号が入力されたことを示す最終データホールド信号が入力されたときに、前記1番目の遅延器からの輝度信号を選択し、前記最終データホールド信号が入力されないときに映像入力端子から入力された輝度信号を選択して、前記1番目の遅延器に入力する第1のセレクタと、
時間的に前に隣接する画素が存在しない画素の輝度信号が入力されたことを示す先頭データロード信号が入力されたときに前記映像入力端子から入力された輝度信号を選択し、前記先頭データロード信号が入力されないときに前記1番目の遅延器からの輝度信号を選択して、前記2番目の遅延器に入力する第2のセレクタとからなり、
輪郭成分信号の抽出のために参照すべき位置に画素の輝度信号が存在しない場合の参照信号を対象画素自身の輝度信号とすることを特徴とする端辺処理を行う輪郭強調回路。
The contour extraction circuit extracts the contour component signal of the target pixel with reference to the luminance signal of the target pixel and the luminance signal of the pixel located around the target pixel, and adds the extracted contour component signal to the luminance signal of the target pixel. In the contour emphasis circuit that outputs
The contour extraction circuit includes first, second, and third delay devices connected in series;
Is connected to the output of the first delay device, a multiplier for multiplying the coefficient for the reference luminance signal of a pixel adjacent temporally after the target pixel,
Is connected to the output of the second delay device, a multiplier for multiplying the coefficient for the reference luminance signal of the target pixel itself,
Is connected to the output of said third delay circuits, a multiplier for multiplying the coefficient for the reference luminance signal of a pixel adjacent temporally before the target pixel,
An adder that adds and outputs the outputs from these multipliers;
When a final data hold signal indicating that a luminance signal of a pixel that does not have an adjacent pixel in time is input, the luminance signal from the first delay unit is selected, and the final data hold A first selector that selects a luminance signal input from a video input terminal when no signal is input and inputs the luminance signal to the first delay;
Select a luminance signal input from the video input terminal when a leading data load signal indicating that a luminance signal of a pixel that does not have an adjacent pixel before is input, and load the leading data A second selector for selecting a luminance signal from the first delay device when no signal is input and inputting the luminance signal to the second delay device;
Contour enhancement circuit for performing end side processing characterized in that the luminance signal of the pixel position to be referred to as the luminance signal of the target pixel itself a reference signal in the absence for extraction of the contour component signal.
JP2000093478A 2000-03-30 2000-03-30 Outline enhancement circuit for edge processing Expired - Fee Related JP4416262B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000093478A JP4416262B2 (en) 2000-03-30 2000-03-30 Outline enhancement circuit for edge processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000093478A JP4416262B2 (en) 2000-03-30 2000-03-30 Outline enhancement circuit for edge processing

Publications (2)

Publication Number Publication Date
JP2001285673A JP2001285673A (en) 2001-10-12
JP4416262B2 true JP4416262B2 (en) 2010-02-17

Family

ID=18608659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000093478A Expired - Fee Related JP4416262B2 (en) 2000-03-30 2000-03-30 Outline enhancement circuit for edge processing

Country Status (1)

Country Link
JP (1) JP4416262B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624211B2 (en) * 2005-08-16 2011-02-02 Necエンジニアリング株式会社 Filter circuit for video signal
JP4694306B2 (en) 2005-08-17 2011-06-08 Hoya株式会社 Outline enhancement processing unit
JP4864569B2 (en) 2006-06-30 2012-02-01 株式会社東芝 Image data processing apparatus and image data processing method for contour adjustment
US8774547B2 (en) 2007-09-19 2014-07-08 Panasonic Corporation Contour correcting device, contour correcting method and video display device

Also Published As

Publication number Publication date
JP2001285673A (en) 2001-10-12

Similar Documents

Publication Publication Date Title
US5374995A (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
US20100020230A1 (en) Image processing apparatus and control method thereof
JP4416262B2 (en) Outline enhancement circuit for edge processing
US6278494B1 (en) Edge emphasis device, image forming apparatus using the same, image signal processing method, and image forming method using the same
RU2210873C2 (en) Edge enhancement circuit
JP2003069859A (en) Moving image processing adapting to motion
JPH11203467A (en) Display and its method
JPH1146312A (en) Contour emphasis circuit
JP3366024B2 (en) Digital video signal processing apparatus and method
JP4079934B2 (en) Image quality improving apparatus and image quality improving method
KR20060006062A (en) Combined sampling rate conversion and gain-controlled filtering
JP4257287B2 (en) Image quality improving apparatus and image quality improving method
JP2002015327A (en) Image type discrimination device, image processor using the same, and image type discrimination method
JP2000244775A (en) Contour emphasizing device
JP2008021219A (en) Image processing apparatus and method
JP3734362B2 (en) Interpolation method
JPH07184085A (en) Video signal processing unit
JP2004172815A (en) Video signal processing apparatus
JP2002077724A (en) Method for reducion of display image and device for the same
JP4483407B2 (en) Video signal processing device
JP2000125267A (en) Interpolation arithmetic unit and its method
JP3870022B2 (en) Television receiver
JP3601391B2 (en) Outline correction device and outline correction method
JP2019161310A (en) Image quality improvement device, display device, and image quality improvement method
JPH0488582A (en) Picture processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees