JP4413074B2

JP4413074B2 - スイッチング電源回路

Info

Publication number: JP4413074B2
Application number: JP2004145743A
Authority: JP
Inventors: 靖之貫井
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2004-05-17
Filing date: 2004-05-17
Publication date: 2010-02-10
Anticipated expiration: 2024-05-17
Also published as: JP2005328663A

Description

本発明は、一次−二次間がトランスで絶縁され、二次側にセンタータップを設け、このセンタータップに出力チョークを接続してあるとともに、前記トランスの二次巻線の両端に整流素子を接続してあるスイッチング電源回路に関するものである。

従来のスイッチング電源回路について図４に示してある。このスイッチング電源回路は、一次−二次間がトランスＴ１で絶縁され、二次側にセンタータップ１を設け、このセンタータップ１に出力チョークＬ１を接続してある。この出力チョークＬ１の出力端子に、且つ、負荷と並列に平滑コンデンサＣ３を接続してある。また、トランスＴ１の二次巻線の両端にダイオードで構成した整流素子Ｄ１，Ｄ２のアノードを接続してある。このスイッチング電源回路は、各整流素子Ｄ１，Ｄ２のアノード・カソード間に抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とを直列に接続してスナバ回路３０，４０を構成してサージ電圧を抑制していた（特許文献１の従来例参照）。
特開平１０−４６８０号公報

しかし、このような構成のスナバ回路３０，４０は、コンデンサＣ１，Ｃ２の容量が小さいと、図５に示すように、整流素子Ｄ１，Ｄ２のサージ電圧が大きくなり、コンデンサＣ１，Ｃ２の容量を大きくすると抵抗Ｒ１，Ｒ２の損失が非常に大きくなるという課題が生じた。

本発明は、上記問題に鑑みてなされたものであり、サージ電圧を抑制するとともにスナバ損失を抑制するスイッチング電源回路を提供する。

上記課題を解決するために、本発明に係るスイッチング電源回路は、一次−二次間がトランスで絶縁され、二次側にセンタータップを設け、このセンタータップに出力チョークを接続してあるとともに、前記トランスの二次巻線の両端に整流素子を接続してあるスイッチング電源回路において、前記整流素子のそれぞれの出力端子にコンデンサを接続し、各コンデンサにそれぞれダイオードのアノード及び抵抗を接続し、各ダイオードのカソードに前記整流素子の入力端子を接続し、各抵抗を前記出力チョークの出力端に接続してスナバ回路を構成してあることを特徴とする。

また、一次−二次間がトランスで絶縁され、二次側にセンタータップを設け、このセンタータップに出力チョークを接続してあるとともに、前記トランスの二次巻線の両端に整流素子を接続してあるスイッチング電源回路において、一方の前記整流素子の出力端子にコンデンサを接続し、このコンデンサに２つのダイオードのアノードを接続し、各ダイオードのカソードを各前記整流素子の入力端子に接続してあり、前記コンデンサに抵抗を接続し、この抵抗を前記出力チョークの出力端に接続してスナバ回路を構成してあることを特徴とする。

前記各整流素子の入出力端子間に抵抗とコンデンサとを直列に接続してスナバ回路を構成してあることを特徴とする。

本発明によれば、整流素子のそれぞれの出力端子にコンデンサを接続し、各コンデンサにそれぞれダイオードのアノード及び抵抗を接続し、各ダイオードのカソードに前記整流素子の入力端子を接続し、各抵抗を出力チョークの出力端に接続してスナバ回路を構成することにより、コンデンサの容量を従来のスナバ回路のように大きくしなくてもサージを抑制する効果がある。また、コンデンサの容量を減らせることにより、スナバ損失を低減させることができる効果がある。

また、一方の整流素子の出力端子にコンデンサを接続し、このコンデンサに２つのダイオードのアノードを接続し、各ダイオードのカソードを各整流素子の入力端子に接続してあり、前記コンデンサに抵抗を接続し、この抵抗を出力チョークの出力端に接続してスナバ回路を構成することにより、コンデンサ及び抵抗がそれぞれ減り、上記効果に加えて、部品点数が減る効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源回路は、一次−二次間がトランスＴ１で絶縁され、二次側にセンタータップ１を設け、このセンタータップ１に出力チョークＬ１を接続し、このスイッチング電源回路の出力側に平滑コンデンサＣ３を設けてある。また、トランスＴ１の二次巻線の両端にダイオードで構成した整流素子Ｄ１，Ｄ２のアノードを接続してある。なお、整流素子Ｄ１，Ｄ２は必ずしもダイオードで構成する必要はない。このスイッチング電源回路は、各整流素子Ｄ１，Ｄ２のアノード・カソード間に抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とを直列に接続してスナバ回路３０，４０を構成してある。

また、本実施形態においては、整流素子Ｄ１のカソードにコンデンサＣ４を接続し、コンデンサＣ４にダイオードＤ４のアノード及び抵抗Ｒ４を接続してある。ダイオードＤ４のカソードに整流素子Ｄ１のアノードを接続し、抵抗Ｒ４を出力チョークＬ１の出力端に接続してスナバ回路１０を構成してある。整流素子Ｄ２側にも、整流素子Ｄ１と同様に、整流素子Ｄ２のカソードにコンデンサＣ５を接続し、コンデンサＣ５にダイオードＤ５のアノード及び抵抗Ｒ５を接続してある。ダイオードＤ５のカソードに整流素子Ｄ２のアノードを接続し、抵抗Ｒ５を出力チョークＬ１の出力端に接続してスナバ回路１０を構成してある。

なお、トランスＴ１の一次側にはプッシュプル型又はブリッジ型の高周波インバータを接続してあるとよいが、本発明の本質部分ではないため、説明は省略する。

以上のように構成してあるスイッチング電源回路は以下のように作用する。なお、電圧波形図を図２に示す。通常時、トランスＴ１を介して電力を伝達する期間においては、トランスＴ１を介して、整流素子Ｄ１、平滑コンデンサＣ３並びに出力チョークＬ１を流れる。若しくは、トランスＴ１を介して、整流素子Ｄ２、平滑コンデンサＣ３並びに出力チョークＬ１を流れる。位相が１８０°違うため、交互に流れる。

整流素子Ｄ１若しくは整流素子Ｄ２に電流が流れている期間からトランスＴ１を介して電力が電圧される期間に切り替わる時、トランスＴ１の漏れインダクタンスやパターンのインダクタンスの影響で、整流素子Ｄ１，Ｄ２のサージ電圧が発生する。整流素子Ｄ１のサージ電圧が発生すると、サージ電圧を抑制するため、スナバ回路３０及びスナバ回路１０でサージを抑制しようとする。具体的には、スナバ回路３０のコンデンサＣ１に充電されると同時に、スナバ回路１０のコンデンサＣ４にも充電され、図２に示すように、サージ電圧を抑制する。その後、コンデンサＣ１の放電は抵抗Ｒ１を介して、コンデンサＣ４の放電は抵抗Ｒ４を介して行われる。

さらに、本実施形態ではスナバ回路３０とスナバ回路１０を設けたことにより、スナバ回路３０のコンデンサＣ１を小さくすることができるため、スナバ損失を抑制することができる。

また、整流素子Ｄ２のサージ電圧が発生すると、スナバ回路４０のコンデンサＣ２に充電されると同時にスナバ回路１０のコンデンサＣ５にも充電され、図２に示すように、サージ電圧を抑制する。その後、コンデンサＣ２の放電は抵抗Ｒ２を介して、コンデンサＣ５の放電は抵抗Ｒ５を介して行われる。さらに、本実施形態ではスナバ回路４０とスナバ回路１０を設けたことにより、スナバ回路４０のコンデンサＣ２を小さくすることができるため、スナバ損失を抑制することができる。

実施例１の回路図を図３に示す。図３図示のスイッチング電源回路は、一次−二次間がトランスＴ１で絶縁され、二次側にセンタータップ１を設け、このセンタータップ１に出力チョークＬ１を接続し、このスイッチング電源回路の出力側に平滑コンデンサＣ３を設けてある。また、トランスＴ１の二次巻線の両端にダイオードで構成した整流素子Ｄ１，Ｄ２のアノードを接続してある。また、このスイッチング電源回路は、各整流素子Ｄ１，Ｄ２のアノード・カソード間に抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とを直列に接続してスナバ回路３０を構成してある。

また、本実施例においては、一方の整流素子Ｄ１の出力端子にコンデンサＣ６を接続し、このコンデンサＣ６に２つのダイオードＤ４，Ｄ５のアノードを接続してある。各ダイオードＤ４，Ｄ５のカソードをそれぞれ各整流素子Ｄ１，Ｄ２のアノードに接続してある。コンデンサＣ６に抵抗Ｒ６を接続し、この抵抗Ｒ６を出力チョークＬ１の出力端に接続してスナバ回路２０を構成してある。

この実施例に係るスイッチング電源回路は以上のように構成してあり、以下のように作用する。通常時、トランスＴ１を介して電力を伝達している期間においては、前記実施形態と同様であるため、説明を省略する。続いて、整流素子Ｄ１のサージ電圧が発生すると、サージ電圧を抑制するため、スナバ回路３０及びスナバ回路２０でサージを抑制しようとする。

スナバ回路３０のコンデンサＣ１に充電されると同時にスナバ回路２０のコンデンサＣ６にも充電され、図２に示すように、サージ電圧を抑制する。その後、コンデンサＣ１の放電は抵抗Ｒ１を介して、コンデンサＣ６の放電は抵抗Ｒ６を介して行われる。

また、整流素子Ｄ２のサージ電圧が発生すると、スナバ回路４０のコンデンサＣ２に充電されると同時にスナバ回路２０のコンデンサＣ６にも充電され、図２に示すように、サージ電圧を抑制する。その後、コンデンサＣ２の放電は抵抗Ｒ２を介して、コンデンサＣ６の放電は抵抗Ｒ６を介して行われる。本実施例では２つのスナバ回路３０，４０とスナバ回路２０を設けたことにより、スナバ回路３０，４０のコンデンサＣ１，Ｃ２を小さくすることができるため、スナバ損失を抑制することができる。

本実施例においては、整流素子Ｄ１のサージ電圧を抑制する場合、整流素子Ｄ２のサージ電圧を抑制する場合のいずれの場合も、スナバ回路２０を構成するコンデンサＣ６及び抵抗Ｒ６を用いることにより、前記実施形態よりも部品点数を減らすことができる。

いずれの実施例においても、スナバ回路３０，４０を設けたが、本発明においては、スナバ回路３０，４０を設けなくても、実施可能である。

本発明によれば、整流素子のそれぞれの出力端子にコンデンサを接続し、各コンデンサにそれぞれダイオードのアノード及び抵抗を接続し、各ダイオードのカソードに前記整流素子の入力端子を接続し、各抵抗を出力チョークの出力端に接続してスナバ回路を構成することにより、コンデンサの容量を従来のスナバ回路のように大きくしなくてもサージを抑制することができる。また、コンデンサの容量を減らせることにより、スナバ損失を低減させることができる。

また、一方の整流素子の出力端子にコンデンサを接続し、このコンデンサに２つのダイオードのアノードを接続し、各ダイオードのカソードを各整流素子の入力端子に接続してあり、前記コンデンサに抵抗を接続し、この抵抗を出力チョークの出力端に接続してスナバ回路を構成することにより、コンデンサ及び抵抗がそれぞれ減り、上記効果が得られるとともに、部品点数が減る。

本発明に係るスイッチング電源回路における発明を実施するための最良の形態の回路図である。図１図示実施形態に係る電圧波形図である。本発明に係るスイッチング電源回路の別の実施例を示す回路図である。従来のスイッチング電源回路を示す回路図である。図４図示従来例に係る電圧波形図である。

符号の説明

１センタータップ
１０，２０，３０，４０スナバ回路
Ｃ１，Ｃ２，Ｃ４，Ｃ５，Ｃ６コンデンサ
Ｃ３平滑コンデンサ
Ｄ１，Ｄ２整流装置
Ｄ４，Ｄ５ダイオード
Ｔ１トランス
Ｒ１，Ｒ２，Ｒ４，Ｒ５，Ｒ６抵抗
Ｌ１出力チョーク

Claims

一次−二次間がトランスで絶縁され、二次側にセンタータップを設け、このセンタータップに出力チョークを接続してあるとともに、前記トランスの二次巻線の両端に整流素子を接続してあるスイッチング電源回路において、前記整流素子のそれぞれの出力端子にコンデンサを接続し、各コンデンサにそれぞれダイオードのアノード及び抵抗を接続し、各ダイオードのカソードに前記整流素子の入力端子を接続し、各抵抗を前記出力チョークの出力端に接続してスナバ回路を構成してあることを特徴とするスイッチング電源回路。
一次−二次間がトランスで絶縁され、二次側にセンタータップを設け、このセンタータップに出力チョークを接続してあるとともに、前記トランスの二次巻線の両端に整流素子を接続してあるスイッチング電源回路において、一方の前記整流素子の出力端子にコンデンサを接続し、このコンデンサに２つのダイオードのアノードを接続し、各ダイオードのカソードを各前記整流素子の入力端子に接続してあり、前記コンデンサに抵抗を接続し、この抵抗を前記出力チョークの出力端に接続してスナバ回路を構成してあることを特徴とするスイッチング電源回路。
前記各整流素子の入出力端子間に抵抗とコンデンサとを直列に接続してスナバ回路を構成してあることを特徴とする請求項１又は２記載のスイッチング電源回路。