JP4412458B2 - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP4412458B2 JP4412458B2 JP2003361905A JP2003361905A JP4412458B2 JP 4412458 B2 JP4412458 B2 JP 4412458B2 JP 2003361905 A JP2003361905 A JP 2003361905A JP 2003361905 A JP2003361905 A JP 2003361905A JP 4412458 B2 JP4412458 B2 JP 4412458B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- diode
- mixer
- mixer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmitters (AREA)
- Superheterodyne Receivers (AREA)
Description
Yozo Shoji, et al., "60GHz Band 64QAM/OFDM Terrestrial Digital Broadcasting Signal Transmission by Using Millimeter-Wave Self-Heterodyne System", IEEE TRANSACTIONSON BROADCASTING, VOL.47, pp.218-227, 2001. 荘司洋三、他2名、「ミリ波自己ヘテロダイン通信システムの提案」、社団法人 電子情報通信学会、信学技報RCS2000−30、p.1−8 Kenji Itoh, et al., "A 40GHz Band Monolithic Harmonic Mixer With An Antiparallel Diode Pair", IEEE MTT-S International Microwave Symposium Digest, pp.879-882, 1991.
ダイオード特性を有する第1の回路と、
前記第1の回路とインピーダンスが異なり、かつ前記第1の回路と逆極性のダイオード特性を有する、前記第1の回路と並列に接続された第2の回路と、
を有する構成である。
第1のダイオードを有し、
前記第2の回路は、
前記第1のダイオードと接合面積が異なる第2のダイオードを有していてもよい。
第1のダイオードを有し、
前記第2の回路は、
第2のダイオードを有し、
前記第1の回路及び第2の回路のうち、少なくともいずれか一方にインピーダンス素子を有していてもよく、
前記インピーダンス素子は、
伝送線路あるいは抵抗器であることが望ましい。
第1のダイオード及び第1のインピーダンス素子を有し、
前記第2の回路は、
第2のダイオード及び前記第1のインピーダンス素子とインピーダンスが異なる第2のインピーダンス素子を有していてもよく、
前記第1のインピーダンス素子及び第2のインピーダンス素子は、
特性インピーダンスが等しく、線路長が異なる伝送線路、特性インピーダンスが異なる伝送線路、または抵抗器であることが望ましい。
前記第1の回路として第1のダイオードを有し、
前記第2の回路として第2のダイオードを有し、
前記第1のダイオード及び第2のダイオードのうち、少なくともいずれか一方に、同極性で、かつ直列に接続される第3のダイオードを有していてもよく、
前記第1のダイオード及び第2のダイオードのうち、少なくともいずれか一方に、同極性で、かつ並列に接続される第3のダイオードを有していてもよい。
前記第3の信号の電力レベルが、
前記第4の信号の1dB利得圧縮点から該1dB利得圧縮点−13dBの範囲内であることが望ましく、
前記第3の信号及び前記第4の信号の出力電力レベルが等しいことがより望ましい。
前記第3の信号及び前記第4の信号を増幅する電力増幅器と、
を有する構成である。
図1は本発明のミキサ回路の第1の実施の形態の構成を示す回路図である。
図6は本発明のミキサ回路の第2の実施の形態の構成を示す回路図であり、図7は図6に示したインピーダンス素子として伝送線路を用いた構成を示す回路図である。
図9は本発明のミキサ回路の第3の実施の形態の構成を示す回路図である。
図11は本発明のミキサ回路の第4の実施の形態の構成を示す回路図である。
図13は本発明のミキサ回路の第5の実施の形態の構成を示す回路図である。
2 ショートスタブ
3 オープンスタブ
4、5 接続点
6 バイアス回路
61 直流電圧源
62 インダクタンス素子
111 第1のダイオード回路
112 第2のダイオード回路
113 第1のインピーダンス素子
114 第2のインピーダンス素子
115 第1の伝送線路
116 第2の伝送線路
117 抵抗器
D1、D2 ダイオード
Claims (15)
- RF信号とLO信号とを同時に送信する通信方式で使用するミキサ回路であって、
ダイオード特性を有する第1の回路と、
前記第1の回路とインピーダンスが異なり、かつ前記第1の回路と逆極性のダイオード特性を有する、前記第1の回路と並列に接続された第2の回路と、
を有するミキサ回路。 - 前記第1の回路は、
第1のダイオードを有し、
前記第2の回路は、
前記第1のダイオードと接合面積が異なる第2のダイオードを有する請求項1記載のミキサ回路。 - 前記第1の回路は、
第1のダイオードを有し、
前記第2の回路は、
第2のダイオードを有し、
前記第1の回路及び第2の回路のうち、少なくともいずれか一方にインピーダンス素子を有する請求項1記載のミキサ回路。 - 前記インピーダンス素子は、
伝送線路である請求項3記載のミキサ回路。 - 前記インピーダンス素子は、
抵抗器である請求項3記載のミキサ回路。 - 前記第1の回路は、
第1のダイオード及び第1のインピーダンス素子を有し、
前記第2の回路は、
第2のダイオード及び前記第1のインピーダンス素子とインピーダンスが異なる第2のインピーダンス素子を有する請求項1記載のミキサ回路。 - 前記第1のインピーダンス素子及び第2のインピーダンス素子は、
特性インピーダンスが等しく、線路長が異なる伝送線路である請求項6の記載のミキサ回路。 - 前記第1のインピーダンス素子及び第2のインピーダンス素子は、
特性インピーダンスが異なる伝送線路である請求項6の記載のミキサ回路。 - 前記第1のインピーダンス素子及び第2のインピーダンス素子は、
抵抗器である請求項6記載のミキサ回路。 - 前記第1の回路は、
第1のダイオードを有し、
前記第2の回路は、
第2のダイオードを有し、
前記第1のダイオード及び第2のダイオードのうち、少なくともいずれか一方に、同極性で、かつ直列に接続される第3のダイオードを有する請求項1乃至9のいずれか1項記載のミキサ回路。 - 前記第1の回路は、
第1のダイオードを有し、
前記第2の回路は、
第2のダイオードを有し、
前記第1のダイオード及び第2のダイオードのうち、少なくともいずれか一方に、同極性で、かつ並列に接続される第3のダイオードを有する請求項1乃至9のいずれか1項記載のミキサ回路。 - 前記第1の回路と前記第2の回路の接続端のうち、少なくともいずれか一方から所定のバイアス電圧を印加するためのバイアス回路を有する請求項1乃至11のいずれか1項記載のミキサ回路。
- 前記第1の回路と前記第2の回路の一方の接続端から第1の信号及び第2の信号が入力され、前記第1の回路と前記第2の回路の他方の接続端から前記第1の信号と第2の信号が混合された第3の信号及び前記第1の信号の高調波である第4の信号が出力され、
前記第3の信号の電力レベルが、
前記第4の信号の1dB利得圧縮点から該1dB利得圧縮点−13dBの範囲内である請求項1乃至12のいずれか1項記載のミキサ回路。 - 前記第3の信号及び前記第4の信号の出力電力レベルが等しい請求項13記載のミキサ回路。
- 請求項13または14に記載のミキサ回路と、
前記第3の信号及び前記第4の信号を増幅する電力増幅器と、
を有する無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003361905A JP4412458B2 (ja) | 2002-10-22 | 2003-10-22 | ミキサ回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002307136 | 2002-10-22 | ||
JP2003361905A JP4412458B2 (ja) | 2002-10-22 | 2003-10-22 | ミキサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004166260A JP2004166260A (ja) | 2004-06-10 |
JP4412458B2 true JP4412458B2 (ja) | 2010-02-10 |
Family
ID=32828050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003361905A Expired - Fee Related JP4412458B2 (ja) | 2002-10-22 | 2003-10-22 | ミキサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4412458B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224721B2 (ja) | 2003-12-24 | 2009-02-18 | 日本電気株式会社 | 無線通信装置 |
JP4639989B2 (ja) * | 2005-06-23 | 2011-02-23 | 日本電気株式会社 | 通信装置及びそれに用いる周波数変換器 |
JP4654943B2 (ja) * | 2006-02-28 | 2011-03-23 | 日本電気株式会社 | 偶高調波ミキサ |
JP5018288B2 (ja) | 2007-07-09 | 2012-09-05 | 三菱電機株式会社 | ミキサ回路とレーダー用送受信装置 |
FR2935849A1 (fr) * | 2008-09-10 | 2010-03-12 | Thomson Licensing | Melangeur bi-mode signaux |
-
2003
- 2003-10-22 JP JP2003361905A patent/JP4412458B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004166260A (ja) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763622B2 (ja) | 電圧制御発振回路およびそれを用いた通信機器 | |
Kang et al. | A 240GHz wideband QPSK transmitter in 65nm CMOS | |
KR101665174B1 (ko) | 주파수 배율기를 위한 시스템 및 방법 | |
CN102983388B (zh) | 太赫兹混频天线和准光混频模块 | |
US6993312B1 (en) | Double balanced diode mixer with high output third order intercept point | |
CN108023552B (zh) | 一种用于微波无线电能传输装置的射频功率放大器系统 | |
Perndl et al. | A low-noise, and high-gain double-balanced mixer for 77 GHz automotive radar front-ends in SiGe bipolar technology | |
US7363020B2 (en) | Diode mixer | |
EP3577756B1 (en) | A broadband frequency tripler | |
CN115088187A (zh) | 一种基于互补晶体管的push-push二倍频器 | |
CN110401420B (zh) | 一种基于有源毫米波倍频器基极偏置电压和基波输入信号功率幅度关系的毫米波倍频器电路 | |
Karakuzulu et al. | A broadband 110–170 GHz frequency multiplier by 4 chain with 8 dBm output power in 130 nm BiCMOS | |
JP4412458B2 (ja) | ミキサ回路 | |
Wu et al. | A 99-132 GHz frequency quadrupler with 8.5 dBm peak output power and 8.8% DC-to-RF efficiency in 130 nm BiCMOS | |
US6628166B2 (en) | RF communication system using an RF digital amplifier | |
Kim et al. | CMOS 138 GHz low-power active mixer with branch-line coupler | |
Ghaleb et al. | A 180-GHz super-regenerative oscillator with up to 58 dB gain for efficient phase recovery | |
JP2007150935A (ja) | リミッタ付ミキサ、周波数変換装置、通信装置、及びマルチチップモジュール | |
JP5430498B2 (ja) | ダイオードミキサ回路 | |
US6710716B1 (en) | Power detecting circuit and demodulator comprising the same | |
US7835705B2 (en) | Integrated bidirectional junction engineered dual insulator transceiver | |
US7755214B2 (en) | Diode circuit having passive element property, impedance modulator including the diode circuit, and DC source including the diode circuit | |
US7215162B2 (en) | Start signal outputting circuit | |
Wang et al. | A W-band fully-integrated rectifier for wireless power transfer in 0.1-μm GaAs technology | |
Wang et al. | A 300 GHz 4th-Harmonic Mixer in $0.13\\mu\mathrm {m} $ SiGe BiCMOS Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |