JP4400557B2 - Noise suppression circuit - Google Patents

Noise suppression circuit Download PDF

Info

Publication number
JP4400557B2
JP4400557B2 JP2005352959A JP2005352959A JP4400557B2 JP 4400557 B2 JP4400557 B2 JP 4400557B2 JP 2005352959 A JP2005352959 A JP 2005352959A JP 2005352959 A JP2005352959 A JP 2005352959A JP 4400557 B2 JP4400557 B2 JP 4400557B2
Authority
JP
Japan
Prior art keywords
winding
windings
noise suppression
suppression circuit
wound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005352959A
Other languages
Japanese (ja)
Other versions
JP2006203862A (en
Inventor
憲幸 平林
満成 鈴木
義広 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005352959A priority Critical patent/JP4400557B2/en
Publication of JP2006203862A publication Critical patent/JP2006203862A/en
Application granted granted Critical
Publication of JP4400557B2 publication Critical patent/JP4400557B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。   The present invention relates to a noise suppression circuit that suppresses noise propagating on a conductive wire.

スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。   Power electronics devices such as switching power supplies, inverters, lighting circuits for lighting devices, and the like have a power conversion circuit that converts power. The power conversion circuit has a switching circuit that converts direct current into rectangular alternating current. For this reason, the power conversion circuit generates a ripple voltage having a frequency equal to the switching frequency of the switching circuit and noise associated with the switching operation of the switching circuit. This ripple voltage and noise adversely affect other devices. Therefore, it is necessary to provide a means for reducing ripple voltage and noise between the power conversion circuit and another device or line.

また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。   Recently, power line communication has been considered promising as a communication technique used in building a communication network in the home, and its development is being promoted. In power line communication, communication is performed by superimposing a high-frequency signal on the power line. In this power line communication, noise is generated on the power line due to the operation of various electric / electronic devices connected to the power line, which causes a decrease in communication quality such as an increase in error rate. Therefore, a means for reducing noise on the power line is required. In power line communication, it is necessary to prevent a communication signal on the indoor power line from leaking to the outdoor power line.

これらのノイズを抑制するために、電源ラインや信号ラインなどにラインフィルタを設けることが有効である。ラインフィルタとしては、インダクタンス素子(インダクタ)とキャパシタとを含むフィルタ、いわゆるLCフィルタがよく用いられている。LCフィルタには、インダクタンス素子とキャパシタとを1つずつ有するものの他に、T型フィルタやπ型フィルタ等がある。また、電磁妨害(EMI)対策用の一般的なノイズフィルタも、LCフィルタの一種である。一般的なEMIフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Xコンデンサ、Yコンデンサ等のディスクリート素子を組み合わせて構成されている。   In order to suppress these noises, it is effective to provide a line filter in a power supply line, a signal line, or the like. As the line filter, a filter including an inductance element (inductor) and a capacitor, a so-called LC filter is often used. The LC filter includes a T-type filter and a π-type filter in addition to one having one inductance element and one capacitor. A general noise filter for electromagnetic interference (EMI) countermeasures is also a kind of LC filter. A general EMI filter is configured by combining discrete elements such as a common mode choke coil, a normal mode choke coil, an X capacitor, and a Y capacitor.

なお、2本の導電線を伝搬するノイズには、2本の導電線の間で電位差を生じさせるノーマルモード(ディファレンシャルモード)ノイズと、2本の導電線を同じ位相で伝搬するコモンモードノイズとがある。   Noise that propagates through two conductive lines includes normal mode (differential mode) noise that causes a potential difference between the two conductive lines, and common mode noise that propagates through the two conductive lines in the same phase. There is.

特許文献1には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の2次巻線は、交流電源から負荷に供給する電力を輸送する2本の導電線のうちの一方に挿入されている。フィルタ回路の2つの入力端は交流電源の両端に接続され、フィルタ回路の2つの出力端は変圧器の1次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の1次巻線に供給することによって、変圧器の2次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。このラインフィルタは、ノーマルモードのノイズを低減する。   Patent Document 1 describes a line filter using a transformer. This line filter includes a transformer and a filter circuit. The secondary winding of the transformer is inserted into one of the two conductive wires that transport power supplied from the AC power source to the load. Two input ends of the filter circuit are connected to both ends of the AC power source, and two output ends of the filter circuit are connected to both ends of the primary winding of the transformer. In this line filter, a noise component is extracted from a power supply voltage by a filter circuit, and this noise component is supplied to the primary winding of the transformer, whereby the power supply voltage is applied on the conductive line in which the secondary winding of the transformer is inserted. The noise component is subtracted from. This line filter reduces noise in the normal mode.

特許文献2には、3つのインピーダンス素子で構成されたローパスフィルタが記載されている。このローパスフィルタは、2本の導電線のうちの一方に直列に挿入された2つの高インピーダンス素子と、一端が2つの高インピーダンス素子の間に接続され、他端が2本の導電線のうちの他方に接続された低インピーダンス素子とを備えている。2つの高インピーダンス素子は、それぞれ、コイルと抵抗との並列接続回路で構成され、低インピーダンス素子はキャパシタで構成されている。このローパスフィルタは、ノーマルモードノイズを低減する。   Patent Document 2 describes a low-pass filter composed of three impedance elements. This low-pass filter has two high impedance elements inserted in series on one of two conductive lines, one end connected between the two high impedance elements, and the other end of the two conductive lines. And a low impedance element connected to the other of the two. Each of the two high impedance elements is configured by a parallel connection circuit of a coil and a resistor, and the low impedance element is configured by a capacitor. This low-pass filter reduces normal mode noise.

特許文献3には、ノーマルモードノイズを低減するノーマルモードノイズ用フィルタ回路とコモンモードノイズを低減するコモンモードノイズ用フィルタ回路が記載されている。ノーマルモードノイズ用フィルタ回路は、2本の導電線のそれぞれに挿入された2つのコイルと、各コイルの巻線の途中同士を接続するキャパシタとで構成されている。コモンモードノイズ用フィルタ回路は、2本の導電線のそれぞれに挿入された2つのコイルと、各コイルの巻線の途中とアース間に設けられた2つのキャパシタとで構成されている。
特開平9−102723号公報 特開平5−121988号公報(図1) 特許第2784783号公報(第6図)
Patent Document 3 describes a normal mode noise filter circuit for reducing normal mode noise and a common mode noise filter circuit for reducing common mode noise. The normal mode noise filter circuit is composed of two coils inserted in two conductive wires and a capacitor connecting the middle windings of the coils. The common mode noise filter circuit is composed of two coils inserted into two conductive wires, and two capacitors provided between the windings of each coil and the ground.
JP-A-9-102723 Japanese Patent Laid-Open No. 5-121988 (FIG. 1) Japanese Patent No. 2784833 (FIG. 6)

従来のLCフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。特許文献2および3に記載されたフィルタも、ノイズ低減の原理は従来のLCフィルタと同様であるため、従来のLCフィルタと同様の問題点を有している。   Since the conventional LC filter has a specific resonance frequency determined by inductance and capacitance, there is a problem that a desired attenuation can be obtained only in a narrow frequency range. The filters described in Patent Documents 2 and 3 also have the same problems as conventional LC filters because the principle of noise reduction is the same as that of conventional LC filters.

また、特許文献1に記載されたラインフィルタでは、変圧器の結合係数が1であると共に、フィルタ回路がラインフィルタに影響を与えなければ、理論的には、ノイズ成分を完全に除去することができる。しかしながら、実際には、変圧器の結合係数を1にすることは不可能であり、結合係数の低下に伴い、減衰特性が悪化する。特に、キャパシタによってフィルタ回路を構成した場合には、このキャパシタと変圧器の1次巻線とによって直列共振回路が構成される。そのため、このキャパシタと変圧器の1次巻線とを含む信号の経路のインピーダンスは、直列共振回路の共振周波数近傍の狭い周波数範囲でのみ小さくなる。その結果、このラインフィルタでは、狭い周波数範囲でしかノイズ成分を除去することができない。これらのことから、実際に構成されたラインフィルタでは、広い周波数範囲においてノイズ成分を効果的に除去することができないという問題点がある。   Further, in the line filter described in Patent Document 1, theoretically, the noise component can be completely removed if the coupling coefficient of the transformer is 1 and the filter circuit does not affect the line filter. it can. However, in practice, it is impossible to set the coupling coefficient of the transformer to 1, and as the coupling coefficient decreases, the attenuation characteristic deteriorates. In particular, when a filter circuit is constituted by a capacitor, a series resonance circuit is constituted by the capacitor and the primary winding of the transformer. Therefore, the impedance of the signal path including the capacitor and the primary winding of the transformer is reduced only in a narrow frequency range near the resonance frequency of the series resonance circuit. As a result, this line filter can remove noise components only in a narrow frequency range. For these reasons, the actually configured line filter has a problem that noise components cannot be effectively removed in a wide frequency range.

ところで、各国では、電子機器から交流電源線を介して外部へ放出されるノイズ、すなわち雑音端子電圧に関して、種々の規制を設けている場合が多い。例えば、CISPR(国際無線障害特別委員会)の規格では、150kHz〜30MHzの周波数範囲で雑音端子電圧の規格が設定されている。このような広い周波数範囲においてノイズを低減する場合には、特に、1MHz以下の低い周波数の範囲におけるノイズの低減に関して、以下のような問題が発生する。すなわち、1MHz以下の低い周波数の範囲では、インダクタンス素子のインピーダンスの絶対値は、インダクタンス素子のインダクタンスをL、周波数をfとして、2πfLで表される。したがって、一般に、1MHz以下の低い周波数の範囲におけるノイズを低減するには、大きなインダクタンスを有するインダクタンス素子を含むフィルタが必要になる。その結果、インダクタンス素子(コアと巻線)の形状が大型化し、フィルタ全体としても大型化する。   By the way, in each country, various regulations are often provided for noise emitted from an electronic device to the outside via an AC power supply line, that is, a noise terminal voltage. For example, in the standard of CISPR (International Radio Interference Special Committee), the standard of the noise terminal voltage is set in the frequency range of 150 kHz to 30 MHz. When noise is reduced in such a wide frequency range, the following problems occur particularly with respect to noise reduction in a low frequency range of 1 MHz or less. That is, in the low frequency range of 1 MHz or less, the absolute value of the impedance of the inductance element is represented by 2πfL, where L is the inductance of the inductance element and f is the frequency. Therefore, in general, in order to reduce noise in a low frequency range of 1 MHz or less, a filter including an inductance element having a large inductance is required. As a result, the shape of the inductance element (core and winding) increases, and the filter as a whole also increases in size.

さらに、インダクタンス成分を複数有するフィルタの場合、各インダクタンス成分が独立、分離した構成になっていると、例えば実際の製造段階においてロットの違いにより各インダクタンス成分の特性値にばらつきが生じやすく、その結果、ノイズ抑制効果にもばらつきが生ずるおそれがある。また部品配置の違いによっても特性値にばらつきが生じるおそれがある。   Furthermore, in the case of a filter having a plurality of inductance components, if each inductance component is configured to be independent and separated, for example, the characteristic value of each inductance component is likely to vary due to a lot difference in the actual manufacturing stage. There is also a possibility that the noise suppression effect may vary. In addition, the characteristic value may vary depending on the difference in component arrangement.

本発明はかかる問題点に鑑みてなされたもので、その目的は、形状を大型化しなくとも広い周波数範囲に亘ってノイズを良好に抑制でき、かつインダクタンス成分の特性のばらつきを抑えて良好なノイズ抑制効果を得ることができるようにしたノイズ抑制回路を提供することにある。   The present invention has been made in view of such problems, and its object is to suppress noise over a wide frequency range without increasing the size and to suppress variation in the characteristics of inductance components and to improve noise. An object of the present invention is to provide a noise suppression circuit capable of obtaining a suppression effect.

本発明の第1の観点に係るノイズ抑制回路は、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、第1の導電線に互いに直列的に挿入された第1および第2の巻線と、直列に接続された第3の巻線とキャパシタとを含み、一端が第1の巻線と第2の巻線との間に接続され、他端が第2の導電線に接続された直列回路と、第1および第2の巻線、ならびに第3の巻線が巻かれた共通のコアとを備えたものである。 A noise suppression circuit according to a first aspect of the present invention is a circuit that suppresses normal mode noise that is transmitted through first and second conductive lines and causes a potential difference between these conductive lines. Including first and second windings inserted in series with each other, a third winding and a capacitor connected in series, one end of the first winding and the second winding. The other end is connected to the second conductive line, and the first and second windings, and the common core around which the third winding is wound It is.

本発明の第1の観点に係るノイズ抑制回路では、第1および第2の巻線、ならびに第3の巻線と、それらが巻かれた共通のコアとによって、各巻線部分で第1および第2のインダクタ、ならびに第3のインダクタが形成される。各インダクタは共通の同じコアで形成されているので、互いに磁気的に結合される。
ここで、第1および第2の導電線間の第1の巻線側にノーマルモードの電圧Viが印加されると、この電圧Viは、第1のインダクタと直列回路の主に第3のインダクタとによって分圧され、第1のインダクタの両端間と直列回路の両端間とにそれぞれ同一向きの所定の電圧が発生する。第1のインダクタと第2のインダクタは共通の同じコアで形成され互いに磁気的に結合されているので、第1のインダクタの両端間に発生した所定の電圧に応じて、第2のインダクタの両端間にも所定の電圧が発生する。直列回路の一端は第1の巻線と第2の巻線との間に接続されていることから、第2のインダクタの両端間に発生する電圧の向きは、直列回路の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第1および第2の導電線間の第2の巻線側での電圧Voは、第1の巻線側に印加された電圧Viよりも小さくなる。逆に、第2の巻線側にノーマルモードの電圧Voが印加された場合も、上記の説明と同様にして、第1および第2の導電線間の第1の巻線側での電圧Viは、第2の巻線側に印加された電圧Voよりも小さくなる。
このように各インダクタで発生する電圧を利用することで広い周波数範囲に亘ってノイズが良好に抑制される。さらに、このノイズ抑制回路では、各インダクタが共通の同じコアで形成されていることから、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えやすくなる。その結果、ノイズ抑制効果のばらつきを抑えて良好なノイズ抑制効果が得られる。
In the noise suppression circuit according to the first aspect of the present invention, the first and second windings, the third winding, and the common core around which the first and second windings are wound , and the first and second windings in each winding portion. Two inductors as well as a third inductor are formed. Since each inductor is formed of the same common core, it is magnetically coupled to each other.
Here, when the normal mode voltage Vi is applied to the first winding side between the first and second conductive lines, the voltage Vi is mainly applied to the third inductor in the series circuit with the first inductor. And a predetermined voltage in the same direction is generated between both ends of the first inductor and both ends of the series circuit. Since the first inductor and the second inductor are formed of the same common core and are magnetically coupled to each other, both ends of the second inductor are generated according to a predetermined voltage generated between both ends of the first inductor. A predetermined voltage is also generated between them. Since one end of the series circuit is connected between the first winding and the second winding, the direction of the voltage generated across the second inductor is generated across the series circuit. The directions of the voltages are opposite to each other, and the voltages cancel each other. As a result, the voltage Vo on the second winding side between the first and second conductive lines is smaller than the voltage Vi applied to the first winding side. Conversely, when the normal mode voltage Vo is applied to the second winding side, the voltage Vi on the first winding side between the first and second conductive lines is the same as described above. Becomes smaller than the voltage Vo applied to the second winding side.
Thus, noise is satisfactorily suppressed over a wide frequency range by using the voltage generated in each inductor. Furthermore, in this noise suppression circuit, since each inductor is formed of the same common core, it is easier to reduce the size and manufacture than, for example, a configuration in which each core is separated and each inductor is independent and separated. It becomes easy to suppress the variation of the characteristic value at the stage. As a result, it is possible to obtain a favorable noise suppression effect while suppressing variations in the noise suppression effect.

この第1の観点に係るノイズ抑制回路において、特に以下の条件を満足することで良好なノイズ抑制効果が得られるので、好ましい。すなわち、第1の巻線と第3の巻線との結合係数をk2、第2の巻線と第3の巻線との結合係数をk3としたとき、結合係数k2,k3の値がそれぞれ0.5以下となっていることが好ましい。
この場合さらに、結合係数k2,k3の値が互いに同じ値になっていると、所望のノイズ抑制効果が得られるように各回路素子の特性値の調整を行いやすくなるので、より好ましい。
In the noise suppression circuit according to the first aspect, a satisfactory noise suppression effect can be obtained particularly by satisfying the following conditions, which is preferable. That is, when the coupling coefficient between the first winding and the third winding is k2, and the coupling coefficient between the second winding and the third winding is k3, the values of the coupling coefficients k2 and k3 are respectively It is preferable that it is 0.5 or less.
In this case, it is more preferable that the values of the coupling coefficients k2 and k3 are the same, because it becomes easy to adjust the characteristic value of each circuit element so as to obtain a desired noise suppression effect.

また、以下の条件を満足することでも良好なノイズ抑制効果が得られるので、好ましい。すなわち、第3の巻線の自己インダクタンスをL3とし、第1の巻線と第2の巻線との間の相互インダクタンスをM1、第1の巻線と第3の巻線との間の相互インダクタンスをM2、第2の巻線と第3の巻線との間の相互インダクタンスをM3としたとき、以下の条件を満足することが好ましい。
L3≧M1+M2−M3
Also, satisfying the following conditions is preferable because a good noise suppression effect can be obtained. That is, the self-inductance of the third winding is L3, the mutual inductance between the first and second windings is M1, and the mutual inductance between the first and third windings is When the inductance is M2 and the mutual inductance between the second winding and the third winding is M3, it is preferable that the following condition is satisfied.
L3 ≧ M1 + M2-M3

また、各巻線の巻き方に関して、以下の条件を満足することで良好なノイズ抑制効果が得られるので、好ましい。すなわち、コアにおいて、第3の巻線が第1および第2の巻線とは異なる位置に巻かれ、かつ、それぞれの巻き位置において第3の巻線によって発生した磁束が第1および第2の巻線によって発生した磁束に対し逆向きとなるようにして巻かれていることが好ましい。
また特に、コアが複数に分割されている場合には、第1および第2の巻線、ならびに第3の巻線が、分割されたコアのそれぞれにまたがるようにして巻かれていることが好ましい。
Moreover, regarding the winding method of each winding, satisfying the following conditions is preferable because a good noise suppressing effect can be obtained. That is, in the core, the third winding is wound at a position different from the first and second windings, and the magnetic flux generated by the third winding at each winding position is the first and second windings. It is preferable that the coil is wound in the opposite direction to the magnetic flux generated by the winding.
In particular, if the core is divided into a plurality, the first and second windings, and the third winding, it is preferable that he wound so as to span each of the divided core .

本発明の第2の観点に係るノイズ抑制回路は、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路であって、第1の導電線に互いに直列的に挿入された第1および第2の巻線と、直列に接続された第3の巻線と第1のキャパシタとを含み、一端が第1の巻線と第2の巻線との間に接続され、他端が接地された第1の直列回路と、第2の導電線に互いに直列的に挿入された第4および第5の巻線と、直列に接続された第6の巻線と第2のキャパシタとを含み、一端が第4の巻線と第5の巻線との間に接続され、他端が接地された第2の直列回路と、第1および第2の巻線、ならびに第3の巻線と第4および第5の巻線、ならびに第6の巻線とが巻かれた共通のコアとを備えたものである。 A noise suppression circuit according to a second aspect of the present invention is a circuit that suppresses common mode noise propagating through the first and second conductive lines in the same phase, and is inserted in series in the first conductive line. First and second windings, a third winding connected in series, and a first capacitor, one end of which is connected between the first winding and the second winding. The first series circuit with the other end grounded, the fourth and fifth windings inserted in series in the second conductive line, the sixth winding and the second connected in series, A second series circuit having one end connected between the fourth winding and the fifth winding and the other end grounded, the first and second windings, and the second 3 windings, and fourth and fifth windings, and a common core around which the sixth winding is wound .

ここで、第1の直列回路の第1のキャパシタの一端が第1の巻線と第2の巻線との間に接続されると共に、第2の直列回路の第2のキャパシタの一端が第4の巻線と第5の巻線との間に接続され、かつ、第1の直列回路の第3の巻線と第2の直列回路の第6の巻線とが共通化され、その共通化された巻線の一端が、第1および第2の直列回路の各キャパシタの他端に接続されると共に、他端が接地されていても良い。そして、その共通化された巻線が、第1および第2の巻線と第4および第5の巻線と共に、共通の同じコアに巻かれていても良い。   Here, one end of the first capacitor of the first series circuit is connected between the first winding and the second winding, and one end of the second capacitor of the second series circuit is connected to the first winding. 4 and the fifth winding, and the third winding of the first series circuit and the sixth winding of the second series circuit are shared, and the common One end of the converted winding may be connected to the other end of each capacitor of the first and second series circuits, and the other end may be grounded. The common winding may be wound around the same common core together with the first and second windings and the fourth and fifth windings.

本発明の第2の観点に係るノイズ抑制回路では、第1および第2の巻線、ならびに第3の巻線と、それらが巻かれた共通のコアとによって、各巻線部分で第1および第2のインダクタ、ならびに第3のインダクタが形成される。同様に、第4および第5の巻線、ならびに第6の巻線も共通の同じコアに巻かれ、各巻線部分で第4および第5のインダクタ、ならびに第6のインダクタが形成される。各インダクタは共通の同じコアで形成されているので、互いに磁気的に結合される。
ここで、第1の導電線とアース間において第1の巻線側にコモンモードの電圧Viが印加されると、第2の導電線とアース間にも第4の巻線側に同位相のコモンモードの電圧Viが印加される。第1の導電線とアース間に印加された電圧Viは、第1のインダクタと第1の直列回路の主に第3のインダクタとによって分圧され、第1のインダクタの両端間と第1の直列回路の両端間とにそれぞれ同一向きの所定の電圧が発生する。第1のインダクタと第2のインダクタは共通の同じコアで形成され互いに磁気的に結合されているので、第1のインダクタの両端間に発生した所定の電圧に応じて、第2のインダクタの両端間にも所定の電圧が発生する。第1の直列回路の一端は第1の巻線と第2の巻線との間に接続されていることから、第2のインダクタの両端間に発生する電圧の向きは、第1の直列回路の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第1の導電線とアース間における第2の巻線側での電圧Voは、第1の巻線側に印加された電圧Viよりも小さくなる。逆に、第2の巻線側にコモンモードの電圧Voが印加された場合も、上記の説明と同様にして、第1の導電線とアース間における第1の巻線側での電圧Viは、第2の巻線側に印加された電圧Voよりも小さくなる。
同様に、第2の導電線とアース間において第4の巻線側に印加された電圧Viは、第4のインダクタと第2の直列回路の主に第6のインダクタとによって分圧され、第4のインダクタの両端間と第2の直列回路の両端間とにそれぞれ同一向きの所定の電圧が発生する。第4のインダクタと第5のインダクタは共通の同じコアで形成され互いに磁気的に結合されているので、第4のインダクタの両端間に発生した所定の電圧に応じて、第5のインダクタの両端間にも所定の電圧が発生する。第2の直列回路の一端は第4の巻線と第5の巻線との間に接続されていることから、第5のインダクタの両端間に発生する電圧の向きは、第2の直列回路の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第2の導電線とアース間における第5の巻線側での電圧Voは、第4の巻線側に印加された電圧Viよりも小さくなる。逆に、第5の巻線側にコモンモードの電圧Voが印加された場合も、上記の説明と同様にして、第2の導電線とアース間における第4の巻線側での電圧Viは、第5の巻線側に印加された電圧Voよりも小さくなる。
このように各インダクタで発生する電圧を利用することで広い周波数範囲に亘ってノイズが良好に抑制される。さらに、このノイズ抑制回路では、各インダクタが共通の同じコアで形成されていることから、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えやすくなる。その結果、ノイズ抑制効果のばらつきを抑えて良好なノイズ抑制効果が得られる。
In the noise suppression circuit according to the second aspect of the present invention, the first and second windings, the third winding, and the common core around which the first and second windings are wound , the first and second windings in each winding portion. Two inductors as well as a third inductor are formed. Similarly, the fourth and fifth windings and the sixth winding are wound around the same common core, and the fourth and fifth inductors and the sixth inductor are formed in each winding portion. Since each inductor is formed of the same common core, it is magnetically coupled to each other.
Here, when a common mode voltage Vi is applied to the first winding side between the first conductive line and the ground, the same phase is also applied to the fourth winding side between the second conductive line and the ground. A common mode voltage Vi is applied. The voltage Vi applied between the first conductive line and the ground is divided by the first inductor and the third inductor of the first series circuit, and the first inductor is connected to both ends of the first inductor and the first inductor. A predetermined voltage in the same direction is generated between both ends of the series circuit. Since the first inductor and the second inductor are formed of the same common core and are magnetically coupled to each other, both ends of the second inductor are generated according to a predetermined voltage generated between both ends of the first inductor. A predetermined voltage is also generated between them. Since one end of the first series circuit is connected between the first winding and the second winding, the direction of the voltage generated between both ends of the second inductor depends on the first series circuit. The direction of the voltage generated between both ends of the first and second voltages is opposite to each other, and these voltages cancel each other. As a result, the voltage Vo on the second winding side between the first conductive line and the ground is smaller than the voltage Vi applied to the first winding side. On the contrary, when the common mode voltage Vo is applied to the second winding side, the voltage Vi on the first winding side between the first conductive line and the ground is the same as described above. The voltage Vo is smaller than the voltage Vo applied to the second winding side.
Similarly, the voltage Vi applied to the fourth winding side between the second conductive line and the ground is divided by the fourth inductor and the sixth inductor of the second series circuit, A predetermined voltage in the same direction is generated between both ends of the inductor 4 and between both ends of the second series circuit. Since the fourth inductor and the fifth inductor are formed of the same common core and are magnetically coupled to each other, both ends of the fifth inductor are determined according to a predetermined voltage generated between both ends of the fourth inductor. A predetermined voltage is also generated between them. Since one end of the second series circuit is connected between the fourth winding and the fifth winding, the direction of the voltage generated between both ends of the fifth inductor depends on the second series circuit. The direction of the voltage generated between both ends of the first and second voltages is opposite to each other, and these voltages cancel each other. As a result, the voltage Vo on the fifth winding side between the second conductive line and the ground is smaller than the voltage Vi applied to the fourth winding side. Conversely, when the common mode voltage Vo is applied to the fifth winding side, the voltage Vi on the fourth winding side between the second conductive line and the ground is the same as described above. The voltage Vo is smaller than the voltage Vo applied to the fifth winding side.
Thus, noise is satisfactorily suppressed over a wide frequency range by using the voltage generated in each inductor. Furthermore, in this noise suppression circuit, since each inductor is formed of the same common core, for example, it is easier to reduce the size and manufacture than a case where each core is separated and each inductor is separated and separated. It becomes easy to suppress the variation of the characteristic value at the stage. As a result, it is possible to obtain a favorable noise suppression effect while suppressing variations in the noise suppression effect.

この第2の観点に係るノイズ抑制回路において、特に以下の条件を満足することで良好なノイズ抑制効果が得られるので、好ましい。すなわち、第1の巻線と第3の巻線との結合係数をk2、第2の巻線と第3の巻線との結合係数をk3としたとき、結合係数k2,k3の値がそれぞれ0.5以下となっていることが好ましい。同様に、第4の巻線と第6の巻線との結合係数をk5、第5の巻線と第6の巻線との結合係数をk6としたとき、結合係数k5,k6の値がそれぞれ0.5以下となっていることが好ましい。
この場合さらに、結合係数k2,k3の値が互いに同じ値になっており、かつ、結合係数k5,k6の値が互いに同じ値になっていると、所望のノイズ抑制効果が得られるように各回路素子の特性値の調整を行いやすくなるので、より好ましい。
The noise suppression circuit according to the second aspect is preferable because a satisfactory noise suppression effect can be obtained by satisfying the following conditions. That is, when the coupling coefficient between the first winding and the third winding is k2, and the coupling coefficient between the second winding and the third winding is k3, the values of the coupling coefficients k2 and k3 are respectively It is preferable that it is 0.5 or less. Similarly, when the coupling coefficient between the fourth winding and the sixth winding is k5 and the coupling coefficient between the fifth winding and the sixth winding is k6, the values of the coupling coefficients k5 and k6 are as follows. Each is preferably 0.5 or less.
In this case, furthermore, if the values of the coupling coefficients k2 and k3 are the same as each other, and the values of the coupling coefficients k5 and k6 are the same as each other, Since it becomes easy to adjust the characteristic value of a circuit element, it is more preferable.

また、以下の条件を満足することでも良好なノイズ抑制効果が得られるので、好ましい。すなわち、第3の巻線の自己インダクタンスをL3とし、第1の巻線と第2の巻線との間の相互インダクタンスをM1、第1の巻線と第3の巻線との間の相互インダクタンスをM2、第2の巻線と第3の巻線との間の相互インダクタンスをM3としたとき、以下の条件を満足することが好ましい。
L3≧M1+M2−M3
同様に、第6の巻線の自己インダクタンスをL6とし、第4の巻線と第5の巻線との間の相互インダクタンスをM4、第4の巻線と第6の巻線との間の相互インダクタンスをM5、第5の巻線と第6の巻線との間の相互インダクタンスをM6としたとき、以下の条件を満足することが好ましい。
L6≧M4+M5−M6
Also, satisfying the following conditions is preferable because a good noise suppression effect can be obtained. That is, the self-inductance of the third winding is L3, the mutual inductance between the first and second windings is M1, and the mutual inductance between the first and third windings is When the inductance is M2 and the mutual inductance between the second winding and the third winding is M3, it is preferable that the following condition is satisfied.
L3 ≧ M1 + M2-M3
Similarly, the self-inductance of the sixth winding is L6, the mutual inductance between the fourth and fifth windings is M4, and between the fourth and sixth windings. When the mutual inductance is M5 and the mutual inductance between the fifth winding and the sixth winding is M6, it is preferable that the following condition is satisfied.
L6 ≧ M4 + M5-M6

また、各巻線の巻き方に関して、以下の条件を満足することで良好なノイズ抑制効果が得られるので、好ましい。すなわち、第3の巻線が第1および第2の巻線に対しコアの異なる位置に巻かれ、かつ、それぞれの巻き位置において第3の巻線によって発生した磁束が第1および第2の巻線によって発生した磁束に対し逆向きとなるようにして巻かれていることが好ましい。同様に、第6の巻線が第4および第5の巻線に対しコアの異なる位置に巻かれ、かつ、それぞれの巻き位置において第6の巻線によって発生した磁束が第4および第5の巻線によって発生した磁束に対し逆向きとなるようにして巻かれていることが好ましい。
また特に、コアが複数に分割されている場合には、第1および第2の巻線、ならびに第3の巻線と第4および第5の巻線、ならびに第6の巻線とが、分割されたコアのそれぞれにまたがるようにして巻かれていることが好ましい。
Moreover, regarding the winding method of each winding, satisfying the following conditions is preferable because a good noise suppressing effect can be obtained. That is, the third winding is wound at different positions of the core with respect to the first and second windings, and the magnetic flux generated by the third winding at each winding position is the first and second windings. It is preferably wound so as to be opposite to the magnetic flux generated by the wire. Similarly, the sixth winding is wound at different positions of the core with respect to the fourth and fifth windings, and the magnetic flux generated by the sixth winding at the respective winding positions is the fourth and fifth. It is preferable that the coil is wound in the opposite direction to the magnetic flux generated by the winding.
In particular, when the core is divided into a plurality of parts, the first and second windings, the third winding, the fourth and fifth windings, and the sixth winding are divided. it is preferable that he wound so as to span each of the cores.

本発明の第1の観点に係るノイズ抑制回路によれば、第3の巻線を含む直列回路の一端を、第1の導電線に互いに直列的に挿入された第1の巻線と第2の巻線との間に接続すると共に、他端を第2の導電線に接続し、各巻線を共通の同じコアに巻いて複数のインダクタを形成するようにしたので、広い周波数範囲に亘ってノーマルモードノイズを良好に抑制できる。特に、各インダクタが共通の同じコアで形成されていることから、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えて良好なノイズ抑制効果を得ることができる。   According to the noise suppression circuit of the first aspect of the present invention, one end of the series circuit including the third winding is connected to the first winding and the second winding inserted in series with each other on the first conductive line. The other end is connected to the second conductive wire, and each winding is wound around the same common core to form a plurality of inductors. Normal mode noise can be suppressed well. In particular, since each inductor is formed of the same common core, for example, compared to a case where each core is separated and each inductor is independent and separated, it is easy to downsize and variation in characteristic values at the manufacturing stage. And a good noise suppression effect can be obtained.

本発明の第2の観点に係るノイズ抑制回路によれば、第3の巻線を含む第1の直列回路の一端を、第1の導電線に互いに直列的に挿入された第1の巻線と第2の巻線との間に接続すると共に、他端を接地し、また、第6の巻線を含む第2の直列回路の一端を、第2の導電線に互いに直列的に挿入された第4の巻線と第5の巻線との間に接続すると共に、他端を接地し、かつ各巻線を共通の同じコアに巻いて複数のインダクタを形成するようにしたので、広い周波数範囲に亘ってコモンモードノイズを良好に抑制できる。特に、各インダクタが共通の同じコアで形成されていることから、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えて良好なノイズ抑制効果を得ることができる。   According to the noise suppression circuit of the second aspect of the present invention, the first winding in which one end of the first series circuit including the third winding is inserted into the first conductive line in series with each other. And the other end of the second series circuit including the sixth winding are inserted in series with each other in the second conductive line. In addition to connecting between the fourth winding and the fifth winding, the other end is grounded, and each winding is wound around the same common core to form a plurality of inductors. Common mode noise can be satisfactorily suppressed over a range. In particular, since each inductor is formed of the same common core, for example, compared to a case where each core is separated and each inductor is independent and separated, it is easy to downsize and variation in characteristic values at the manufacturing stage. And a good noise suppression effect can be obtained.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[第1の実施の形態]
まず、本発明の第1の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路である。
[First Embodiment]
First, the noise suppression circuit according to the first embodiment of the present invention will be described. The noise suppression circuit according to the present embodiment is a circuit that suppresses normal mode noise that is transmitted through two conductive lines and causes a potential difference between the conductive lines.

図1(A),(B)は、本実施の形態に係るノイズ抑制回路の第1および第2の構成例を示している。以下では、図1(A)の第1の構成例を基本に説明する。このノイズ抑制回路は、一対の端子1A,1Bと、他の一対の端子2A,2Bと、端子1A,2A間を接続する第1の導電線3と、端子1B、2B間を接続する第2の導電線4とを備えている。このノイズ抑制回路はまた、第1の導電線3に互いに直列的に挿入された第1および第2の巻線11,12と、一端が第1の巻線11と第2の巻線12との間に接続され、他端が第2の導電線4に接続された直列回路5とを備えている。直列回路5は、互いに直列に接続された第3の巻線13とキャパシタC1とを含んで構成されている。   1A and 1B show first and second configuration examples of a noise suppression circuit according to the present embodiment. Hereinafter, the first configuration example of FIG. 1A will be basically described. This noise suppression circuit includes a pair of terminals 1A and 1B, another pair of terminals 2A and 2B, a first conductive line 3 connecting the terminals 1A and 2A, and a second connecting the terminals 1B and 2B. The conductive wire 4 is provided. The noise suppression circuit also includes first and second windings 11 and 12 inserted in series with each other on the first conductive wire 3, and one end of the first winding 11 and the second winding 12. And a series circuit 5 having the other end connected to the second conductive line 4. The series circuit 5 includes a third winding 13 and a capacitor C1 connected in series with each other.

このノイズ抑制回路はさらに、第1および第2の巻線11,12、ならびに第3の巻線13が共通に巻かれたコア10を備えている。第1および第2の巻線11,12、ならびに第3の巻線13と、それらが共通に巻かれたコア10とによって、各巻線部分で第1および第2のインダクタL1,L2、ならびに第3のインダクタL3が形成されている。各インダクタは共通の同じコア10で形成されているので、互いに磁気的に結合される。第1および第2のインダクタL1,L2のインダクタンスは同一の値であることが好ましい。   The noise suppression circuit further includes a core 10 around which the first and second windings 11 and 12 and the third winding 13 are wound in common. The first and second windings 11 and 12 and the third winding 13 and the core 10 on which they are wound in common, the first and second inductors L1 and L2 and the second windings in each winding portion. 3 inductors L3 are formed. Since each inductor is formed of the same common core 10, it is magnetically coupled to each other. The inductances of the first and second inductors L1, L2 are preferably the same value.

なお、図2(A),(B)に、図1(A),(B)の各構成例に対する比較例として、第1および第2の巻線11,12と第3の巻線13とが別々のコアに分離して巻かれた構成となっている場合の等価回路を示す。   2 (A) and 2 (B), the first and second windings 11 and 12 and the third winding 13 are shown as comparative examples to the configuration examples of FIGS. 1 (A) and 1 (B). Shows an equivalent circuit in a case where is configured to be wound separately on different cores.

キャパシタC1は、一端が第1および第2の巻線11,12の間に接続されると共に、他端が第3の巻線13の一端に接続されている。第3の巻線13の他端は第2の導電線4に接続されている。キャパシタC1は、周波数が所定値以上のノーマルモード信号を直列回路5に通過させるハイパスフィルタとして機能する。   One end of the capacitor C <b> 1 is connected between the first and second windings 11 and 12, and the other end is connected to one end of the third winding 13. The other end of the third winding 13 is connected to the second conductive line 4. The capacitor C1 functions as a high-pass filter that allows a normal mode signal having a frequency equal to or higher than a predetermined value to pass through the series circuit 5.

なお、図1(B)に示したように、直列回路5内における第3の巻線13とキャパシタC1の位置関係が逆であってもよい。すなわち、第3の巻線13の一端を第1および第2の巻線11,12の間に接続し、キャパシタC1の他端を第2の導電線4に接続するようにしても良い。   As shown in FIG. 1B, the positional relationship between the third winding 13 and the capacitor C1 in the series circuit 5 may be reversed. That is, one end of the third winding 13 may be connected between the first and second windings 11, 12 and the other end of the capacitor C 1 may be connected to the second conductive line 4.

このノイズ抑制回路において、図5に示したように第1の巻線11と第3の巻線13との結合係数をk2、第2の巻線12と第3の巻線13との結合係数をk3としたとき、結合係数k2,k3の値がそれぞれ0.5以下と小さめに設定されていることが好ましい。すなわち、磁気的な結合が弱めであることが好ましい。また、結合係数k2,k3の値が互いに同じ値になっていると、所望のノイズ抑制効果が得られるように各回路素子の特性値の調整を行いやすくなるので、より好ましい。一方、第1の巻線11と第2の巻線12との結合係数k1は、k2,k3に比べて大きい値に設定されていることが好ましい。すなわち、磁気的な結合が強めであることが好ましい。   In this noise suppression circuit, the coupling coefficient between the first winding 11 and the third winding 13 is k2 and the coupling coefficient between the second winding 12 and the third winding 13 is shown in FIG. When k3 is set to k3, it is preferable that the coupling coefficients k2 and k3 are set to be smaller than 0.5 respectively. That is, it is preferable that the magnetic coupling is weak. Further, it is more preferable that the values of the coupling coefficients k2 and k3 are the same value because the characteristic values of the respective circuit elements can be easily adjusted so as to obtain a desired noise suppression effect. On the other hand, the coupling coefficient k1 between the first winding 11 and the second winding 12 is preferably set to a larger value than k2 and k3. That is, it is preferable that the magnetic coupling is strong.

また、第3の巻線13の単独での自己インダクタンスをL3とし、第1の巻線11と第2の巻線12との間の相互インダクタンスをM1、第1の巻線11と第3の巻線13との間の相互インダクタンスをM2、第2の巻線12と第3の巻線13との間の相互インダクタンスをM3としたとき、以下の条件を満足することが好ましい。
L3≧M1+M2−M3
なお、これらが好ましい条件であることの根拠は後述する。
The self-inductance of the third winding 13 alone is L3, the mutual inductance between the first winding 11 and the second winding 12 is M1, the first winding 11 and the third winding When the mutual inductance between the windings 13 is M2 and the mutual inductance between the second winding 12 and the third winding 13 is M3, it is preferable that the following conditions are satisfied.
L3 ≧ M1 + M2-M3
The basis for these being preferable conditions will be described later.

図3(A),(B)および図4は、コア10の構成とそれに対する各巻線の巻き方の具体例を示したものである。これらの構成を採用することで、上記好ましい条件を満足させやすくなる。上記したように第3の巻線13と第1および第2の巻線11,12との結合係数k2,k3の値はそれぞれ0.5以下と小さめに設定されていることが好ましいので、コア10において、第3の巻線13は第1および第2の巻線11,12とは異なる位置に巻かれていることが好ましい。また、結合係数k2,k3の値が互いに同じ値になっていることが好ましいので、例えば第1および第2の巻線11,12が、第3の巻線13に対して対称的な位置に巻かれていることが好ましい。   FIGS. 3A, 3B, and 4 show a specific example of the configuration of the core 10 and how to wind each winding. By adopting these configurations, it is easy to satisfy the preferable conditions. As described above, the values of the coupling coefficients k2 and k3 between the third winding 13 and the first and second windings 11 and 12 are preferably set to be smaller than 0.5, respectively. 10, the third winding 13 is preferably wound at a different position from the first and second windings 11 and 12. Further, since it is preferable that the coupling coefficients k2 and k3 have the same value, for example, the first and second windings 11 and 12 are positioned symmetrically with respect to the third winding 13. It is preferably wound.

具体的には、例えば図3(A)に示したように、8の字形状のコア10において、その左側部分10Lにある左の柱部分に第3の巻線13を巻き、その右側部分10Rにおける上下の柱部分に第1および第2の巻線11,12を巻くと良い。また、図3(B)に示したように、第1および第2の巻線11,12を共に、右側部分10Rにおける右の柱部分に巻くようにしても良い。これらの場合において、第3の巻線13と第1および第2の巻線11,12との結合を低く抑えるために、図示したように、それぞれの巻き位置において第3の巻線13によって発生した磁束Φ2が第1および第2の巻線11,12によって発生した磁束Φ1に対し逆向きとなるようにして巻かれていることが好ましい。これにより図示した状態では、第3の巻線13の磁束Φ2によって反時計回りの磁路が形成され、これとは逆に第1および第2の巻線11,12の磁束Φ1によって時計回りの磁路が形成される。このような場合、中央の柱部分では各磁束Φ1,Φ2によって同一方向に共通の磁路が形成されるが、この部分に各巻線を巻くことは好ましくない。すなわち、共通の磁路が形成されていない部分に各巻線が巻かれていることが好ましい。   Specifically, for example, as shown in FIG. 3A, in the 8-shaped core 10, the third winding 13 is wound around the left pillar portion in the left portion 10L, and the right portion 10R is wound. The first and second windings 11 and 12 are preferably wound around the upper and lower pillar portions in FIG. Further, as shown in FIG. 3B, both the first and second windings 11 and 12 may be wound around the right column portion in the right portion 10R. In these cases, in order to keep the coupling between the third winding 13 and the first and second windings 11 and 12 low, the third winding 13 is generated at each winding position as shown in the figure. It is preferable that the magnetic flux Φ2 is wound in a direction opposite to the magnetic flux Φ1 generated by the first and second windings 11 and 12. Thus, in the state shown in the figure, a counterclockwise magnetic path is formed by the magnetic flux Φ2 of the third winding 13, and conversely, a clockwise rotation is generated by the magnetic flux Φ1 of the first and second windings 11 and 12. A magnetic path is formed. In such a case, a common magnetic path is formed in the same direction by the magnetic fluxes Φ1 and Φ2 in the central column portion, but it is not preferable to wind each winding around this portion. That is, it is preferable that each winding is wound around a portion where a common magnetic path is not formed.

また、コア10が複数に分割されたものである場合、第1および第2の巻線11,12、ならびに第3の巻線13は、分割された各コアのそれぞれにまたがるようにして共通に巻かれていることが好ましい。具体的には、例えば図4に示したように、コア10がEの字形状の2つのコア10A,10Bに分割されたものである場合、その分割面10Cをまたがるようにして、各巻線が巻かれていることが好ましい。図4の例では、2つのコア10A,10Bのそれぞれの左側部分10Lにある左の柱部分において、分割面10Cをまたぐようにして第3の巻線13が巻かれている。また、2つのコア10A,10Bのそれぞれの右側部分10Rにある右の柱部分において、分割面10Cをまたぐようにして第1および第2の巻線11,12が重複して巻かれている。   Further, when the core 10 is divided into a plurality of parts, the first and second windings 11 and 12 and the third winding 13 are commonly used so as to straddle each of the divided cores. It is preferably wound. Specifically, for example, as shown in FIG. 4, when the core 10 is divided into two E-shaped cores 10 </ b> A and 10 </ b> B, each winding is formed so as to straddle the divided surface 10 </ b> C. It is preferably wound. In the example of FIG. 4, the third winding 13 is wound so as to straddle the dividing surface 10 </ b> C in the left pillar portion in the left portion 10 </ b> L of each of the two cores 10 </ b> A and 10 </ b> B. In addition, the first and second windings 11 and 12 are wound in an overlapping manner so as to straddle the dividing surface 10C in the right column portion in the right portion 10R of each of the two cores 10A and 10B.

なお、コア10の形状、および各巻線の巻き方は、図示したものに限定されず、他の構成を採りうる。またコア10が3つ以上に分割されていても良い。また、各巻線の極性、巻き方の向きが図示したものとはすべて逆になっていても良い。   In addition, the shape of the core 10 and the winding method of each winding are not limited to those shown in the drawings, and other configurations can be adopted. The core 10 may be divided into three or more. Also, the polarity of each winding and the direction of winding may be reversed from those shown in the figure.

次に、このノイズ抑制回路の作用を説明する。   Next, the operation of this noise suppression circuit will be described.

まず、図6を参照して、このノイズ抑制回路によるノイズ抑制動作の原理を説明する。第1および第2のインダクタL1,L2のインダクタンスは互いに同一の値とし、キャパシタC1のインピーダンスは無視できるほど小さい低インピーダンスであるものとする。この場合、図6に示したように端子1A,1B間(第1および第2の導電線3,4間の第1の巻線11側)にノーマルモードの電圧Viが印加されると、この電圧Viは、第1のインダクタL1と直列回路5の主に第3のインダクタL3とによって分圧され、第1のインダクタL1の両端間と第3のインダクタL3の両端間とにそれぞれ同一向きの所定の電圧V1,V3が発生する。なお、図中の矢印は、その先の方が高い電位であることを表している。第1のインダクタL1と第2のインダクタL2は、共通の同じコア10で形成され互いに磁気的に結合されているので、第1のインダクタL1の両端間に発生した電圧V1に応じて、第2のインダクタL2の両端間にも電圧V1と同一の電圧V2が発生する。直列回路5の一端は第1の巻線11と第2の巻線12との間に接続されていることから、第2のインダクタL2の両端間に発生する電圧V2の向きは、第3のインダクタL3の両端間に発生する電圧V3の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、端子2A,2B間(第1および第2の導電線3,4間の第2の巻線側)の電圧Voは、端子1A,1B間に印加された電圧Viよりも小さくなる。逆に、端子2A,2B間にノーマルモードの電圧Voが印加された場合も、上記の説明と同様にして、端子1A,1B間の電圧Viは、端子2A,2B間に印加された電圧Voよりも小さくなる。
このようにして、各インダクタで発生する電圧を利用することで、端子1A,1B間にノーマルモードノイズが印加された場合と、端子2A,2B間にノーマルモードノイズが印加された場合のいずれの場合にも、広い周波数範囲に亘ってノーマルモードノイズを良好に抑制することができる。
First, the principle of the noise suppression operation by this noise suppression circuit will be described with reference to FIG. It is assumed that the inductances of the first and second inductors L1 and L2 are the same value, and the impedance of the capacitor C1 is low enough to be ignored. In this case, when the normal mode voltage Vi is applied between the terminals 1A and 1B (the first winding 11 side between the first and second conductive lines 3 and 4) as shown in FIG. The voltage Vi is divided by the first inductor L1 and mainly the third inductor L3 of the series circuit 5, and is in the same direction between both ends of the first inductor L1 and between both ends of the third inductor L3. Predetermined voltages V1 and V3 are generated. Note that the arrow in the figure indicates that the potential ahead is higher. Since the first inductor L1 and the second inductor L2 are formed of the same common core 10 and are magnetically coupled to each other, the second inductor L1 and the second inductor L2 are coupled with each other according to the voltage V1 generated across the first inductor L1. The same voltage V2 as the voltage V1 is generated between both ends of the inductor L2. Since one end of the series circuit 5 is connected between the first winding 11 and the second winding 12, the direction of the voltage V2 generated between both ends of the second inductor L2 is the third The direction of the voltage V3 generated between both ends of the inductor L3 is opposite to each other, and these voltages cancel each other. As a result, the voltage Vo between the terminals 2A and 2B (the second winding side between the first and second conductive lines 3 and 4) is smaller than the voltage Vi applied between the terminals 1A and 1B. Conversely, when the normal mode voltage Vo is applied between the terminals 2A and 2B, the voltage Vi between the terminals 1A and 1B is equal to the voltage Vo applied between the terminals 2A and 2B in the same manner as described above. Smaller than.
In this way, by using the voltage generated in each inductor, either normal mode noise is applied between terminals 1A and 1B or normal mode noise is applied between terminals 2A and 2B. Even in this case, it is possible to satisfactorily suppress normal mode noise over a wide frequency range.

ここで、各巻線間の結合を考慮した第1および第2の巻線11,12、ならびに第3の巻線13(第1および第2のインダクタL1,L2、ならびに第3のインダクタL3)の自己インダクタンスL1’,L2’,L3’を、以下のように定義する。なお、図5に示したように各巻線間の相互インダクタンスをM1,M2,M3とする。また、第1および第2の巻線11,12、ならびに第3の巻線13の単独での自己インダクタンスをL1,L2,L3とする。
L1’=L1+M1−M2−M3
L2’=L2+M1+M2+M3
L3’=L3−M1−M2+M3
Here, the first and second windings 11 and 12 and the third winding 13 (the first and second inductors L1 and L2 and the third inductor L3) in consideration of the coupling between the windings. The self-inductances L1 ′, L2 ′, and L3 ′ are defined as follows. In addition, as shown in FIG. 5, let the mutual inductance between each winding be M1, M2, and M3. Further, the self-inductances of the first and second windings 11 and 12 and the third winding 13 are L1, L2, and L3.
L1 ′ = L1 + M1-M2-M3
L2 ′ = L2 + M1 + M2 + M3
L3 '= L3-M1-M2 + M3

図8は、このノイズ抑制回路における減衰特性として、インダクタンスL3’の値をL3’<0,L3’=0,L3’>0と変えて計算した結果をグラフ化して示したものである。横軸は周波数(Hz)、縦軸は減衰量(dB)を示す。L3’<0の代表値として−10(μH)、L3’>0の代表値として10(μH)を用いた。ここで、L3’は上記したように表されるので、例えば第3の巻線13の単独での自己インダクタンスL3の値を変えることで調整できる。一例として、L3の値を変えて、L3’=−10,0,10となるように調整した場合の各回路値を図7に示す。C1はキャパシタC1のキャパシタンスを示す。k1,k2,k3は図5に示したように各巻線間の結合係数である。   FIG. 8 is a graph showing the calculation results obtained by changing the value of the inductance L3 ′ as L3 ′ <0, L3 ′ = 0, L3 ′> 0 as the attenuation characteristic in the noise suppression circuit. The horizontal axis represents frequency (Hz), and the vertical axis represents attenuation (dB). A representative value of L3 ′ <0 was −10 (μH), and a representative value of L3 ′> 0 was 10 (μH). Here, since L3 'is expressed as described above, it can be adjusted, for example, by changing the value of the self-inductance L3 of the third winding 13 alone. As an example, FIG. 7 shows circuit values when adjustment is performed so that L3 ′ = − 10, 0, 10 by changing the value of L3. C1 indicates the capacitance of the capacitor C1. k1, k2, and k3 are coupling coefficients between the windings as shown in FIG.

図8の結果から、L3’=0のときは高周波になるに従い減衰量が十分に大きくなる良好な減衰特性が得られている。L3’>0のときは、低域側に減衰極ができ、L3’=0のときよりも部分的に減衰量が大きくなる帯域がある。L3’<0のときはL3’=0のときに比べ、特に高周波側で減衰量が不十分となっている。ノイズフィルタとして利用することを考えると、性能的に好ましいのはL3’≧0のときである。
ここで、L3’=L3−M1−M2+M3であるから、性能的に好ましい条件は、
L3≧M1+M2−M3
となる。
From the result of FIG. 8, when L3 ′ = 0, a good attenuation characteristic is obtained in which the attenuation amount becomes sufficiently large as the frequency becomes higher. When L3 ′> 0, an attenuation pole is formed on the low frequency side, and there is a band where the attenuation is partially larger than when L3 ′ = 0. When L3 ′ <0, the amount of attenuation is particularly insufficient on the high frequency side compared to when L3 ′ = 0. Considering the use as a noise filter, the performance is preferable when L3 ′ ≧ 0.
Here, since L3 ′ = L3−M1−M2 + M3, a preferable condition in terms of performance is
L3 ≧ M1 + M2-M3
It becomes.

次に、各巻線を共通の同じコア10に巻いたことによる作用および効果を説明する。例えば実際の製造段階において各ロットの違いにより各回路素子の特性値が設計値(理想値)に対しばらつきが生じるおそれがある。図9は、コア10の透磁率が設計値に対しばらつきが生じた場合を想定して、各回路素子の特性値を計算した結果を示している。ここでは、図1(A)の本実施の形態に係るノイズ抑制回路においてばらつきが生じた場合(ばらつき考慮、コア一体)と、図2(A)の比較例のノイズ抑制回路においてばらつきが生じた場合(ばらつき考慮、コア分離)とについて計算した。透磁率に変化があると、自己インダクタンスL1,L2,L3が変化するので、この値を理想値から変化させた。また図10に、それぞれの場合での減衰特性を計算した結果をグラフ化して示す。   Next, the operation and effect of winding each winding around the same common core 10 will be described. For example, the characteristic value of each circuit element may vary from the design value (ideal value) due to the difference between lots in the actual manufacturing stage. FIG. 9 shows the result of calculating the characteristic value of each circuit element on the assumption that the magnetic permeability of the core 10 varies with respect to the design value. Here, when variation occurs in the noise suppression circuit according to the present embodiment of FIG. 1A (variation consideration, core integration), and variation occurs in the noise suppression circuit of the comparative example of FIG. The case (variation consideration, core separation) was calculated. When the magnetic permeability changes, the self-inductances L1, L2, and L3 change, so this value is changed from the ideal value. FIG. 10 is a graph showing the results of calculating the attenuation characteristics in each case.

図2(A)の比較例のノイズ抑制回路の場合、第1および第2の巻線11,12と第3の巻線13とでコア10が別々となっているので最悪の場合、2つのコアにおいてそれぞれ±逆方向に値が変化することが考えられる。そこで、図2(A)の比較例のノイズ抑制回路の場合については、L1,L2の値が設計値に対し+25%ずれが生じ、L3の値が−25%ずれが生じたものとして計算した。一方、本実施の形態に係るノイズ抑制回路では、各巻線で同一のコア10を用いているので、L1,L2,L3の値は同一方向に値が変化する。そこで、このノイズ抑制回路については、L1,L2,L3の値が設計値に対しすべて+25%ずれが生じたものとして計算した。   In the case of the noise suppression circuit of the comparative example of FIG. 2 (A), since the cores 10 are separate for the first and second windings 11 and 12 and the third winding 13, It is conceivable that the values change in the opposite directions in the cores. Therefore, in the case of the noise suppression circuit of the comparative example of FIG. 2A, the values of L1 and L2 are deviated by + 25% from the design value, and the values of L3 are calculated by deviating by -25%. . On the other hand, in the noise suppression circuit according to the present embodiment, since the same core 10 is used in each winding, the values of L1, L2, and L3 change in the same direction. Therefore, this noise suppression circuit was calculated assuming that the values of L1, L2, and L3 all deviated by + 25% from the design values.

図9から分かるように、比較例のノイズ抑制回路の場合にはL3’の値にずれが生じているが、本実施の形態に係るノイズ抑制回路の場合にはL3’の値にずれは生じていない。既に図7,図8を用いて説明したようにL3’の違いにより減衰特性には差が生じるので、図10の減衰特性を見ても分かるように、比較例のノイズ抑制回路の場合(コア分離)には理想状態に対し減衰特性が悪化しているが、本実施の形態に係るノイズ抑制回路の場合(コア一体)では減衰特性にほとんど差がない。このように、本実施の形態に係るノイズ抑制回路では、同一のコア10に各巻線を施していることで、コアを別々にした構成に比べて各巻線間のコアでの透磁率のばらつきを無くすことができる。これにより、減衰特性の悪化を防ぐことができる。また、部品配置の違いによる各巻線間の結合の不安定さを無くし、安定した減衰特性を得ることができる。   As can be seen from FIG. 9, in the case of the noise suppression circuit of the comparative example, a shift occurs in the value of L3 ′, but in the case of the noise suppression circuit according to the present embodiment, a shift occurs in the value of L3 ′. Not. As already described with reference to FIGS. 7 and 8, there is a difference in the attenuation characteristic due to the difference in L3 ′. As can be seen from the attenuation characteristic in FIG. 10, in the case of the noise suppression circuit of the comparative example (core In the case of separation, the attenuation characteristic is deteriorated with respect to the ideal state. However, in the case of the noise suppression circuit according to the present embodiment (core integrated), there is almost no difference in attenuation characteristic. As described above, in the noise suppression circuit according to the present embodiment, each winding is applied to the same core 10, so that the magnetic permeability variation in the core between the windings can be reduced as compared with the configuration in which the cores are separated. It can be lost. Thereby, deterioration of the attenuation characteristic can be prevented. Further, the unstable coupling between the windings due to the difference in the component arrangement can be eliminated, and a stable attenuation characteristic can be obtained.

次に、このノイズ抑制回路において、結合係数k2,k3の違いによる特性の変化を計算した。図11にその計算条件を示す。ここでは特に、結合係数k2,k3の値が互いに等しい場合においてk2,k3=0,0.1,0.3,0.5,0.7,0.9と変えたときの減衰特性を計算した。   Next, in this noise suppression circuit, the change in characteristics due to the difference between the coupling coefficients k2 and k3 was calculated. FIG. 11 shows the calculation conditions. Here, in particular, when the values of the coupling coefficients k2 and k3 are equal to each other, the attenuation characteristics are calculated when k2, k3 = 0, 0.1, 0.3, 0.5, 0.7, and 0.9 are changed. did.

図12および図13にその計算結果を示す。図12では特に1MHzでの減衰量の値を示す。k2,k3の値が大きくなるにつれて減衰特性が悪化している。ここで、電力の場合は、値が3dB悪化することは電力が約2倍に増えることになる。電圧の場合は、値が3dB悪化することは電圧が約1.4倍に増えることになる。ノイズフィルタとしての性能は電圧で考えることが多いため、3dB以上悪化するのは好ましくない。そのため、k2,k3の値の性能的に好ましい条件は、
0.5≧k2,k3
となる。
FIG. 12 and FIG. 13 show the calculation results. FIG. 12 shows the attenuation value particularly at 1 MHz. As the values of k2 and k3 increase, the attenuation characteristic deteriorates. Here, in the case of electric power, if the value is deteriorated by 3 dB, the electric power is increased approximately twice. In the case of voltage, a deterioration of the value by 3 dB increases the voltage by about 1.4 times. Since the performance as a noise filter is often considered in terms of voltage, it is not preferable to deteriorate by 3 dB or more. Therefore, the preferable conditions for the values of k2 and k3 are:
0.5 ≧ k2, k3
It becomes.

以上説明したように、本実施の形態によれば、第1および第2の巻線11,12、ならびに第3の巻線13を共通の同じコア10に巻いて各インダクタを形成するようにしたので、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えやすくなる。また部品配置の違いによる特性値にばらつきを抑えやすくなる。その結果、ノイズ抑制効果のばらつきを抑えて良好なノイズ抑制効果を得ることができる。特に、コア10を別々にした場合に比べて透磁率のばらつきによる減衰特性の最適値からのずれを無くすことができる。また、第1および第2のインダクタL1,L2と第3のインダクタL3とのマッチングが不要になることで、余計な調整がいらなくなる。
[第2の実施の形態]
As described above, according to the present embodiment, the first and second windings 11 and 12 and the third winding 13 are wound around the same common core 10 to form each inductor. Therefore, for example, as compared with a case where the cores are separated and the inductors are configured to be independent and separated, it is easy to reduce the size and suppress variation in characteristic values in the manufacturing stage. In addition, variations in characteristic values due to differences in component arrangement can be easily suppressed. As a result, it is possible to obtain a favorable noise suppression effect while suppressing variations in the noise suppression effect. In particular, as compared with the case where the cores 10 are separately provided, it is possible to eliminate the deviation from the optimum value of the attenuation characteristics due to the variation in magnetic permeability. Further, since the matching between the first and second inductors L1 and L2 and the third inductor L3 is not necessary, unnecessary adjustment is not required.
[Second Embodiment]

次に、本発明の第2の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路である。   Next, a noise suppression circuit according to a second embodiment of the present invention will be described. The noise suppression circuit according to the present embodiment is a circuit that suppresses common mode noise that propagates through the first and second conductive lines in the same phase.

図14(A),(B)は、本実施の形態に係るノイズ抑制回路の第1および第2の構成例を示している。なお、上記第1の実施の形態におけるノイズ抑制回路(図1(A),(B))と実質的に同一の構成部分には同一の符号を付している。以下では、図14(A)の第1の構成例を基本に説明する。このノイズ抑制回路は、図1(A)のノイズ抑制回路と同様、第1の導電線3に互いに直列的に挿入された第1および第2の巻線11,12と、一端が第1の巻線11と第2の巻線12との間に接続された第1の直列回路5とを備えている。第1の直列回路5は、互いに直列に接続された第3の巻線13と第1のキャパシタC1とを含んで構成されている。図1(A)のノイズ抑制回路では第1の直列回路5の他端が第2の導電線4に接続されていたが、このノイズ抑制回路では第1の直列回路5の他端は接地されている。
このノイズ抑制回路はまた、第2の導電線4側に第1の導電線3側と同様の回路成分を備えている。すなわち、第2の導電線4に互いに直列的に挿入された第4および第5の巻線14,15と、一端が第4の巻線14と第5の巻線15との間に接続された第2の直列回路6とを備えている。第2の直列回路6は、互いに直列に接続された第6の巻線16と第2のキャパシタC2とを含んで構成されている。第2の直列回路6の他端は接地されている。
FIGS. 14A and 14B show first and second configuration examples of the noise suppression circuit according to the present embodiment. Note that components that are substantially the same as those of the noise suppression circuit (FIGS. 1A and 1B) in the first embodiment are denoted by the same reference numerals. Hereinafter, the first configuration example in FIG. 14A will be basically described. As in the noise suppression circuit of FIG. 1A, this noise suppression circuit has first and second windings 11 and 12 inserted in series in the first conductive wire 3 and one end of the first suppression line. A first series circuit 5 connected between the winding 11 and the second winding 12 is provided. The first series circuit 5 includes a third winding 13 and a first capacitor C1 connected in series with each other. In the noise suppression circuit of FIG. 1A, the other end of the first series circuit 5 is connected to the second conductive line 4, but in this noise suppression circuit, the other end of the first series circuit 5 is grounded. ing.
The noise suppression circuit also includes the same circuit components on the second conductive line 4 side as on the first conductive line 3 side. That is, the fourth and fifth windings 14 and 15 inserted in series in the second conductive wire 4 and one end thereof is connected between the fourth winding 14 and the fifth winding 15. And a second series circuit 6. The second series circuit 6 includes a sixth winding 16 and a second capacitor C2 that are connected in series with each other. The other end of the second series circuit 6 is grounded.

このノイズ抑制回路はさらに、第1および第2の巻線11,12、ならびに第3の巻線13と、第4および第5の巻線14,15、ならびに第6の巻線16とが共通に巻かれたコア10を備えている。第1の導電線3側において、第1および第2の巻線11,12、ならびに第3の巻線13と、それらが共通に巻かれたコア10とによって、各巻線部分で第1および第2のインダクタL1,L2、ならびに第3のインダクタL3が形成されている。同様に第2の導電線4側において、第4および第5の巻線14,15、ならびに第6の巻線16と、それらが共通に巻かれたコア10とによって、各巻線部分で第4および第5のインダクタL4,L5、ならびに第6のインダクタL6が形成されている。各インダクタは共通の同じコア10で形成されているので、互いに磁気的に結合される。第1および第2のインダクタL1,L2のインダクタンスは同一の値であることが好ましい。同様に第4および第5のインダクタL4,L5のインダクタンスは同一の値であることが好ましい。第1および第2のインダクタL1,L2と第4および第5のインダクタL4,L5は、協働してコモンモードノイズを抑制する。   The noise suppression circuit further includes the first and second windings 11 and 12, the third winding 13, the fourth and fifth windings 14 and 15, and the sixth winding 16 in common. The core 10 is wound around. On the first conductive wire 3 side, the first and second windings 11 and 12, the third winding 13, and the core 10 on which they are wound in common, the first and second windings in each winding portion. Two inductors L1, L2 and a third inductor L3 are formed. Similarly, on the second conductive wire 4 side, the fourth and fifth windings 14 and 15 and the sixth winding 16 and the core 10 around which they are wound in common, the fourth winding in each winding portion. The fifth inductors L4 and L5 and the sixth inductor L6 are formed. Since each inductor is formed of the same common core 10, it is magnetically coupled to each other. The inductances of the first and second inductors L1, L2 are preferably the same value. Similarly, the inductances of the fourth and fifth inductors L4 and L5 are preferably the same value. The first and second inductors L1 and L2 and the fourth and fifth inductors L4 and L5 cooperate to suppress common mode noise.

なお、図15(A),(B)に、図14(A),(B)の各構成例に対する比較例として、第3および第6の巻線13,16が他の巻線とは別々のコアに分離して巻かれた構成となっている場合の等価回路を示す。   15A and 15B, the third and sixth windings 13 and 16 are separated from the other windings as a comparative example to the configuration examples of FIGS. 14A and 14B. The equivalent circuit in the case of a configuration in which the core is separated and wound is shown.

第1のキャパシタC1は、一端が第1および第2の巻線11,12の間に接続されると共に、他端が第3の巻線13の一端に接続されている。第3の巻線13の他端は接地されている。第2のキャパシタC2は、一端が第4および第5の巻線14,15の間に接続されると共に、他端が第6の巻線16の一端に接続されている。第6の巻線16の他端は接地されている。第1および第2のキャパシタC1,C2は、周波数が所定値以上のコモンモード信号を第1および第2の直列回路5,6に通過させるハイパスフィルタとして機能する。   The first capacitor C1 has one end connected between the first and second windings 11 and 12 and the other end connected to one end of the third winding 13. The other end of the third winding 13 is grounded. The second capacitor C2 has one end connected between the fourth and fifth windings 14 and 15 and the other end connected to one end of the sixth winding 16. The other end of the sixth winding 16 is grounded. The first and second capacitors C1 and C2 function as a high-pass filter that allows a common mode signal having a frequency equal to or higher than a predetermined value to pass through the first and second series circuits 5 and 6.

なお、図14(B)に示したように、第1の直列回路5内における第3の巻線13と第1のキャパシタC1の位置関係が逆であってもよい。すなわち、第3の巻線13の一端を第1および第2の巻線11,12の間に接続し、キャパシタC1の他端を接地するようにしても良い。同様に、第2の直列回路6内における第6の巻線16と第2のキャパシタC2の位置関係が逆であってもよい。すなわち、第6の巻線16の一端を第4および第5の巻線14,15の間に接続し、第2のキャパシタC2の他端を接地するようにしても良い。   As shown in FIG. 14B, the positional relationship between the third winding 13 and the first capacitor C1 in the first series circuit 5 may be reversed. That is, one end of the third winding 13 may be connected between the first and second windings 11 and 12 and the other end of the capacitor C1 may be grounded. Similarly, the positional relationship between the sixth winding 16 and the second capacitor C2 in the second series circuit 6 may be reversed. That is, one end of the sixth winding 16 may be connected between the fourth and fifth windings 14 and 15 and the other end of the second capacitor C2 may be grounded.

このノイズ抑制回路において、図18に示したように第1の巻線11と第3の巻線13との結合係数をk2、第2の巻線12と第3の巻線13との結合係数をk3としたとき、上記した図1(A)の構成例と同様の理由で、結合係数k2,k3の値がそれぞれ0.5以下と小さめに設定されていることが好ましい。すなわち、磁気的な結合が弱めであることが好ましい。また、結合係数k2,k3の値が互いに同じ値になっていると、所望のノイズ抑制効果が得られるように各回路素子の特性値の調整を行いやすくなるので、より好ましい。一方、第1の巻線11と第2の巻線12との結合係数k1は、k2,k3に比べて大きい値に設定されていることが好ましい。すなわち、磁気的な結合が強めであることが好ましい。
これに加えて同様の理由で、第4の巻線14と第6の巻線16との結合係数をk5、第5の巻線15と第6の巻線16との結合係数をk6としたとき、結合係数k5,k6の値がそれぞれ0.5以下となっていることが好ましい。また、結合係数k5,k6の値が互いに同じ値になっていると、より好ましい。一方、第4の巻線14と第5の巻線15との結合係数k4は、k5,k6に比べて大きい値に設定されていることが好ましい。
In this noise suppression circuit, the coupling coefficient between the first winding 11 and the third winding 13 is k2 and the coupling coefficient between the second winding 12 and the third winding 13 is shown in FIG. When k3 is set to k3, it is preferable that the values of the coupling coefficients k2 and k3 are set to be slightly smaller than 0.5 for the same reason as in the configuration example of FIG. That is, it is preferable that the magnetic coupling is weak. Further, it is more preferable that the values of the coupling coefficients k2 and k3 are the same value because the characteristic values of the respective circuit elements can be easily adjusted so as to obtain a desired noise suppression effect. On the other hand, the coupling coefficient k1 between the first winding 11 and the second winding 12 is preferably set to a larger value than k2 and k3. That is, it is preferable that the magnetic coupling is strong.
In addition to this, for the same reason, the coupling coefficient between the fourth winding 14 and the sixth winding 16 is k5, and the coupling coefficient between the fifth winding 15 and the sixth winding 16 is k6. In this case, it is preferable that the values of the coupling coefficients k5 and k6 are 0.5 or less, respectively. It is more preferable that the values of the coupling coefficients k5 and k6 are the same. On the other hand, the coupling coefficient k4 between the fourth winding 14 and the fifth winding 15 is preferably set to a larger value than k5 and k6.

また、上記した図1(A)の構成例と同様の理由で、第3の巻線13の単独での自己インダクタンスをL3とし、第1の巻線11と第2の巻線12との間の相互インダクタンスをM1、第1の巻線11と第3の巻線13との間の相互インダクタンスをM2、第2の巻線12と第3の巻線13との間の相互インダクタンスをM3としたとき、以下の条件を満足することが好ましい。
L3≧M1+M2−M3
これに加えて同様の理由で、第6の巻線16の単独での自己インダクタンスをL6とし、第4の巻線14と第5の巻線15との間の相互インダクタンスをM4、第4の巻線14と第6の巻線16との間の相互インダクタンスをM5、第5の巻線15と第6の巻線16との間の相互インダクタンスをM6としたとき、以下の条件を満足することが好ましい。
L6≧M4+M5−M6
Further, for the same reason as in the configuration example of FIG. 1A described above, the self-inductance of the third winding 13 alone is L3, and the first winding 11 and the second winding 12 are not connected. The mutual inductance between the first winding 11 and the third winding 13 is M2, and the mutual inductance between the second winding 12 and the third winding 13 is M3. It is preferable that the following conditions are satisfied.
L3 ≧ M1 + M2-M3
In addition to this, for the same reason, the self-inductance of the sixth winding 16 alone is L6, and the mutual inductance between the fourth winding 14 and the fifth winding 15 is M4, When the mutual inductance between the winding 14 and the sixth winding 16 is M5 and the mutual inductance between the fifth winding 15 and the sixth winding 16 is M6, the following conditions are satisfied. It is preferable.
L6 ≧ M4 + M5-M6

図16(A),(B)および図17は、コア10の構成とそれに対する各巻線の巻き方の具体例を示したものである。これらの構成を採用することで、上記好ましい条件を満足させやすくなる。上記したように第3の巻線13と第1および第2の巻線11,12との結合係数k2,k3の値はそれぞれ0.5以下と小さめに設定されていることが好ましいので、コア10において、第3の巻線13は第1および第2の巻線11,12とは異なる位置に巻かれていることが好ましい。同様に、第6の巻線16は第4および第5の巻線14,15とは異なる位置に巻かれていることが好ましい。
また、コモンモードノイズを良好に抑制するために、第1の導電線3側の巻線11,12,13と、第2の導電線4側の巻線14,15,16とが、互いに対称的な位置に巻かれていることが好ましい。第1および第2の巻線11,12と第4および第5の巻線14,15は、共通のコア10に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合している。すなわち、それらの巻線は、それらにノーマルモードの電流が流れたときに各巻線を流れる電流によってコア10に誘起される磁束が互いに相殺されるような向きにコア10に巻かれていることが好ましい。それらの巻線とコア10は、コモンモードノイズを抑制し、ノーマルモード信号を通過させるコモンモードチョークコイルを構成していることが好ましい。各インダクタL21,L22,L24,L25同士は、互いに同一の極性を有していれば良く、すべてのインダクタの極性方向が図示したものとは逆となっていても良い。
FIGS. 16A, 16B, and 17 show specific examples of the configuration of the core 10 and how to wind each winding. By adopting these configurations, it is easy to satisfy the preferable conditions. As described above, the values of the coupling coefficients k2 and k3 between the third winding 13 and the first and second windings 11 and 12 are preferably set to be smaller than 0.5, respectively. 10, the third winding 13 is preferably wound at a different position from the first and second windings 11 and 12. Similarly, the sixth winding 16 is preferably wound at a different position from the fourth and fifth windings 14 and 15.
In order to suppress common mode noise satisfactorily, the windings 11, 12, 13 on the first conductive wire 3 side and the windings 14, 15, 16 on the second conductive wire 4 side are symmetrical with each other. It is preferable that the wire is wound at a proper position. The first and second windings 11 and 12 and the fourth and fifth windings 14 and 15 are magnetically coupled to each other so as to cooperate and suppress common mode noise by being wound around the common core 10. Is bound to. That is, the windings are wound around the core 10 in such a direction that the magnetic fluxes induced in the core 10 are canceled by each other when the normal mode current flows through them. preferable. The windings and the core 10 preferably constitute a common mode choke coil that suppresses common mode noise and passes a normal mode signal. The inductors L21, L22, L24, and L25 only have to have the same polarity, and the polarity directions of all the inductors may be opposite to those illustrated.

具体的には、例えば図16(A)に示したように、8の字形状のコア10において、その左側部分10Lにある左の柱部分の上側に第3の巻線13を巻くと共に、その右側部分10Rにおける上の柱部分に第1および第2の巻線11,12を巻き、それと対称的に、左側部分10Lにある左の柱部分の下側に第6の巻線16を巻くと共に、その右側部分10Rにおける下の柱部分に第4および第5の巻線14,15を巻くと良い。また、図16(B)に示したように、左側部分10Lにある上の柱部分に第3の巻線13を巻くと共に、下の柱部分に第6の巻線16を巻くようにしても良い。これらの場合において、第3の巻線13と第1および第2の巻線11,12との結合を低く抑えるために、図示したように、それぞれの巻き位置において第3の巻線13によって発生した磁束Φ2が第1および第2の巻線11,12によって発生した磁束Φ1に対し逆向きとなるようにして巻かれていることが好ましい。これにより図示した状態では、第3の巻線13の磁束Φ2によって反時計回りの磁路が形成され、これとは逆に第1および第2の巻線11,12の磁束Φ1によって時計回りの磁路が形成される。このような場合、中央の柱部分では各磁束Φ1,Φ2によって同一方向に共通の磁路が形成されるが、この部分に各巻線を巻くことは好ましくない。すなわち、共通の磁路が形成されていない部分に各巻線が巻かれていることが好ましい。第6の巻線16と第4および第5の巻線14,15とについても同様である。   Specifically, for example, as shown in FIG. 16A, in the 8-shaped core 10, the third winding 13 is wound on the upper side of the left column portion in the left portion 10L, and the The first and second windings 11 and 12 are wound around the upper column portion of the right portion 10R, and symmetrically, the sixth winding 16 is wound below the left column portion in the left portion 10L. The fourth and fifth windings 14 and 15 are preferably wound around the lower pillar portion of the right portion 10R. Further, as shown in FIG. 16B, the third winding 13 is wound around the upper column portion in the left portion 10L, and the sixth winding 16 is wound around the lower column portion. good. In these cases, in order to keep the coupling between the third winding 13 and the first and second windings 11 and 12 low, the third winding 13 is generated at each winding position as shown in the figure. It is preferable that the magnetic flux Φ2 is wound in a direction opposite to the magnetic flux Φ1 generated by the first and second windings 11 and 12. Thus, in the state shown in the figure, a counterclockwise magnetic path is formed by the magnetic flux Φ2 of the third winding 13, and conversely, a clockwise rotation is generated by the magnetic flux Φ1 of the first and second windings 11 and 12. A magnetic path is formed. In such a case, a common magnetic path is formed in the same direction by the magnetic fluxes Φ1 and Φ2 in the central column portion, but it is not preferable to wind each winding around this portion. That is, it is preferable that each winding is wound around a portion where a common magnetic path is not formed. The same applies to the sixth winding 16 and the fourth and fifth windings 14 and 15.

また、コア10が複数に分割されたものである場合、第1および第2の巻線11,12、ならびに第3の巻線13と第4および第5の巻線14,15、ならびに第6の巻線16とが、分割された各コアのそれぞれにまたがるようにして共通に巻かれていることが好ましい。具体的には、例えば図17に示したように、コア10がEの字形状の2つのコア10A,10Bに分割されたものである場合、その分割面10Cをまたがるようにして、各巻線が巻かれていることが好ましい。図17の例では、2つのコア10A,10Bのそれぞれの左側部分10Lにある左の柱部分において、分割面10Cをまたぐようにして第3の巻線13と第6の巻線16とが巻かれている。また、2つのコア10A,10Bのそれぞれの右側部分10Rにある右の柱部分において、分割面10Cをまたぐようにして第1および第2の巻線11,12と第4および第5の巻線14,15とが重複して巻かれている。   Further, when the core 10 is divided into a plurality of parts, the first and second windings 11 and 12, the third winding 13, the fourth and fifth windings 14 and 15, and the sixth The winding 16 is preferably wound in common so as to straddle each of the divided cores. Specifically, for example, as shown in FIG. 17, when the core 10 is divided into two E-shaped cores 10 </ b> A and 10 </ b> B, each winding is formed so as to straddle the divided surface 10 </ b> C. It is preferably wound. In the example of FIG. 17, the third winding wire 13 and the sixth winding wire 16 are wound so as to straddle the dividing surface 10 </ b> C in the left pillar portion in the left portion 10 </ b> L of each of the two cores 10 </ b> A and 10 </ b> B. It has been. Further, the first and second windings 11 and 12 and the fourth and fifth windings straddle the dividing surface 10C in the right column portion in the right portion 10R of each of the two cores 10A and 10B. 14 and 15 are overlapped and wound.

なお、コア10の形状、および各巻線の巻き方は、図示したものに限定されず、他の構成を採りうる。またコア10が3つ以上に分割されていても良い。また、各巻線の極性、巻き方の向きが図示したものとはすべて逆になっていても良い。   In addition, the shape of the core 10 and the winding method of each winding are not limited to those shown in the drawings, and other configurations can be adopted. The core 10 may be divided into three or more. Also, the polarity of each winding and the direction of winding may be reversed from those shown in the figure.

次に、このノイズ抑制回路の作用を説明する。   Next, the operation of this noise suppression circuit will be described.

まず、図19を参照して、このノイズ抑制回路によるノイズ抑制動作の原理を説明する。第1および第2のインダクタL1,L2のインダクタンスは互いに同一の値とし、第1のキャパシタC1のインピーダンスは無視できるほど小さい低インピーダンスであるものとする。同様に、第4および第5のインダクタL4,L5のインダクタンスは互いに同一の値とし、第2のキャパシタC2のインピーダンスは無視できるほど小さい低インピーダンスであるものとする。
始めに、端子1A,1Bにコモンモードの電圧Viが印加された場合について説明する。この場合、第1の導電線3とアース間において第1の巻線11側にコモンモードの電圧Viが印加されると、第2の導電線4とアース間にも第4の巻線14側に同位相のコモンモードの電圧Viが印加される。第1の導電線3とアース間に印加された電圧Viは、第1のインダクタL1と第1の直列回路5の主に第3のインダクタL3とによって分圧され、第1のインダクタL1の両端間と第1の直列回路5の両端間とにそれぞれ同一向きの所定の電圧V1,V3が発生する。なお、図中の矢印は、その先の方が高い電位であることを表している。第1のインダクタL1と第2のインダクタL2は共通の同じコア10で形成され互いに磁気的に結合されているので、第1のインダクタL1の両端間に発生した所定の電圧V1に応じて、第2のインダクタL2の両端間にも電圧V1と同一の電圧V2が発生する。第1の直列回路5の一端は第1の巻線11と第2の巻線12との間に接続されていることから、第2のインダクタL2の両端間に発生する電圧V2の向きは、第1の直列回路5の両端間に発生する電圧V3の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第1の導電線3とアース間における第2の巻線12側での電圧Voは、第1の巻線11側に印加された電圧Viよりも小さくなる。
First, the principle of the noise suppression operation by this noise suppression circuit will be described with reference to FIG. It is assumed that the inductances of the first and second inductors L1 and L2 are the same value, and the impedance of the first capacitor C1 is low enough to be ignored. Similarly, the inductances of the fourth and fifth inductors L4 and L5 are set to the same value, and the impedance of the second capacitor C2 is low enough to be ignored.
First, the case where the common mode voltage Vi is applied to the terminals 1A and 1B will be described. In this case, when a common mode voltage Vi is applied to the first winding 11 side between the first conductive wire 3 and the ground, the fourth winding 14 side is also connected between the second conductive wire 4 and the ground. A common-mode voltage Vi having the same phase is applied to. The voltage Vi applied between the first conductive line 3 and the ground is divided by the first inductor L1 and mainly the third inductor L3 of the first series circuit 5, and the both ends of the first inductor L1. And predetermined voltages V1 and V3 in the same direction are generated between the both ends of the first series circuit 5, respectively. Note that the arrow in the figure indicates that the potential ahead is higher. Since the first inductor L1 and the second inductor L2 are formed of the same common core 10 and are magnetically coupled to each other, the first inductor L1 and the second inductor L2 are changed according to a predetermined voltage V1 generated between both ends of the first inductor L1. The same voltage V2 as the voltage V1 is generated between both ends of the second inductor L2. Since one end of the first series circuit 5 is connected between the first winding 11 and the second winding 12, the direction of the voltage V2 generated between both ends of the second inductor L2 is The direction of the voltage V3 generated between both ends of the first series circuit 5 is opposite, and these voltages cancel each other. As a result, the voltage Vo on the second winding 12 side between the first conductive wire 3 and the ground is smaller than the voltage Vi applied to the first winding 11 side.

同様に、第2の導電線4とアース間において第4の巻線14側に印加された電圧Viは、第4のインダクタL4と第2の直列回路6の主に第6のインダクタL6とによって分圧され、第4のインダクタL4の両端間と第2の直列回路6の両端間とにそれぞれ同一向きの所定の電圧V1,V3が発生する。第4のインダクタL4と第5のインダクタL5は共通の同じコア10で形成され互いに磁気的に結合されているので、第4のインダクタL4の両端間に発生した所定の電圧V1に応じて、第5のインダクタL5の両端間にも電圧V1と同一の電圧V2が発生する。第2の直列回路6の一端は第4の巻線14と第5の巻線15との間に接続されていることから、第5のインダクタL5の両端間に発生する電圧V2の向きは、第2の直列回路6の両端間に発生する電圧V3の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第2の導電線4とアース間における第5の巻線15側での電圧Voは、第4の巻線14側に印加された電圧Viよりも小さくなる。   Similarly, the voltage Vi applied to the fourth winding 14 side between the second conductive wire 4 and the ground is mainly generated by the fourth inductor L4 and the sixth inductor L6 of the second series circuit 6. The divided voltages generate predetermined voltages V1 and V3 in the same direction between both ends of the fourth inductor L4 and between both ends of the second series circuit 6, respectively. Since the fourth inductor L4 and the fifth inductor L5 are formed of the same common core 10 and are magnetically coupled to each other, the fourth inductor L4 and the fifth inductor L5 are in accordance with a predetermined voltage V1 generated between both ends of the fourth inductor L4. The same voltage V2 as the voltage V1 is generated between both ends of the five inductors L5. Since one end of the second series circuit 6 is connected between the fourth winding 14 and the fifth winding 15, the direction of the voltage V2 generated between both ends of the fifth inductor L5 is The direction of the voltage V3 generated between both ends of the second series circuit 6 is opposite, and these voltages cancel each other. As a result, the voltage Vo on the fifth winding 15 side between the second conductive wire 4 and the ground is smaller than the voltage Vi applied to the fourth winding 14 side.

また、この回路において、端子2A,2Bにコモンモードの電圧Voが印加された場合も、上記の説明と同様にして、端子1A,1Bに発生するコモンモードの電圧Viは、端子2A,2Bに印加されたコモンモードの電圧Voよりも小さくなる。このように、各インダクタで発生する電圧を利用することで、端子1A,1Bにコモンモードノイズが印加された場合と、端子2A,2Bにコモンモードノイズが印加された場合のいずれの場合にも、広い周波数範囲に亘ってコモンモードノイズを良好に抑制することができる。   In this circuit, when the common mode voltage Vo is applied to the terminals 2A and 2B, the common mode voltage Vi generated at the terminals 1A and 1B is applied to the terminals 2A and 2B in the same manner as described above. It becomes smaller than the applied common mode voltage Vo. As described above, by using the voltage generated in each inductor, the common mode noise is applied to the terminals 1A and 1B and the common mode noise is applied to the terminals 2A and 2B. Common mode noise can be satisfactorily suppressed over a wide frequency range.

ここで、上記第1の実施の形態と同様に、各巻線間の結合を考慮した第1および第2の巻線11,12、ならびに第3の巻線13(第1および第2のインダクタL1,L2、ならびに第3のインダクタL3)の自己インダクタンスL1’,L2’,L3’を、以下のように定義する。なお、図18に示したように各巻線間の相互インダクタンスをM1,M2,M3とする。また、第1および第2の巻線11,12、ならびに第3の巻線13の単独での自己インダクタンスをL1,L2,L3とする。
L1’=L1+M1−M2−M3
L2’=L2+M1+M2+M3
L3’=L3−M1−M2+M3
Here, as in the first embodiment, the first and second windings 11 and 12 and the third winding 13 (first and second inductors L1) in consideration of the coupling between the windings. , L2 and the self-inductances L1 ′, L2 ′, L3 ′ of the third inductor L3) are defined as follows. As shown in FIG. 18, the mutual inductance between the windings is M1, M2, and M3. Further, the self-inductances of the first and second windings 11 and 12 and the third winding 13 are L1, L2, and L3.
L1 ′ = L1 + M1-M2-M3
L2 ′ = L2 + M1 + M2 + M3
L3 '= L3-M1-M2 + M3

同様に、各巻線間の結合を考慮した第4および第5の巻線14,15、ならびに第6の巻線16(第4および第5のインダクタL4,L5、ならびに第6のインダクタL6)の自己インダクタンスL4’,L5’,L6’を、以下のように定義する。なお、図18に示したように各巻線間の相互インダクタンスをM4,M5,M6とする。また、第4および第5の巻線14,15、ならびに第6の巻線16の単独での自己インダクタンスをL4,L5,L6とする。
L4’=L4+M4−M5−M6
L5’=L5+M4+M5+M6
L6’=L6−M4−M5+M6
Similarly, the fourth and fifth windings 14 and 15 and the sixth winding 16 (the fourth and fifth inductors L4 and L5 and the sixth inductor L6) in consideration of the coupling between the windings. The self-inductances L4 ′, L5 ′, and L6 ′ are defined as follows. As shown in FIG. 18, the mutual inductance between the windings is M4, M5, and M6. The self-inductances of the fourth and fifth windings 14 and 15 and the sixth winding 16 are L4, L5, and L6.
L4 '= L4 + M4-M5-M6
L5 ′ = L5 + M4 + M5 + M6
L6 '= L6-M4-M5 + M6

上記第1の実施の形態において図7,図8を参照して説明したのと同様の理由で、本実施の形態に係るノイズ抑制回路についても、ノイズフィルタとして利用することを考えると性能的に好ましいのはL3’≧0、かつL6’≧0のときであり、以下の条件が好ましい条件として得られる。
L3≧M1+M2−M3
L6≧M4+M5−M6
For the same reason as described with reference to FIG. 7 and FIG. 8 in the first embodiment, the noise suppression circuit according to the present embodiment is also considered in terms of performance when considered to be used as a noise filter. Preferred is when L3 ′ ≧ 0 and L6 ′ ≧ 0, and the following conditions are obtained as preferred conditions.
L3 ≧ M1 + M2-M3
L6 ≧ M4 + M5-M6

また、上記第1の実施の形態において図9,図10を参照して説明したのと同様の理由で、本実施の形態に係るノイズ抑制回路についても、同一のコア10に各巻線を施していることで、コアを別々にした構成(図15(A),(B))に比べて各巻線間のコアでの透磁率のばらつきを無くすことができる。これにより、減衰特性の悪化を防ぐことができる。また、部品配置の違いによる各巻線間の結合の不安定さを無くし、安定した減衰特性を得ることができる。   Further, for the same reason as described with reference to FIGS. 9 and 10 in the first embodiment, the same core 10 is provided with each winding in the noise suppression circuit according to the present embodiment. As a result, it is possible to eliminate variation in magnetic permeability in the core between the windings as compared with the configuration in which the cores are separated (FIGS. 15A and 15B). Thereby, deterioration of the attenuation characteristic can be prevented. Further, the unstable coupling between the windings due to the difference in the component arrangement can be eliminated, and a stable attenuation characteristic can be obtained.

以上説明したように、この第2の実施の形態によれば、第1および第2の巻線11,12、ならびに第3の巻線13と第4および第5の巻線14,15、ならびに第6の巻線16とを共通の同じコア10に巻いて各インダクタを形成するようにしたので、例えばコアを別々にして各インダクタを独立、分離した構成にした場合に比べて、小型化しやすく、かつ製造段階における特性値のばらつきを抑えやすくなる。また部品配置の違いによる特性値にばらつきを抑えやすくなる。その結果、ノイズ抑制効果のばらつきを抑えて良好なノイズ抑制効果を得ることができる。特に、コア10を別々にした場合に比べて透磁率のばらつきによる減衰特性の最適値からのずれを無くすことができる。また、第1および第2のインダクタL1,L2と第3のインダクタL3とのマッチングが不要になることで、余計な調整がいらなくなる。同様に第4および第5のインダクタL4,L5と第6のインダクタL6とのマッチングが不要になることで、余計な調整がいらなくなる。
<第2の実施の形態の変形例>
As described above, according to the second embodiment, the first and second windings 11 and 12, the third winding 13 and the fourth and fifth windings 14 and 15, and Since each inductor is formed by winding the sixth winding 16 around the same common core 10, for example, it is easier to reduce the size than when the cores are separated and the inductors are separated and separated. In addition, it is easy to suppress variations in characteristic values in the manufacturing stage. In addition, variations in characteristic values due to differences in component arrangement can be easily suppressed. As a result, it is possible to obtain a favorable noise suppression effect while suppressing variations in the noise suppression effect. In particular, as compared with the case where the cores 10 are separately provided, it is possible to eliminate the deviation from the optimum value of the attenuation characteristics due to the variation in magnetic permeability. Further, since the matching between the first and second inductors L1 and L2 and the third inductor L3 is not necessary, unnecessary adjustment is not required. Similarly, since the matching between the fourth and fifth inductors L4 and L5 and the sixth inductor L6 becomes unnecessary, unnecessary adjustment is not required.
<Modification of Second Embodiment>

図20は、本実施の形態に係るノイズ抑制回路の変形例の回路構成を示している。この変形例に係るノイズ抑制回路は、図14(A)に示した回路において、第3の巻線13と第6の巻線16とを共通化し、その共通化された巻線を、第1および第2の巻線11,12と第4および第5の巻線14,15と共に、共通のコア10に巻いた構成にしたものである。これにより、第1の直列回路5における第3のインダクタL3と第2の直列回路6における第6のインダクタL6とが共通化されている。また、共通化された巻線の一端が、第1および第2の直列回路5,6における各キャパシタC1,C2の他端に接続されると共に、他端が接地されている。以下、この変形例では共通化された巻線を第3の巻線13と呼び、共通化されたインダクタを第3のインダクタL3と呼ぶ。   FIG. 20 shows a circuit configuration of a modification of the noise suppression circuit according to the present embodiment. In the noise suppression circuit according to this modification, the third winding 13 and the sixth winding 16 are shared in the circuit shown in FIG. The second windings 11 and 12 and the fourth and fifth windings 14 and 15 are wound around a common core 10. As a result, the third inductor L3 in the first series circuit 5 and the sixth inductor L6 in the second series circuit 6 are shared. One end of the common winding is connected to the other ends of the capacitors C1 and C2 in the first and second series circuits 5 and 6, and the other end is grounded. Hereinafter, in this modification, the common winding is referred to as a third winding 13, and the common inductor is referred to as a third inductor L3.

なお、図23に、図20の構成例に対する比較例として、共通化された第3の巻線13が他の巻線とは別々のコアに分離して巻かれた構成となっている場合の等価回路を示す。   In FIG. 23, as a comparative example with respect to the configuration example of FIG. 20, the common third winding 13 is separated and wound on a separate core from the other windings. An equivalent circuit is shown.

この変形例においても、各巻線のインダクタンスや各巻線間の結合係数に関して、図14(A)の回路と同様の好ましい条件が成り立つ。すなわち、第3の巻線13と第1の巻線11との結合係数をk2、第3の巻線13と第2の巻線12との結合係数をk3としたとき、結合係数k2,k3の値がそれぞれ0.5以下と小さめに設定されていることが好ましい。また、結合係数k2,k3の値が互いに同じ値になっていると、より好ましい。これに加えて、第4の巻線14と第3の巻線13との結合係数をk5、第5の巻線15と第3の巻線13との結合係数をk6としたとき、結合係数k5,k6の値がそれぞれ0.5以下となっていることが好ましい。また、結合係数k5,k6の値が互いに同じ値になっていると、より好ましい。L3,L6についても上記したものと同様である。   Also in this modification, the same preferable conditions as in the circuit of FIG. 14A are satisfied with respect to the inductance of each winding and the coupling coefficient between the windings. That is, when the coupling coefficient between the third winding 13 and the first winding 11 is k2, and the coupling coefficient between the third winding 13 and the second winding 12 is k3, the coupling coefficients k2, k3. It is preferable that each of the values is set to a small value of 0.5 or less. It is more preferable that the values of the coupling coefficients k2 and k3 are the same. In addition, when the coupling coefficient between the fourth winding 14 and the third winding 13 is k5 and the coupling coefficient between the fifth winding 15 and the third winding 13 is k6, the coupling coefficient It is preferable that the values of k5 and k6 are 0.5 or less, respectively. It is more preferable that the values of the coupling coefficients k5 and k6 are the same. L3 and L6 are the same as described above.

図21(A),(B)および図22は、この変形例におけるコア10の構成とそれに対する各巻線の巻き方の具体例を示したものである。これらの構成を採用することで、上記好ましい条件を満足させやすくなる。好ましい巻き方は、基本的に図16(A),(B)および図17と同様である。   FIGS. 21A, 21B, and 22 show a specific example of the configuration of the core 10 in this modification and how to wind each winding. By adopting these configurations, it is easy to satisfy the preferable conditions. The preferred winding method is basically the same as that shown in FIGS. 16 (A), 16 (B) and FIG.

具体的には、例えば図21(A)に示したように、8の字形状のコア10において、その左側部分10Lにある左の柱部分の中央部に、共通化された第3の巻線13を巻くと共に、その右側部分10Rにおける上の柱部分に第1および第2の巻線11,12を巻き、それと対称的に、右側部分10Rにおける下の柱部分に第4および第5の巻線14,15を巻くと良い。また、図21(B)に示したように、右側部分10Rにおける上の柱部分に第1および第4の巻線11,14を巻き、下の柱部分に第2および第5の巻線12,15を巻くようにしても良い。   Specifically, for example, as shown in FIG. 21 (A), in the 8-shaped core 10, a common third winding is formed at the center of the left pillar portion in the left portion 10L. 13 and the first and second windings 11 and 12 are wound around the upper column portion of the right portion 10R, and symmetrically, the fourth and fifth windings are wound around the lower column portion of the right portion 10R. It is good to wind the wires 14 and 15. In addition, as shown in FIG. 21B, the first and fourth windings 11 and 14 are wound around the upper column portion in the right portion 10R, and the second and fifth windings 12 are wound around the lower column portion. , 15 may be wound.

また例えば図17に示したように、コア10がEの字形状の2つのコア10A,10Bに分割されたものである場合、その分割面10Cをまたがるようにして、各巻線が巻かれていることが好ましい。図17の例では、2つのコア10A,10Bのそれぞれの左側部分10Lにある左の柱部分において、分割面10Cをまたぐようにして、共通化された第3の巻線13が巻かれている。また、2つのコア10A,10Bのそれぞれの右側部分10Rにある右の柱部分において、分割面10Cをまたぐようにして第1および第2の巻線11,12と第4および第5の巻線14,15とが重複して巻かれている。   For example, as shown in FIG. 17, when the core 10 is divided into two E-shaped cores 10 </ b> A and 10 </ b> B, each winding is wound so as to straddle the divided surface 10 </ b> C. It is preferable. In the example of FIG. 17, the common third winding 13 is wound so as to straddle the dividing surface 10 </ b> C in the left pillar portion in the left portion 10 </ b> L of each of the two cores 10 </ b> A and 10 </ b> B. . Further, the first and second windings 11 and 12 and the fourth and fifth windings straddle the dividing surface 10C in the right column portion in the right portion 10R of each of the two cores 10A and 10B. 14 and 15 are overlapped and wound.

この変形例に係るノイズ抑制回路によっても、図14(A)の回路と同様の優れたノイズ抑制効果が得られる。特に、この変形例では、第3の巻線13と第6の巻線16とを共通化しているので、より小型化を図ることができる。   Also by the noise suppression circuit according to this modification, the same excellent noise suppression effect as that of the circuit of FIG. In particular, in this modification, since the third winding 13 and the sixth winding 16 are shared, the size can be further reduced.

なお、各実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、室内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用することができる。   Note that the noise suppression circuit according to each embodiment includes means for reducing ripple voltage and noise generated by the power conversion circuit, noise on the power line in power line communication, and communication signals on the indoor power line are transmitted to the outdoor power line. It can be used as a means for preventing leakage.

なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明のノイズ抑制回路は、第1の実施の形態に係るノーマルモードノイズ抑制用の回路と第2の実施の形態に係るコモンモードノイズ抑制用の回路とを備えていてもよい。   In addition, this invention is not limited to said each embodiment, A various change is possible. For example, the noise suppression circuit of the present invention may include a normal mode noise suppression circuit according to the first embodiment and a common mode noise suppression circuit according to the second embodiment.

本発明の第1の実施の形態に係るノイズ抑制回路の第1および第2の構成例を示す回路図である。It is a circuit diagram which shows the 1st and 2nd structural example of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路の第1および第2の構成例に対する比較例の回路図である。It is a circuit diagram of the comparative example with respect to the 1st and 2nd structural example of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路における各巻線の構成例を示す図である。It is a figure which shows the structural example of each winding in the noise suppression circuit which concerns on the 1st Embodiment of this invention. コアが分割されている場合における各巻線の構成例を示す図である。It is a figure which shows the structural example of each coil | winding in case the core is divided | segmented. 各巻線間の結合関係を説明するための図である。It is a figure for demonstrating the coupling relationship between each coil | winding. 本発明の第1の実施の形態に係るノイズ抑制回路の動作原理を説明するための回路図である。It is a circuit diagram for demonstrating the principle of operation of the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路における第3の巻線部分の自己インダクタンスを可変したときの各回路値を計算して示した図である。It is the figure which calculated and showed each circuit value when changing the self-inductance of the 3rd coil | winding part in the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路において、第3の巻線部分の自己インダクタンスを変えたときの減衰特性の違いを計算してグラフ化した図である。In the noise suppression circuit which concerns on the 1st Embodiment of this invention, it is the figure which calculated and graphed the difference of the attenuation characteristic when changing the self-inductance of the 3rd coil | winding part. 本発明の第1の実施の形態に係るノイズ抑制回路において、各巻線部分の自己インダクタンスにばらつきが生じたときの各回路値の変化を計算して示した図である。In the noise suppression circuit according to the first embodiment of the present invention, it is a diagram showing a calculated change in each circuit value when variation occurs in the self-inductance of each winding portion. 本発明の第1の実施の形態に係るノイズ抑制回路において、各巻線部分の自己インダクタンスにばらつきが生じたときの減衰特性を計算してグラフ化した図である。In the noise suppression circuit which concerns on the 1st Embodiment of this invention, it is the figure which computed and calculated the attenuation characteristic when dispersion | variation arises in the self-inductance of each winding part. 本発明の第1の実施の形態に係るノイズ抑制回路において、各巻線間の結合係数を変えたときの各巻線部分の特性値の違いを計算して示した図である。In the noise suppression circuit according to the first embodiment of the present invention, it is a diagram showing the difference in the characteristic value of each winding portion when the coupling coefficient between each winding is changed. 本発明の第1の実施の形態に係るノイズ抑制回路において、各巻線間の結合係数を変えたときの1MHzでの減衰量の違いを計算して示した図である。It is the figure which calculated and showed the difference in the attenuation amount in 1 MHz when the coupling coefficient between each winding was changed in the noise suppression circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係るノイズ抑制回路において、各巻線間の結合係数を変えたときの減衰特性の違いを計算してグラフ化した図である。In the noise suppression circuit according to the first embodiment of the present invention, it is a graph calculated by calculating the difference in attenuation characteristics when the coupling coefficient between the windings is changed. 本発明の第2の実施の形態に係るノイズ抑制回路の第1および第2の構成例を示す回路図である。It is a circuit diagram which shows the 1st and 2nd structural example of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るノイズ抑制回路の第1および第2の構成例に対する比較例の回路図である。It is a circuit diagram of the comparative example with respect to the 1st and 2nd structural example of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るノイズ抑制回路の第1および第2の構成例における各巻線の構成例を示す図である。It is a figure which shows the structural example of each coil | winding in the 1st and 2nd structural example of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 第1および第2の構成例においてコアが分割されている場合における各巻線の構成例を示す図である。It is a figure which shows the structural example of each coil | winding in case the core is divided | segmented in the 1st and 2nd structural example. 各巻線間の結合関係を説明するための図である。It is a figure for demonstrating the coupling relationship between each coil | winding. 本発明の第2の実施の形態に係るノイズ抑制回路の動作原理を説明するための回路図である。It is a circuit diagram for demonstrating the principle of operation of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るノイズ抑制回路の変形例を示す回路図である。It is a circuit diagram which shows the modification of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るノイズ抑制回路の変形例における各巻線の構成例を示す図である。It is a figure which shows the structural example of each coil | winding in the modification of the noise suppression circuit which concerns on the 2nd Embodiment of this invention. 変形例に係るノイズ抑制回路においてコアが分割されている場合における各巻線の構成例を示す図である。It is a figure which shows the structural example of each coil | winding in case the core is divided | segmented in the noise suppression circuit which concerns on a modification. 変形例に係るノイズ抑制回路に対する比較例の回路図である。It is a circuit diagram of the comparative example with respect to the noise suppression circuit which concerns on a modification.

符号の説明Explanation of symbols

C1…第1のキャパシタ、C2…第2のキャパシタ、L1…第1のインダクタ、L2…第2のインダクタ、L3…第3のインダクタ、L4…第4のインダクタ、L5…第5のインダクタ、L6…第6のインダクタ、3…第1の導電線、4…第2の導電線、5…直列回路、10…コア、11…第1の巻線、12…第2の巻線、13…第3の巻線、14…第4の巻線、15…第5の巻線、16…第6の巻線。   C1 ... 1st capacitor, C2 ... 2nd capacitor, L1 ... 1st inductor, L2 ... 2nd inductor, L3 ... 3rd inductor, L4 ... 4th inductor, L5 ... 5th inductor, L6 ... 6th inductor, 3 ... 1st conductive wire, 4 ... 2nd conductive wire, 5 ... Series circuit, 10 ... Core, 11 ... 1st winding, 12 ... 2nd winding, 13 ... 1st 3 windings, 14 ... 4th winding, 15 ... 5th winding, 16 ... 6th winding.

Claims (13)

第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に互いに直列的に挿入された第1および第2の巻線と、
直列に接続された第3の巻線とキャパシタとを含み、一端が前記第1の巻線と前記第2の巻線との間に接続され、他端が前記第2の導電線に接続された直列回路と、
前記第1および第2の巻線、ならびに前記第3の巻線が巻かれた共通のコアと
を備えたことを特徴とするノイズ抑制回路。
A circuit that suppresses normal mode noise that is transmitted by first and second conductive lines and causes a potential difference between the conductive lines,
First and second windings inserted in series with each other in the first conductive line;
A third winding and a capacitor connected in series are included, one end is connected between the first winding and the second winding, and the other end is connected to the second conductive line. Series circuit,
A noise suppression circuit comprising: the first and second windings; and a common core around which the third winding is wound .
前記第1の巻線と前記第3の巻線との結合係数をk2、前記第2の巻線と前記第3の巻線との結合係数をk3としたとき、
前記結合係数k2,k3の値がそれぞれ0.5以下となっている
ことを特徴とする請求項1に記載のノイズ抑制回路。
When the coupling coefficient between the first winding and the third winding is k2, and the coupling coefficient between the second winding and the third winding is k3,
The noise suppression circuit according to claim 1, wherein the coupling coefficients k2 and k3 each have a value of 0.5 or less.
前記結合係数k2,k3の値が互いに同じ値になっている
ことを特徴とする請求項2に記載のノイズ抑制回路。
The noise suppression circuit according to claim 2, wherein the coupling coefficients k2 and k3 have the same value.
前記第3の巻線の自己インダクタンスをL3とし、
前記第1の巻線と前記第2の巻線との間の相互インダクタンスをM1、前記第1の巻線と前記第3の巻線との間の相互インダクタンスをM2、前記第2の巻線と前記第3の巻線との間の相互インダクタンスをM3としたとき、以下の条件を満足する
L3≧M1+M2−M3
ことを特徴とする請求項1ないし3のいずれか1項に記載のノイズ抑制回路。
The self-inductance of the third winding is L3,
The mutual inductance between the first winding and the second winding is M1, the mutual inductance between the first winding and the third winding is M2, and the second winding. When the mutual inductance between the coil and the third winding is M3, the following condition is satisfied: L3 ≧ M1 + M2−M3
The noise suppression circuit according to any one of claims 1 to 3, wherein
前記コアにおいて、前記第3の巻線が前記第1および第2の巻線とは異なる位置に巻かれ、かつ、それぞれの巻き位置において前記第3の巻線によって発生した磁束が前記第1および第2の巻線によって発生した磁束に対し逆向きとなるようにして巻かれている
ことを特徴とする請求項1ないし4のいずれか1項に記載のノイズ抑制回路。
In the core, the third winding is wound at a position different from the first and second windings, and magnetic flux generated by the third winding at each winding position is the first and second windings. The noise suppression circuit according to any one of claims 1 to 4, wherein the noise suppression circuit is wound in a direction opposite to the magnetic flux generated by the second winding.
前記コアは、複数の分割されたコアで構成されるものであり、
前記第1および第2の巻線、ならびに前記第3の巻線は、前記分割されたコアのそれぞれにまたがるようにして巻かれている
ことを特徴とする請求項1ないし5のいずれか1項に記載のノイズ抑制回路。
The core is composed of a plurality of divided cores,
Said first and second windings, and the third winding, any one of claims 1 to 5, characterized in that it he wound so as to span each of the divided core The noise suppression circuit described in 1.
第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路であって、
前記第1の導電線に互いに直列的に挿入された第1および第2の巻線と、
直列に接続された第3の巻線と第1のキャパシタとを含み、一端が前記第1の巻線と前記第2の巻線との間に接続され、他端が接地された第1の直列回路と、
前記第2の導電線に互いに直列的に挿入された第4および第5の巻線と、
直列に接続された第6の巻線と第2のキャパシタとを含み、一端が前記第4の巻線と前記第5の巻線との間に接続され、他端が接地された第2の直列回路と、
前記第1および第2の巻線、ならびに前記第3の巻線と前記第4および第5の巻線、ならびに前記第6の巻線とが巻かれた共通のコアと
を備えたことを特徴とするノイズ抑制回路。
A circuit for suppressing common mode noise propagating in the same phase through the first and second conductive lines,
First and second windings inserted in series with each other in the first conductive line;
The first winding includes a third winding and a first capacitor connected in series, one end connected between the first winding and the second winding, and the other end grounded. A series circuit;
Fourth and fifth windings inserted in series with each other in the second conductive line;
The second winding includes a sixth winding and a second capacitor connected in series, one end connected between the fourth winding and the fifth winding, and the other end grounded. A series circuit;
The first and second windings, and the common core around which the third winding, the fourth and fifth windings, and the sixth winding are wound. Noise suppression circuit.
前記第1の巻線と前記第3の巻線との結合係数をk2、前記第2の巻線と前記第3の巻線との結合係数をk3としたとき、
前記結合係数k2,k3の値がそれぞれ0.5以下となっており、かつ
前記第4の巻線と前記第6の巻線との結合係数をk5、前記第5の巻線と前記第6の巻線との結合係数をk6としたとき、
前記結合係数k5,k6の値がそれぞれ0.5以下となっている
ことを特徴とする請求項7に記載のノイズ抑制回路。
When the coupling coefficient between the first winding and the third winding is k2, and the coupling coefficient between the second winding and the third winding is k3,
The values of the coupling coefficients k2 and k3 are 0.5 or less, respectively, and the coupling coefficient between the fourth winding and the sixth winding is k5, the fifth winding and the sixth winding When the coupling coefficient with the winding of k is k6,
The noise suppression circuit according to claim 7, wherein the values of the coupling coefficients k5 and k6 are each 0.5 or less.
前記結合係数k2,k3の値が互いに同じ値になっており、かつ、
前記結合係数k5,k6の値が互いに同じ値になっている
ことを特徴とする請求項8に記載のノイズ抑制回路。
The coupling coefficients k2 and k3 have the same value, and
The noise suppression circuit according to claim 8, wherein the coupling coefficients k5 and k6 have the same value.
前記第3の巻線の自己インダクタンスをL3とし、
前記第1の巻線と前記第2の巻線との間の相互インダクタンスをM1、前記第1の巻線と前記第3の巻線との間の相互インダクタンスをM2、前記第2の巻線と前記第3の巻線との間の相互インダクタンスをM3としたとき、
L3≧M1+M2−M3
の条件を満足し、
かつ、前記第6の巻線の自己インダクタンスをL6とし、
前記第4の巻線と前記第5の巻線との間の相互インダクタンスをM4、前記第4の巻線と前記第6の巻線との間の相互インダクタンスをM5、前記第5の巻線と前記第6の巻線との間の相互インダクタンスをM6としたとき、以下の条件を満足する
L6≧M4+M5−M6
ことを特徴とする請求項7ないし9のいずれか1項に記載のノイズ抑制回路。
The self-inductance of the third winding is L3,
The mutual inductance between the first winding and the second winding is M1, the mutual inductance between the first winding and the third winding is M2, and the second winding. And the mutual inductance between the third winding and the third winding is M3,
L3 ≧ M1 + M2-M3
Satisfy the conditions of
And the self-inductance of the sixth winding is L6,
The mutual inductance between the fourth winding and the fifth winding is M4, the mutual inductance between the fourth winding and the sixth winding is M5, and the fifth winding. When the mutual inductance between the coil and the sixth winding is M6, the following condition is satisfied: L6 ≧ M4 + M5-M6
The noise suppression circuit according to any one of claims 7 to 9, wherein
前記コアにおいて、前記第3の巻線が前記第1および第2の巻線とは異なる位置に巻かれると共に、それぞれの巻き位置において前記第3の巻線によって発生した磁束が前記第1および第2の巻線によって発生した磁束に対し逆向きとなるようにして巻かれ、
かつ、前記第6の巻線が前記第4および第5の巻線とは異なる位置に巻かれると共に、それぞれの巻き位置において前記第6の巻線によって発生した磁束が前記第4および第5の巻線によって発生した磁束に対し逆向きとなるようにして巻かれている
ことを特徴とする請求項7ないし10のいずれか1項に記載のノイズ抑制回路。
In the core, the third winding is wound at a position different from the first and second windings, and magnetic flux generated by the third winding at each winding position is the first and second windings. 2 is wound in the opposite direction to the magnetic flux generated by the windings of 2,
The sixth winding is wound at a position different from the fourth and fifth windings, and the magnetic flux generated by the sixth winding at each winding position is the fourth and fifth windings. The noise suppression circuit according to any one of claims 7 to 10, wherein the noise suppression circuit is wound in a direction opposite to a magnetic flux generated by the winding.
前記コアは、複数の分割されたコアで構成されるものであり、
前記第1および第2の巻線、ならびに前記第3の巻線と前記第4および第5の巻線、ならびに前記第6の巻線とが、前記分割されたコアのそれぞれにまたがるようにして巻かれている
ことを特徴とする請求項7ないし11のいずれか1項に記載のノイズ抑制回路。
The core is composed of a plurality of divided cores,
It said first and second windings, and the third winding and the fourth and fifth windings, as well as the winding of the sixth, and extended over to each of the divided core noise suppression circuit according to any one of claims 7 to 11, characterized in that he wound.
前記第1の直列回路の第1のキャパシタの一端が前記第1の巻線と前記第2の巻線との間に接続されると共に、前記第2の直列回路の第2のキャパシタの一端が前記第4の巻線と前記第5の巻線との間に接続され、
かつ、前記第1の直列回路の前記第3の巻線と前記第2の直列回路の前記第6の巻線とが共通化され、その共通化された巻線の一端が、前記第1および第2の直列回路の各キャパシタの他端に接続されると共に、他端が接地され、
その共通化された巻線が、前記第1および第2の巻線と前記第4および第5の巻線と共に、前記共通のコアに巻かれている
ことを特徴とする請求項7に記載のノイズ抑制回路。
One end of the first capacitor of the first series circuit is connected between the first winding and the second winding, and one end of the second capacitor of the second series circuit is Connected between the fourth winding and the fifth winding;
In addition, the third winding of the first series circuit and the sixth winding of the second series circuit are shared, and one end of the shared winding is connected to the first and second windings. Connected to the other end of each capacitor of the second series circuit, the other end is grounded,
The common winding is wound around the common core together with the first and second windings and the fourth and fifth windings. Noise suppression circuit.
JP2005352959A 2004-12-20 2005-12-07 Noise suppression circuit Expired - Fee Related JP4400557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005352959A JP4400557B2 (en) 2004-12-20 2005-12-07 Noise suppression circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004368025 2004-12-20
JP2005352959A JP4400557B2 (en) 2004-12-20 2005-12-07 Noise suppression circuit

Publications (2)

Publication Number Publication Date
JP2006203862A JP2006203862A (en) 2006-08-03
JP4400557B2 true JP4400557B2 (en) 2010-01-20

Family

ID=36961415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352959A Expired - Fee Related JP4400557B2 (en) 2004-12-20 2005-12-07 Noise suppression circuit

Country Status (1)

Country Link
JP (1) JP4400557B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608313B2 (en) 2018-01-08 2020-03-31 Linear Technology Holding Llc Wilkinson combiner with coupled inductors
US11005442B2 (en) 2019-05-23 2021-05-11 Analog Devices International Unlimited Company Artificial transmission line using t-coil sections

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2689029C (en) * 2008-12-24 2016-08-16 Synergy Energy Inc. Device for filtering harmonics
JP5516160B2 (en) * 2010-07-09 2014-06-11 株式会社村田製作所 Filter circuit and electronic component
WO2012121038A1 (en) * 2011-03-07 2012-09-13 株式会社村田製作所 Filter
JP5724804B2 (en) * 2011-09-30 2015-05-27 株式会社村田製作所 Circuit module
US20160182001A1 (en) * 2014-12-19 2016-06-23 Hitachi, Ltd Common mode noise filter
TW201807951A (en) * 2016-05-17 2018-03-01 村田製作所股份有限公司 Laminated LC filter
TW201742375A (en) * 2016-05-17 2017-12-01 村田製作所股份有限公司 LC filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608313B2 (en) 2018-01-08 2020-03-31 Linear Technology Holding Llc Wilkinson combiner with coupled inductors
US11005442B2 (en) 2019-05-23 2021-05-11 Analog Devices International Unlimited Company Artificial transmission line using t-coil sections

Also Published As

Publication number Publication date
JP2006203862A (en) 2006-08-03

Similar Documents

Publication Publication Date Title
JP4400557B2 (en) Noise suppression circuit
JP4483863B2 (en) Noise suppression circuit
JP4231857B2 (en) Noise suppression circuit
US7423520B2 (en) Noise suppressing circuit
JP4219907B2 (en) Noise suppression circuit
KR100673347B1 (en) Noise canceling circuit
US7256662B2 (en) Common mode signal suppressing circuit and normal mode signal suppressing circuit
WO2006019011A1 (en) Noise suppressing circuit
JP2006100465A (en) Coil and filter circuit using it
JP4424476B2 (en) Noise suppression circuit
JP4290669B2 (en) Noise suppression circuit
JP2004080436A (en) Common-mode signal suppressing circuit
JP2006013168A (en) Coil and line filter
US20220115173A1 (en) A common mode choke
JP4290644B2 (en) Filter circuit
JP4275034B2 (en) Noise suppression circuit
JP2006186620A (en) Line filter
JP2005117218A (en) Noise suppressing circuit
JP2010141643A (en) Stacked electronic component
JP2004356918A (en) Noise suppression circuit
JP4290643B2 (en) Filter circuit
JP2004349734A (en) Normal mode noise suppressing circuit
JP3860531B2 (en) Noise suppression circuit
JP2007215377A (en) Noise filter and compound coil
JP2004080437A (en) Normal-mode signal suppressing circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees