JP2004080436A - Common-mode signal suppressing circuit - Google Patents
Common-mode signal suppressing circuit Download PDFInfo
- Publication number
- JP2004080436A JP2004080436A JP2002238514A JP2002238514A JP2004080436A JP 2004080436 A JP2004080436 A JP 2004080436A JP 2002238514 A JP2002238514 A JP 2002238514A JP 2002238514 A JP2002238514 A JP 2002238514A JP 2004080436 A JP2004080436 A JP 2004080436A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- common mode
- mode signal
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、2本の導電線を同じ位相で伝搬するコモンモード信号を抑制するコモンモード信号抑制回路に関する。
【0002】
【従来の技術】
スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。
【0003】
リップル電圧やノイズを低減する手段としては、インダクタンス素子(インダクタ)とキャパシタとを含むフィルタ、いわゆるLCフィルタがよく用いられている。LCフィルタには、インダクタンス素子とキャパシタとを1つずつ有するものの他に、T型フィルタやπ型フィルタ等がある。また、電磁妨害(EMI)対策用の一般的なノイズフィルタも、LCフィルタの一種である。一般的なEMIフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Xキャパシタ、Yキャパシタ等のディスクリート素子を組み合わせて構成されている。
【0004】
また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信では、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、LCフィルタが用いられている。
【0005】
2本の導電線を伝搬するノイズには、2本の導電線の間で電位差を生じさせるノーマルモードのノイズと、2本の導電線を同じ位相で伝搬するコモンモードのノイズとがある。
【0006】
ここで、図10に、コモンモードのノイズを低減するためのLCフィルタの構成の一例を示す。このLCフィルタは、一対の端子101a,101bと、他の一対の端子102a,102bと、端子101a,101bと端子102a,102bとの間に設けられたコモンモードチョークコイル103と、一端が端子101aに接続され、他端が接地されたキャパシタ104と、一端が端子101bに接続され、他端が接地されたキャパシタ105とを備えている。
【0007】
コモンモードチョークコイル103は、1つの磁芯103aと、この磁芯103aに巻かれた2つの巻線103b,103cとを有している。巻線103bの一端は端子101aに接続され、他端は端子102aに接続されている。巻線103cの一端は端子101bに接続され、他端は端子102bに接続されている。巻線103b,103cは、巻線103b,103cにノーマルモードの電流が流れたときに各巻線103b,103cを流れる電流によって磁芯103aに誘起される磁束が互いに相殺されるような向きに、磁芯103aに巻かれている。
【0008】
図10に示したLCフィルタは、電力を輸送する2本の導電線の途中に挿入される。端子101a,102aは一方の導電線に接続され、端子101b,102bは他方の導電線に接続される。
【0009】
【発明が解決しようとする課題】
従来のLCフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。
【0010】
また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、このようなフィルタでは、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。
【0011】
本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数範囲においてコモンモード信号を効果的に抑制でき、且つ小型化が可能なコモンモード信号抑制回路を提供することにある。
【0012】
【課題を解決するための手段】
本発明のコモンモード信号抑制回路は、2本の導電線を同じ位相で伝搬するコモンモード信号を抑制する回路であって、
所定の第1の位置において一方の導電線に挿入された第1の巻線と、
第1の位置に対応する第2の位置において他方の導電線に挿入されると共に第1の巻線に結合され、第1の巻線と協働してコモンモード信号を抑制する第2の巻線と、
第1の巻線および第2の巻線との間で相互インダクタンスが発生するように、第1の巻線および第2の巻線に結合された第3の巻線と、
第3の巻線に接続されると共に、第1の位置とは異なる第3の位置において一方の導電線に接続され、更に、第3の位置に対応し、第2の位置とは異なる第4の位置において他方の導電線に接続され、コモンモード信号を抑制するための逆相信号を伝送する逆相信号伝送手段とを備えている。
【0013】
本発明のコモンモード信号抑制回路において、コモンモード信号の発生源が、第1の位置と第3の位置の間の位置および第2の位置と第4の位置との間の位置を除いて、第1および第2の位置よりも第3および第4の位置に近い位置にある場合には、逆相信号伝送手段は、コモンモード信号を検出すると共に、検出したコモンモード信号に対して逆相となる逆相信号を第3の巻線に供給し、第3の巻線は、第1の巻線および第2の巻線を介して、逆相信号を2本の導電線に注入する。これにより、2本の導電線において、第1および第2の位置からコモンモード信号の進行方向の先でコモンモード信号が抑制される。
【0014】
また、本発明のコモンモード信号抑制回路において、コモンモード信号の発生源が、第1の位置と第3の位置の間の位置および第2の位置と第4の位置との間の位置を除いて、第3および第4の位置よりも第1および第2の位置に近い位置にある場合には、第3の巻線はコモンモード信号を検出し、逆相信号伝送手段は、第3の巻線によって検出されたコモンモード信号に対して逆相となる逆相信号を2本の導電線に注入する。これにより、2本の導電線において、第3および第4の位置からコモンモード信号の進行方向の先でコモンモード信号が抑制される。
【0015】
本発明のコモンモード信号抑制回路は、更に、2本の導電線において、第1の位置と第3の位置の間の位置および第2の位置と第4の位置との間の位置に設けられ、通過するコモンモード信号の波高値を低減するインピーダンス素子を備えていてもよい。
【0016】
また、本発明のコモンモード信号抑制回路において、逆相信号伝送手段は、コモンモード信号を通過させるためのハイパスフィルタを有していてもよい。このハイパスフィルタは、キャパシタを含んでいてもよい。
【0017】
また、本発明のコモンモード信号抑制回路において、インピーダンス素子は、一方の導電線に挿入された第4の巻線と、他方の導電線に挿入されると共に第4の巻線に結合され、第4の巻線と協働してコモンモード信号を抑制する第5の巻線とを有していてもよい。第4の巻線および第5の巻線の各インダクタンスは共に0.3μH以上であってもよい。
【0018】
また、本発明のコモンモード信号抑制回路において、第1の巻線および第2の巻線と第3の巻線との結合係数は0.7以上であってもよい。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るコモンモード信号抑制回路の基本的な構成を示す回路図である。本実施の形態に係るコモンモード信号抑制回路は、一対の端子1a,1bと、他の一対の端子2a,2bと、端子1a,2a間を接続する導電線3と、端子1b,2b間を接続する導電線4とを備えている。このコモンモード信号抑制回路は、交流電力または直流電力を輸送する電力線に接続されるようになっている。電力線は、2本の電力導電線を含んでいる。コモンモード信号抑制回路は、2本の電力導電線の途中に挿入されるようになっている。端子1a,2aは一方の電力導電線に接続され、端子1b,2bは他方の電力導電線に接続される。コモンモード信号抑制回路の抑制対象となるコモンモード信号の発生源は、端子1a,1bまたは端子2a,2bに接続される。従って、抑制対象となるコモンモード信号は、端子1a,1bまたは端子2a,2bからコモンモード信号抑制回路に入力される。
【0020】
ここで、コモンモード信号とは、2本の電力導電線を同じ位相で伝搬する信号である。抑制対象となるコモンモード信号には、ノイズや、不必要な通信信号がある。
【0021】
コモンモード信号抑制回路は、更に、所定の第1の位置Aにおいて導電線3に挿入された第1の巻線11と、第1の位置Aに対応する第2の位置Bにおいて導電線4に挿入されると共に磁芯10を介して第1の巻線11に結合され、第1の巻線11と協働してコモンモード信号を抑制する第2の巻線12と、第1の巻線11および第2の巻線12との間で相互インダクタンスが発生するように、磁芯10を介して第1の巻線11および第2の巻線12に結合された第3の巻線13とを備えている。例えば、巻線11,12,13の巻数は等しくなっている。磁芯10、第1の巻線11および第2の巻線12は、コモンモードチョークコイルを構成している。すなわち、巻線11,12は、巻線11,12にノーマルモードの電流が流れたときに各巻線11,12を流れる電流によって磁芯10に誘起される磁束が互いに相殺されるような向きに、磁芯10に巻かれている。これにより、巻線11,12は、コモンモード信号を抑制し、ノーマルモード信号を通過させる。
【0022】
コモンモード信号抑制回路は、更に、第3の巻線13に接続されると共に、第1の位置Aとは異なる第3の位置Cおいて導電線3に接続され、更に、第3の位置Cに対応し、第2の位置Bとは異なる第4の位置Dにおいて導電線4に接続され、コモンモード信号を抑制するための逆相信号を伝送する逆相信号伝送回路15を備えている。逆相信号伝送回路15は、第1ないし第3の端子を有している。第1の端子は、第3の位置Cにおいて導電線3に接続されている。第2の端子は、第4の位置Dにおいて導電線4に接続されている。第3の端子は、第3の巻線13の一端に接続されている。第3の巻線13の他端は接地されている。逆相信号伝送回路15は、本発明の逆相信号伝送手段に対応する。
【0023】
図2は、図1に示したコモンモード信号抑制回路の具体的な構成の一例を示す回路図である。この例では、逆相信号伝送回路15は、コモンモード信号または逆相信号のうち、周波数が所定値以上の信号を通過させるハイパスフィルタ15Aで構成されている。ハイパスフィルタ15Aは、キャパシタ151,152を含んでいる。キャパシタ151の一端は、位置Cにおいて導電線3に接続されている。キャパシタ152の一端は、位置Dにおいて導電線4に接続されている。キャパシタ151の他端およびキャパシタ152の他端は、第3の巻線13の一端に接続されている。
【0024】
次に、本実施の形態に係るコモンモード信号抑制回路の作用について説明する。まず、コモンモード信号の発生源が、第1の位置Aと第3の位置Cの間の位置および第2の位置Bと第4の位置Dとの間の位置を除いて、第1および第2の位置A,Bよりも第3および第4の位置C,Dに近い位置にある場合におけるコモンモード信号抑制回路の作用について説明する。この場合には、逆相信号伝送回路15は、第3および第4の位置C,Dにおいて、コモンモード信号を検出すると共に、検出したコモンモード信号に対して逆相となる逆相信号を第3の巻線13に供給する。第3の巻線13は、第1および第2の位置A,Bにおいて、第1の巻線11および第2の巻線12を介して、逆相信号を2本の導電線3,4に注入する。これにより、2本の導電線3,4において、第1および第2の位置A,Bからコモンモード信号の進行方向の先でコモンモード信号が抑制される。
【0025】
次に、コモンモード信号の発生源が、第1の位置Aと第3の位置Cの間の位置および第2の位置Bと第4の位置Dとの間の位置を除いて、第3および第4の位置C,Dよりも第1および第2の位置A,Bに近い位置にある場合におけるコモンモード信号抑制回路の作用について説明する。この場合には、第3の巻線13は、第1および第2の位置A,Bにおいて、導電線3,4上のコモンモード信号を検出する。逆相信号伝送回路15は、第3および第4の位置C,Dにおいて、第3の巻線13によって検出されたコモンモード信号に対して逆相となる逆相信号を2本の導電線3,4に注入する。これにより、2本の導電線3,4において、第3および第4の位置C,Dからコモンモード信号の進行方向の先でコモンモード信号が抑制される。
【0026】
次に、図3を参照して、本実施の形態に係るコモンモード信号抑制回路によってコモンモード信号が抑制される原理について説明する。ここでは、コモンモード信号の発生源が、第1および第2の位置A,Bよりも第3および第4の位置C,Dに近い位置にある場合について説明する。図3は、図2と同様の構成のコモンモード信号抑制回路を示している。以下の説明では、ハイパスフィルタ15A(キャパシタ151,152)のインピーダンスが0であると共に、例えば巻線11〜13の各巻数が全て等しく、且つ巻線11,12と巻線13との結合係数が1であるものとする。
【0027】
ここで、図3に示したコモンモード信号抑制回路において、グランドGNDの電位に対して電位差Vinを生じさせるコモンモード信号が端子1a,1bに入力された場合について考える。コモンモード信号の周波数が、ハイパスフィルタ15Aの通過帯域内の周波数である場合には、コモンモード信号はハイパスフィルタ15Aを通過し、そのときに、キャパシタ151,152の作用によって位相が180°ずれる。その結果、第3の巻線13の両端間には電位差−Vinが発生する。この第3の巻線13の両端間に発生した電位差−Vinに応じて、第1の巻線11の両端間および第2の巻線12の両端間にも電位差−Vinが発生する。グランドGNDの電位と端子2a,2bの電位との差をVoとすると、これは以下の式で表される。
【0028】
Vo=Vin+(−Vin)=0
【0029】
このように、図3に示したコモンモード信号抑制回路によれば、ハイパスフィルタ15Aのインピーダンスが0であると共に、巻線11,12と巻線13との結合係数が1であれば、ハイパスフィルタ15Aの通過帯域内においては周波数にかかわらずに、コモンモード信号を完全に除去することができる。ただし、実際には、ハイパスフィルタ15Aのインピーダンスは0になることはなく、巻線11,12と巻線13との結合係数は1よりも小さくなる。そのため、図3に示したコモンモード信号抑制回路によってコモンモード信号を完全に除去できるわけではない。それでも、本実施の形態によれば、広い周波数範囲においてコモンモード信号を効果的に抑制でき、且つ簡単な構成で小型化が可能なコモンモード信号抑制回路を実現することができる。
【0030】
以下、図4を参照して、本実施の形態に係るコモンモード信号抑制回路の作用について詳しく説明する。図4は、図2に示したコモンモード信号抑制回路のうち、導電線3を通過する信号の抑制に関わる部分のみを示している。図4に示した回路は、端子1a,2aと、第1の巻線11と、第3の巻線13と、キャパシタ151とを有している。また、図4に示した回路には、コモンモード信号発生源21と負荷22とが接続されている。コモンモード信号発生源21は、端子1aとグランドGNDとの間に接続され、両者の間に電位差Vinを生じさせる。負荷22は、端子2aとグランドGNDとの間に接続され、インピーダンスZoを有している。
【0031】
図4に示した回路において、第3の巻線13のインダクタンスをL11とし、第1の巻線11のインダクタンスをL12とし、キャパシタ151のキャパシタンスをC1とする。また、キャパシタ151および第3の巻線13を通過する電流をi1とし、この電流i1の経路のインピーダンスの総和をZ1とする。また、第1の巻線11を通過する電流をi2とし、この電流i2の経路のインピーダンスの総和をZ2とする。
【0032】
また、第1の巻線11と第3の巻線13との間の相互インダクタンスをMとし、両者の結合係数をKとする。結合係数Kは、以下の式(1)で表わされる。
【0033】
K=M/√(L11・L12) …(1)
【0034】
上記のインピーダンスの総和Z1,Z2は、それぞれ、以下の式(2),(3)で表わされる。なお、jは√(−1)を表わし、ωはコモンモード信号の角周波数を表わしている。
【0035】
Z1=j(ωL11−1/ωC1) …(2)
Z2=Zo+jωL12 …(3)
【0036】
また、電位差Vinは、以下の式(4),(5)で表わされる。
【0037】
Vin=Z1・i1+jωM・i2 …(4)
Vin=Z2・i2+jωM・i1 …(5)
【0038】
以下、式(2)〜(5)に基づいて、電流i1を含まずに、電流i2を表わす式を求める。そのために、まず、式(4)から次の式(6)を導く。
【0039】
i1=(Vin−jωM・i2)/Z1 …(6)
【0040】
次に、式(6)を式(5)に代入すると、次の式(7)が得られる。
【0041】
i2=Vin(Z1−jωM)/(Z1・Z2+ω2・M2) …(7)
【0042】
図4に示した回路によってコモンモード信号を抑制することは、式(7)で表わされる電流i2を小さくすることであると言える。式(7)によれば、式(7)の右辺の分母が大きくなれば、電流i2は小さくなる。そこで、式(7)の右辺の分母(Z1・Z2+ω2・M2)について考察する。
【0043】
まず、Z1は、式(2)で表わされるため、第3の巻線13のインダクタンスL11が大きいほど大きくなると共に、キャパシタ151のキャパシタンスC1が大きいほど大きくなる。
【0044】
次に、Z2は、式(3)で表わされるため、第1の巻線11のインダクタンスL12が大きいほど大きくなる。従って、インダクタンスL12を大きくすれば、電流i2を小さくすることができる。
【0045】
また、式(7)の右辺の分母にはω2・M2が含まれていることから、相互インダクタンスMを大きくすることにより、電流i2を小さくすることができる。式(1)から分かるように結合係数Kは相互インダクタンスMに比例するため、結合係数Kを大きくすれば、図4に示した回路によるコモンモード信号の抑制効果が大きくなる。相互インダクタンスMは、式(7)の右辺の分母中に2乗の形で含まれていることから、結合係数Kの値によってコモンモード信号の抑制効果は大きく変化する。
【0046】
以上の説明は、図2に示したコモンモード信号抑制回路のうち、導電線4を通過する信号の抑制に関わる部分についても同様に当てはまる。
【0047】
また、コモンモード信号の発生源が、第3および第4の位置C,Dよりも第1および第2の位置A,Bに近い位置にある場合には、第3の巻線13と逆相信号伝送回路15の役割が、図3および図4を用いた説明とは逆になる。しかし、この場合にも、上記の説明は、同様に当てはまる。
【0048】
以上説明したように、本実施の形態によれば、広い周波数範囲においてコモンモード信号を効果的に抑制でき、且つ小型化が可能なコモンモード信号抑制回路を実現することができる。
【0049】
また、本実施の形態によれば、従来のEMIフィルタに比べて部品点数が少なく安価でありながら、コモンモード信号の抑制効果が大きいコモンモード信号抑制回路を実現することができる。
【0050】
また、本実施の形態において、キャパシタ151,152を用いて逆相信号伝送回路15を構成した場合には、キャパシタ151,152のみによって、コモンモード信号の検出と、この検出されたコモンモード信号に対して逆相となる逆相信号の生成とを行うことができる。従って、この場合には、部品点数をより少なくすることができる。
【0051】
なお、本実施の形態に係るコモンモード信号抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段として利用することができる。
【0052】
[第2の実施の形態]
図5は、本発明の第2の実施の形態に係るコモンモード信号抑制回路の基本的な構成を示す回路図である。本実施の形態に係るコモンモード信号抑制回路は、第1の実施の形態に係るコモンモード信号抑制回路にインピーダンス素子16を加えた構成になっている。インピーダンス素子16は、導電線3,4において、第1の位置Aと第3の位置Cの間の位置および第2の位置Bと第4の位置Dとの間の位置に設けられている。また、インピーダンス素子16は、そこを通過するコモンモード信号の波高値を低減する。これにより、本実施の形態に係るコモンモード信号抑制回路では、インピーダンス素子16を経由して伝搬するコモンモード信号の波高値と、逆相信号伝送回路15を経由して導電線3,4に注入される逆相信号の波高値との差が低減される。その結果、本実施の形態に係るコモンモード信号抑制回路によれば、より広い周波数範囲においてコモンモード信号をより効果的に抑制することが可能になる。
【0053】
図6は、図5に示したコモンモード信号抑制回路の具体的な構成の一例を示す回路図である。この例では、図2に示した例と同様に、逆相信号伝送回路15はハイパスフィルタ15Aで構成されている。ハイパスフィルタ15Aは、キャパシタ151,152を含んでいる。
【0054】
また、図6に示した例では、インピーダンス素子16は、導電線3に挿入された第4の巻線161と、導電線4に挿入されると共に磁芯160を介して第4の巻線161に結合され、第4の巻線161と協働してコモンモード信号を抑制する第5の巻線162とを有している。例えば、巻線161,162の巻数は等しくなっている。磁芯160および巻線161,162は、コモンモードチョークコイルを構成している。すなわち、巻線161,162は、巻線161,162にノーマルモードの電流が流れたときに各巻線161,162を流れる電流によって磁芯160に誘起される磁束が互いに相殺されるような向きに、磁芯160に巻かれている。これにより、巻線161,162は、コモンモード信号を抑制し、ノーマルモード信号を通過させる。
【0055】
以下、図7を参照して、本実施の形態に係るコモンモード信号抑制回路の作用について詳しく説明する。図7は、図6に示したコモンモード信号抑制回路のうち、導電線3を通過する信号の抑制に関わる部分のみを示している。図7に示した回路は、端子1a,2aと、第1の巻線11と、第3の巻線13と、キャパシタ151と、第4の巻線161とを有している。また、図7に示した回路には、コモンモード信号発生源21と負荷22とが接続されている。コモンモード信号発生源21は、端子1aとグランドGNDとの間に接続され、両者の間に電位差Vinを生じさせる。負荷22は、端子2aとグランドGNDとの間に接続され、インピーダンスZoを有している。
【0056】
図7に示した回路において、第3の巻線13のインダクタンスをL11とし、第1の巻線11のインダクタンスをL12とし、キャパシタ151のキャパシタンスをC1とし、第4の巻線161のインダクタンスをL21とする。また、キャパシタ151および第3の巻線13を通過する電流をi1とし、この電流i1の経路のインピーダンスの総和をZ1とする。また、第4の巻線161および第1の巻線11を通過する電流をi2とし、この電流i2の経路のインピーダンスの総和をZ2とする。また、第1の巻線11と第3の巻線13との間の相互インダクタンスをMとし、両者の結合係数をKとする。結合係数Kは、前出の式(1)で表わされる。
【0057】
本実施の形態では、インピーダンスの総和Z1は前出の式(2)で表わされ、インピーダンスの総和Z2は以下の式(8)で表わされる。
【0058】
Z2=Zo+jω(L12+L21) …(8)
【0059】
また、電位差Vinは、前出の式(4),(5)で表わされる。第1の実施の形態と同様に、本実施の形態においても、電流i1を含まずに、電流i2を表わす式は、前出の式(7)となる。
【0060】
図7に示した回路によってコモンモード信号を抑制することは、式(7)で表わされる電流i2を小さくすることであると言える。式(7)によれば、式(7)の右辺の分母が大きくなれば、電流i2は小さくなる。そこで、式(7)の右辺の分母(Z1・Z2+ω2・M2)について考察する。
【0061】
まず、Z1は、式(2)で表わされるため、第3の巻線13のインダクタンスL11が大きいほど大きくなると共に、キャパシタ151のキャパシタンスC1が大きいほど大きくなる。この点は、第1の実施の形態と同様である。
【0062】
次に、図7に示した回路では、Z2は、式(8)で表わされるため、第1の巻線11のインダクタンスL12と第4の巻線161のインダクタンスL21との和が大きいほど大きくなる。従って、インダクタンスL12とインダクタンスL21の少なくとも一方を大きくすれば、電流i2を小さくすることができる。また、式(7)から、第1の巻線11だけでもコモンモード信号を抑制することができるが、第4の巻線161を加えることでコモンモード信号をより抑制することができることが分かる。
【0063】
また、第1の実施の形態と同様に、相互インダクタンスMを大きくすることにより、電流i2を小さくすることができる。
【0064】
以上の説明は、図6に示したコモンモード信号抑制回路のうち、導電線4を通過する信号の抑制に関わる部分についても同様に当てはまる。
【0065】
また、コモンモード信号の発生源が、第3および第4の位置C,Dよりも第1および第2の位置A,Bに近い位置にある場合には、第3の巻線13と逆相信号伝送回路15の役割が、図7を用いた説明とは逆になる。しかし、この場合にも、上記の説明は、同様に当てはまる。
【0066】
次に、図8を参照して、図6に示したコモンモード信号抑制回路における巻線161,162のインダクタンスとコモンモード信号抑制効果との関係をシミュレーションによって調べた結果について説明する。図8は、比較例の回路および図6に示したコモンモード信号抑制回路のそれぞれについてシミュレーションで求めたゲインの周波数特性を示している。
【0067】
比較例の回路は、一対の端子1a,1bと、他の一対の端子2a,2bと、一端が端子1aに接続され、他端が端子2aに接続された第1のインダクタンス素子と、一端が端子1bに接続され、他端が端子2bに接続された第2のインダクタンス素子とを備えたものである。図8において符号31で示した線は、上記第1および第2のインダクタンス素子のインダクタンスを共に33μHとした場合の比較例の回路の特性を表わしている。また、図8において符号32で示した線は、上記第1および第2のインダクタンス素子のインダクタンスを共に90μHとした場合の比較例の回路の特性を表わしている。
【0068】
図8において符号33〜38で示した各線は、それぞれ図6に示したコモンモード信号抑制回路の特性を表わしている。シミュレーションでは、キャパシタ151,152のキャパシタンスを共に1000pFとし、第1の巻線11、第2の巻線12および第3の巻線13の各インダクタンスをいずれも30μHとし、巻線11,12と巻線13との結合係数を0.995とした。なお、0.995という値は、結合係数として実現可能な値である。
【0069】
シミュレーションでは、コモンモード信号の発生源が第1および第2の位置A,Bに近い位置にある場合と、コモンモード信号の発生源が第3および第4の位置C,Dに近い位置にある場合とで、コモンモード信号抑制回路の特性に差はなかった。
【0070】
符号33で示した線は、巻線161,162のインダクタンスを共に0とした場合の特性を表わしている。なお、この場合の図6に示したコモンモード信号抑制回路の構成は、図2に示したコモンモード信号抑制回路と同じである。符号34で示した線は、巻線161,162のインダクタンスを共に0.3μHとした場合の特性を表わしている。符号35で示した線は、巻線161,162のインダクタンスを共に3μHとした場合の特性を表わしている。符号36で示した線は、巻線161,162のインダクタンスを30μHとした場合の特性を表わしている。符号37で示した線は、巻線161,162のインダクタンスを60μHとした場合の特性を表わしている。符号38で示した線は、巻線161,162のインダクタンスを600μHとした場合の特性を表わしている。
【0071】
以下、図8に示したシミューレションの結果について考察する。まず、符号31,32,35で示した各線を比較すると、以下のことが分かる。第1巻線11のインダクタンスが30μHで、第4の巻線161のインダクタンスが3μHで、これらの和が33μHとなるコモンモード信号抑制回路は、インダクタンス素子のインダクタンスが33μHである比較例の回路よりも、約1MHz以上の周波数の範囲において、コモンモード信号の抑制効果が大きい。また、このコモンモード信号抑制回路は、インダクタンス素子のインダクタンスが90μHである比較例の回路よりも、約3MHz以上の周波数の範囲において、コモンモード信号の抑制効果が大きい。また、このことから、本実施の形態によれば、比較例に比べてインダクタンス素子を小型化でき、その結果、回路自体も小型化することが可能になる。
【0072】
また、符号31で示した線と符号33で示した線とを比較すると、巻線161,162のインダクタンスが0の場合、すなわちインピーダンス素子16がない場合であってもコモンモード信号の抑制効果を得ることができる。
【0073】
しかし、符号33〜38で示した各線を比較すると分かるように、インピーダンス素子16を設けない場合に比べて、インピーダンス素子16を設けた方がコモンモード信号の抑制効果が大きくなる。しかも、巻線161,162のインダクタンスが大きくなるほど、コモンモード信号の抑制効果が大きくなる。しかし、巻線161,162のインダクタンスが大きくなるほど、インピーダンス素子16の形状は大きくなる。そのため、巻線161,162のインダクタンスが600μHを超えると、実用性が薄れる。巻線11〜13のインダクタンスが30μHである場合には、巻線161,162のインダクタンスは30μHあるいは60μHあれば、十分なコモンモード信号の抑制効果を得ることができることが分かる。これらのことから、巻線161,162のインダクタンスは30μHあるいは60μHあれば十分であると考えられる。また、巻線161,162のインダクタンスは、巻線11〜13のインダクタンスと同程度の値であることが好ましいと考えられる。
【0074】
図8から考察すると、巻線161,162のインダクタンスは、0.3μH以上、600μH以下であることが好ましく、3μH以上、60μH以下であることがより好ましく、3μH以上、30μH以下であることが更に好ましい。
【0075】
次に、図9を参照して、図6に示したコモンモード信号抑制回路における巻線11,12と巻線13との結合係数とコモンモード信号抑制効果との関係をシミュレーションによって調べた結果について説明する。図9は、前述の比較例の回路および図6に示したコモンモード信号抑制回路のそれぞれについてシミュレーションで求めたゲインの周波数特性を示している。
【0076】
図9において符号41,42で示した各線は、図8において符号31,32で示した各線の場合と同じ条件における比較例の回路の特性を表わしている。
【0077】
図9において符号43〜46で示した各線は、それぞれ図6に示したコモンモード信号抑制回路の特性を表わしている。シミュレーションでは、キャパシタ151,152のキャパシタンスを1000pFとし、巻線11,12,13,161,162の各インダクタンスを全て30μHとした。符号43〜46で示した各線は、それぞれ、巻線11,12と巻線13との結合係数を、0.7、0.9、0.995、1とした場合の特性を表わしている。
【0078】
以下、図9に示したシミュレーションの結果について考察する。まず、コモンモード信号抑制回路において、結合係数が0.7以上であれば、比較例の回路よりも大きなコモンモード信号抑制効果を得ることができる。結合係数が大きくなるほど、コモンモード信号の抑制効果が大きくなる。図9から考察すると、結合係数は、0.7以上であることが好ましく、0.9以上であることがより好ましく、0.995以上であることが更に好ましい。
【0079】
以上説明したように、本実施の形態に係るコモンモード信号抑制回路によれば、第1の実施の形態に係るコモンモード信号抑制回路に比べて、より広い周波数範囲においてコモンモード信号をより効果的に抑制することができる。
【0080】
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
【0081】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、逆相信号伝送回路15は、ハイパスフィルタに限らず、バンドパスフィルタであってもよい。
【0082】
【発明の効果】
以上説明したように、本発明によれば、広い周波数範囲においてコモンモード信号を効果的に抑制でき、且つ小型化が可能なコモンモード信号抑制回路を実現することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るコモンモード信号抑制回路の基本的な構成を示す回路図である。
【図2】図1に示したコモンモード信号抑制回路の具体的な構成の一例を示す回路図である。
【図3】本発明の第1の実施の形態に係るコモンモード信号抑制回路によってコモンモード信号が抑制される原理について説明するための回路図である。
【図4】本発明の第1の実施の形態に係るコモンモード信号抑制回路の作用について説明するための回路図である。
【図5】本発明の第2の実施の形態に係るコモンモード信号抑制回路の基本的な構成を示す回路図である。
【図6】図5に示したコモンモード信号抑制回路の具体的な構成の一例を示す回路図である。
【図7】本発明の第2の実施の形態に係るコモンモード信号抑制回路の作用について説明するための回路図である。
【図8】比較例の回路および図6に示したコモンモード信号抑制回路のそれぞれについてシミュレーションで求めたゲインの周波数特性を示す特性図である。
【図9】比較例の回路および図6に示したコモンモード信号抑制回路のそれぞれについてシミュレーションで求めたゲインの周波数特性を示す特性図である。
【図10】LCフィルタの構成の一例を示す回路図である。
【符号の説明】
3,4…導電線、11…第1の巻線、12…第2の巻線、13…第3の巻線、15…逆相信号伝送回路、15A…ハイパスフィルタ、16…インピーダンス素子、151,152…キャパシタ、161…第4の巻線、162…第5の巻線。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a common mode signal suppression circuit that suppresses a common mode signal that propagates in two conductive lines with the same phase.
[0002]
[Prior art]
Power electronics devices such as switching power supplies, inverters, and lighting circuits of lighting devices have power conversion circuits that convert power. The power conversion circuit has a switching circuit that converts a direct current into a rectangular wave alternating current. Therefore, the power conversion circuit generates a ripple voltage having a frequency equal to the switching frequency of the switching circuit and noise accompanying the switching operation of the switching circuit. The ripple voltage and noise adversely affect other devices. Therefore, it is necessary to provide a means for reducing ripple voltage and noise between the power conversion circuit and another device or line.
[0003]
As means for reducing ripple voltage and noise, a filter including an inductance element (inductor) and a capacitor, a so-called LC filter, is often used. LC filters include a T-type filter, a π-type filter, and the like, in addition to a filter having one inductance element and one capacitor. A general noise filter for electromagnetic interference (EMI) is also a kind of LC filter. A general EMI filter is configured by combining discrete elements such as a common mode choke coil, a normal mode choke coil, an X capacitor, and a Y capacitor.
[0004]
In recent years, power line communication has been regarded as promising as a communication technology used when constructing a communication network in a home, and its development is being promoted. In power line communication, communication is performed by superimposing a high frequency signal on a power line. In this power line communication, noise is generated on the power line due to the operation of various electric / electronic devices connected to the power line, which causes a decrease in communication quality such as an increase in an error rate. Therefore, means for reducing noise on the power line is required. In power line communication, it is necessary to prevent a communication signal on an indoor power line from leaking to an outdoor power line. An LC filter is also used as a means for reducing such noise on a power line or preventing a communication signal on an indoor power line from leaking to an outdoor power line.
[0005]
The noise that propagates through two conductive lines includes a normal mode noise that causes a potential difference between the two conductive lines and a common mode noise that propagates the two conductive lines in the same phase.
[0006]
Here, FIG. 10 shows an example of a configuration of an LC filter for reducing common mode noise. This LC filter includes a pair of
[0007]
The common
[0008]
The LC filter shown in FIG. 10 is inserted in the middle of two conductive wires that transport power. The
[0009]
[Problems to be solved by the invention]
A conventional LC filter has a problem that a desired attenuation amount can be obtained only in a narrow frequency range because the LC filter has a unique resonance frequency determined by inductance and capacitance.
[0010]
In addition, a filter inserted into a conductive wire for power transport is required to obtain desired characteristics while a current for power transport is flowing and to take measures against temperature rise. Therefore, in such a filter, there is a problem that the inductance element becomes large in order to realize desired characteristics.
[0011]
The present invention has been made in view of such a problem, and an object of the present invention is to provide a common mode signal suppressing circuit that can effectively suppress a common mode signal in a wide frequency range and that can be downsized.
[0012]
[Means for Solving the Problems]
The common mode signal suppression circuit of the present invention is a circuit that suppresses a common mode signal that propagates two conductive lines in the same phase,
A first winding inserted into one of the conductive wires at a predetermined first position;
A second winding inserted into the other conductive line and coupled to the first winding at a second position corresponding to the first position and cooperating with the first winding to suppress a common mode signal. Lines and,
A third winding coupled to the first and second windings such that mutual inductance occurs between the first and second windings;
The third winding is connected to one of the conductive wires at a third position different from the first position, and further corresponds to the third position and is different from the second position at a fourth position. And a reverse-phase signal transmitting means for transmitting a reverse-phase signal for suppressing a common mode signal at a position indicated by the reference numeral.
[0013]
In the common mode signal suppression circuit according to the present invention, the source of the common mode signal is a position other than the position between the first position and the third position and the position between the second position and the fourth position. If the first and second positions are closer to the third and fourth positions than the first and second positions, the negative-phase signal transmitting means detects the common mode signal and outputs a negative-phase signal to the detected common mode signal. Is supplied to the third winding, and the third winding injects the reversed-phase signal into the two conductive lines via the first winding and the second winding. Thereby, in the two conductive lines, the common mode signal is suppressed in the traveling direction of the common mode signal from the first and second positions.
[0014]
Further, in the common mode signal suppressing circuit according to the present invention, the generation source of the common mode signal excludes a position between the first position and the third position and a position between the second position and the fourth position. When the third winding is located closer to the first and second positions than the third and fourth positions, the third winding detects the common mode signal, An antiphase signal having an antiphase to the common mode signal detected by the winding is injected into the two conductive lines. Thereby, in the two conductive lines, the common mode signal is suppressed ahead of the third and fourth positions in the traveling direction of the common mode signal.
[0015]
The common mode signal suppression circuit of the present invention is further provided at a position between the first position and the third position and a position between the second position and the fourth position on the two conductive lines. And an impedance element for reducing the peak value of the passing common mode signal.
[0016]
Further, in the common mode signal suppressing circuit of the present invention, the anti-phase signal transmission means may have a high-pass filter for passing the common mode signal. This high-pass filter may include a capacitor.
[0017]
In the common mode signal suppressing circuit according to the present invention, the impedance element is connected to the fourth winding inserted into the one conductive line and the fourth winding inserted into the other conductive line and connected to the fourth winding. A fifth winding that suppresses a common mode signal in cooperation with the fourth winding may be provided. Each inductance of the fourth winding and the fifth winding may be 0.3 μH or more.
[0018]
Further, in the common mode signal suppression circuit of the present invention, the coupling coefficient between the first winding, the second winding, and the third winding may be 0.7 or more.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is a circuit diagram showing a basic configuration of a common mode signal suppression circuit according to a first embodiment of the present invention. The common mode signal suppression circuit according to the present embodiment includes a pair of
[0020]
Here, the common mode signal is a signal that propagates through two power conductive lines in the same phase. Common mode signals to be suppressed include noise and unnecessary communication signals.
[0021]
The common mode signal suppression circuit further includes a first winding 11 inserted into the
[0022]
The common mode signal suppression circuit is further connected to the third winding 13 and to the
[0023]
FIG. 2 is a circuit diagram showing an example of a specific configuration of the common mode signal suppression circuit shown in FIG. In this example, the negative-phase
[0024]
Next, the operation of the common mode signal suppression circuit according to the present embodiment will be described. First, except for the position between the first position A and the third position C and the position between the second position B and the fourth position D, the common mode signal The operation of the common mode signal suppression circuit in the case where the position is closer to the third and fourth positions C and D than the positions A and B of FIG. In this case, the anti-phase
[0025]
Next, the sources of the common mode signal are the third and the third except for the position between the first position A and the third position C and the position between the second position B and the fourth position D. The operation of the common mode signal suppression circuit when the position is closer to the first and second positions A and B than the fourth positions C and D will be described. In this case, the third winding 13 detects a common mode signal on the
[0026]
Next, with reference to FIG. 3, the principle of suppressing the common mode signal by the common mode signal suppressing circuit according to the present embodiment will be described. Here, a case where the source of the common mode signal is located closer to the third and fourth positions C and D than the first and second positions A and B will be described. FIG. 3 shows a common mode signal suppression circuit having a configuration similar to that of FIG. In the following description, the impedance of the high-
[0027]
Here, in the common mode signal suppression circuit shown in FIG. 3, a case where a common mode signal causing a potential difference Vin with respect to the potential of the ground GND is input to the
[0028]
Vo = Vin + (− Vin) = 0
[0029]
Thus, according to the common mode signal suppressing circuit shown in FIG. 3, if the impedance of the high-
[0030]
Hereinafter, the operation of the common mode signal suppression circuit according to the present embodiment will be described in detail with reference to FIG. FIG. 4 shows only a part of the common mode signal suppression circuit shown in FIG. 2 which is related to suppression of a signal passing through the
[0031]
In the circuit shown in FIG. 4, the inductance of the third winding 13 is L11, the inductance of the first winding 11 is L12, and the capacitance of the
[0032]
The mutual inductance between the first winding 11 and the third winding 13 is represented by M, and the coupling coefficient between them is represented by K. The coupling coefficient K is represented by the following equation (1).
[0033]
K = M / √ (L11 · L12) (1)
[0034]
The sums Z1 and Z2 of the impedances are expressed by the following equations (2) and (3), respectively. Note that j represents √ (−1), and ω represents the angular frequency of the common mode signal.
[0035]
Z1 = j (ωL11-1 / ωC1) (2)
Z2 = Zo + jωL12 (3)
[0036]
The potential difference Vin is represented by the following equations (4) and (5).
[0037]
Vin = Z1 · i1 + jωM · i2 (4)
Vin = Z2 · i2 + jωM · i1 (5)
[0038]
Hereinafter, based on the expressions (2) to (5), an expression representing the current i2 without including the current i1 is obtained. For this purpose, first, the following equation (6) is derived from the equation (4).
[0039]
i1 = (Vin−jωM · i2) / Z1 (6)
[0040]
Next, when the equation (6) is substituted into the equation (5), the following equation (7) is obtained.
[0041]
i2 = Vin (Z1-jωM) / (Z1 · Z2 + ω 2 ・ M 2 …… (7)
[0042]
It can be said that suppressing the common mode signal by the circuit shown in FIG. 4 means reducing the current i2 represented by the equation (7). According to equation (7), if the denominator on the right side of equation (7) increases, the current i2 decreases. Therefore, the denominator (Z1 · Z2 + ω) 2 ・ M 2 ) Is considered.
[0043]
First, since Z1 is represented by equation (2), Z1 increases as the inductance L11 of the third winding 13 increases, and Z1 increases as the capacitance C1 of the
[0044]
Next, since Z2 is represented by Expression (3), the larger the inductance L12 of the first winding 11 is, the larger Z2 is. Therefore, if the inductance L12 is increased, the current i2 can be reduced.
[0045]
Also, the denominator on the right side of equation (7) is ω 2 ・ M 2 Is included, the current i2 can be reduced by increasing the mutual inductance M. As can be seen from equation (1), the coupling coefficient K is proportional to the mutual inductance M. Therefore, if the coupling coefficient K is increased, the effect of suppressing the common mode signal by the circuit shown in FIG. 4 increases. Since the mutual inductance M is included in the denominator on the right side of the equation (7) in the form of a square, the effect of suppressing the common mode signal greatly changes depending on the value of the coupling coefficient K.
[0046]
The above description similarly applies to a part of the common mode signal suppression circuit shown in FIG. 2 which relates to suppression of a signal passing through the
[0047]
When the source of the common mode signal is located closer to the first and second positions A and B than the third and fourth positions C and D, the phase of the third winding 13 is reversed. The role of the
[0048]
As described above, according to the present embodiment, it is possible to realize a common mode signal suppression circuit that can effectively suppress a common mode signal in a wide frequency range and that can be downsized.
[0049]
Further, according to the present embodiment, it is possible to realize a common mode signal suppressing circuit having a large effect of suppressing a common mode signal while having a reduced number of components and being inexpensive as compared with a conventional EMI filter.
[0050]
Further, in the present embodiment, when the anti-phase
[0051]
Note that the common mode signal suppression circuit according to the present embodiment includes a means for reducing ripple voltage and noise generated by the power conversion circuit, a method for reducing noise on a power line in power line communication, and a method for reducing a communication signal on an indoor power line. It can be used as a means for preventing leakage to the outdoor power line.
[0052]
[Second embodiment]
FIG. 5 is a circuit diagram showing a basic configuration of a common mode signal suppression circuit according to the second embodiment of the present invention. The common mode signal suppression circuit according to the present embodiment has a configuration in which an
[0053]
FIG. 6 is a circuit diagram showing an example of a specific configuration of the common mode signal suppression circuit shown in FIG. In this example, as in the example shown in FIG. 2, the anti-phase
[0054]
In the example shown in FIG. 6, the
[0055]
Hereinafter, the operation of the common mode signal suppression circuit according to the present embodiment will be described in detail with reference to FIG. FIG. 7 shows only a part of the common mode signal suppression circuit shown in FIG. 6 which is related to suppression of a signal passing through the
[0056]
In the circuit shown in FIG. 7, the inductance of the third winding 13 is L11, the inductance of the first winding 11 is L12, the capacitance of the
[0057]
In the present embodiment, the total impedance Z1 is represented by the above equation (2), and the total impedance Z2 is represented by the following equation (8).
[0058]
Z2 = Zo + jω (L12 + L21) (8)
[0059]
Further, the potential difference Vin is represented by the above-described equations (4) and (5). Similarly to the first embodiment, in the present embodiment, the equation representing the current i2 without including the current i1 is the above-described equation (7).
[0060]
It can be said that suppressing the common mode signal by the circuit shown in FIG. 7 is to reduce the current i2 represented by the equation (7). According to equation (7), if the denominator on the right side of equation (7) increases, the current i2 decreases. Therefore, the denominator (Z1 · Z2 + ω) 2 ・ M 2 ) Is considered.
[0061]
First, since Z1 is represented by equation (2), Z1 increases as the inductance L11 of the third winding 13 increases, and Z1 increases as the capacitance C1 of the
[0062]
Next, in the circuit shown in FIG. 7, since Z2 is represented by equation (8), Z2 increases as the sum of the inductance L12 of the first winding 11 and the inductance L21 of the fourth winding 161 increases. . Therefore, if at least one of the inductance L12 and the inductance L21 is increased, the current i2 can be reduced. From the equation (7), it can be seen that the common mode signal can be suppressed by only the first winding 11, but the common mode signal can be further suppressed by adding the fourth winding 161.
[0063]
As in the first embodiment, the current i2 can be reduced by increasing the mutual inductance M.
[0064]
The above description similarly applies to a part of the common mode signal suppression circuit shown in FIG. 6 which relates to suppression of a signal passing through the
[0065]
Further, when the source of the common mode signal is located closer to the first and second positions A and B than the third and fourth positions C and D, the phase of the third winding 13 is reversed. The role of the
[0066]
Next, with reference to FIG. 8, a description will be given of a result of a simulation of the relationship between the inductances of the
[0067]
The circuit of the comparative example includes a pair of
[0068]
In FIG. 8, each of the lines indicated by
[0069]
In the simulation, the source of the common mode signal is located near the first and second positions A and B, and the source of the common mode signal is located near the third and fourth positions C and D. There was no difference between the cases and the characteristics of the common mode signal suppression circuit.
[0070]
The line indicated by the
[0071]
Hereinafter, the result of the simulation shown in FIG. 8 will be considered. First, comparing the lines indicated by
[0072]
Also, comparing the line indicated by the
[0073]
However, as can be seen by comparing the lines indicated by
[0074]
Considering from FIG. 8, the inductance of the
[0075]
Next, with reference to FIG. 9, a result of examining the relationship between the coupling coefficient between the
[0076]
Lines indicated by
[0077]
In FIG. 9, each line indicated by
[0078]
Hereinafter, the result of the simulation shown in FIG. 9 will be considered. First, if the coupling coefficient is 0.7 or more in the common mode signal suppression circuit, a greater common mode signal suppression effect can be obtained than in the circuit of the comparative example. As the coupling coefficient increases, the effect of suppressing the common mode signal increases. Considering from FIG. 9, the coupling coefficient is preferably 0.7 or more, more preferably 0.9 or more, and even more preferably 0.995 or more.
[0079]
As described above, according to the common mode signal suppression circuit according to the present embodiment, the common mode signal can be more effectively reduced over a wider frequency range than the common mode signal suppression circuit according to the first embodiment. Can be suppressed.
[0080]
Other configurations, operations, and effects of the present embodiment are the same as those of the first embodiment.
[0081]
Note that the present invention is not limited to the above embodiments, and various modifications are possible. For example, the anti-phase
[0082]
【The invention's effect】
As described above, according to the present invention, it is possible to effectively suppress a common mode signal in a wide frequency range and to realize a common mode signal suppression circuit that can be downsized.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a basic configuration of a common mode signal suppression circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing an example of a specific configuration of the common mode signal suppression circuit shown in FIG.
FIG. 3 is a circuit diagram for explaining a principle of suppressing a common mode signal by the common mode signal suppressing circuit according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram for explaining an operation of the common mode signal suppression circuit according to the first embodiment of the present invention.
FIG. 5 is a circuit diagram showing a basic configuration of a common mode signal suppression circuit according to a second embodiment of the present invention.
FIG. 6 is a circuit diagram showing an example of a specific configuration of the common mode signal suppression circuit shown in FIG.
FIG. 7 is a circuit diagram for explaining an operation of a common mode signal suppression circuit according to a second embodiment of the present invention.
8 is a characteristic diagram showing frequency characteristics of gains obtained by simulation for each of the circuit of the comparative example and the common mode signal suppression circuit shown in FIG. 6;
9 is a characteristic diagram illustrating frequency characteristics of gains obtained by simulation for each of the circuit of the comparative example and the common mode signal suppression circuit illustrated in FIG. 6;
FIG. 10 is a circuit diagram illustrating an example of a configuration of an LC filter.
[Explanation of symbols]
3, 4: conductive wire, 11: first winding, 12: second winding, 13: third winding, 15: reverse-phase signal transmission circuit, 15A: high-pass filter, 16: impedance element, 151 , 152... Capacitor, 161... Fourth winding, 162.
Claims (7)
所定の第1の位置において一方の導電線に挿入された第1の巻線と、
前記第1の位置に対応する第2の位置において他方の導電線に挿入されると共に前記第1の巻線に結合され、前記第1の巻線と協働して前記コモンモード信号を抑制する第2の巻線と、
前記第1の巻線および第2の巻線との間で相互インダクタンスが発生するように、前記第1の巻線および第2の巻線に結合された第3の巻線と、
前記第3の巻線に接続されると共に、前記第1の位置とは異なる第3の位置において前記一方の導電線に接続され、更に、前記第3の位置に対応し、前記第2の位置とは異なる第4の位置において前記他方の導電線に接続され、前記コモンモード信号を抑制するための逆相信号を伝送する逆相信号伝送手段とを備え、
前記コモンモード信号の発生源が、第1の位置と第3の位置の間の位置および第2の位置と第4の位置との間の位置を除いて、第1および第2の位置よりも第3および第4の位置に近い位置にある場合には、前記逆相信号伝送手段は、コモンモード信号を検出すると共に、検出したコモンモード信号に対して逆相となる前記逆相信号を前記第3の巻線に供給し、前記第3の巻線は、前記第1の巻線および第2の巻線を介して、前記逆相信号を前記2本の導電線に注入し、
前記コモンモード信号の発生源が、第1の位置と第3の位置の間の位置および第2の位置と第4の位置との間の位置を除いて、第3および第4の位置よりも第1および第2の位置に近い位置にある場合には、前記第3の巻線はコモンモード信号を検出し、前記逆相信号伝送手段は、前記第3の巻線によって検出されたコモンモード信号に対して逆相となる前記逆相信号を前記2本の導電線に注入することを特徴とするコモンモード信号抑制回路。A common mode signal suppression circuit that suppresses a common mode signal that propagates in two conductive lines at the same phase,
A first winding inserted into one of the conductive wires at a predetermined first position;
A second position corresponding to the first position is inserted into the other conductive line and coupled to the first winding and cooperates with the first winding to suppress the common mode signal. A second winding;
A third winding coupled to the first winding and the second winding so that mutual inductance occurs between the first winding and the second winding;
Connected to the third winding, connected to the one conductive wire at a third position different from the first position, and further corresponding to the third position, the second position And a negative-phase signal transmitting means for transmitting a negative-phase signal for suppressing the common mode signal, which is connected to the other conductive line at a fourth position different from the
The source of the common mode signal is higher than the first and second positions except for a position between a first position and a third position and a position between a second position and a fourth position. When the position is close to the third and fourth positions, the anti-phase signal transmitting means detects a common mode signal and outputs the anti-phase signal having an anti-phase to the detected common mode signal. Supplying to the third winding, the third winding injects the opposite-phase signal into the two conductive lines via the first winding and the second winding;
The source of the common mode signal is higher than the third and fourth positions except for a position between the first position and the third position and a position between the second position and the fourth position. The third winding detects a common mode signal when the position is close to the first and second positions, and the anti-phase signal transmission means detects the common mode signal detected by the third winding. A common mode signal suppressing circuit, wherein the opposite phase signal having a phase opposite to a signal is injected into the two conductive lines.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238514A JP2004080436A (en) | 2002-08-19 | 2002-08-19 | Common-mode signal suppressing circuit |
KR1020057002619A KR20050048606A (en) | 2002-08-19 | 2003-08-11 | Common mode signal suppressing circuit and normal mode signal suppressing circuit |
PCT/JP2003/010208 WO2004017515A1 (en) | 2002-08-19 | 2003-08-11 | Common mode signal suppressing circuit and normal mode signal suppressing circuit |
US10/524,661 US7256662B2 (en) | 2002-08-19 | 2003-08-11 | Common mode signal suppressing circuit and normal mode signal suppressing circuit |
CNA038198436A CN1675834A (en) | 2002-08-19 | 2003-08-11 | Common mode signal suppressing circuit and normal mode signal suppressing circuit |
EP03788073A EP1553699A4 (en) | 2002-08-19 | 2003-08-11 | Common mode signal suppressing circuit and normal mode signal suppressing circuit |
TW092122235A TWI232038B (en) | 2002-08-19 | 2003-08-13 | Common-mode signal suppressing circuit and normal-mode signal suppressing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238514A JP2004080436A (en) | 2002-08-19 | 2002-08-19 | Common-mode signal suppressing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080436A true JP2004080436A (en) | 2004-03-11 |
JP2004080436A5 JP2004080436A5 (en) | 2007-02-01 |
Family
ID=32021913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238514A Pending JP2004080436A (en) | 2002-08-19 | 2002-08-19 | Common-mode signal suppressing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004080436A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004079902A1 (en) * | 2003-03-05 | 2004-09-16 | Tdk Corporation | Noise suppression circuit |
JP2005311411A (en) * | 2004-04-16 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Line state detecting apparatus, and transmitter and receiver in balanced transmission system |
JPWO2006112016A1 (en) * | 2005-04-14 | 2008-11-27 | 三菱電機株式会社 | Modem equipment |
US7557676B2 (en) | 2004-09-07 | 2009-07-07 | Tdk Corporation | Signal transmission circuit, electronic device, cable, and connector |
JP2011109856A (en) * | 2009-11-19 | 2011-06-02 | Calsonic Kansei Corp | Common mode noise reducing apparatus |
US8139759B2 (en) | 2004-04-16 | 2012-03-20 | Panasonic Corporation | Line state detecting apparatus and transmitting apparatus and receiving apparatus of balanced transmission system |
JP2013145940A (en) * | 2012-01-13 | 2013-07-25 | Nec Network Products Ltd | Noise suppression circuit and noise suppression method |
JP2016208505A (en) * | 2015-04-23 | 2016-12-08 | パナソニックIpマネジメント株式会社 | Magnetic part and electric circuit |
JP2018037942A (en) * | 2016-09-01 | 2018-03-08 | 日本電信電話株式会社 | Filter for suppressing disturbing wave |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279724A (en) * | 1995-04-06 | 1996-10-22 | Nec Corp | Common mode cholk circuit |
JPH10303674A (en) * | 1997-04-25 | 1998-11-13 | Sony Corp | Ac line filter |
JP2000201044A (en) * | 1999-01-07 | 2000-07-18 | Mitsubishi Electric Corp | Common mode noise reducing device |
JP2000244272A (en) * | 1999-02-24 | 2000-09-08 | Toshiba Corp | Noise filter |
JP2002204189A (en) * | 2000-10-31 | 2002-07-19 | Tdk Corp | Power line noise filter |
-
2002
- 2002-08-19 JP JP2002238514A patent/JP2004080436A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279724A (en) * | 1995-04-06 | 1996-10-22 | Nec Corp | Common mode cholk circuit |
JPH10303674A (en) * | 1997-04-25 | 1998-11-13 | Sony Corp | Ac line filter |
JP2000201044A (en) * | 1999-01-07 | 2000-07-18 | Mitsubishi Electric Corp | Common mode noise reducing device |
JP2000244272A (en) * | 1999-02-24 | 2000-09-08 | Toshiba Corp | Noise filter |
JP2002204189A (en) * | 2000-10-31 | 2002-07-19 | Tdk Corp | Power line noise filter |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004079902A1 (en) * | 2003-03-05 | 2004-09-16 | Tdk Corporation | Noise suppression circuit |
US7423520B2 (en) | 2003-03-05 | 2008-09-09 | Tdk Corporation | Noise suppressing circuit |
JP2005311411A (en) * | 2004-04-16 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Line state detecting apparatus, and transmitter and receiver in balanced transmission system |
US8139759B2 (en) | 2004-04-16 | 2012-03-20 | Panasonic Corporation | Line state detecting apparatus and transmitting apparatus and receiving apparatus of balanced transmission system |
US7557676B2 (en) | 2004-09-07 | 2009-07-07 | Tdk Corporation | Signal transmission circuit, electronic device, cable, and connector |
JPWO2006112016A1 (en) * | 2005-04-14 | 2008-11-27 | 三菱電機株式会社 | Modem equipment |
JP4527151B2 (en) * | 2005-04-14 | 2010-08-18 | 三菱電機株式会社 | Modem equipment |
US8063768B2 (en) | 2005-04-14 | 2011-11-22 | Mitsubishi Electric Corporation | Modem apparatus |
JP2011109856A (en) * | 2009-11-19 | 2011-06-02 | Calsonic Kansei Corp | Common mode noise reducing apparatus |
JP2013145940A (en) * | 2012-01-13 | 2013-07-25 | Nec Network Products Ltd | Noise suppression circuit and noise suppression method |
JP2016208505A (en) * | 2015-04-23 | 2016-12-08 | パナソニックIpマネジメント株式会社 | Magnetic part and electric circuit |
JP2018037942A (en) * | 2016-09-01 | 2018-03-08 | 日本電信電話株式会社 | Filter for suppressing disturbing wave |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483863B2 (en) | Noise suppression circuit | |
US7423520B2 (en) | Noise suppressing circuit | |
US7256662B2 (en) | Common mode signal suppressing circuit and normal mode signal suppressing circuit | |
US7199692B2 (en) | Noise suppressor | |
KR101510732B1 (en) | Noise filter | |
WO2006019011A1 (en) | Noise suppressing circuit | |
JP4400557B2 (en) | Noise suppression circuit | |
JP2002204189A (en) | Power line noise filter | |
JP2004080436A (en) | Common-mode signal suppressing circuit | |
JP2004297551A (en) | Noise filter device and switching power supply | |
JP4424476B2 (en) | Noise suppression circuit | |
JP4290669B2 (en) | Noise suppression circuit | |
JP2004356918A (en) | Noise suppression circuit | |
JP2004248118A (en) | Noise filter and plc modem using the noise filter | |
JP4275034B2 (en) | Noise suppression circuit | |
JP2004349734A (en) | Normal mode noise suppressing circuit | |
JP4290644B2 (en) | Filter circuit | |
JP2005117218A (en) | Noise suppressing circuit | |
JP2004080437A (en) | Normal-mode signal suppressing circuit | |
JP3860531B2 (en) | Noise suppression circuit | |
JP4290643B2 (en) | Filter circuit | |
WO2003100972A1 (en) | Complex resonance circuit and filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090105 |