JP4395383B2 - Agc回路 - Google Patents
Agc回路 Download PDFInfo
- Publication number
- JP4395383B2 JP4395383B2 JP2004016038A JP2004016038A JP4395383B2 JP 4395383 B2 JP4395383 B2 JP 4395383B2 JP 2004016038 A JP2004016038 A JP 2004016038A JP 2004016038 A JP2004016038 A JP 2004016038A JP 4395383 B2 JP4395383 B2 JP 4395383B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 229960001716 benzalkonium Drugs 0.000 claims description 3
- CYDRXTMLKJDRQH-UHFFFAOYSA-N benzododecinium Chemical compound CCCCCCCCCCCC[N+](C)(C)CC1=CC=CC=C1 CYDRXTMLKJDRQH-UHFFFAOYSA-N 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000014509 gene expression Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
図1に示した線形化回路は、定電流Irを流す定電流源11と、入力された設定電圧Vcに対して指数特性を有する電流Iaを出力する指数回路13とを備え、定電流Irと電流Iaとを加算した制御電流Ipを出力する構成である。以下、定電流源11及び、指数回路13について詳細に説明する。
Ic2 = Ir ・・・ (3)
となる。従って、定電流源11は定電流Irを出力することができる。
Ic3 = Ir ・・・ (4)
となる。ここで、トランジスタTR4のコレクタと、トランジスタTR3のコレクタとの間(A点)には、電源電圧VccからトランジスタTR4のベースエミッタ間電圧VBE4だけ降下した電位(Vcc−VBE4)が印加される。そして、前述したA点の電位(Vcc−VBE4)が、抵抗R7及びR8により分圧され演算増幅回路IC1に印加される。ここで、トランジスタTR3に流れる電流Irは定電流であるため、A点における電位は変化しない。従って、電源電圧Vccにより定まる一定の電位が第一の演算増幅回路IC1に基準電圧として印加されることになる。
ΔVBE = VBE5−VBE4
= VT×ln(Ia/Is4)−VT×ln(Ir/Is5)
・・・(5)
ここで、VTは、ボルツマン定数kと、絶対温度Tと、電荷量qとからなる熱電圧(VT=kT/q)であり、Is4及びIs5は、トランジスタTR4及びTR5の各々の飽和電流である。
Ia = Ir×exp(ΔVBE/VT) ・・・ (6)
さらに、R5=R7、R6=R8とし、トランジスタTR3のベース電流及び抵抗R6,R8に流れる電流が微小である(無視できるレベル)とすると、ΔVBEは、式7のようになる。
ΔVBE = (R6/R5)×Vc ・・・ (7)
そして、式7を式6に代入することにより、式8が導かれる。
Ia = Ir×exp((R6/R5)×(Vc/VT)) ・・・ (8)
従って、式8に示すように、図1に示す指数回路13は、設定電圧Vcに対して指数特性を有する電流Iaを出力することができる。
Ip = Ia−Ir
= Ir×exp((R6/R5)×(Vc/VT))−Ir ・・・ (9)
Ia = exp(Vc/1.5) ・・・ (10a)
Ir = −1 ・・・ (10b)
さらに、式10a及び10bを、式9に代入したときの、(正規化された)制御電流Ipに対する設定電圧Vc及び減衰量の特性を図示すると、図2のようになる。図2では、正規化制御電流Ipに対して、設定電圧Vcと減衰量とが、減衰量が30dBを少し上回る程度まで、ほぼ同じ特性であることを示している。従って、図2に示したような理想的な近似をすることができたものとすると、モニタ電圧Vcに対する可変減衰器の減衰量は、図3に示すように線形的に変化することが可能となる。
また、第一の実施形態の図1に示した線形化回路に、設定電圧Vcに対して比例特性を有する電流を出力する比例回路を設けて、設定電圧Vcに対する減衰量を近似させても良い。そこで、第二の実施形態として、第一の実施形態で示した線形化回路に、新たに比例回路15を備えた線形化回路を、図4を用いて説明する。図4において、定電流源11、指数回路13は、第一の実施形態において、図1を用いて説明した回路と同一もしくは類似の構成であり、その動作も同一もしくは類似の動作をするものであるため、定電流源11及び指数回路13の説明は、ここでは割愛する。以下、比例回路15について、詳細に説明する。
Ib = (Vcc−Vb)/R13 ・・・ (11)
ここで、R9=R11、R10=R12とし、R10、R12に流れる電流が微小(無視できるレベル)とすると、
Vcc−Vb = (R10/R9)×Vc ・・・ (12)
となる。従って、式12を式11に代入すると、
Ib = (R10/(R9×R13))×Vc ・・・ (13)
となる。ここで、トランジスタTR6のエミッタ電流とコレクタ電流が、ほぼ等しいものとすると、トランジスタTR6のコレクタから、式13で示したIbが出力される。従って、比例回路15は、入力された設定電圧Vcに対して比例特性を有する電流Ibを出力することができる。
Ip = Ia+Ib−Ir ・・・ (14)
さらに、設定電圧Vcに対して出力される制御電流Ipを求めるために、式14に第一の実施形態で示した式9と式13を代入すると、
Ip = Ir×exp((R6/R5)×(Vc/VT))+(R10/(R9×R13))×Vc−Ir ・・・(15)
となる。従って、第二の実施形態に示す線形化回路では、設定電圧Vcに対して指数特性、比例特性、定数により近似式回路を構成することが可能となる。
前述の第一及び第二の実施形態で説明した線形化回路は、指数回路13及び比例回路15を、pnpトランジスタを用いて構成していた。しかし、pnpトランジスタとnpnトランジスタとを比べた場合、一般的にnpnトランジスタの性能の方がばらつき等の諸特性が優れている。そこで、第三の実施形態として、指数回路及び比例回路をnpnトランジスタで構成する線形化回路について、図6を用いて説明する。
図9に示した可変減衰器のpinダイオードのインピーダンス特性は、温度特性を有する。このため、温度特性を補償した制御電流Ipを出力することにより、AGC回路全体の温度補償も可能となる。そこで、第四の実施形態として、可変減衰器の温度特性に合わせた制御電流を出力させる線形化回路を図7に示す。以下に、温度補償された制御電流Ipを出力する線形化回路について、図7を用いて、詳細に説明する。
Claims (5)
- 入力された高周波電力を、減衰素子に流れる電流により減衰量を制御して出力する可変減衰器と、
前記可変減衰器から出力された高周波電力の一部を検波する検波器と、
高周波電力の出力レベルを設定する比較電圧と前記検波電圧とを比較し、該比較結果に基づく設定電圧を出力する比較回路と、
前記設定電圧に基づいた制御電流を、前記可変減衰器に出力する線形化回路と、
を有するAGC回路において、
前記設定電圧と電源電圧により定まる基準電圧とを演算増幅し出力する第一の演算増幅回路と、エミッタに電源電圧が印加され、ベースに前記第一の演算増幅回路から出力された電圧が印加され、コレクタから前記設定電圧に対して指数特性を有する電流を出力する指数トランジスタと、を有する指数回路と、
前記指数トランジスタのコレクタに接続され、定電流を流す定電流源と、
前記設定電圧と前記電源電圧により定まる基準電圧とを演算増幅し出力する第二の演算増幅回路を有し、前記設定電圧に対して比例特性を有する電流を出力する比例回路と、
を備え、
前記線形化回路は、前記指数回路から出力された電流と、前記定電流源に流れる電流と、前記比例回路から出力された電流と、を加算して出力することを特徴とするAGC回路。 - 請求項1に記載のAGC回路において、
前記第一及び第二の演算増幅回路に正の温度特性を有する素子を接続し、前記定電流源に負の温度特性を有する素子を備えることを特徴とするAGC回路。 - 請求項1に記載のAGC回路において、
前記線形化回路は、前記指数トランジスタとエミッタが共通接続され、ベースとコレクタが接続され、コレクタ電位を前記第一の演算増幅回路に基準電圧として印加するトランジスタを含むことを特徴とするAGC回路。 - 入力された高周波電力を、減衰素子に流れる電流により減衰量を制御して出力する可変減衰器と、
前記可変減衰器から出力された高周波電力の一部を検波する検波器と、
高周波電力の出力レベルを設定する比較電圧と前記検波電圧とを比較し、該比較結果に基づく設定電圧を出力する比較回路と、
前記設定電圧に基づいた制御電流を、一対のトランジスタを用いて前記可変減衰器に出力する線形化回路と、
を有するAGC回路において、
前記一対のトランジスタにおけるエミッタ間の電位差が設定電圧で決まる値となるように演算増幅して出力する第一の演算増幅回路と、ベースに前記第一の演算増幅回路から出力された電圧が印加され、エミッタから前記設定電圧に対して指数特性を有する電流を出力する指数トランジスタと、を有する指数回路と、
前記指数トランジスタのエミッタに接続され、定電流を流す定電流源と、
前記設定電圧と電源電圧により定まる基準電圧とを演算増幅し出力する第二の演算増幅回路を有し、前記設定電圧に対して比例特性を有する電流を出力する比例回路と、
前記指数トランジスタとコレクタ及びベースが共通接続され、エミッタ電位を前記第一の演算増幅回路に印加するトランジスタを有する線形化回路と、
を備え、
前記線形化回路は、前記指数回路から出力された電流と、前記定電流源に流れる電流と、前記比例回路から出力された電流と、を加算して出力することを特徴とするAGC回路。 - 請求項4に記載のAGC回路において、
前記第一及び第二の演算増幅回路に正の温度特性を有する素子を接続し、前記定電流源に負の温度特性を有する素子を備えることを特徴とするAGC回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016038A JP4395383B2 (ja) | 2004-01-23 | 2004-01-23 | Agc回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016038A JP4395383B2 (ja) | 2004-01-23 | 2004-01-23 | Agc回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210505A JP2005210505A (ja) | 2005-08-04 |
JP4395383B2 true JP4395383B2 (ja) | 2010-01-06 |
Family
ID=34901319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004016038A Expired - Lifetime JP4395383B2 (ja) | 2004-01-23 | 2004-01-23 | Agc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395383B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103326704A (zh) * | 2013-06-24 | 2013-09-25 | 杭州电子科技大学 | 一种磁控忆阻器等效电路 |
-
2004
- 2004-01-23 JP JP2004016038A patent/JP4395383B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103326704A (zh) * | 2013-06-24 | 2013-09-25 | 杭州电子科技大学 | 一种磁控忆阻器等效电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005210505A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE47399E1 (en) | Method and apparatus for protecting radio frequency power amplifiers | |
EP0942524B1 (en) | Radio frequency amplifiers | |
US6535065B2 (en) | Variable-gain circuit | |
JP2948054B2 (ja) | 送受信機 | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
US7132889B2 (en) | Translinear variable gain amplifier | |
JP7477074B2 (ja) | バイアス回路及び増幅装置 | |
US20120235750A1 (en) | Amplification device having compensation for a local thermal memory effect | |
JP2002520894A (ja) | 線形化回路を備えた電流ステアリング可変利得増幅器 | |
US20090237156A1 (en) | Power amplifiers having improved startup linearization and related operating methods | |
US9148095B2 (en) | Bias circuit and amplifier controlling bias voltage | |
JP4395383B2 (ja) | Agc回路 | |
US20060116845A1 (en) | Method and system for a temperature sensor for transmitter output power compensation | |
KR100475405B1 (ko) | 보상회로를 갖는 가변이득증폭기 | |
US6600372B2 (en) | Attenuator control circuit | |
EP1306971A1 (en) | Base bias circuit, and power amplifier using the base bias circuit | |
KR20090012078A (ko) | 부하 전류의 온도-의존성 조절을 위한 회로 장치 | |
JP3976567B2 (ja) | 電力増幅装置及びそれを用いた通信装置 | |
JP3827541B2 (ja) | 温度補償回路及びこれを具備した通信端末装置 | |
JP3517760B2 (ja) | 可変利得増幅器 | |
US20030169094A1 (en) | Exponential current source to linearize an output power control profile of a power amplifier | |
JP2006295551A (ja) | 高出力増幅器および多段高出力増幅器 | |
JP4156539B2 (ja) | 可変利得増幅回路、それを搭載したic、無線通信システム | |
van Bezooijen et al. | Biasing circuits for voltage controlled GSM power amplifiers | |
US20040072554A1 (en) | Automatic-bias amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |