JP4394466B2 - Method of manufacturing array substrate capable of preventing copper diffusion - Google Patents
Method of manufacturing array substrate capable of preventing copper diffusion Download PDFInfo
- Publication number
- JP4394466B2 JP4394466B2 JP2004020676A JP2004020676A JP4394466B2 JP 4394466 B2 JP4394466 B2 JP 4394466B2 JP 2004020676 A JP2004020676 A JP 2004020676A JP 2004020676 A JP2004020676 A JP 2004020676A JP 4394466 B2 JP4394466 B2 JP 4394466B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- layer
- copper
- array substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、液晶表示パネル等に使用されるアレイ基板の製造方法に関するものである。 The present invention relates to manufacturing method of an array substrate used in a liquid crystal display panel or the like.
液晶表示パネルは、対向したアレイ基板とカラーフィルター基板間に液晶が封止されて形成される。近年主流であるアクティブマトリクス型液晶表示パネルでは、アレイ基板上にはゲート線及びシグナル線が交差して、それぞれ平行に配線される。また、両者の交差部には、薄膜トランジスタ(TFT)が配置される。 The liquid crystal display panel is formed by sealing liquid crystal between an opposing array substrate and a color filter substrate. In an active matrix type liquid crystal display panel which has been mainstream in recent years, gate lines and signal lines cross on an array substrate and are wired in parallel. In addition, a thin film transistor (TFT) is disposed at the intersection of the two.
現在、アレイ基板のゲート線及びシグナル線はAl又はAl合金を主成分とする金属で形成することが一般的であり、Mo/Al−alloy、または純粋なAlを燐酸/硝酸/酢酸系のエッチャントを用いてテーパー形状に加工する方法が主流となっている。 At present, gate lines and signal lines of an array substrate are generally formed of a metal mainly composed of Al or an Al alloy, and Mo / Al-alloy or pure Al is an phosphoric acid / nitric acid / acetic acid-based etchant. The method of processing into a taper shape using the mainstream has become the mainstream.
近年、パネルの高精細化・大画面化に伴い、配線の抵抗及び寄生容量が増大し、配線遅延の問題が顕在化している。配線遅延の問題を低減するには配線抵抗を低くすることが有効である。しかし、現状では開口率を低下させないためには配線膜厚を厚くするしかなく、CVD絶縁膜の被覆の悪化に伴う歩留まり低下が問題となっている。 In recent years, with the high definition and large screen of the panel, wiring resistance and parasitic capacitance have increased, and the problem of wiring delay has become apparent. In order to reduce the problem of wiring delay, it is effective to lower the wiring resistance. However, at present, the only way to prevent the aperture ratio from decreasing is to increase the wiring film thickness, and there is a problem of a decrease in yield due to the deterioration of the coating of the CVD insulating film.
更なる低抵抗材料であるCuを用いた配線材料の実現が待たれているが、大きな課題として、1)Cu拡散に対する抑止方法の確立、2)基板との密着性の改善、3)順テーパーとなるパターニング方法の確立、などがあげられる。 The realization of a wiring material using Cu, which is a further low-resistance material, is awaited. However, as major issues, 1) establishment of a method for suppressing Cu diffusion, 2) improvement of adhesion to the substrate, and 3) forward taper. Establishment of a patterning method to be used.
上記1)の抑止方法は、例えばTFTを構成するアモルファスSi中にCuが拡散して当該半導体の性能を劣化させることを防止する等のために必要である。又上記2)の基板との密着性とは、例えばガラス基板と配線のコアメタルであるCuとの密着性をいう。 The suppression method 1) is necessary, for example, for preventing Cu from diffusing into amorphous Si constituting the TFT and degrading the performance of the semiconductor. Further, the adhesion between the substrate 2) means, for example, adhesion between a glass substrate and Cu which is a core metal of the wiring.
また、上記従来のMo/Al−alloyと異なり配線のコアメタルにCuを用いると、MoよりもCuの方がエッチング速度が速いため、配線パターンの断面は図6のように上部Mo層が庇状に切り立ちやすい。そのため後の絶縁層等で配線を被覆する際の被覆度が低下し、製品不良の原因ともなる。従って上記3)の順テーパーとなるパターニング方法の確立が必要となる。 Further, when Cu is used for the core metal of the wiring unlike the conventional Mo / Al-alloy, the etching rate of Cu is faster than that of Mo. Therefore, the cross section of the wiring pattern has an upper Mo layer as shown in FIG. Easy to stand up to. For this reason, the coverage when the wiring is covered with a subsequent insulating layer or the like is lowered, which may cause a product defect. Accordingly, it is necessary to establish a patterning method for the forward taper of 3) above.
特許文献1に、W、Re、あるいはその両方とNiとの合金層をCuの上層に形成することで、Cuの拡散を抑制する方法が開示されている。しかし、メッキにより上記合金層を形成させる手法をとるため、数百Å程度の薄膜で、かつ表面粗さの小さい薄膜の形成はむずかしく、以降の液晶ディスプレイ製造工程との整合性に問題がある。 Patent Document 1 discloses a method of suppressing diffusion of Cu by forming an alloy layer of W, Re, or both and Ni on the upper layer of Cu. However, since the alloy layer is formed by plating, it is difficult to form a thin film with a thickness of about several hundreds and a small surface roughness, and there is a problem in consistency with the subsequent liquid crystal display manufacturing process.
Ta/Cu/Taのような三層構造が既に考案されている。上層のTaをコンタクトメタル兼Cuの拡散抑止膜として、下層のTaをガラスへの密着層として使用している。しかし、TaとCuのエッチングがドライ−ウエット−ドライの多段階のエッチングとなり、生産性や配線形状に課題が残る。 A three-layer structure such as Ta / Cu / Ta has already been devised. The upper layer Ta is used as a diffusion barrier film for contact metal and Cu, and the lower layer Ta is used as an adhesion layer to glass. However, the etching of Ta and Cu becomes multi-stage etching of dry-wet-dry, and problems remain in productivity and wiring shape.
そこで本発明は、単純なエッチング工程で、基板との密着性が高くかつ抵抗値が低く、Cuの拡散防止効果の高いアレイ構造を提供することを目的とする。 Therefore, an object of the present invention is to provide an array structure that has a high adhesion with a substrate, a low resistance value, and a high Cu diffusion preventing effect by a simple etching process.
銅拡散を防止可能なアレイ基板は、基板と、前記基板の上に形成された銅配線と、前記銅配線の上部及び側部を被覆して積層された、金属または金属窒化膜からなる拡散防止層と、を含み、前記拡散防止層は、前記銅配線中の銅の拡散を防止する。 Do拡 distributed array substrate capable of preventing a consists substrate and a copper wiring formed on the substrate, which is laminated to cover the top and sides of the copper wire, a metal or metal nitride layer diffusion An anti-diffusion layer, and the anti-diffusion layer prevents diffusion of copper in the copper wiring.
銅拡散を防止可能なアレイ基板は、基板と、前記基板上に形成された、金属または金属窒化膜からなる密着層と、前記基板の上に形成された銅配線と、前記銅配線の上部及び側部を被覆して積層された、金属または金属窒化膜からなる拡散防止層と、を含んでもよい。尚、上記銅配線は、当該銅配線の上部及び側部を拡散防止層で被覆するため、断面がテーパ状であることが好ましい。 Do拡 distributed array substrate capable of preventing the includes a substrate and, formed on the substrate, an adhesion layer made of a metal or a metal nitride film, and a copper wiring formed on the substrate, an upper portion of the copper wiring And a diffusion prevention layer made of a metal or a metal nitride film, which is laminated so as to cover the side portions. In addition, since the said copper wiring coat | covers the upper part and side part of the said copper wiring with a diffusion prevention layer, it is preferable that a cross section is a taper shape.
尚、本明細書において銅配線とは、銅又は銅を主成分として含む配線を言い、当該銅配線を被覆する上記拡散防止層及び/又は密着層等を含めて、配線という。また、当該配線中、銅配線の層は以下でコアメタルともよばれる。 In this specification, the copper wiring means copper or wiring containing copper as a main component, and includes the diffusion prevention layer and / or the adhesion layer that covers the copper wiring. In the wiring, the copper wiring layer is also referred to as a core metal below.
銅拡散を防止可能なアレイ基板は、前記拡散防止層は、アモルファス様の構造を有する窒化チタン又は窒化モリブデンであり得る。 Do拡 distributed array substrate capable of preventing a, the diffusion barrier layer may be a titanium nitride or molybdenum nitride having an amorphous-like structure.
銅拡散を防止可能なアレイ基板は、前記密着層は、アモルファス様の構造を有する窒化チタン又は窒化モリブデンであってよい。 Do拡 distributed array substrate capable of preventing a, the adhesion layer may be a titanium nitride or molybdenum nitride having an amorphous-like structure.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、基板を準備するステップと、前記基板上を、金属または金属窒化膜からなる密着層で被覆するステップと、前記密着層の上に銅配線を形成するステップと、前記密着層及び該密着層上に形成した銅配線を、金属または金属窒化膜からなる拡散防止層で被覆するステップと、前記拡散防止層が前記銅配線上にのみ残るようにパターニングするステップと、を含む。 The method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention includes a step of preparing a substrate, a step of covering the substrate with an adhesion layer made of a metal or a metal nitride film, and copper on the adhesion layer. Forming a wiring; covering the adhesion layer and the copper wiring formed on the adhesion layer with a diffusion prevention layer made of metal or a metal nitride film; and the diffusion prevention layer remains only on the copper wiring. Patterning.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記パターニングするステップが、前記拡散防止層上にレジストを塗布するステップと、前記基板の裏面から前記銅配線をマスクとして前記レジストを露光するステップと、前記レジストを現像し、前記銅配線上にレジストパターンを形成するするステップと、前記レジストパターンから露出した前記拡散防止層をエッチングするステップと、を含み得る。 In the method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention, the patterning step includes applying a resist on the diffusion prevention layer, and exposing the resist from the back surface of the substrate using the copper wiring as a mask. Developing the resist to form a resist pattern on the copper wiring, and etching the diffusion prevention layer exposed from the resist pattern.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記拡散防止層をエッチングするステップの後、続けて前記密着層をエッチングするステップを含んでもよい。 The method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention may include a step of etching the adhesion layer successively after the step of etching the diffusion prevention layer.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記拡散防止層、または、該拡散防止層及び前記密着層は、アモルファス様の構造を有する窒化チタンであり得る。 In the method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention, the diffusion prevention layer or the diffusion prevention layer and the adhesion layer may be titanium nitride having an amorphous-like structure.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記金属窒化膜からなる密着層で被覆するステップ及び/又は金属窒化膜からなる拡散防止層で被覆するステップは、全スパッタリングガス流量に対する窒素ガスの流量比が5〜30パーセントである反応性スパッタを行なうステップを含み得る。 In the method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention, the step of covering with the adhesion layer made of the metal nitride film and / or the step of covering with the diffusion prevention layer made of the metal nitride film is based on the total sputtering gas flow rate. Reactive sputtering with a nitrogen gas flow ratio of 5 to 30 percent may be included.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記拡散防止層、または、該拡散防止層及び前記密着層は、アモルファス様の構造を有する窒化モリブデンであってよい。 In the method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention, the diffusion preventing layer, or the diffusion preventing layer and the adhesion layer may be molybdenum nitride having an amorphous structure.
本発明の銅拡散を防止可能なアレイ基板の製造方法は、前記金属または金属窒化膜からなる密着層で被覆するステップ及び/又は金属または金属窒化膜からなる拡散防止層で被覆するステップは、全スパッタリングガス流量に対する窒素ガスの流量比が30パーセント以下である反応性スパッタを行なうステップを含み得る。尚、上記全スパッタリングガス流量に対する窒素ガスの流量比が0パーセントで反応性スパッタを行なう場合は、本明細書において上記拡散防止層及び密着層は、アモルファス様の構造を有する単体のモリブデンで形成されるものと定義する。 The method of manufacturing an array substrate capable of preventing copper diffusion according to the present invention includes the step of covering with the adhesion layer made of the metal or metal nitride film and / or the step of covering with the diffusion prevention layer made of the metal or metal nitride film. Reactive sputtering with a nitrogen gas flow rate ratio to a sputtering gas flow rate of 30 percent or less may be included. When reactive sputtering is performed at a nitrogen gas flow rate ratio of 0% with respect to the total sputtering gas flow rate, the diffusion prevention layer and the adhesion layer in this specification are formed of a single piece of molybdenum having an amorphous-like structure. It is defined as
配線のコアメタルの比抵抗が大幅に改善された。また、配線を積層構造とした場合でもシート抵抗はおよそ半減した。従って、低抵抗化による配線遅延の低減により、大型高精細化への対応や開口率の改善等を見込むことができる。 The specific resistance of the core metal of the wiring has been greatly improved. Further, even when the wiring has a laminated structure, the sheet resistance is approximately halved. Therefore, by reducing the wiring delay due to the low resistance, it is possible to expect a response to large size and high definition and an improvement in aperture ratio.
本発明の実施形態を図1を用いて説明する。本発明の銅拡散を防止可能なアレイ基板は、銅配線の形成されたプリント基板、特に液晶表示パネル、有機ELパネル等に用いられるものである。 An embodiment of the present invention will be described with reference to FIG. The array substrate capable of preventing copper diffusion according to the present invention is used for a printed circuit board on which copper wiring is formed, particularly a liquid crystal display panel, an organic EL panel, and the like.
図1(a)に示すように、本発明の銅拡散を防止可能なアレイ基板10は、基板12と、基板12上に形成された金属または金属窒化膜からなる密着層14と、密着層の上に形成された銅配線16と、銅配線16の上部及び側部を被覆して積層された金属または金属窒化膜からなる拡散防止層18と、を含む。
As shown in FIG. 1A, an
また他の実施形態として、図1(b)に示すように、本発明の銅拡散を防止可能なアレイ基板50は、基板52と、基板52上に形成された金属または金属窒化膜からなる密着層54と、密着層54の上に形成された銅配線56と、銅配線56の上部を被覆して積層された拡散防止膜58と、から構成されてもよい。
As another embodiment, as shown in FIG. 1 (b), an
上記基板12又は52には、光を透過させるガラス等を用いる。以下基板12又は52はガラス基板12又は52とする。
For the
銅配線16又は56の下部、上部、もしくはその両方に、スパッタ等の成膜方法により金属膜または金属窒化膜である密着層14又は54、拡散防止層18又は58を成膜する。密着層14又は54は基板12又は52への、拡散防止層18又は58は後工程で成膜される絶縁膜もしくはその成膜装置、主としてCVD装置への拡散・汚染防止膜として使用する。
The
銅配線16又は56を形成する銅の金属中の拡散は、粒界拡散が支配的であると考えられ、発明のアレイ基板10又は50では、上記銅の拡散を防止するために、緻密なアモルファス構造を有する拡散防止膜16又は56を用いる。窒化チタン(TiN)、窒化モリブデン(MoN)などの金属窒化膜が効果的であり、これらの窒素含有量を最適化することにより、微小で緻密なアモルファス構造をもち、かつ比抵抗が他の電極層への接触層として問題とならない程抵抗の低い拡散防止膜16又は56を実現することができる。
The diffusion of copper in the metal forming the
以下に表1を用いて、本発明のアレイ基板10において金属膜を被覆する工程を、前工程と後工程に分けて説明する。
本発明のアレイ基板10の前工程は、(1)ガラス基板12を準備して洗浄するステップ、(2)基板10上をMoN、TiN等の金属または金属窒化膜からなる密着層14で被覆し、更に密着層14の上を銅層(Cu)で被覆するステップ、(3)銅層(Cu)上にレジスト塗布するステップ、(4)レジスト側からマスクをして露光するステップ、(5)現像してレジストパターンを形成するステップ、(6)PAN系(Phosphoric/Acetic/Nitric;燐酸・酢酸・硝酸)のエッチャントによりウエットエッチングするステップ、(7)レジストを剥離するステップ、を含む。
The pre-process of the
上記(6)のステップで、エッチングの等方性及びCuのレジストへの密着性を利用して、銅配線16を得ることができる。
In the step (6), the
尚、上記アレイ基板10の前工程は、従来のアルミニウム(Al)等による配線基板を製造する際の製造工程と略同じ工程であり、装置の新規導入は不要である。変更点はスパッタの膜種がAl又はAlNdからCuへ変った点と、配線をエッチングするPAN系のエッチャントの組成が変った2点である。
The pre-process for the
次に本発明のアレイ基板10の後工程を説明する。後工程は、(8)密着層14及び密着層14上に形成した銅配線16を、スパッタによりMoN、TiN等の金属または金属窒化膜からなる拡散防止層18で被覆するステップ、(9)拡散防止層18上にレジストを塗布するステップ、(10)ガラス基板12の面側から裏面露光し、続いて現像するステップ、(11)PAN系のエッチャントによりウエットエッチングするステップ、(12)レジストを剥離するステップ、を含む。
Next, the post-process of the
図5(a)、(b)、(c)は、それぞれ上記工程の(8)、(10)、(11)における本発明のアレイ基板10の断面図である。上記工程(10)でガラス基板12の面側から裏面露光、現像し、工程(11)でウエットエッチングすることにより、拡散防止層18が銅配線16上にのみ残るようにパターニングすることができる。言い換えると、上部の拡散防止層18で完全に銅配線16(Cu)を被覆するために、裏面露光を用いた工程(10)によって金属バリア層、即ち拡散防止層18をパターニングしている。
FIGS. 5A, 5B, and 5C are cross-sectional views of the
上記説明の工程により製造された本発明のアレイ基板10の性質、性能等について、以下実施例に記載する実験を用いて説明する。
The properties, performance, and the like of the
チタン(Ti)及び窒化チタン(TiN)について反応性スパッタにおける成膜時の窒素(N2)の添加量を変えて、透過型電子顕微鏡(TEM)による構造解析を行なった。窒素を添加せずに成膜したチタンでは,図2(a)に示すように柱状の結晶構造が確認された。 For titanium (Ti) and titanium nitride (TiN), the amount of nitrogen (N 2 ) added during film formation in reactive sputtering was changed, and structural analysis was performed using a transmission electron microscope (TEM). In the titanium film formed without adding nitrogen, a columnar crystal structure was confirmed as shown in FIG.
次に反応性スパッタにおいて、アルゴン(Ar)ガスに窒素を添加するにつれ結晶構造が変化し、ArガスとN2ガスの比を95:5とした場合は、図2(b)のように上記柱状の結晶構造がぼやけて見えるようになった。更に窒素を添加して、ArガスとN2ガスの比を70:30とすると、図2(a)の柱状の結晶構造は消失し、図2(c)のようなアモルファス様の緻密で微細な構造が確認された。 Next, in the reactive sputtering, when nitrogen is added to the argon (Ar) gas, the crystal structure changes, and when the ratio of Ar gas to N 2 gas is 95: 5, the above is obtained as shown in FIG. The columnar crystal structure became blurred. When nitrogen is further added and the ratio of Ar gas to N 2 gas is set to 70:30, the columnar crystal structure of FIG. 2A disappears, and the amorphous-like dense and fine structure as shown in FIG. The structure was confirmed.
次に、実施例1と同様に反応性スパッタにおける窒素(N2)の添加量を変えて、成膜されたチタン(Ti)及び窒化チタン(TiN)の比抵抗及び表面粗さ(Rms)を測定した。 Next, the specific resistance and surface roughness (Rms) of the formed titanium (Ti) and titanium nitride (TiN) are changed by changing the addition amount of nitrogen (N 2 ) in reactive sputtering in the same manner as in Example 1. It was measured.
拡散防止層及び密着層としては、上層または下層に形成される電極とのコンタクトのために抵抗が低いこと、上層に形成される層間絶縁膜や半導体層の層間絶縁性、モビリティの維持のために表面粗さが小さいこと、などが要求されるが、図3に示すように、窒化添加量がアルゴン比5〜30%の領域では充分に低抵抗かつ平坦性の高い膜を実現できた。 Anti-diffusion layer and adhesion layer have low resistance for contact with the electrode formed in the upper layer or lower layer, interlayer insulation film formed in the upper layer, interlayer insulation of the semiconductor layer, and maintenance of mobility Although the surface roughness is required to be small, as shown in FIG. 3, a film having sufficiently low resistance and high flatness can be realized in the region where the amount of nitriding added is 5 to 30% of the argon ratio.
実施例3では、バリア性評価として、高温高圧下で絶縁破壊寿命試験を行なった。実験条件は、150℃で、円筒型被検物質の面積は1.346mm2とし、膜厚1500ÅのSiN絶縁膜を電極と被検物質間に挟んで行なった。被検物質は銅(Cu)単体、窒素添加量30%(N2ガスのArガス比30%)の窒化チタン、リファレンスとして(Mo)電極を用いた。SiN絶縁膜中への銅拡散が大きい場合は絶縁破壊寿命が短くなる。
In Example 3, as a barrier property evaluation, a dielectric breakdown life test was performed under high temperature and high pressure. The experimental conditions were 150 ° C., the area of the cylindrical test substance was 1.346 mm 2 , and a 1500 N thick SiN insulating film was sandwiched between the electrode and the test substance. The test substance used was copper (Cu) alone, titanium nitride with a nitrogen addition amount of 30% (N 2 gas
図4から分かるように、窒素添加量30%(N2ガスのアルゴン比30%)の窒化チタンはリファレンス(Mo電極)と同等の性能を示し、充分に拡散防止の効果を持っていることが証明できた。尚、本実施例では、銅単体でも比較的高いバリア性を発揮できる絶縁膜を使用している。 As can be seen from FIG. 4, titanium nitride with a nitrogen addition amount of 30% (30% N 2 gas argon ratio) exhibits the same performance as the reference (Mo electrode) and has a sufficient anti-diffusion effect. I was able to prove. In this embodiment, an insulating film that can exhibit a relatively high barrier property even with a single copper is used.
一方で、図示しないが、窒化添加量5%(N2ガス比5%)以下の窒化チタンでは拡散防止効果はあまり期待できない結果であった。 On the other hand, although not shown in the figure, the effect of preventing diffusion was not so much expected with titanium nitride with a nitriding addition amount of 5% (N 2 gas ratio 5%) or less.
最後に、従来のMo/AlNdの積層構造と、本発明の一実施形態であるTiN/Cu/Tiの積層構造の比抵抗を表2に示す。両構造において、拡散防止層及び電気伝導を担うコアメタルの厚さは、それぞれ500Åと3000Åである。また、TiN/Cu/Ti積層構造の密着層であるTi膜の厚さは150Åとした。
表2より、コアメタルがAlNdの場合は比抵抗が4.8μΩcmであったのに対して、Cuの場合は2.2μΩcmであった。従って配線のコアメタルの比抵抗が大幅に改善された。 From Table 2, when the core metal was AlNd, the specific resistance was 4.8 μΩcm, whereas in the case of Cu, it was 2.2 μΩcm. Therefore, the specific resistance of the core metal of the wiring has been greatly improved.
また、配線を積層構造とした場合でもシート抵抗はおよそ半減した。Mo/AlNdの配線の場合はシート抵抗が154mΩ/口であったのに対し、本発明の積層構造のTiN/Cu/TiNを用いた場合は73mΩ/口であった。 Further, even when the wiring has a laminated structure, the sheet resistance is approximately halved. In the case of Mo / AlNd wiring, the sheet resistance was 154 mΩ / port, whereas when TiN / Cu / TiN of the laminated structure of the present invention was used, the sheet resistance was 73 mΩ / port.
以上本発明に係る銅拡散を防止可能なアレイ基板について、実施例を用いて説明したが、本発明のアレイ基板は上記実施例に限定されない。コアメタルはCuを主成分とする金属、拡散防止層及び密着層はMoN又はTiNのいずれかで形成されればよい。あるいは拡散防止層又は密着層の何れか一方が省略されてもよい。 The array substrate capable of preventing copper diffusion according to the present invention has been described with reference to the embodiments. However, the array substrate of the present invention is not limited to the above embodiments. The core metal may be formed of a metal mainly composed of Cu, and the diffusion prevention layer and the adhesion layer may be formed of either MoN or TiN. Alternatively, either the diffusion preventing layer or the adhesion layer may be omitted.
また、本発明の銅拡散を防止可能なアレイ基板の実施形態は、主としてアレイ基板10を用いて説明したが、本発明のアレイ基板は上記実施形態に限定されず、上述のアレイ基板50等他の形態も含み得る。
Moreover, although the embodiment of the array substrate capable of preventing copper diffusion of the present invention has been described mainly using the
また本発明の銅拡散を防止可能なアレイ基板の、配線の積層構造における各層の厚さは、上記実施例4に示した厚さに限定されない。各層の厚さは任意であり、あらゆる各層の厚さ比をとる上記積層構造が本発明に含まれ得る。 In addition, the thickness of each layer in the wiring laminated structure of the array substrate capable of preventing copper diffusion according to the present invention is not limited to the thickness shown in the fourth embodiment. The thickness of each layer is arbitrary, and the above laminated structure taking the thickness ratio of every layer can be included in the present invention.
本発明のアレイ基板50の製造工程は、上記アレイ基板10の前工程と略同一である。即ち本発明のアレイ基板10の前工程(2)において、MoN、TiN等の金属または金属窒化膜からなる密着層5で被覆し、更に密着層14の上を銅層(Cu)で被覆し、この銅層の上に更にMoN、TiN等の金属または金属窒化膜をベタに積層する。その後上記前工程(3)〜(7)の工程を経ることによって、図1(b)に示す本発明のアレイ基板50を得ることができる。
The manufacturing process of the
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。 In addition, the present invention can be carried out in a mode in which various improvements, modifications, and changes are added based on the knowledge of those skilled in the art without departing from the gist thereof.
銅配線のなされたプリント基板、特に液晶テレビやパソコンディスプレイ、その他のディスプレイに用いられるアレイ基板すべてに利用可能である。 It can be used for all printed circuit boards with copper wiring, especially for array boards used in liquid crystal televisions, personal computer displays, and other displays.
10、50: アレイ基板
12、52:ガラス基板
14、54:密着層
16、56:銅配線(コアメタル)
18、58:拡散防止層
20:レジスト層
10, 50:
18, 58: Diffusion prevention layer 20: Resist layer
Claims (6)
前記基板上を、金属または金属窒化膜からなる密着層で被覆するステップと、
前記密着層の上に銅配線を形成するステップと、
前記密着層及び該密着層上に形成した銅配線を、金属または金属窒化膜からなる拡散防止層で被覆するステップと、
前記拡散防止層が前記銅配線上にのみ残るようにパターニングするステップと、
を含み、
前記パターニングするステップが、
前記拡散防止層上にレジストを塗布するステップと、
前記基板の裏面から前記銅配線をマスクとして前記レジストを露光するステップと、
前記レジストを現像し、前記銅配線上にレジストパターンを形成するするステップと、
前記レジストパターンから露出した前記拡散防止層をエッチングするステップと、
を含む、銅拡散を防止可能なアレイ基板の製造方法。 Preparing a substrate;
Coating the substrate with an adhesion layer made of a metal or metal nitride film;
Forming a copper wiring on the adhesion layer;
Coating the adhesion layer and the copper wiring formed on the adhesion layer with a diffusion preventing layer made of a metal or a metal nitride film;
Patterning so that the diffusion barrier layer remains only on the copper wiring;
Only including,
The patterning step comprises:
Applying a resist on the diffusion preventing layer;
Exposing the resist from the back surface of the substrate using the copper wiring as a mask;
Developing the resist and forming a resist pattern on the copper wiring;
Etching the diffusion barrier layer exposed from the resist pattern;
A method of manufacturing an array substrate that can prevent copper diffusion.
全スパッタリングガス流量に対する窒素ガスの流量比が5〜30パーセントである反応性スパッタを行なうステップを含む、請求項3に記載の銅拡散を防止可能なアレイ基板の製造方法。 The step of covering with the adhesion layer made of the metal nitride film and / or the step of covering with the diffusion prevention layer made of the metal nitride film,
The method of manufacturing an array substrate capable of preventing copper diffusion according to claim 3 , comprising the step of performing reactive sputtering in which a flow rate ratio of nitrogen gas to total sputtering gas flow rate is 5 to 30 percent.
全スパッタリングガス流量に対する窒素ガスの流量比が30パーセント以下である反応性スパッタを行なうステップを含む、
請求項5に記載の銅拡散を防止可能なアレイ基板の製造方法。 The step of covering with the adhesion layer made of the metal or metal nitride film and / or the step of covering with the diffusion prevention layer made of the metal or metal nitride film,
Performing reactive sputtering in which the flow ratio of nitrogen gas to the total sputtering gas flow is 30 percent or less,
The manufacturing method of the array board | substrate which can prevent the copper diffusion of Claim 5 .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020676A JP4394466B2 (en) | 2004-01-29 | 2004-01-29 | Method of manufacturing array substrate capable of preventing copper diffusion |
TW94102407A TWI305585B (en) | 2004-01-29 | 2005-01-26 | A wiring substrate and method using the same |
US11/044,716 US20050224977A1 (en) | 2004-01-29 | 2005-01-28 | Wiring substrate and method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020676A JP4394466B2 (en) | 2004-01-29 | 2004-01-29 | Method of manufacturing array substrate capable of preventing copper diffusion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217087A JP2005217087A (en) | 2005-08-11 |
JP4394466B2 true JP4394466B2 (en) | 2010-01-06 |
Family
ID=34904527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020676A Expired - Fee Related JP4394466B2 (en) | 2004-01-29 | 2004-01-29 | Method of manufacturing array substrate capable of preventing copper diffusion |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4394466B2 (en) |
TW (1) | TWI305585B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5154665B2 (en) * | 2009-02-10 | 2013-02-27 | シャープ株式会社 | Connection terminal and display device having the connection terminal |
WO2013111225A1 (en) * | 2012-01-26 | 2013-08-01 | パナソニック株式会社 | Thin film transistor array apparatus and el display apparatus using same |
KR102477984B1 (en) * | 2015-12-11 | 2022-12-15 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method of that |
JP7331799B2 (en) * | 2020-07-20 | 2023-08-23 | トヨタ自動車株式会社 | Method for manufacturing all-solid-state battery |
-
2004
- 2004-01-29 JP JP2004020676A patent/JP4394466B2/en not_active Expired - Fee Related
-
2005
- 2005-01-26 TW TW94102407A patent/TWI305585B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200538800A (en) | 2005-12-01 |
JP2005217087A (en) | 2005-08-11 |
TWI305585B (en) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI285784B (en) | Method for manufacturing thin film transistor allay | |
KR20040054590A (en) | An electronic device and a method for producing the same, and a sputtering target | |
KR101175970B1 (en) | Wiring layer, semiconductor device, liquid crystal display device | |
TWI527118B (en) | Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same | |
TWI413257B (en) | Thin film transistor, active device array substrate and liquid crystal display panel | |
JP2018174342A (en) | Laminate wiring film and thin-film transistor element | |
JP4913267B2 (en) | Wiring layer, semiconductor device, and liquid crystal display device having semiconductor device | |
JP5022364B2 (en) | Multilayer film for wiring and wiring circuit | |
TWI312578B (en) | Thin film transistor substrate | |
JP4394466B2 (en) | Method of manufacturing array substrate capable of preventing copper diffusion | |
JP2007140556A (en) | Method of manufacturing thin film transistor and liquid crystal display device using the same | |
CN111834446B (en) | Thin film transistor, manufacturing method thereof, array substrate and display panel | |
WO2020244102A1 (en) | Array substrate and manufacturing method | |
KR20170112314A (en) | Wet etching method for a single layer or multiple layer comprising Ag or Ag alloy, and etchant composition for a single layer or multiple layer comprising Ag or Ag alloy, and method for manufacturing a thin film transistor and a thin film transistor | |
KR101350648B1 (en) | Layered interconnection for electronic device, and sputtering target for forming a covering layer | |
TWI467724B (en) | Conductive pattern for panel and manufacturing method thereof | |
JP3514985B2 (en) | Active matrix substrate | |
KR100817630B1 (en) | Method for forming transparent conductive film on Al-C based metal film and method for manufacturing array substrate of TFT-LCD using thereof | |
JP2000199912A (en) | Active matrix type liquid crystal display device and its production | |
TW201829845A (en) | Etching solution composition for silver-containing film and manufacturing method for array substrate for display device using the same capable of providing an excellent side etch without damaging lower data wirings | |
JPH0456136A (en) | Forming method of thin film for wiring | |
KR101182013B1 (en) | Thin film transistor substrate and display device having the thin film transistor substrate | |
WO2021184312A1 (en) | Thin-film transistor and preparation method therefor, and display substrate and display panel | |
JP2010056258A (en) | Method of manufacturing copper wiring substrate | |
KR102513168B1 (en) | Etching solution composition for silver-containing layer and an display substrate using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |