JP4394015B2

JP4394015B2 - コイル耐圧試験器

Info

Publication number: JP4394015B2
Application number: JP2005047241A
Authority: JP
Inventors: 鴻成澤
Original assignee: アドフォクス株式会社
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2010-01-06
Anticipated expiration: 2025-02-23
Also published as: JP2006234484A

Description

本発明は、コイルに高周波、高電圧を加えて、コロナ放電の有無を高い精度で検査するコイル耐圧試験器に関する。

通常、高圧電極の周囲の気体は、電極の電位によってイオン化され、微小な暗電流が流れる。前記電極の電位を次第に上昇させた場合、ある電圧から徐々に電流が増加し、遂には飛躍的に電流が増大する電位が存在し、このときに発生する現象が火花放電であり、その火花放電にいたるまでに流れる微小な電流も放電であって、これをコロナ放電又は部分放電と呼んでいる。

例えば、コイルに火花放電が発生した場合、コイルの不良として容易に検知できるが、コロナ放電は動作不良とならないため、検知できない場合が多い。然しながら、コロナ放電はオゾンを発生し、オゾンの酸化作用によって電気機器の絶縁が劣化して、半年〜１年後に故障を発生させる可能性が高く、しかも、コロナ放電は電波雑音を放出するので、電子機器の正常な動作を妨げるなどの問題を起こすので放置することはできない。

古くからコロナ放電の測定には部分放電試験器が使われているが、その部分放電試験器は、扱う試験周波数が低く、５０Ｈｚ或いは６０Ｈｚである為、コイルの巻線間にコロナ放電が発生するような高い電圧を加えることは出来ず、例えば、電線自体の絶縁試験等の一部の試験にのみ使われている。

近年、コイルを試験する場合、コンデンサに高い電圧を充電した後、その充電電圧を瞬間的にコイルに印加するインパルス試験が行われている（例えば、特許文献１、特許文献２を参照。）。

然しながら、従来の技術に依った場合、コロナの検出感度は不十分であり、その理由を図５、図６、図７を参照して説明する。

図５は従来のインパルス発生回路を表す要部回路図であり、この回路では、高圧コンデンサ５３に充電した高い電圧をスイッチング素子５４を閉じて，共振コンデンサ５５および被試験コイル５６に加え、共振電圧を発生する。この場合、スイッチング素子５４としては、サイリスタが最も多く使われている。

図６はサイリスタを用いた従来の試験器に関する動作を説明する為のタイミングチャートである。

一般に、サイリスタは、オンになって電流が流れた場合、その電流が０になるまで導通し続けるので、その間、高圧コンデンサ５３の容量も共振コンデンサ５５の容量に加わって動作することになる。

図６に見られる通り、サイリスタはタイミングＳ３まで導通するので、共振周期は長くなる。従って、スイッチングノイズがタイミングＳ０，Ｓ３に発生するので，同じタイミングＳ０、Ｓ３で発生するコロナ放電の検出を妨害することになる。

図５に見られるスイッチング素子５４としてＦＥＴを使用した場合の動作を図７のタイミングチャートを用いて説明する。

ＦＥＴの動作は高速であるから、スイッチングノイズはタイミングＵ０、Ｕ１に発生するので、タイミングＵ０で発生する最も重要なコロナ放電は妨害されて検出することができない。

また、コイル耐圧試験器で試験を行う場合、被試験コイルにコロナ放電を発生させるには、０−ピークで５ｋＶの電圧が必要になることは普通であるが、その為には５ｋＶの直流電源が必要であって、その直流電源を構成するスイッチング素子にＦＥＴを採用した場合、耐圧を維持するには１０個のＦＥＴを直列接続して用いなければならない（例えば、特許文献２、段落〔０００２〕を参照。）。

更に、当該技術分野の試験では、１０ｋＶ以上の電圧を必要とする場合もあるが、ＦＥＴで対応することは不可能に近い。

一般に、コロナ放電の電流は１桁のｍＡオーダーである場合が多いが、パルス幅は非常に短く、１〜２ナノ秒程度であるから、そのエネルギは小さいので、従来の試験器を用いる場合、その検出には細心の注意が必要となる。

然しながら、従来の試験器では、コロナ放電が最も発生するタイミングでスイッチングノイズも発生するので、それに妨害されて正しい検出ができない旨の問題がある。

しかも、従来の技術に於いては、コンデンサに高圧をチャージする待時間があるため、最速でも１０パルス／秒程度の間隔でしか発生することはできない。通常、コロナ放電は単発波よりも連続波の方が発生しやすいので、コロナ放電の検出のためにはパルス発生を密にする事が望まれる。
特許第３３３１２５９号明細書特開平９−３２５１７０号公報

本発明では、コイル耐圧を試験する際、試験開始時にスイッチング素子のスイッチングを行っても、そのスイッチングノイズがコロナ放電の検出に影響せず、また、高い耐圧試験電圧を発生させることが可能なコイル耐圧試験器を実現し、試験検査の精度を向上し，電気製品の安全性向上に寄与する。

微弱なコロナ放電を正確に検出する為には、試験開始時にコイル耐圧試験器で発生するスイッチングノイズがコロナ放電の検出に影響を与えないようにすることが必要であり、また、被試験コイルにコロナ放電を発生し易くする為、単発パルスではなく、高速連続パルスを印加できるようにしなければならない。

そこで、本発明に依るコイル耐圧試験器では、被試験コイルに磁気エネルギを与えるために必要な電流容量をもつと共に被試験コイルが発生する共振電圧に比較して低い電圧を出力する直流電源と、該直流電源から被試験コイルに流す電流を任意に導通・遮断することができ且つ試験開始と同時に遮断されるスイッチング素子と、該スイッチング素子に加わる負電圧を阻止するために該スイッチング素子に直列に接続されて逆電流を阻止する負電流阻止ダイオードと、該スイッチング素子が電流を遮断した直後にコイルに発生する高電圧波形からコロナ放電波形を分離する回路と、前記共振電圧である高電圧を低電圧に変換する高電圧分圧回路とを備えてなることを基本としている。

この構成からなる本発明のコイル耐圧試験器に依れば、試験開始前から被試験コイルに流していた低電圧の電流を試験開始時に遮断することで高い誘導電圧を発生させ、その高い電圧を利用して被試験コイルにコロナ放電を発生させ、そのコロナ放電をコロナ検出回路で検出するようにしている。

従って、被試験コイルに於けるコロナ放電の発生タイミングは、前記低電圧の電流を試験開始時に遮断するスイッチング素子に於けるスイッチングノイズの発生タイミングに比較して確実に遅れることになり、コロナ検出回路がスイッチング素子のスイッチングノイズを検出したとしても、その時点でコロナ放電が検出されることはあり得ないから、スイッチングノイズとコロナ放電とは時間的に分離されたものとなる。

また、コイルにコロナ放電を発生させるには、単発パルスではなく、できるだけ連続パルスを加えなければならないことは前記した通りである。本発明では、コンデンサに高圧をチャージする待時間は不要であるから、例えば１０００パルス／秒の高速パルスを発生させて連続波に近いコロナ検出感度を得ることは容易であり、そして、スイッチング素子に加える直流電圧は例えば２０Ｖの低圧であっても、高い誘導電圧を発生させることができるから、０−ピークで２０ｋＶ以上の耐圧試験電圧を発生できる回路も容易に実現することができる。

前記手段を採ることに依り、コイル耐圧を試験する際、試験開始時にスイッチング素子をスイッチングすることでスイッチングノイズが発生し、そのスイッチングノイズがコロナ検出回路で検出されたとしても、実際上、被試験コイルにコロナ放電が発生し、そのコロナ放電がコロナ検出回路に検出されるのは、被試験コイルに流れていた低電圧の電流が遮断されて誘導電圧が上昇した後になるから、その検出にスイッチング素子に於けるスイッチングノイズが影響を与えることは皆無である。

また、高い耐圧試験電圧を発生させる電源として、例えば２０Ｖ程度の低い直流電源があれば充分であり、しかも、従来の技術に於けるような高耐圧のコンデンサに電荷を蓄積して放出することで単発パルスを発生する旨の手段と異なり、被試験コイルには連続パルスを印加して充分なコロナ放電を発生させることができ、従って、試験検査の精度を向上させることができる。

図１は本発明に依るコイル耐圧試験器の基本的な回路を表す要部ブロック図であり、また、図２はその動作を説明する為のタイミング・チャートである。

図１に見られるコイル耐圧試験器は、最もシンプルな形態であって、０−ピークで５ｋＶまでの耐圧テストに好適であり、被試験コイル１５の試験条件に合わせて直流電源１１の電圧、電流を選びスイッチング素子１２を選択する。各種モータ、ソレノイド、センサコイル等の耐圧を検査することが可能であり、検査電圧の周波数は、被試験コイル１５の共振周波数になる。

さて、ゲートパルス発生器１４で発生したゲートパルス２ａが“Ｈ”の間、ＩＧＢＴ（ｉｎｓｕｌａｔｅｄｇａｔｅｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子１２が導通する。

即ち、例えば直流２０Ｖを発生する直流電源１１の電圧が被試験コイル１５に加わり、コイル１５には電流が流れる。その電流は、コイル１５のインダクタンスと印加電圧の関係で記号２ｂ（図２参照）で示すように時間とともに増加しつつコイル１５に流れ、その電流ｉはコイル１５に磁気エネルギとして蓄積される。

ゲートパルス２ａが“Ｌ”になって、スイッチング素子１２が電流を遮断すると、コイル１５に蓄積された磁気エネルギは急激に電気エネルギと変換され、記号２ｃに示してあるようにタイミングｔ₁で最大となり、それ以後は降下してコイル１５の共振周期で減衰振動を繰り返すことになる。

通常、コロナ放電の発生開始はコイル１５に印加される電圧の最大電圧付近であって、タイミングｔ₁、ｔ₃、ｔ₅、ｔ₇の近傍で発生し、タイミングｔ₀、ｔ₂、ｔ₄、ｔ₆では発生しない。

スイッチング素子１２のスイッチングノイズは、タイミングt _s、ｔ₀で発生してコロナ波形分離回路１６にも混入するが、前記したコロナ放電の発生タイミングとは異なるので、記号２ｆに示すようにコロナ放電測定の為のタイミングを発生させることで、時間的にスイッチングノイズを除去することができる。

また、コイル１５にコロナ放電を発生させるのに必要なパルスを生成する為の磁気エネルギの蓄積時間は、従来の技術で実施されている高圧コンデンサのチャージ時間に比較すると非常に早く、最も遅くても１００μ秒は越えないから、駆動パルスの繰り返しは１０００回／秒とすることができ、連続駆動に近いコロナ放電検出精度が得られる。

また、従来の回路では２ｋＶのパルスを発生する為には２ｋＶの直流電圧が必要であるが、本発明に依れば、図１及び図２からも看取できるように、電源電圧が２０Ｖであっても非常に高い電圧（例えば２ｋＶ）の電圧を発生することができる。

被試験コイル１５に流れる電流は、図２に記号２ｂで指示してあるように直流電源１１の電圧、スイッチング素子１２の導通時間ｔ_s〜ｔ₀の関数であり、従って電圧及び導通時間を選択することで希望の電流を得ることができる。

図１に示したスイッチング素子１２はＩＧＢＴ、若しくは、ＩＥＧＴ（ｉｎｊｅｃｔｉｏｎｅｎｈａｎｃｅｄｇａｔｅｔｒａｎｓｉｓｔｏｒ）が耐圧が高く大電流を流すのに好適である。

然しながら、被試験コイル１５がショートしている場合、大電流からスイッチング素子１２を保護する為、スイッチング素子１２に流れる電流をピーク電流検出器１３に依って検出し、異常であったときは過電流保護回路２５がゲートパルス発生器１４を停止して、スイッチング素子１２を保護する。

一般に、コロナ放電はパルス幅が１〜２ｎｓの非常に弱いパルスであるから、他のノイズと分離することは容易ではないが、本発明の場合、図２に記号２ｅで指示してあるスイッチングノイズと記号２ｄで指示してあるコロナ放電とは発生タイミングが全く異なるので、記号２ｆで指示してある測定タイミングを適用すれば、スイッチングノイズとコロナ放電とを確実に分離することができる。

測定タイミング２ｆは、ゲートパルス発生器１４で容易に作成することができる。コロナ放電２ｄは、コロナ波形分離回路１６に依って他の信号から分離し、測定タイミング２ｆで開くゲート回路２０を経て、コロナカウンタ２２で集計する。

コロナ放電の波形は非常に短いパルス幅（１〜２ns）であり、図２に記号２ｄで指示してあるように、被試験コイル電圧が高くなるタイミングで群発する。本発明の１例では、コロナ放電のパルス一つ一つをカウントするのではなく、群発したコロナ放電の１ブロックを１ポイントとして検出している。尚、ゲートパルス毎にコロナ放電の有無を判定して1 カウントしても良い。

図１のコイル耐圧試験器で、毎秒１０００パルスのゲートパルスを発生する場合、全てのゲートパルス毎にコロナ放電が発生した場合には、毎秒１０００カウントすることになるため、表示器２７の変化が速すぎて視認することができない。従って、そのような場合には分周器を挿入すると良い。

また、高電圧波形は分圧器１７で２０００分の１にしてからピーク指示電圧計２４及び火花放電検出器２１を経て、火花カウンタ２３に加えられる。

ＣＰＵ（または論理回路）２５は、コロナカウンタ２２、火花カウンタ２３、ピーク指示電圧計２４の値と検査規格値を照合して良否判定を行い、表示器２７に表示する。

スイッチング素子１２が被試験コイル１５に流れている電流を遮断すると、被試験コイル１５には、図２に記号２ｃで指示してあるような高電圧が発生し、以後、コイル１５の自己共振周波数で減衰振動する。

負電流阻止ダイオード１８は負電圧がスイッチング素子１２に加わるのを防止する為のものである。スイッチング素子１２の耐圧が不足している場合には、複数のスイッチング素子を直列に接続して使用することができる。

図３は本発明に依るコイル耐圧試験器の他の実施の形態を説明する回路を表す要部ブロック図であり、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

図３に見られるコイル耐圧試験器は、例えば、液晶バックライト照明用トランスや写真ストロボ用高圧発生トランス等の様に少巻数の一次コイルと多巻数の二次コイルを持つトランス２８の検査に最適である。

この場合、高い試験電圧（二次電圧）に対して一次電圧は低いので、直流電源１１やスイッチング素子１２の耐圧が低くても良い旨の利点がある。試験電圧の周波数は、被試験トランス２８の二次側の共振周波数となる。

試験電圧の周波数は例えば３０ｋＨｚ〜１００ｋＨｚ、試験電圧はピーク−ピークで１〜２０ｋＶである。また、被試験トランス２８が巻数の少ない一次コイルと巻数の多い二次コイルを持つ場合、図示のように、一次側にスイッチング素子１２の電流を流し、二次側にコロナ分離回路１６及び高電圧分圧回路１７を配置することができる。

図４は本発明に依るコイル耐圧試験器の更に他の実施の形態を説明する回路を表す要部ブロック図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。

図４に見られるコイル耐圧試験器では、大きな磁気エネルギを蓄積することができる大容量の高電圧発生トランス２９を介して被試験コイル１５に適した周波数及び電圧を与えることができる。周波数と電圧は高電圧発生トランス２９に依って決まるが、共振コンデンサ３０を付加して変えることも可能であり、３００ｋＨｚ、ピーク−ピークで４０ｋＶの試験も可能である。

即ち、高電圧発生トランス２９の一次側を駆動し、二次側に発生する高電圧を被試験コイル１５に加え、被試験コイル１５の電圧をコロナ波形分離回路１６及び高電圧分圧回路１７に依って検出する。

本発明に依るコイル耐圧試験器では、図１乃至図４について説明した各実施の形態に於いて、コンピューターを用いて直流電源１１をコントロールすることにより、自動測定を容易に実施することができる。例えば、徐々に直流電源１１の出力電圧を上昇させてコロナ放電発生電圧を自動測定したり、或いは、被試験コイル１５の試験電圧を予め設定しておき、製品であるコイルのバラツキによる出力電圧の差を自動的に補正し、常に正確な電圧で試験することなどを容易に行うことができる。

本発明に依るコイル耐圧試験器の基本的な回路を表す要部ブロック図である。図１のコイル耐圧試験器の動作を説明するタイミングチャートである。本発明に依るコイル耐圧試験器の他の実施の形態を説明する回路を表す要部ブロック図である。本発明に依るコイル耐圧試験器の更に他の実施の形態を説明する回路を表す要部ブロック図である。従来のインパルス発生回路を表す要部回路図である。サイリスタを用いた従来の試験器に関する動作を説明する為のタイミングチャートである。ＦＥＴを用いた従来の試験器に関する動作を説明する為のタイミングチャートである。

符号の説明

１１直流電源
１２スイッチング素子
１３ピーク電流検出器
１４ゲートパルス発生器
１５被試験コイル
１６コロナ波形分離回路
１７高電圧分圧器
１８負電流阻止ダイオード
１９測定タイミング発生器
２０ゲート回路
２１火花放電検出器
２２コロナカウンタ
２３火花カウンタ
２４ピーク指示電圧計
２５ＣＰＵ（又は論理回路）
２６過電流保護回路
２７表示器

Claims

被試験コイルに磁気エネルギを与えるために必要な電流容量をもつと共に被試験コイルが発生する共振電圧に比較して低い電圧を出力する直流電源と、
該直流電源から被試験コイルに流す電流を任意に導通・遮断することができ且つ試験開始と同時に遮断されるスイッチング素子と、
該スイッチング素子に加わる負電圧を阻止するために該スイッチング素子に直列に接続
されて逆電流を阻止する負電流阻止ダイオードと、
該スイッチング素子が電流を遮断した直後にコイルに発生する高電圧波形からコロナ放電波形を分離する回路と、
前記共振電圧である高電圧を低電圧に変換する高電圧分圧回路と
を備えてなることを特徴とするコイル耐圧試験器。
スイッチング素子がＩＧＢＴ或いはＩＥＧＴから選択されたものであること
を特徴とする請求項１記載のコイル耐圧試験器。
スイッチング素子の導通時間を可変にするゲートパルス発生器
を備えてなることを特徴とする請求項１記載のコイル耐圧試験器。
直流電源は出力電圧が可変であること
を特徴とする請求項１記載のコイル耐圧試験器。
検出されたコロナ放電をカウントする回路、及び、該回路のカウント数の設定値を超えた際に不良判定を行う論理回路またはＣＰＵ
を備えてなることを特徴とする請求項１記載のコイル耐圧試験器。
検出された火花放電をカウントする回路、及び、該回路のカウント数の設定値を超えた際に不良判定を行う論理回路またはＣＰＵ
を備えてなることを特徴とする請求項１記載のコイル耐圧試験器。
スイッチング素子が複数のスイッチング素子を直列接続したものであること
を特徴とする請求項１記載のコイル耐圧試験器。
被試験コイルが２巻線である場合、巻数が少ない一次コイルを駆動側に接続すると共に巻数が多い二次コイルを検出回路に接続すること
を特徴とする請求項１記載のコイル耐圧試験器。
直流電源と被試験コイルの接続端との間に高電圧発生トランスを介挿してなること
を特徴とする請求項１記載のコイル耐圧試験器。
スイッチング素子に流れるピーク電流を検出し設定電流を超えた際に前記スイッチング素子の動作を停止する過電流保護回路
を備えてなることを特徴とする請求項１記載のコイル耐圧試験器。
所要の高電圧を得る為に直流電源の出力電圧を制御する信号及びスイッチング素子の導通時間を制御する信号を送出し、前記高電圧が徐々に高くなって被試験コイルにコロナ放電または火花放電が発生したことを検知した信号が入力されて試験動作を停止する信号を送出する論理回路またはＣＰＵ
を備えてなることを特徴とする請求項１のコイル耐圧試験器。
予め設定された高電圧の目標値に近づける為に直流電源の出力電圧を調節する信号及びスイッチング素子の導通時間を調節する信号を送出する論理回路またはＣＰＵ
を備えてなることを特徴とする請求項１記載のコイル耐圧試験器。
火花放電及びコロナ放電の測定タイミングを設定してスイッチング素子に依るスイッチングノイズを排除する測定タイミング発生器
を備えてなることを特徴とする請求項５或いは請求項６記載のコイル耐圧試験器。