JP4392316B2 - フレーム中継装置 - Google Patents

Description

本発明は、フレーム中継装置に係り、特に、入力フレームの出力先を判定する出力先判定処理部と、入力フレームの属するフローを判定するフロー判定処理部等を備えた安価なフレーム中継装置に関する。また、本発明は、特に、出力先判定処理部とフロー判定処理部の高速化と低コスト性を、ＣＡＭ（Contents Addressable Memory）を用いて両立するフレーム中継装置に関する。

ネットワークを構成するスイッチは、入力するフレームの宛先ＭＡＣアドレスからフレームを出力する出力回線を判定して転送する。スイッチ内の出力先判定処理部はこの出力回線を判定するための出力先判定処理を実行する。出力先判定処理部はＭＡＣアドレスと本アドレスに対応する回線の番号（回線番号）から成るフォワーディング・エントリを複数格納するフォワーディング・データ・ベース(Forwarding Data Base)を備える。フレームが入力するとヘッダ内の宛先ＭＡＣアドレスとフォワーディング・エントリのＭＡＣアドレスの一致比較を行い、一致するエントリ内の回線番号を入力したフレームの出力回線の回線番号と判定する。一致するフォワーディング・エントリが存在しない場合、スイッチは入力フレームを全ての出力回線に転送するフラッディングを実行する。

出力先判定処理部は、出力先判定処理に加えてフォワーディング・データ・ベースを構築するためのアドレス学習処理を実行する。本処理では、フレーム入力時にフォワーディング・エントリ内のＭＡＣアドレスとヘッダ内の送信元ＭＡＣアドレスを一致比較し、一致するフォワーディング・エントリが無い場合には、ヘッダ内の送信元ＭＡＣアドレスと入力フレームが入力した回線番号をそれぞれフォワーディング・エントリのＭＡＣアドレス、回線番号として登録する。

非特許文献３においては高速検索用のデバイスであるＣＡＭ（Contents Addressable Memory）を用いた高速な出力先判定処理方法について記載されている。ＣＡＭは一致条件を複数備え、検索キーが入力されると複数の一致条件と検索キーの一致比較を実行する。一致する一致条件がある場合には一致条件に関連付けられた情報を出力し、一致する一致条件が無い場合には一致する一致条件が無いことを通知する。

図１８に、非特許文献３を適用した出力先判定処理部の概念図を示す。非特許文献３における出力先判定処理部においては、図１８に示すように、一致条件としてフォワーディング・データ・ベース内のＭＡＣアドレスが、関連付けられた情報としてこのアドレスに対応する回線番号がＣＡＭ１８０１に格納される。フレーム入力時にはＣＡＭ１８０１はフレーム内の宛先ＭＡＣアドレスと一致条件であるＭＡＣアドレスを比較し、一致した一致条件に対応する回線番号を、入力フレームを出力する回線番号と判定する。また、アドレス学習処理においても、送信元ＭＡＣアドレスと一致するフォワーディング・エントリの有無を、送信元ＭＡＣアドレスを検索キーとしてＣＡＭ１８０１に入力すれば良い。

スイッチは出力先判定処理部に加えて、フロー判定処理部を備えている場合もある。フロー判定処理部はフレームのヘッダ内の情報から該フレームが属するフローを判定するフロー判定処理を行う。ここでフローとは、ヘッダ内の特定の情報が同一であるフレームの一連の流れ（フロー）である。フロー判定処理部は送信元アドレスや宛先アドレスなどのフレームヘッダ内の情報を組み合わせたフロー識別条件と、フロー識別条件に対応するフロー情報とを格納するフロー・エントリを複数備える。フロー制御としては、例えば、フレームの転送／廃棄を指示するフィルタ情報や、フレームの転送優先度を指示するＱｏＳ情報や、統計情報等のいずれか又は複数を含む事ができる。フレームが入力するとヘッダ内の情報とフロー識別条件が一致するフロー・エントリを探し出して、一致したエントリのフロー情報に基づいてフィルタ情報の判定やＱｏＳ情報の判定や統計情報収集処理を実行する。

非特許文献２では、「クロス・プロデューシング」と呼ばれるフロー判定処理を高速に実施する方法について記載されている。本方式では宛先アドレスや送信元アドレスなどの各フィールドの識別条件にフロー識別条件を分割する。フロー判定処理時には、分割したフロー識別条件と対応するヘッダ内の情報の一致比較をフィールド毎に行い、それぞれの比較結果に基づいて最終的に一致するフロー・エントリを判定する。最終的なフロー・エントリを判定する方法として、分割されたフロー識別条件から構成され得る全組み合わせに関して一致すべきフロー・エントリを指示する指示情報を格納するクロス・プロダクト・テーブルを備える方法が記載されている。例えば、この際フロー識別条件が５つのフィールドから構成され、それぞれの分割されたフロー識別条件の種類の数が４、４、５、２、３である場合、一致するフロー・エントリの指示情報は４８０（＝４×４×５×２×３）個となる。このクロス・プロダクト・テーブルのエントリ数を削減する「オン・デマンド クロス・プロデューシング」に関しても記載されている。本方法ではフロー判定処理時にクロス・プロダクト・テーブルのエントリをオン・デマンドで設定する。クロス・プロダクト・テーブル内に必要なエントリが存在する場合には、クロス・プロデューシングと同様の処理を行い、必要なエントリが存在しない場合には、通常のリニアサーチなどの低速なフロー判定処理を実施し、処理したパケットに対応する指示情報をクロス・プロダクト・テーブルに作成する。

さらに、非特許文献１にはルータのフロー判定処理を、ＴＣＡＭ(Ternary Contents
Addressable Memory)を用いて更に高速に実現する方法について記載されている。ＴＣＡＭでは一致条件のビット毎に’０’、’１’の指定だけでなく、検索キーが’０’でも’１’でも良いことを表す”マスク”も指定可能である。

図１９に、非特許文献１を適用したフロー判定処理部の概念図を示す。
以下に、示す非特許文献１の概念図を用いて本方法を説明する。図１９はヘッダ内の送信元アドレス、宛先アドレス、上位プロトコルを組み合わせて作成したフロー識別条件を記述したエントリ１９１０−ｉ （ｉ＝１〜Ｎ）を複数格納するＴＣＡＭ１９０１と、該エントリ１９１０−ｉに対応するフロー情報を記述したフロー情報１９２０−ｉを格納する検索結果保持テーブル１９０２から構成される。なお、’ｄ．ｃ’はそれぞれの情報が何であっても良いことを示すマスクである。フレーム入力時にはパケットのヘッダ情報とエントリ１９１０−ｉの一致比較を行い、一致するエントリ１９１０−ｉに対応するフロー情報１９２０−ｉに基づきフィルタ情報やＱｏＳ情報の判定や統計情報収集処理を行う。

さらに、特許文献１では、設定されるフロー・エントリ数を削減するフロー判定処理方法について記載されている。例えば、宛先アドレス毎かつ送信元アドレス毎にフローを判定する場合、非特許文献１を適用したフロー判定処理部の必要なフロー・エントリ数は宛先アドレスのバリエーション数と送信元アドレスのバリエーション数の掛け算となる。特許文献１記載のフロー判定処理部は、非特許文献２のフロー判定処理部を前段フロー判定処理部および、後段フロー判定処理部として備える。前段フロー判定処理部のＴＣＡＭには、宛先アドレスの条件とその他をマスクとしたフロー識別条件が宛先アドレスのバリエーション数分だけ設定され、後段フロー判定処理部のＴＣＡＭには、前段フロー判定処理部で判定されたフローの番号の条件と送信元アドレスの条件とその他の条件をマスクとしたフロー識別条件が設定される。フレーム入力時には前段フロー判定処理部が入力フレームのヘッダ情報から第一のフロー判定処理を行って宛先アドレスだけから決まる暫定的なフローの番号を判定し、後段フロー判定処理では、このフローの番号とヘッダ情報から最終的なフローを判定する第二のフロー判定処理を実行する。設定されるフロー・エントリ数は宛先アドレスのバリエーション数と送信元アドレスのバリエーション数の和となるため、それぞれのバリエーション数が多い場合には、特許文献１のフロー判定処理部は非特許文献２のフロー判定処理部に設定されるフロー・エントリ数を削減することができる。
特開２００３−７８５４９号公報“パケット転送方法および装置” "連想メモリを用いたフロー識別法"宇賀他、電子情報通信学会 ２０００年総合大会講演論文集、ＳＢ−４−２． V. Srinivasan, G. Varghese, S. Suri, M. Waldvogel, "Fast and Scalable Layer Four Switching", Proceedings of ACM SIGCOMM '98, p191-202. "ＬＡＮスイッチング徹底解説"Rich Seifert著 日経BP社刊

前述の非特許文献１および３においては、出力先判定処理部とフロー判定処理部を同時に安価に実現する際の課題がある。
非特許文献１および３を適用した場合、上述した出力先判定処理部とフロー処理判定処理部が別々に必要となる。出力先判定処理部のＣＡＭ１８０１には出力先判定に使用される全てのＭＡＣアドレスが、フロー判定処理部のＴＣＡＭ１９０１には送信元アドレス、宛先アドレスの条件としてそれぞれ送信元ＭＡＣアドレス、宛先ＭＡＣアドレスが設定される。この際、出力先判定処理部とフロー処理判定処理部のＣＡＭに同一のＭＡＣアドレスが設定される場合がある。例えば、図１９の送信元アドレスｘ、宛先アドレスｘに対応するＭＡＣアドレスがＭＡＣアドレスｘである場合、ＭＡＣアドレス１等はそれぞれＣＡＭ１８０１とＴＣＡＭ１９０１に設定される。非特許文献１および２を適用した出力先判定処理部とフロー処理判定処理部はビット長が４８ビットと長いＭＡＣアドレスを冗長設定する必要があるため、ＣＡＭ容量を効率的に使用できない。このＣＡＭ容量の浪費は出力先判定処理部とフロー処理判定処理部をコストアップさせる要因となる。

また、特許文献１や非特許文献１を適用したフロー判定処理部のＴＣＡＭには、フロー識別条件としてＭＡＣアドレスのマスクが設定される。特許文献１のフロー判定処理部においては、前段フロー判定処理部が送信元ＭＡＣアドレスにより暫定的なフローの番号を判定し、後段フロー判定処理部が宛先ＭＡＣアドレスに基づいて最終的なフローを判定する場合、前段フロー判定処理部のフロー・エントリの宛先ＭＡＣアドレスと後段フロー判定処理部のフロー・エントリの送信元ＭＡＣアドレスはマスクとなる。また、非特許文献１のフロー判定処理部においては、図１９のＴＣＡＭ１９０１にはｄ．ｃで表されるマスクが設定される。ＭＡＣアドレスは前述の通りビット長が４８ビットと大きく、ＣＡＭ容量が大きくなるので、このマスクを省略可能であればより安価なフロー判定処理部を実現可能となる。

非特許文献２では、ＭＡＣアドレスの識別条件だけをＣＡＭに設定すれば、マスクや重複するＭＡＣアドレスの条件を記載する必要がないが、一致すべきフロー・エントリの指示情報を格納するテーブルが大きくなってしまうという課題がある。フロー識別条件がＫ個のフィールドから構成され、Ｎ個のフロー・エントリが存在する場合、最大でＮ^ｋもの指示情報が必要となる。例えば、フィールド数が４でフロー・エントリ数が２ｋの場合、２^４４個のエントリが必要となる。オン・デマンド クロス・プロデューシングを用いれば、この指示情報の数を削減できるが、クロス・プロダクト・テーブルにエントリが無い場合には、フロー判定処理の速度が著しく低下してしまうという課題がある。

本発明は、以上の点に鑑み、フォワーディング・エントリやフロー・エントリに同一のＭＡＣアドレスが存在する場合にも一つの共通のＭＡＣアドレスを備える出力先判定処理部とフロー判定処理部を安価に実現することを目的とする。さらに、本発明は、宛先ＭＡＣアドレスや送信元ＭＡＣアドレスのマスクを省略可能とし、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することを目的とする。また、本発明はＣＡＭを使用する場合には、一つの共通のＭＡＣアドレスだけを備えＣＡＭ容量を効率的に使用する出力先判定処理部とフロー判定処理部を実現することを目的とする。さらに、本発明は、ＭＡＣアドレスに対応するマスクを省略可能でＣＡＭ容量を効率的に使用し、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することも目的とする。

本発明のフレーム転送装置のヘッダ処理部は、出力先判定処理とフロー判定処理を行うためにビット長が長いＭＡＣアドレスを一つだけ共通設定するキー情報供給部を備える。このキー情報供給部は、ＭＡＣアドレスと本アドレスに対応するＭＡＣキー情報を管理し、フレーム入力時には該フレーム内の送信元ＭＡＣアドレス又は宛先ＭＡＣアドレスに対応するキー情報を判定する。キー情報供給部が管理するＭＡＣアドレスはフォワーディング・エントリ内のＭＡＣアドレスと、フロー・エントリ内の送信元ＭＡＣアドレス又は宛先ＭＡＣアドレスに対応するＭＡＣアドレスであるが、同一のＭＡＣアドレスを一つ管理すれば良く、さらに、マスクを記憶する必要ない。

本発明のヘッダ処理部の出力先判定処理部は、宛先ＭＡＣアドレス又は送信元ＭＡＣアドレスの代わりに対応するキー情報に基づいて出力先判定処理／アドレス学習処理を実行する。フロー判定処理部は、宛先ＭＡＣアドレスと送信元ＭＡＣアドレスに対応するキー情報に基づいてフロー判定を行う。出力先判定処理部とフロー判定処理部はビット長の長いＭＡＣアドレスを備える必要が無い。
この様に、本発明を適用したヘッダ処理部は、同一のＭＡＣアドレスを一つだけ管理すれば良く、さらに、フロー・エントリ内のＭＡＣアドレスのマスクを設定する必要が無い。

キー情報供給部をＣＡＭにより実現する場合、キー情報供給部はフォワーディング・エントリ内のＭＡＣアドレスと、フロー・エントリ内の送信元ＭＡＣアドレス又は宛先ＭＡＣアドレスに対応するＭＡＣアドレスをエントリとして格納する第一のＣＡＭと、該エントリに対応するキー情報を備えたキー情報テーブルを備える。入力フレームの送信元ＭＡＣアドレス又は宛先ＭＡＣアドレスが入力されると、第一のＣＡＭはそれぞれのＭＡＣアドレスと一致するエントリを探して一致したエントリのアドレスを出力し、キー情報供給部はキー情報テーブルから本アドレス対応するキー情報を読み出す。

出力先判定処理部をＣＡＭにより実現する場合、出力先判定処理部は、ＭＡＣアドレスの代わりに該ＭＡＣアドレスに対応するキー情報とフォワーディング・エントリ内のＭＡＣアドレス以外の一致条件がエントリとして設定される第二のＣＡＭと、該エントリに対応した出力先を格納する出力先情報テーブルを備える。

一方、フロー判定処理部をＣＡＭにより実現する場合、フロー判定処理部は、送信元ＭＡＣアドレス及び宛先ＭＡＣアドレスの代わりにこれらのＭＡＣアドレスに対応するキー情報と、フロー識別条件内のＭＡＣアドレス以外の条件とがエントリとして設定される第三のＣＡＭと、フレームの転送／廃棄を指示する該エントリに対応するフィルタ情報やフレームの転送優先度を指示するＱｏＳ情報や統計情報のいずれか又は複数が格納されるフロー情報テーブルを備える。

入力フレームの宛先ＭＡＣアドレスに対応するキー情報を含めた情報が出力先判定処理部に入力されると、第二のＣＡＭはこの情報と一致するエントリを探して一致したエントリのアドレスを出力し、出力先判定処理部は出力先情報テーブルから本アドレスに対応する出力先情報を読み出す。入力フレームの送信元ＭＡＣアドレスに対応するキー情報を含めた情報が出力先判定処理部に入力されると、第二のＣＡＭはこの情報と一致するエントリの有無を判定し、出力先判定処理部は一致するエントリの有無に基づきＭＡＣアドレスの学習要否を判定する。また、入力フレームの送信元ＭＡＣアドレスと宛先ＭＡＣアドレスを含めた情報がフロー判定処理部に入力されると、第三のＣＡＭはこの情報と一致するエントリを探して一致したエントリのアドレスを出力し、フロー判定処理部はフロー情報テーブルの本アドレスからエントリを読み出す。この様に本発明のヘッダ処理部は複数の同一のＭＡＣアドレスをＣＡＭに設定する必要が無く、さらに、フロー・エントリのマスクをＣＡＭに設定する必要がない。

以上のように、本発明の解決手段によると、
複数の入力回線と、複数の出力回線とが接続され、前記入力回線から入力した入力フレームのヘッダ情報から前記入力フレームの出力回線番号を判定し、前記出力回線番号に対応する前記出力回線に前記入力フレームを転送するためのフレーム中継装置において、
アドレスと、該アドレスに一対一に対応して該アドレスよりビット長が短いキー情報とを管理し、入力フレーム内の送信元アドレス及び宛先アドレスにそれぞれ対応する送信元キー情報及び宛先キー情報を判定するキー情報供給部と、
前記キー情報供給部が判定した宛先キー情報と、入力フレーム内の送信元アドレスと宛先アドレス以外の情報とに基づいて、出力回線番号を判定する出力先判定処理部と、
前記キー情報供給部が判定した送信元キー情報及び宛先キー情報と、入力フレームの入力回線番号、入力フレーム内の送信元アドレスと宛先アドレス以外の情報の内少なくとも１つの情報に基づいて、フロー情報を判定するフロー判定処理部と
を備えたフレーム中継装置が提供される。
上記以外の本願が解決しようとする課題、その解決手段は、本願の「発明を実施するための最良の形態」の欄および図面でさらに明らかにされる。

本発明によると、ヘッダ処理部は安価に出力判定処理とフロー判定処理を実現することができる。
また、本発明によると、フォワーディング・エントリやフロー・エントリに同一のＭＡＣアドレスが存在する場合にも一つの共通のＭＡＣアドレスを備える出力先判定処理部とフロー判定処理部を安価に実現することができる。さらに、本発明によると、宛先ＭＡＣアドレスや送信元ＭＡＣアドレスのマスクを省略可能とし、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することができる。また、本発明により、ＣＡＭを使用する場合には、一つの共通のＭＡＣアドレスだけを備えＣＡＭ容量を効率的に使用する出力先判定処理部とフロー判定処理部を実現することができる。さらに、本発明によると、ＭＡＣアドレスに対応するマスクを省略可能でＣＡＭ容量を効率的に使用し、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することができる。

１．フレーム中継装置
本実施の形態の出力先判定処理部とフロー判定処理部を有するフレーム中継装置（スイッチ）の概要動作を、図２、図３および図４を用いて説明する。
図２は、本実施の形態のスイッチ２００のブロック図を示す。
スイッチ２００は、フレームが入力するＮの入力回線２０１−ｉ （ｉ＝１−Ｎ）、本実施の形態固有のヘッダ処理部１００と、Ｎの出力回線２０２−ｉ （ｉ＝１−Ｎ）、Ｎのインターフェース部２１０−ｉ （ｉ＝１−Ｎ）と、インターフェース部２１０−ｉを結合する一つのフレーム中継処理手段２５０と、一つのプロセッサ２８０を備える。インターフェース部２１０−ｉは、フレームの受信処理を行うフレーム受信回路２３０と、フレームの送信処理を行うフレーム送信回路２７０を備える。なお、ヘッダ処理部１００は全てのインターフェース部２１０−ｉと接続されるが、煩雑となるため図中ではインターフェース部２１０−１のみと結線されている。

図３は、入力回線２０１−ｉ、出力回線２０２−ｉから入出力されるフレームのフォーマットの一例を示す。本フォーマットはヘッダ部３１０とユーザデータ３２１を格納するデータ部３２０を含む。ヘッダ部３１０は、データリンク層の送信元アドレスである送信元ＭＡＣアドレス３１１（Source MAC Address：以下「SMAC」という。）、宛先アドレスである宛先ＭＡＣアドレス３１２（Destination MAC Address：以下「DMAC」という。）と、ＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ）の識別子であるＶＬＡＮ ＩＤ３１３と、ネットワークにおける転送優先度を表すユーザ優先度３１４(User Priority：以下「UPRI」という。)を含む。また、本実施の形態は、ＶＬＡＮを用いているが、適宜のネットワーク識別子を用いてもよい。

図４は、本実施の形態のスイッチ２００内部のフレームフォーマットの一例を示す。本フォーマットは前述のフォーマットに内部ヘッダ部３３０が付加される。この内部ヘッダ部３３０は入力したフレームを出力する回線の番号である出力回線番号３３１を含む。
フレームが入力回線２０１−ｉより入力すると、フレーム受信回路２３０は内部ヘッダ部３３０を付加して本フレームを蓄積すると同時に、ヘッダ部３１０の全情報とフレームが入力した回線の番号（入力回線番号）をヘッダ情報２１としてヘッダ処理部１００に送信する。

ヘッダ処理部１００は、前記ヘッダ情報２１内のＳＭＡＣ３１１、ＤＭＡＣ３１２、ＶＬＡＮ ＩＤ３１３より、入力したフレームの出力回線番号を判定する出力先判定処理やフォワーディング・データ・ベースを構築するためのアドレス学習処理を行う。さらに、ヘッダ処理部１００は、前記ヘッダ情報２１内のＳＭＡＣ３１１、ＤＭＡＣ３１２、入力回線番号、ＶＬＡＮＩＤ３１３より、入力したフレームのフローを判定し、該フローのフィルタ情報及び／又は、ＱｏＳ情報等を決定したり、統計情報の例としてフロー毎に入力パケットをカウントしたりする。ヘッダ処理部１００は、判定された出力回線番号から成る出力回線情報２２と、フィルタ情報、ＱｏＳ情報、統計情報等のいずれか又は複数を含むフロー情報２７とをフレーム受信回路２３０に送信する。

フロー情報２７内のフィルタ情報が“転送”の場合、フレーム受信回路２３０は、出力回線情報２２内の出力回線番号とフロー情報２７内のＱｏＳ情報を、それぞれ出力回線番号３３１とＵＰＲＩ３１４のフィールドに書き込み、フレーム中継処理手段２５０へ送信する。一方、フロー情報２７内のフィルタ情報が“廃棄”の場合には、フレーム中継処理手段２５０へ蓄積フレームを転送しない。このフレームは最終的に次フレーム到着時に上書きされ廃棄される。フレーム中継処理手段２５０は出力回線番号３３１に対応するインターフェース部２１０−ｉのフレーム送信回路２７０に受信したフレームを送信する。フレーム送信回路２７０はフレーム転送の優先度付けを実現するために優先度の異なる複数のキューを備え、受信したフレームをＵＰＲＩ３１４に基づいたキューに蓄積する。フレーム送信回路２７０は優先度の高いキューに蓄積されたフレームを優先的に出力回線２０２に送信する。

２．ヘッダ処理部
次に、図１に、本実施の形態を適用したヘッダ処理部１００の構成図を示す。
以下に、図１に示すヘッダ処理部１００の構成及び詳細動作を説明する。ヘッダ処理部１００は、ヘッダ情報２１を蓄積するヘッダ情報蓄積部１６０と、本実施の形態固有のキー情報供給部１２０と、出力先判定処理部１３０と、フロー判定処理部１４０と、空きキー情報供給部１５０を備える。ヘッダ処理部１００のキー情報供給部１２０は、フォワーディング・エントリ内のＭＡＣアドレス、フロー・エントリ内のＳＭＡＣとＤＭＡＣに対応する全ＭＡＣアドレスを備え、本アドレスに対応するビット長の短いＭＡＣキー情報を管理する。フォワーディング・エントリやフロー・エントリ内に同一のＭＡＣアドレスが複数存在する場合には、一つのＭＡＣアドレスと、該アドレスに対応するＭＡＣキー情報を管理すれば良い。ヘッダ情報２１の受信時には入力フレームのＳＭＡＣ、ＤＭＡＣに対応するＭＡＣキー情報であるＳＭＡＣキー情報、ＤＭＡＣキー情報を判定する。

ここで、一例として、フォワーディング・データ・ベースが２ｋのフォワーディング・エントリを収容し、フィルタ情報用、ＱｏＳ情報用、統計情報収集用のフロー・エントリがそれぞれ２ｋである場合を考慮する。フォワーディング・エントリにＭＡＣアドレスが１個、フロー・エントリにはＭＡＣアドレスとしてＳＭＡＣとＤＭＡＣの２個のＭＡＣアドレスが格納されていると、ヘッダ処理部１００が識別すべきＭＡＣアドレスは最大で１４ｋ個（２ｋ＋２ｋ×３×２）である。ＭＡＣキー情報は１３ビット（２の１３乗＞１４ｋ）で十分であり、ＭＡＣアドレスのビット長である４８ビットよりも大幅に短い。フォワーディング・データ・ベースとフローテーブルがサポートすべきエントリが増加しても、ＭＡＣキー情報のビット長はエントリ数のｌｏｇで増加するため、エントリ数の増加がＭＡＣキー情報のビット長に与える影響はわずかである。

出力先判定処理部１３０はフォワーディング・エントリ内のＭＡＣアドレスの代わりに圧縮したＭＡＣキー情報を備え、ＤＭＡＣの代わりにＤＭＡＣキー情報を検索キーとして一致するエントリを検索して受信フレームの出力回線番号を獲得する。また、ＳＭＡＣの代わりにＳＭＡＣキー情報を検索キーとして一致するエントリを検索してアドレス学習の有無を判定する。同様にフロー判定処理部１４０はフロー識別条件としてビット長の長いＳＭＡＣとＤＭＡＣの代わりに圧縮したＳＭＡＣキー情報とＤＭＡＣキー情報とを備え、ＳＭＡＣキー情報とＤＭＡＣキー情報を検索キーの一部として一致するフロー識別条件を検索してフローを判定し、受信フレームのフィルタ情報やＱｏＳ情報を獲得したり統計情報の収集をしたりする。本実施の形態のヘッダ処理部１００はビット長の長いＭＡＣアドレスを各ＭＡＣアドレスに関して１つ登録すれば良く、非特許文献１と２のように同一のＭＡＣアドレスを複数個設定する必要がない。本実施の形態のヘッダ処理部１００の検索にＣＡＭを使用する場合には、ＣＡＭの容量を効率的に使用する安価な出力先判定処理部とフロー判定処理部が実現される。

３．ヘッダ処理部の詳細
（出力先判定処理）
以下では、ヘッダ処理部１００のより詳細な動作を説明する。
まず、ヘッダ情報２１が入力するとヘッダ情報蓄積部１６０は本情報を蓄積し、検索制御部１１０が各処理を開始する。検索制御部１１０はヘッダ情報蓄積部１６０に格納される受信パケットのＳＭＡＣとＤＭＡＣを、ＭＡＣアドレス情報２３としてキー情報供給部１２０に送信する。キー情報供給部１２０は本情報からＭＡＣアドレスよりもビット長の短いＳＭＡＣキー情報とＤＭＡＣキー情報を判定する。

図５に、ＣＡＭを用いた際のキー情報供給部１２０の一実現例を示す。図５のキー情報供給部１２０は、ＭＡＣ検索制御部１２１、ＣＡＭ１２２、ＭＡＣキー情報テーブル１２３を備える。

図６、図７に、ＣＡＭ１２２ とＭＡＣキー情報テーブル１２３の詳細をそれぞれ示す。
ＣＡＭ１２２にはフロー・エントリのフロー識別条件のＳＭＡＣとＤＭＡＣと、フォワーディング・エントリ内のＭＡＣアドレスが登録される。図６では、フォワーディング・エントリ内（転送先判定用）のＭＡＣアドレスとして６エントリ（エントリ１２５−１〜６）が、フロー識別条件内にもフォワーディング・エントリにも含まれるＭＡＣアドレスとしてｎ−６エントリ（エントリ１２５−７〜ｎ）が設定されている。

図７のＭＡＣキー情報テーブル１２３のエントリ１２６−ｉ（ｉ＝１〜ｎ）には、ＣＡＭ１２２の各エントリ１２５−ｉに対応するＭＡＣキー情報が格納される。重複するＭＡＣアドレスに関しては１つのＭＡＣアドレスだけＣＡＭ１２２に設定されれば良く、また、フロー・エントリ内のマスクも省略可能である。

ここで、図１８、図１９により実現されるフォワーディング・エントリとフロー・エントリと同等のエントリが存在し、図１９の送信元アドレスｘと宛先アドレスｘがＭＡＣアドレスｘに対応する場合を考慮する。図１８、１９ではＣＡＭ１８０１にエントリ１８１０−１〜８内ＭＡＣアドレス１〜８と、ＴＣＡＭ１９０１に送信元アドレスの条件としてＭＡＣアドレス１〜３、宛先アドレスの条件としてＭＡＣアドレス１，２，４，９が設定される。この際、ＣＡＭ１２２は、ＭＡＣアドレス１〜９がＣＡＭ１２２に１つずつ設定されれば良く、重複しているＭＡＣアドレス１〜４は複数個設定される必要がない。さらに、ＴＣＡＭ１９０１中の送信元アドレスと宛先アドレスのマスク（ｄ．ｃ）は省略可能でありＣＡＭ１２２に設定されない。 ＭＡＣ検索制御部１２１がＭＡＣアドレス情報２３を受信すると、まず、ＤＭＡＣキー情報を判定するため、ＤＭＡＣをＣＡＭ１２２に送信する。ＣＡＭ１２２はこのＤＭＡＣと一致するエントリ１２５を探し、一致したエントリ１２５が格納されるＣＡＭ１２２のアドレスをＭＡＣ検索制御部１２１に出力する。ＭＡＣ検索制御部１２１は本アドレスに対応するＭＡＣキー情報テーブル１２３のエントリ１２６を読み出してＤＭＡＣキー情報として検索制御部１１０に送信する。一致するエントリ１２５が存在しない場合には一致するエントリ１２５が無いことをＭＡＣ検索制御部１２１に送信し、ＭＡＣ検索制御部１２１は検索制御部１１０にデフォルトのキー情報である’０’をＤＭＡＣキー情報として送信する。

次に、ＭＡＣ検索制御部１２１は、ＳＭＡＣキー情報を判定するため、ＳＭＡＣをＣＡＭ１２２に送信する。ＣＡＭ１２２はこのＳＭＡＣと一致するエントリ１２５を探し、一致したエントリ１２５が格納されるＣＡＭ１２２のアドレスをＭＡＣ検索制御部１２１に出力する。ＭＡＣ検索制御部１２１は本アドレスに対応するＭＡＣキー情報テーブル１２３のエントリ１２６を読み出してＳＭＡＣキー情報として検索制御部１１０に送信する。一致するエントリ１２５が存在しない場合には一致するエントリ１２５が無いことをＭＡＣ検索制御部１２１に送信する。ＭＡＣ検索制御部１２１はデフォルトのキー情報である’０’をＳＭＡＣキー情報として検索制御部１１０に送信する。

検索制御部１１０はＳＭＡＣキー情報とＤＭＡＣキー情報を受信すると、本キー情報とヘッダ蓄積部１６０内のＶＬＡＮ ＩＤとを出力先判定用ヘッダ情報２４として出力先判定処理部１３０に送信する。出力先判定処理部１３０は受信した出力先判定用ヘッダ情報２４から出力回線番号を判定して検索制御部１１０に出力回線番号情報を含む情報を送信する。

図８に、ＣＡＭを用いる出力先判定処理部１３０の詳細ブロック図の一例を示す。図８の出力先判定処理部１３０は、出力先判定処理制御部１３１、ＣＡＭ１３２、出力先情報テーブル１３３を備える。

図９、図１０に、ＣＡＭ１３２と出力先情報テーブル１３３の詳細をそれぞれ示す。
ＣＡＭ１３２にはＭＡＣキー情報とＶＬＡＮ ＩＤを含むエントリ１３５−ｉが登録される。出力先情報テーブル１３３には各エントリ１３５に対応する出力回線番号がエントリ１３６として登録される。

出力先判定処理制御部１３１が出力先判定用ヘッダ情報２４を受信すると、まず、出力先判定を行うため、ＤＭＡＣキー情報とＶＬＡＮ ＩＤをＣＡＭ１３２に送信する。ＣＡＭ１３２は一致するエントリ１３５を探し、一致したエントリ１３５が格納されるＣＡＭ１３２のアドレスを出力先判定処理制御部１３１に出力する。出力先判定処理制御部１３１は本アドレスに対応する出力先情報テーブル１３３のエントリ１３６を読み出して出力回線番号として検索制御部１１０に送信する。検索制御部１１０は受信した出力回線番号を出力回線情報２２としてフレーム受信回路２３０に送信する。一致するエントリ１３５が無い場合には、一致するエントリ１３５が無いことを出力先判定処理制御部１３１に出力し、出力先判定処理制御部１３１は出力先情報が無いことを検索制御部１１０に送信する。

検索制御部１１０は出力先情報が無いことを出力先判定処理部１３０より通知されると、スイッチ２００の全出力回線にフレームを転送するために、出力回線情報２２を全出力回線に転送することを示す回線番号’０’とし、フレーム受信回路２３０に送信する。フレーム中継処理手段２５０は出力回線番号３３１が’０’のフレームを受信すると、フレームを受信したインターフェース部２１０以外のインタフェース部２１０に受信フレームをコピーして送信する。

以上の処理によりフレーム内のＤＭＡＣとＶＬＡＮ ＩＤの組がフォワーディング・エントリに存在する場合には対応する出力回線番号が検索制御部１１０に通知され、また、フォワーディング・エントリに存在しない場合には出力先情報が無いことが検索制御部１１０に通知される。なお、キー情報供給部１２０において、ＤＭＡＣに対応するＭＡＣアドレスがＣＡＭ１２２に存在しなかった場合（即ち、ＤＭＡＣキー情報はデフォルト値（例：０）の場合）、ＣＡＭ１３２にはキー情報としてデフォルト値は設定されないため、出力先情報が無いことが検索制御部１１０に通知されることになる。

（アドレス学習処理）
次に、出力先判定処理制御部１３１は、ＭＡＣアドレス学習の必要性を判定するため、ＳＭＡＣキー情報とＶＬＡＮ ＩＤをＣＡＭ１３２に送信する。ＣＡＭ１３２は一致するエントリ１３５を検索し、一致したエントリ１３５が登録されていない場合のみ一致するエントリ１３５が無いことを出力先判定処理制御部１３１に送信し、出力先判定処理制御部１３１は学習の必要があることを検索制御部１１０に送信する。以上の処理によりフォワーディング・エントリとして存在しないＳＭＡＣとＶＬＡＮ ＩＤの組が入力された場合には、ＭＡＣアドレス学習が必要であることが検索制御部１１０に通知される。なお、キー情報供給部１２０のＣＡＭ１３２にはキー情報としてデフォルト値（例：０）は設定されないため、ＳＭＡＣキー情報がデフォルト値であれば一致するエントリ１３５は無い。

検索制御部１１０は、出力先判定処理部１３０から学習の必要性を通知されると、ＳＭＡＣに対応するキー情報を獲得するために、空きキー情報要求２６を空きキー情報供給部１５０に送信する。

図１６に、本実施の形態の空きキー情報供給部１５０の構成図を示す。
図１６に示す空きキー情報テーブル供給部１５０は、空きキー情報供給制御部１５１と、空きキー情報を格納する空きキー情報テーブル１５２と、テーブル１５２のリードアドレスを格納するリードポインタ蓄積手段１５３と、ライトアドレスを格納するライトポインタ蓄積手段１５４を備える。

図１７に、本実施の形態の空きキー情報テーブル１５２のフォーマットを表す図を示す。
”リードアドレス”から”ライトアドレス−１”に対応するエントリに格納されるテーブル１５２内での空きキー情報１６７が使用可能な空きキー情報である。例えば、リードアドレスが’２’でライトアドレスが’６’の場合、空きキー情報１６７−２〜５が使用可能なキー情報である。空きキー情報供給制御部１５１が空きキー情報要求２６を受信すると、リードアドレスに対応するエントリ１６７に格納される空きキー情報をテーブル１５２から読み出し、空きキー情報として検索制御部１１０に送信し、リードアドレスに１を加算して使用したリードアドレスを使用不可とする。この様な空きキー情報の獲得は、フロー・エントリの追加においても必要になる。この詳細動作に関しては後述する。一方、キー情報の開放は、フォワーディング・エントリが一定時間使用されなかった場合の該エントリの削除や、管理者によるフロー・エントリの削除によって実行される。

検索制御部１１０は、獲得したＳＭＡＣに対応する空きキー情報とヘッダ情報蓄積部１６０内のＳＭＡＣをキー情報供給部１２０に送信し、また、獲得した空きキー情報とヘッダ情報蓄積部１６０内のＶＬＡＮ ＩＤと入力回線番号を出力先判定処理部１３０に送信する。キー情報供給部１２０は、受信したＳＭＡＣとキー情報（空きキー情報）を、ＣＡＭ１２２とＭＡＣキー情報テーブル１２３の同一アドレスに書き込む。また、出力先判定処理部１３０は、キー情報とＶＬＡＮ ＩＤをＣＡＭ１３２に、入力回線番号を出力先情報テーブル１３３の対応するエントリ１３６に設定する。

次に、空きキー情報テーブル１５２、リードポインタ蓄積手段１５３、ライトポインタ蓄積手段１５４の初期設定値を説明する。前述のようにフォワーディング・データ・ベースが２ｋのフォワーディング・エントリを収容し、フローテーブルがフィルタ情報用、ＱｏＳ情報用、統計情報収集用にそれぞれ２ｋのフロー・エントリを収容する場合を考慮する。この際、空きキー情報テーブル１５２のエントリ数である”ｐ”は１４ｋ個（２ｋ＋２ｋ×３×２）となる。空きキー情報テーブル１５２には、初期値としてデフォルトのキー情報である’０’を除いた１〜１４ｋの値が順番にエントリ１６７−ｉに設定され、リードポインタ蓄積手段１５３にアドレス’１’が、ライトポインタ蓄積手段１５４にアドレス’１４ｋ’が設定されれば良い。

（フロー判定処理）
以上に説明した出力先判定処理／アドレス学習処理と並行してフロー判定処理部１４０がフロー判定処理を実行する。本処理では、検索制御部１１０が、ＳＭＡＣキー情報とＤＭＡＣキー情報と、ヘッダ蓄積部１５０内のＶＬＡＮ ＩＤおよび入力回線番号とを、フロー判定用ヘッダ情報２５としてフロー判定処理部１４０に送信する。フロー判定処理部１４０は、受信情報に基づいてフィルタ情報の判定用、ＱｏＳ情報の判定用、統計情報収集用の３回のフロー判定を行い、フィルタ情報とＱｏＳ情報を判定して検索制御部１１０に送信し、統計情報収集用に検出したフローのカウンタを１カウントアップする。なお、フロー判定処理部１４０は、フィルタ情報判定、ＱｏＳ情報判定、統計情報収集、その他のフロー判定のいずれか１回または複数回のフロー判定を行ってもよい。

図１１に、ＣＡＭを用いた場合のフロー判定処理部１４０の詳細ブロック図を示す。
図１１のフロー判定処理部１４０は、フロー判定処理制御部１４２、フィルタ用のＣＡＭ（ＦＣＡＭ）１４３、フィルタ情報テーブル１４４、ＱｏＳ情報判定用のＣＡＭ（ＱＣＡＭ）１４５、ＱｏＳ情報テーブル１４６、統計情報収集用のＣＡＭ（ＳＣＡＭ）１４７、フロー毎の入力パケット数をカウントするカウンタを格納する統計情報テーブル１４８を備える。

図１２乃至図１５に、ＦＣＡＭ１４３ とフィルタ情報テーブル１４４、ＱｏＳ情報テーブル１４６、統計情報テーブル１４８の詳細をそれぞれ示す。
ＦＣＡＭ１４３には、フロー識別条件内のＳＭＡＣに対応するＳＭＡＣキー情報と、フロー識別条件内のＤＭＡＣに対応するＤＭＡＣキー情報と、入力回線番号と、ＶＬＡＮ ＩＤとが、エントリ１６３−ｉとして登録される。ＱＣＡＭ１４５、ＳＣＡＭ１４７のフォーマットもＦＣＡＭ１４３と同様である。フィルタ情報テーブル１４４には、ＦＣＡＭのエントリ１６３−ｉに対応する（即ち、フロー識別条件に対応する）フィルタ情報が、エントリ１６４−ｉとして登録される。ＱｏＳ情報テーブル１４６にはＱＣＡＭ１４５のエントリに対応するＱｏＳ情報が、統計情報テーブル１４８にはＳＣＡＭ１４７のエントリに対応する統計情報（入力パケット数を表すカウンタ）が、それぞれ格納される。 ＦＣＡＭ１４３、ＱＣＡＭ１４５、ＳＣＡＭ１４７には出力先判定処理部１３０のＣＡＭ１３２に設定されたＭＡＣキー情報が再度設定されたり、複数個設定されたりする。また、キー情報のマスクが設定される場合もある。しかし、４８ビットのＭＡＣアドレスに比べてキー情報は前述の通り１３ビット程度と小さいため、本実施の形態のヘッダ処理部１１０は、従来技術におけるＣＡＭ容量の浪費を大幅に軽減することができる。

フロー判定処理制御部１４２が、検索制御部１１０からフロー判定用ヘッダ情報２５を受信すると、ＳＭＡＣキー情報と、ＤＭＡＣキー情報と、入力回線番号と、ＶＬＡＮ ＩＤとを、ＦＣＡＭ１４３、ＱＣＡＭ１４５、ＳＣＡＭ１４７に送信する。それぞれのＣＡＭは一致するエントリを探し、一致したエントリのＣＡＭのアドレスをフロー判定処理制御部１４２に出力する。フロー判定処理制御部１４２は本各アドレスに対応するエントリを、フィルタ情報テーブル１４４、ＱｏＳ情報テーブル１４６からそれぞれ読み出してフィルタ情報、ＱｏＳ情報として検索制御部１１０に送信し、さらに、統計情報テーブル１４８から統計情報を読み出し、本統計情報を１カウントアップして（又は、パケット数をカウントして）同一エントリ１６６に書き戻す。

ＦＣＡＭ１４３、ＱＣＡＭ１４５、ＳＣＡＭ１４７へのフロー識別条件の設定と、フィルタ情報テーブル１４４、ＱｏＳ情報テーブル１４６、統計情報テーブル１４８へのＱｏＳ情報、フィルタ情報の設定、および統計情報のリセットは、図１および図２記載の制御端末１０より行われる。操作者は、制御端末１０により、設定やリセットに必要なデータを入力する（例えば、ＳＭＡＣ、ＤＭＡＣ、ＶＬＡＮ ＩＤ、入力回線番号、ＳＭＡＣキー、ＤＭＡＣキー、フロー情報等のいずれか又は複数のデータ）。

プロセッサ２８０が、制御端末１０から入力された、フロー識別条件とＱｏＳ情報、フィルタ情報または統計情報のリセット値（例：０）を受信すると、ヘッダ処理部１００の検索制御部１１０に、これらの情報の書き込みを指示する。検索制御部１１０は、制御端末１０から入力された、フロー識別条件の入力回線番号とＶＬＡＮ ＩＤを、フロー判定処理制御部１４２経由でＦＣＡＭ１４３、ＱＣＡＭ１４５、ＳＣＡＭ１４７に設定し、フィルタ情報、ＱｏＳ情報やリセット値（例：０）をフィルタ情報テーブル１４４、ＱｏＳ情報テーブル１４６、統計情報テーブル１４８に書き込む。

フロー識別条件のＳＭＡＣとＤＭＡＣに関しては、これらのＭＡＣアドレスに対応するＳＭＡＣキー情報とＤＭＡＣキー情報を獲得するため、プロセッサ２８０より受信した、制御端末１０から入力されたＳＭＡＣとＤＭＡＣをキー情報供給部１２０に送信する。キー情報供給部１２０の動作はパケット受信時の動作と同一である。即ち、キー情報供給部１２０は、受信したＳＭＡＣ、ＤＭＡＣに一致するＭＡＣアドレスがＣＡＭ１２２に格納されている場合には、一致するＭＡＣアドレスに対応するキー情報をＳＭＡＣキー情報、ＤＭＡＣキー情報として検索制御部１１０に送信し、格納されていない場合には検索制御部１１０にデフォルトのキー情報（例：０）を送信する。検索制御部１１０は、ＳＭＡＣキー情報やＤＭＡＣキー情報が’０’の場合には、空きキー情報供給部１５０に空きキー情報の供給を要求し、それぞれのキー情報を獲得する。空きキー情報供給部１５０の動作は前述の動作と同一である。検索制御部１１０はＳＭＡＣと獲得したＳＭＡＣキー情報をＭＡＣ検索制御部１２１経由で、それぞれＣＡＭ１２２とＭＡＣキー情報テーブル１２３の同一アドレスに書き込み、また同様に、ＤＭＡＣとＤＭＡＣキー情報をＣＡＭ１２２とＭＡＣキー情報テーブル１２３に書き込む。さらに、獲得したＳＭＡＣキー情報、ＤＭＡＣキー情報を、フロー判定処理制御部１４２経由で各ＣＡＭ（ＦＣＡＭ１４３、ＱＣＡＭ１４５、ＳＣＡＭ１４７）に設定する。
以上の一連の処理によりフロー識別条件の設定、フィルタ情報、ＱｏＳ情報の設定および統計情報のリセットが実現される。

本実施の形態のヘッダ処理部１００の構成図。 本実施の形態のスイッチ２００の構成図。 本実施の形態のスイッチ２００が送受信するフレームのフォーマット。 本実施の形態のスイッチ２００におけるフレームのフォーマット。 本実施の形態のキー情報供給部１２０の構成図。 本実施の形態のＣＡＭ１２２のフォーマットを表す図。 本実施の形態のＭＡＣキー情報テーブル１２３のフォーマットを表す図。 本実施の形態の出力先判定処理部１３０の構成図。 本実施の形態のＣＡＭ１３２のフォーマットを表す図。 本実施の形態の出力先情報テーブル１３３のフォーマットを表す図。 本実施の形態のフロー判定処理部１４０の構成図。 本実施の形態のＦＣＡＭ１４３のフォーマットを表す図。 本実施の形態のフィルタ情報テーブル１４４のフォーマットを表す図。 本実施の形態のＱｏＳ情報テーブル１４６のフォーマットを表す図。 本実施の形態の統計情報テーブル１４８のフォーマットを表す図。 本実施の形態の空きキー情報供給部１５０の構成図。 本実施の形態の空きキー情報テーブル１５２のフォーマットを表す図。 非特許文献３を適用した出力先判定処理部の概念図。 非特許文献１を適用したフロー判定処理部の概念図。

符号の説明

１００ ヘッダ処理部
１１０ 検索制御部
１２０ キー情報供給部
１３０ 出力先判定処理部
１４０ フロー判定処理部
１５０ 空きキー情報供給部
１６０ ヘッダ情報蓄積部
２８０ プロセッサ
１０ 制御端末

２１ ヘッダ情報
２２ 出力回線情報
２３ ＭＡＣアドレス情報
２４ 出力先判定用ヘッダ情報
２５ フロー判定情報
２６ 空きキー情報要求
２７ フロー情報

Claims (10)

1. 複数の入力回線と、複数の出力回線とが接続され、前記入力回線から入力された入力フレームのヘッダ情報から前記入力フレームの出力回線番号を判定し、前記出力回線番号に対応する前記出力回線に前記入力フレームを転送するためのフレーム中継装置において、
   アドレスと、該アドレスに一対一に対応した該アドレスよりビット長が短いキー情報との第１の対応付けが格納され、該第１の対応付けに基づき入力フレーム内の送信元アドレス及び宛先アドレスにそれぞれ対応する送信元キー情報及び宛先キー情報を判定するキー情報供給部と、
   前記キー情報と、前記入力フレームのヘッダ情報のうち送信元アドレス及び宛先アドレス以外の情報と、出力先回線番号との第２の対応付けが格納され、前記キー情報供給部が判定した宛先キー情報と、前記入力フレーム内の送信元アドレス及び宛先アドレス以外の情報とに基づいて、該第２の対応付けに従い、対応する前記出力回線番号を判定する出力先判定処理部と、
   前記送信元キー情報及び宛先キー情報と、前記入力回線情報と、前記入力フレームのヘッダ情報のうち送信元アドレス及び宛先アドレス以外の情報の少なくとも１つの情報と、を含む前記フロー識別条件と、該フロー識別条件に対応した、前記入力フレームの転送又は廃棄を指示する該エントリに対応するフィルタ情報、前記入力フレームの転送優先度を指示するＱｏＳ情報、統計情報のいずれか又は複数を含むフロー情報との第３の対応付けが格納され、前記キー情報供給部が判定した送信元キー情報及び宛先キー情報と、前記入力フレームの前記入力回線番号、前記入力フレーム内の送信元アドレスと宛先アドレス以外の情報の内少なくとも１つの情報に基づいて、該第３の対応付けに従い、対応するフロー情報を判定するフロー判定処理部と
   を備えたフレーム中継装置。
2. 前記キー情報供給部の前記第１の対応付けは、
   前記出力先判定処理部に格納される前記キー情報に対応するアドレスと、前記フロー判定処理部に格納される送信元キー情報及び宛先キー情報に対応するアドレスをエントリとして格納する第一のＣＡＭと、
   該エントリに対応する前記キー情報を格納するキー情報テーブルと
   で実現される請求項１に記載のフレーム中継装置。
3. 前記第一のＣＡＭは、前記入力フレームの送信元アドレス又は宛先アドレスが入力されると、該送信元アドレス又は宛先アドレスと一致するエントリを検索して一致したエントリのアドレスを出力し、
   前記キー情報供給部は、前記キー情報テーブルから該送信元アドレス又は宛先アドレスにそれぞれ対応する前記送信元キー情報又は前記宛先キー情報を読み出す請求項２に記載のフレーム中継装置。
4. 前記出力先判定処理部の前記第２の対応付けは、
   前記キー情報と、前記入力フレームのヘッダ情報のうち送信元アドレスと宛先アドレス以外の情報とが対応してエントリとして設定される第二のＣＡＭと、
   該エントリに対応した出力回線番号を格納する出力先情報テーブルと
   で実現される請求項１に記載のフレーム中継装置。
5. 前記第二のＣＡＭは、前記入力フレームの宛先キー情報及び前記入力フレームのヘッダ情報のうち送信元アドレスと宛先アドレス以外の情報を含めた情報が入力されると、該情報と一致するエントリを検索して一致したエントリのアドレスを出力し、
   前記出力先判定処理部は、前記出力先情報テーブルから該アドレスに対応する出力回線番号を読み出す請求項４に記載のフレーム中継装置。
6. 前記第二のＣＡＭは、前記入力フレームの送信元アドレスに対応した送信元キー情報及び前記入力フレームのヘッダ情報のうち送信元アドレスと宛先アドレス以外の情報を含めた情報が入力されると、該情報と一致するエントリの有無を判定し、
   前記出力先判定処理部は、一致するエントリの有無に基づきアドレスの学習要否を判定する請求項４に記載のフレーム中継装置。
7. 前記フロー判定処理部の前記第３の対応付けは、
   前記送信元キー情報及び宛先キー情報と、前記入力回線情報と前記入力フレームのヘッダ情報のうち送信元アドレスと宛先アドレス以外の情報の少なくとも１つの情報と、を含む前記フロー識別条件がエントリとして設定される第三のＣＡＭと、
   前記入力フレームの転送又は廃棄を指示するフィルタ情報、前記入力フレームの転送優先度を指示するＱｏＳ情報、統計情報のいずれか又は複数が、該エントリに対応して格納されるフロー情報テーブルと
   で実現される請求項１に記載のフレーム中継装置。
8. 前記第三のＣＡＭは、前記入力フレームに関する前記フロー識別条件が入力されると、該情報と一致するエントリを検索して一致したエントリのアドレスを出力し、
   前記フロー判定処理部は、前記フロー情報テーブルの該アドレスからエントリを読み出す請求項７に記載のフレーム中継装置。
9. 前記出力先判定処理部が前記アドレスの学習要否の判定においてアドレスの学習が必要と判定した場合、その通知を受信し、前記入力フレームの送信元アドレスに対応する空きのキー情報を獲得及び送信する空きキー情報供給部をさらに備え、
   前記キー情報供給部及び前記出力先判定処理部は、獲得された空きのキー情報を含むエントリを記憶する請求項６に記載のフレーム中継装置。
10. 前記キー情報供給部、前記出力先判定処理部及び前記フロー判定処理部と接続され、前記入力フレーム内の情報の前記キー情報供給部、前記出力先判定処理部及び前記フロー判定処理部への転送、前記キー情報供給部、前記出力先判定処理部及び前記フロー判定処理部の各部間のデータ転送及び出力回線情報の出力を制御するための検索制御部をさらに備えた請求項１に記載のフレーム中継装置。

Images