JP4392027B2 - 第１の情報記憶検索システムから第２の情報記憶検索システムへと情報を提供するための装置および方法 - Google Patents

Description

本発明は、第１の情報記憶検索システムから第２の情報記憶検索システムへと情報を提供するための装置および方法に関する。ある実施形態では、本発明は、１次情報記憶検索システムから２次情報記憶検索システムへと、ピアツーピア・リモート・コピー・オペレーションを使用して情報を提供する装置および方法に関する。

階層型コンピュータ記憶システムでは、高速かつ集中的に使用されるストレージは、より低速かつアクセスが頻繁でないデータ・デバイスのアレイと組み合わせられる。高速で高価なメモリの一例が、直接アクセス・ストレージ・デバイス・ファイル・バッファ（ＤＡＳＤ）である。より低速のストレージ・デバイスには、ＤＡＳＤよりも安価なテープ・ドライブおよびディスク・ドライブ・アレイが含まれる。

データ災害時回復ソリューションには、データがリモートのみでなく連続して（同期または非同期で）バックアップされる、様々な「ピアツーピア」コピー・ルーチンが含まれる。ホスト・プロセッサ間またはストレージ・コントローラ間、あるいはなんらかのそれらの組み合わせで２重データを送信するためには、プロセスを実現するために大量の制御データが必要である。しかしながらオーバヘッドが大きいと、１次サイトの処理に遅れないようにするために２次サイトの機能を妨害する可能性があり、その結果、災害が発生した場合に１次サイトを回復させることができる２次サイトの機能を脅かすことになる。

典型的なデータ処理システムの災害時回復保護には、１次ＤＡＳＤに格納された１次データを２次またはリモート位置でバックアップする必要がある。１次位置から２次位置までの物理的な距離は、ユーザが受け入れ可能なリスクのレベルに応じて設定することが可能であり、数キロメートルから数千キロメートルまで多種多様である。

１次情報記憶検索システムおよび２次情報記憶検索システムの両方でデータの整合性を保証するために、特にピアツーピア・リモート・コピー（Ｐｅｅｒ−ｔｏ−Ｐｅｅｒ Ｒｅｍｏｔｅ Ｃｏｐｙ（ＰＰＲＣ）非同期ＰＰＲＣコピー方式を使用している場合、１次記憶システムから２次システムへ迅速に情報を送ることが望ましい。
米国特許第５９７００３０号 米国特許第６２６９４２３号

本発明の目的は、１次情報記憶検索システムと２次、すなわちリモートの情報記憶検索システムとの間の通信パスをカタログおよびテストするための方法を提供することである。好ましい諸実施形態では、１次システムと２次システムの間の既定の通信パスをカタログし、１次記憶システムから２次記憶システムへ情報を送るためにそれら通信パスの機能を決定する方法が提供される。

出願人の発明には、第１の情報記憶検索システムから第２の情報記憶検索システムへと情報を提供するための装置および方法が含まれる。出願人の方法は第１の情報記憶検索システムを使用し、ここで第１の情報記憶検索システムは（Ｎ）ＰＰＲＣアダプタおよび情報を含むものであり、さらに第２の情報記憶検索システムを使用し、ここで第２の情報記憶検索システムは、（Ｎ）ＰＰＲＣアダプタのうちの１つまたは複数を介して第１の情報記憶検索システムから当該情報を受信することができるものである。

この方法は、既定パス・ビットマップ（Ｅｓｔａｂｌｉｓｈｅｄ Ｐａｔｈ Ｂｉｔｍａｐ）を生成および保存し、この既定パス・ビットマップは（Ｎ）ＰＰＲＣアダプタを列挙する。この方法は、使用可能パス・ビットマップも生成する。その後この方法は、（Ｎ）ＰＰＲＣアダプタそれぞれについて、そのＰＰＲＣアダプタが２次情報記憶検索システムと通信しているかどうかを判別する。

ＰＰＲＣアダプタが２次情報記憶検索システムと通信している場合、この方法はそのアダプタを使用可能パス・ビットマップに追加する。既定パス・ビットマップに列挙されたすべてのＰＰＲＣアダプタをテストし、２次情報記憶検索システムと通信しているそれらのアダプタを使用可能パス・ビットマップに追加した後、この方法は使用可能パス・ビットマップを保存する。既定パス・ビットマップおよび使用可能パス・ビットマップは、後続のＰＰＲＣオペレーションに使用される。

本発明は、同じ参照番号を使用して同じ要素が指定されている図面と共に以下の詳細な説明を読むことで、より良く理解されよう。

例図を参照すると、図に記載された同じ番号は同じ部分に対応する。本発明は、データ処理システム内で具体化されるものとして説明される。しかしながら、本明細書に記載された発明は一般的なコンピュータ・システム間での情報の伝送に適用可能であるため、第１の情報記憶検索システムから第２の情報記憶検索システムへと情報を提供するための出願人の方法についての以下の説明は、出願人の発明がデータ処理システム内で使用されるものであると限定することを意図していない。

図２は、出願人のデータ処理システム２００の一実施形態を示す図である。ここで図２を参照すると、システム２００はホスト・コンピュータ２１０、１次情報記憶検索システム２２０、および２次情報記憶検索システム２３０を含む。

ホスト・コンピュータ２１０は、Ｗｉｎｄｏｗｓ、ＡＩＸ、Ｕｎｉｘ、ＭＶＳ、ＬＩＮＵＸなどのオペレーティング・システムを含む、メインフレーム、パーソナル・コンピュータ、ワークステーション、およびそれらの組み合わせなどの、コンピュータ・システムを有する。（ＷｉｎｄｏｗｓはＭｉｃｒｏｓｏｆｔ社の登録商標であり、ＡＩＸはＩＢＭ社の登録商標、ＭＶＳはＩＢＭ社の商標であり、ＵＮＩＸはＴｈｅ Ｏｐｅｎ Ｇｒｏｕｐを介して独占的にライセンスが与えられた米国およびその他諸国における登録商標であり、ＬＩＮＵＸは、米国またはその他諸国あるいはその両方におけるＬｉｎｕｓ Ｔｏｒｖａｌｄｓの商標である。）ある諸実施形態では、ホスト・コンピュータ２１０はストレージ管理プログラム２１４を含む。ホスト・コンピュータ２１０内のストレージ管理プログラム２１４は、ＩＢＭ ＭＶＳオペレーティング・システムでインプリメントされるＩＢＭデータ機能記憶管理システム（ＤＦＳＭＳ）などの、データ記憶検索システムへのデータの転送を管理する、当分野で知られたストレージ管理タイプ・プログラムの機能を含むことができる。

ストレージ管理プログラム２１４は、再呼び出しおよびマイグレーションなどの既知のストレージ管理プログラム機能を含むことができる。ストレージ管理プログラム２１４は、ホスト・コンピュータ２１０のオペレーティング・システム２１２内でインプリメントするか、またはそれとは別にインストールされたアプリケーション・プログラム２１６とすることができる。別の方法として、ストレージ管理プログラム２１４は、デバイス・ドライバ、バックアップ・ソフトウェア、アプリケーション・プログラム１２６などを含むこともできる。

図２に示された実施形態は、単一のホスト・コンピュータを含む。他の実施形態では、出願人のデータ処理システムは２つまたはそれ以上のホスト・コンピュータを含み、それら２つまたはそれ以上のホスト・コンピュータは、１次情報記憶検索システム２２０と通信することができる。

ホスト・コンピュータ２１０は、通信リンク２４０を介して１次情報記憶検索システム２２０と通信することができる。ある実施形態では、通信リンク２４０は、ＲＳ−２３２またはＲＳ−４２２などのシリアル相互接続、イーサネット（登録商標）相互接続、小型コンピュータ・システム・インターフェース（ＳＣＳＩ）相互接続、ファイバ・チャネル相互接続、エンタープライズ・システム接続（ＥＳＣＯＮ）相互接続（ＥＳＣＯＮはＩＢＭ社の商標）、ファイバ接続（ＦＩＣＯＮ）相互接続（ＦＩＣＯＮはＩＢＭ社の商標）、ローカル・エリア・ネットワーク（ＬＡＮ）、専用ワイド・エリア・ネットワーク（ＷＡＮ）、公衆ワイド・エリア・ネットワーク、ストレージ・エリア・ネットワーク（ＳＡＮ）、伝送制御プロトコル／インターネット・プロトコル（ＴＣＰ／ＩＰ）、インターネット、あるいは、当業者に知られた他の相互接続またはプロトコルあるいはその両方からなる、グループから選択される。

１次情報記憶検索システム２２０は、コントローラ２２７を含む。さらに１次情報記憶検索システム２２０は、不揮発性ストレージ２２８も含む。

図２に示された実施形態では、１次情報記憶検索システム２２０は、通信リンク２５０、２６０、および２７０のうちの１つまたは複数を介して、２次情報記憶検索システム２３０と通信することができる。ある実施形態では、通信リンク２５０、２６０、および２７０は、ＲＳ−２３２またはＲＳ−４２２などのシリアル相互接続、イーサネット相互接続、ＳＣＳＩ相互接続、ファイバ・チャネル相互接続、ＥＳＣＯＮ相互接続、ＦＩＣＯＮ相互接続、ローカル・エリア・ネットワーク（ＬＡＮ）、専用ワイド・エリア・ネットワーク（ＷＡＮ）、公衆ワイド・エリア・ネットワーク、ストレージ・エリア・ネットワーク（ＳＡＮ）、伝送制御プロトコル／インターネット・プロトコル（ＴＣＰ／ＩＰ）、インターネット、あるいは、当業者に知られた他の相互接続またはプロトコルあるいはその両方からなるグループから、それぞれ独立に選択される。

図２に示された実施形態では、１次情報記憶検索システム２２０は、ＰＰＲＣアダプタ２２１、通信リンク２５０、およびＰＰＲＣアダプタ２３１を含む第１の通信パスを介して、２次情報記憶検索システム２３０へ情報を提供することができる。ＰＰＲＣアダプタ２２１はマイクロコード２２２を含む。

１次情報記憶検索システム２２０は、ＰＰＲＣアダプタ２２３、通信リンク２６０、およびＰＰＲＣアダプタ２３３を含む第２の通信パスを介して、２次情報記憶検索システム２３０へ情報を提供することができる。ＰＰＲＣアダプタ２２３はマイクロコード２２４を含む。

１次情報記憶検索システム２２０は、ＰＰＲＣアダプタ２２５、通信リンク２７０、およびＰＰＲＣアダプタ２３５を含む第３の通信パスを介して、２次情報記憶検索システム２３０へ情報を提供することができる。ＰＰＲＣアダプタ２２５はマイクロコード２２６を含む。

当業者であれば理解されるように、ＰＰＲＣアダプタ２２１、２２３、あるいは２２５、またはそれらすべては、時には「ポート」と呼ばれることがある。本明細書で使用される場合、ＰＰＲＣアダプタおよびＰＰＲＣポートという用語は交換可能である。

図２に示された実施形態は、１次アダプタ、すなわち１次システム２２０に配置されたＰＲＰＣアダプタと、２次アダプタ、すなわち２次システム２３０に配置されたＰＲＰＣアダプタとの、１：１の相関を示す。他の実施形態では、出願人のシステム２００が、１次システムに配置された（Ｎ１）ＰＰＲＣアダプタと２次システムに配置された（Ｎ２）ＰＰＲＣアダプタとを含み、ここで（Ｎ１）は（Ｎ２）に等しくない。ある実施形態では（Ｎ１）は（Ｎ２）よりも大きい。他の実施形態では（Ｎ１）は（Ｎ２）よりも小さい。どちらの実施形態でも、いずれかの１次システムに配置され、その１次システムに配置された（Ｎ１）ＰＰＲＣアダプタと通信する１つまたは複数のスイッチと、２次システムに配置され、２次システムに配置された（Ｎ２）ＰＰＲＣアダプタと通信する１つまたは複数のスイッチあるいはその両方とが、たとえ（Ｎ１）が（Ｎ２）に等しくない場合であっても、（Ｎ１）１次ＰＰＲＣアダプタが（Ｎ２）２次ＰＰＲＣアダプタと通信できるように設定される。

ある実施形態では、出願人の１次情報記憶検索システムが、複数のテープ・カートリッジ、１つまたは複数のロボット・アクセサ、および１つまたは複数のテープ・ドライブを有する、自動化メディア・ライブラリを有する。ＩＢＭの米国特許第５９７００３０号はこうした自動化メディア・ライブラリについて記載しており、参照により本明細書に組み込まれる。ある実施形態では、出願人の１次情報記憶検索システムが仮想テープ・システムを有する。ＩＢＭの米国特許第６２６９４２３号はこうした仮想テープ・システムについて記載しており、参照により本明細書に組み込まれる。ある実施形態では、出願人の１次情報記憶検索システムが情報記憶検索システム１００（図１）を有する。

ある実施形態では、出願人の２次情報記憶検索システムが、複数のテープ・カートリッジ、１つまたは複数のロボット・アクセサ、および１つまたは複数のテープ・ドライブを有する、自動化メディア・ライブラリを有する。ある実施形態では、出願人の１次情報記憶検索システムが仮想テープ・システムを有する。ある実施形態では、出願人の２次情報記憶検索システムが情報記憶検索システム１００（図１）を有する。

次に図１を参照すると、出願人の情報記憶検索システム１００は、第１のクラスタ１０１Ａおよび第２のクラスタ１０１Ｂを含む。各クラスタは、プロセッサ部分１３０／１４０および入力／出力部分１６０／１７０を含む。各クラスタ内の内部ＰＣＩバスは、それぞれ、プロセッサ部分１３０／１４０と入力／出力部分１６０／１７０との間のリモートＩ／Ｏブリッジ１５５／１６５を介して接続される。

情報記憶検索システム１００は、４つのホスト・ベイ１０１、１０６、１１１、および１１６に配置された、複数のホスト・アダプタ１０２〜１０５、１０７〜１１０、１１２〜１１５、および１１７〜１２０をさらに含む。各ホスト・アダプタは、１つのファイバ・チャネル・ポート、１つのＦＩＣＯＮポート、２つのＥＳＣＯＮポート、または２つのＳＣＳＩポートを有することができる。各ホスト・アダプタは、各クラスタが任意のホスト・アダプタからＩ／Ｏを処理できるように、１つまたは複数の共通プラットフォーム相互接続バス１２１および１５０を介して両方のクラスタに接続される。

プロセッサ部分１３０は、プロセッサ１３２およびキャッシュ１３４を含む。プロセッサ部分１４０は、プロセッサ１４２およびキャッシュ１４４を含む。Ｉ／Ｏ部分１６０は不揮発性ストレージ（「ＮＶＳ」）１６２およびＮＶＳバッテリ１６４を含む。Ｉ／Ｏ部分１７０はＮＶＳ１７２およびＮＶＳバッテリ１７４を含む。

Ｉ／Ｏ部分１６０は、デバイス・アダプタ１６５、１６６、１６７、および１６８などの複数のデバイス・アダプタと、２つのディスク・アレイ、すなわちアレイ「Ａ」およびアレイ「Ｂ」に編成された１６のディスク・ドライブとを、さらに有する。ある実施形態では、ハード・ディスク・アレイ「Ａ」および「Ｂ」はＲＡＩＤプロトコルを利用する。当業者であれば理解されるように、ＲＡＩＤ（新磁気ディスク制御機構／Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ）ランクは、単一の大規模ドライブのそれを超える性能、容量、および信頼性を得るために、複数の安価なディスク・ドライブをディスク・ドライブのアレイに組み込む。

ある実施形態では、時にはアレイ「Ａ」および「Ｂ」は、アレイがＲＡＩＤに従って構成されないＪＢＯＤアレイ、すなわち「Ｊｕｓｔ ａ Ｂｕｎｃｈ Ｏｆ Ｄｉｓｋｓ（単純ディスク束）」と呼ばれるものを有する。図１に示された実施形態は、２つのハード・ディスク・アレイを示す。他の実施形態では、出願人の情報記憶検索システムは２つより多くのハード・ディスク・アレイを含む。

ハード・ディスク・アレイ「Ａ」は、ディスク・ドライブ１８１、１８２、１８３、１８４、１９１、１９２、および１９３を含む。ハード・ディスク・アレイ「Ｂ」は、ディスク・ドライブ１８５、１８６、１８７、１８８、１９５、１９６、１９７、および１９８を含む。図１に示された実施形態では、各ループは少なくとも２つのスペア・ディスク、すなわちディスク１８４および１９５を含む。それぞれのハード・ディスク・アレイは、それらスペア・ディスクのうちの１つを含む。

本発明の第１の態様は、１次情報記憶検索システムから、２次システム２３０などの第２の情報記憶検索システムへと情報を提供するための方法を含む。図３は、出願人の方法の好ましい実施形態におけるある初期ステップを要約した図である。

次に図３を参照すると、ステップ３１０では、好ましい実施形態が１次システム２２０（図２）などの１次情報記憶検索システムを提供する。ステップ３２０で、出願人の方法は既定パス・ビットマップを生成する。ある実施形態では、ステップ３２０はオペレータ入力パネルを介してシステム・ユーザによって実行される。ある実施形態では、ステップ３２０は１次情報記憶検索システムと通信するホスト・コンピュータによって実行される。

ステップ３３０では、出願人の方法は、１次システム２２０（図２）などの１次情報記憶検索システムとシステム２３０（図２）などの２次情報記憶検索システムとの間に、アダプタ２２１（図２）、通信リンク２５０（図２）、およびアダプタ２３１（図２）を含む通信パスなどの、通信パスをインストールする。ある実施形態では、ステップ３３０はシステム・ユーザによって実行される。

ステップ３４０では、出願人の方法は、ステップ３３０でインストールされた通信パスをステップ３２０で作成された既定パス・ビットマップに追加する。ある実施形態では、ステップ３４０はシステム・ユーザによって実行される。ステップ３５０で、出願人の方法は、追加のＰＰＲＣ通信パスが１次システムと２次システムの間にインストールされるかどうかを判別する。ある実施形態では、ステップ３５０はシステム・ユーザによって実行される。

ステップ３５０で、追加のＰＰＲＣパスがインストールされる旨を出願人の方法が判別した場合、出願人の方法はステップ３５０からステップ３３０に移行して続行する。別の方法として、現時点でインストールされる追加のＰＰＲＣパスが残っていない旨を出願人の方法が判別した場合、出願人の方法はステップ３５０からステップ３６０に移行して、既定パス・ビットマップを保存する。

出願人の方法のある実施形態では、１つまたは複数のＰＰＲＣアダプタを１次情報記憶検索システムに後でインストールするか、または後で除去することができる。これらの実施形態では、新しく追加されたＰＰＲＣアダプタはそれぞれ既定パス・ビットマップに追加され、新しく除去されたＰＰＲＣアダプタはそれぞれ既定パス・ビットマップから削除される。

図４は、ステップ３６０（図３）で保存された既定パス・ビットマップを使用する、出願人の方法における追加のステップを要約した図である。次に図４を参照すると、ステップ４１０で出願人の方法は、ステップ３６０で保存された既定パス・ビットマップを検索し、その既定パス・ビットマップはその１次システムに配置された（Ｎ）ＰＰＲＣアダプタに関する情報を含む。ある実施形態では、ステップ４１０は、１次システム２２０（図２）などの１次情報記憶検索システムに配置された、コントローラ２２７（図２）などのコントローラによって実行される。

ステップ４２０で、出願人の方法は使用可能パス・ビットマップを作成する。ある実施形態では、ステップ４２０はシステム・ユーザによって実行される。ある実施形態では、ステップ４２０は、コントローラ２２７（図２）などの１次情報記憶検索システムに配置されたコントローラによって実行される。

ステップ４３０で、出願人の方法は、既定パス・ビットマップからＰＰＲＣアダプタのうちの１つ、すなわち（ｊ）番目のアダプタを選択し、（ｊ）は初期には１に設定される。ある実施形態では、ステップ４３０は、１次システム２２０などの１次情報記憶検索システムに配置されたコントローラ２２７などのコントローラによって実行される。

出願人の方法はステップ４３０からステップ４４０に移行し、ここで出願人の方法は、ステップ４３０で選択されたアダプタが２次情報記憶検索システムと通信しているかどうか、すなわち選択されたＰＰＲＣ通信パスが動作可能であるかどうかを判別する。ある実施形態では、ステップ４４０は、１次システム２２０などの１次情報記憶検索システムに配置されたコントローラ２２７などのコントローラによって実行される。ある実施形態では、ステップ４４０は、アダプタ２２１（図２）などの選択されたＰＰＲＣアダプタによって実行される。ある実施形態では、ステップ４４０は、選択されたアダプタに配置されたマイクロコード２２２（図２）などのマイクロコードを使用して実行される。

ステップ４４０で出願人の方法が、ステップ４３０で選択されたアダプタが２次情報記憶検索システムと通信していると判別した場合、方法はステップ４４０からステップ４５０へと移行し、選択されたアダプタをステップ４２０で作成された使用可能パス・ビットマップに追加する。出願人の方法はステップ４５０から４６０へと移行する。

ステップ４４０で出願人の方法が、ステップ４３０で選択されたアダプタが２次情報記憶検索システムと通信していないと判別した場合、方法はステップ４４０から４６０へと移行し、（Ｎ）アダプタのすべてがテストされたかどうか、すなわち（ｊ）が（Ｎ）に等しいかどうかを判別する。ある実施形態では、ステップ４６０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ４６０はホスト・コンピュータによって実行される。

ステップ４６０で出願人の方法が、既定パス・ビットマップに列挙されたすべての（Ｎ）アダプタがテストされたと判別した場合、出願人の方法はステップ４６０から４７０へと移行し、使用可能パス・ビットマップを保存する。ある実施形態では、ステップ４７０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ４７０はホスト・コンピュータによって実行される。

別の方法では、ステップ４６０で出願人の方法が、既定パス・ビットマップに列挙されたすべての（Ｎ）アダプタがテストされていないと判別した場合、出願人の方法はステップ４６０からステップ４８０へと移行し、方法は（ｊ）を増分する。ある実施形態では、ステップ４８０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ４８０はホスト・コンピュータによって実行される。出願人の方法はステップ４８０からステップ４４０へと移行して続行する。

図５は、ステップ４７０（図４）で保存された使用可能パス・ビットマップあるいはステップ３６０（図３）で保存された既定パス・ビットマップまたはその両方を使用して、１次システム２２０（図２）などの１次情報記憶検索システムから、２次システム２３０（図２）などの２次情報記憶検索システムへと情報を提供するための、出願人の方法のある追加ステップを要約した図である。

次に図５を参照すると、ステップ５０５で１次システム２２０（図２）などの１次情報記憶検索システムは、ホスト・コンピュータ２１０（図２）などの１つまたは複数のホスト・コンピュータから新しいかまたは更新されたファイルを受信する。ある実施形態では、ステップ５１０でのファイルは、ホスト・コンピュータ上で実行するアプリケーション２１６などのアプリケーションによって提供される。出願人の方法はステップ５０５からステップ５１０へと移行し、ここでシステム２２０などの出願人の１次情報記憶検索システムはピアツーピア・リモート（「ＰＰＲＣ」）コピー・オペレーションを生成し、このＰＰＲＣオペレーションはステップ５０５でのファイルをシステム２３０などの２次情報記憶検索システムに提供することを含む。ある実施形態では、ステップ５１０は１次情報記憶検索システムに配置されたコントローラによって実行される。

出願人の方法はステップ５１０からステップ５２０へと移行し、（Ｍ）テスト済みアダプタを列挙する作業ビットマップとして、ステップ４７０（図４）で保存された使用可能パス・ビットマップをコピーする。当業者であれば理解されるように、テスト済みアダプタの数、すなわち（Ｍ）は、（Ｎ）、すなわち１次情報記憶検索システムに配置されたＰＰＲＣアダプタの合計数よりも少ないかまたはこれに等しい。ある実施形態では、ステップ５２０は１次情報記憶検索システムに配置されたコントローラによって実行される。

出願人の方法はステップ５２０からステップ５３０へと移行し、１次情報記憶検索システムから２次情報記憶検索システムに情報を提供するために（Ｍ）テスト済みアダプタのうちの１つを選択する。ある実施形態では、ステップ５３０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ５３０はホスト・コンピュータによって実行される。

出願人の方法はステップ５３０からステップ５４０へと移行し、ステップ５３０で選択されたアダプタを使用する１次システムから２次システムへの情報の転送が成功したかどうかを判別する。ある実施形態では、ステップ５４０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ５４０はホスト・コンピュータによって実行される。ある実施形態ではステップ５４０は、中に配置されたマイクロコードを使用して、選択されたアダプタによって実行される。

ステップ５４０で出願人の方法が、ステップ５３０で選択されたアダプタを使用する１次システムから２次システムへの情報の転送が成功したと判別した場合、方法はステップ５４０からステップ５５０へと移行して終了する。別の方法として、ステップ５４０で出願人の方法が、ステップ５３０で選択されたアダプタを使用する１次システムから２次システムへの情報の転送が成功しなかったと判別した場合、方法はステップ５４０からステップ５６０へと移行し、（ｉ）番目のアダプタが２次システムと通信していない旨を示すように作業ビットマップを更新する。

出願人の方法はステップ５６０からステップ５７０へと移行し、ステップ５２０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったかどうか、すなわち（ｉ）が（Ｍ）に等しいかどうかを判別する。ある実施形態では、ステップ５７０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ５７０はホスト・コンピュータによって実行される。

ステップ５７０で出願人の方法が、ステップ５２０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったのではないと判別した場合、出願人の方法はステップ５７０からステップ５８０へと移行し、方法は（ｉ）を増分する。ある実施形態では、ステップ５８０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ５８０はホスト・コンピュータによって実行される。出願人の方法はステップ５８０からステップ５３０へと移行して続行する。

ステップ５７０で出願人の方法が、ステップ５２０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったと判別した場合、出願人の方法はステップ５７０からステップ６１０（図６）へと移行する。

次に図６を参照すると、ステップ６１０で出願人の方法は、既定パス・ビットマップが（Ｎ）アダプタを列挙する作業ビットマップとして、ステップ３６０（図３）で保存された既定パス・ビットマップをコピーする。ある実施形態では、ステップ６１０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６１０はホスト・コンピュータによって実行される。

出願人の方法はステップ６１０からステップ６２０へと移行し、１次情報記憶検索システムから２次情報記憶検索システムへと情報を提供するために、（Ｎ）アダプタのうちの最初の１つを選択する。ある実施形態では、ステップ６２０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６２０はホスト・コンピュータによって実行される。

出願人の方法はステップ６２０からステップ６３０へと移行し、ステップ６２０で選択されたアダプタを使用する１次システムから２次システムへの情報の転送が成功したかどうかを判別する。ある実施形態では、ステップ６３０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６３０はホスト・コンピュータによって実行される。ある実施形態では、ステップ６３０は中に配置されたマイクロコードを使用して、選択されたアダプタによって実行される。

ステップ６３０で出願人の方法が、ステップ６２０で選択されたアダプタを使用する１次システムから２次システムへの情報転送が成功したと判別した場合、方法はステップ６３０からステップ６４０へと移行して終了する。別の方法として、ステップ６３０で出願人の方法が、ステップ６２０で選択されたアダプタを使用する１次システムから２次システムへの情報の転送が成功しなかったと判別した場合、方法はステップ６３０からステップ６５０へと移行し、ステップ６２０で選択されたアダプタが２次情報記憶検索システムと通信していない旨を示すように作業ビットマップを更新する。ある実施形態では、ステップ６５０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６７０はホスト・コンピュータによって実行される。

出願人の方法はステップ６５０からステップ６６０へと移行し、ステップ６１０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったかどうか、すなわち（ｋ）が（Ｎ）に等しいかどうかを判別する。ある実施形態では、ステップ６６０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６８０はホスト・コンピュータによって実行される。

ステップ６６０で出願人の方法が、ステップ６１０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったのではないと判別した場合、出願人の方法はステップ６６０からステップ６８０へと移行し、方法は（ｋ）を増分する。ある実施形態では、ステップ６８０は１次情報記憶検索システムに配置されたコントローラによって実行される。ある実施形態では、ステップ６８０はホスト・コンピュータによって実行される。出願人の方法はステップ６８０からステップ６２０へと移行して続行する。

ステップ６６０で出願人の方法が、ステップ６１０の作業ビットマップに列挙されたすべてのアダプタが、１次システムから２次システムへと情報を提供するために首尾良く使用されなかったと判別した場合、出願人の方法はステップ６６０からステップ６７０へと移行し、方法はエラー・メッセージを提供する。ある実施形態では、ステップ６７０は１次情報記憶検索システムに配置されたコントローラによって実行される。

図３、図４、図５、あるいは図６またはそれらすべてに列挙された出願人の方法の実施形態は、別々にインプリメントすることができる。さらにある実施形態では、図３、図４、図５、あるいは図６またはそれらすべてに列挙された個々のステップは、組み合わせ、除去、または並べ替えが可能である。

ある実施形態では、出願人の発明は不揮発性メモリ２２８（図２）に常駐する命令を含み、これらの命令は、図３に列挙されたステップ３２０および３６０、図４に列挙されたステップ４１０から４８０、図５に列挙されたステップ５０５から５８０、および図６に列挙されたステップ６１０から６８０を実行するために、コントローラ２２７（図２）によって実行される。他の実施形態では、出願人の発明は任意の他のコンピュータ・プログラムに常駐する命令を含み、それらの命令は、図３に列挙されたステップ３２０および３６０、図４に列挙されたステップ４１０から４８０、図５に列挙されたステップ５０５から５８０、および図６に列挙されたステップ６１０から６８０を実行するために、システム２００の外部または内部のコンピュータによって実行される。いずれの場合でも、命令は、たとえば磁気情報記憶媒体、光情報記憶媒体、電子情報記憶媒体などを有する情報記憶媒体内で符号化することができる。「電子記憶媒体」の場合、出願人はたとえば、プログラム可能読み取り専用メモリ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的ＥＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュＰＲＯＭ、コンパクトフラッシュ（登録商標）、スマートメディアなどのデバイスを意味する。

以上、本発明の好ましい実施形態について詳細に説明してきたが、当業者であれば、添付の特許請求の範囲に記載された本発明の範囲を逸脱することなく、それらの諸実施形態への修正および適応を思いつくであろう。

本開示の範囲は、本明細書に開示された任意の新規な特徴またはその組み合わせを含む。これにより出願人は、本出願およびこれから導出される任意のこのようなさらなる他の出願の遂行中に、こうした特徴または特徴の組み合わせに対して新しい特許請求の範囲が策定可能であることを指摘する。とりわけ、添付の特許請求の範囲を参照すると、従属請求項からの特徴を独立請求項のそれと組み合わせることが可能であり、それぞれの独立請求項からの特徴を、特許請求の範囲に列挙された特定の組み合わせのみでなく任意の適切な方法で組み合わせることが可能である。

誤解を避けるために、本明細書の説明および特許請求の範囲全体で使用される「含む」という用語は、「のみからなる」という意味として解釈されるものではない。

データ記憶検索システムの好ましい実施形態の構成要素を示すブロック図である。 ホスト・コンピュータ、１次データ記憶検索システム、および２次データ記憶検索システムを示す、ブロック図である。 本発明の方法の好ましい実施形態の初期ステップを要約した流れ図である。 本発明に従った方法の好ましい実施形態のある種の追加ステップを要約した流れ図である。 本発明に従った方法の好ましい実施形態のある種の追加ステップを要約した流れ図である。 本発明の方法の好ましい実施形態のある種の追加ステップを要約した流れ図である。

Claims (10)

1. （Ｎ）ＰＰＲＣアダプタ、複数のホスト・アダプタ、前記複数のホスト・アダプタの少なくとも１つと相互接続された少なくとも１つのホスト・コンピュータ、キャッシュ、複数のデバイス・アダプタ、前記複数のデバイス・アダプタと相互接続された複数のディスク・ドライブおよび情報を有する第１の情報記憶検索システムから、前記（Ｎ）ＰＰＲＣアダプタのうちの１つまたは複数を介して前記第１の情報記憶検索システムから前記情報を受信することが可能な第２の情報記憶検索システムへ、前記情報を提供するための方法であって、
   （ｊ）の各値について、（ｊ）番目のＰＰＲＣアダプタが前記第２の情報記憶検索システムと通信しているかどうかをテストするステップであって、（ｊ）は１より大きいかまたは等しく、（Ｎ）より小さいかまたは等しい、前記テストするステップと、
   （ｊ）番目のＰＰＲＣアダプタが前記第２の情報記憶検索システムと通信している場合、前記（ｊ）番目のＰＰＲＣアダプタを使用可能な（Ｍ）テスト済みアダプタの１つとして含むステップであって、（Ｍ）は（Ｎ）より小さいかまたは等しい、前記含むステップと、
   ＰＰＲＣタスクを生成して、前記（Ｍ）テスト済みアダプタについての作業ビットマップを生成するステップと、
   （ｉ）番目のテスト済みアダプタを選択するステップであって、（ｉ）は１より大きいかまたは等しく、（Ｍ）より小さいかまたは等しく、（ｉ）は初期には１に設定される、前記選択するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記第２の情報記憶検索システムに前記情報を提供するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されたかどうかを判別するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信された場合、終了し、前記情報が前記第２の情報記憶検索システムによって受信されなかった場合、（ｉ）が（Ｍ）に等しいかどうかを判別するステップと、
   （ｉ）が（Ｍ）に等しい場合、前記（Ｎ）ＰＰＲＣアダプタについて前記情報の前記第２の情報記憶検索システムへの送信を行い、（ｉ）が（Ｍ）に等しくない場合、（ｉ）を増分するステップと、
   前記選択するステップと、前記提供するステップと、前記受信されたかどうかを判別するステップと、前記（ｉ）が（Ｍ）に等しいかどうかを判別するステップと、前記増分するステップとを、反復するステップと、
   を含む、前記方法。
2. 前記第１の情報記憶検索システムが１つまたは複数のホスト・コンピュータと通信可能であり、
   前記１つまたは複数のホスト・コンピュータから前記第１の情報記憶検索システムによって前記情報を受信するステップと、
   前記第２の情報記憶検索システムへ前記情報を提供することを含むＰＰＲＣ要求を生成するステップと、
   をさらに含む、請求項１に記載の方法。
3. 前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムに提供されなかった場合、前記（ｉ）番目のテスト済みアダプタが使用可能でないことを示すように前記作業ビットマップを更新するステップと、
   前記（Ｎ）ＰＰＲＣアダプタから（ｋ）番目のＰＰＲＣアダプタを選択するステップであって、（ｋ）は１より大きいかまたは等しく、（Ｎ）より小さいかまたは等しく、（ｋ）は初期には１に設定される、前記選択するステップと、
   前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報を前記第２の情報記憶検索システムに送信するステップと、
   をさらに含む、請求項２に記載の方法。
4. 前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されたことを検証するステップと、
   前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されなかった場合、
   （ｋ）と（Ｎ）を比較するステップと、
   （ｋ）が（Ｎ）に等しくない場合、
   （ｋ）を１だけ増加させるステップと、
   前記選択するステップと、前記送信するステップと、前記検証するステップと、前記増加させるステップとを、反復するステップと、
   をさらに含む、請求項３に記載の方法。
5. 前記（ｋ）番目のＰＰＲＣアダプタを使用して前記情報を送信することにより、前記第２の情報記憶検索システムによって前記情報が受信されなかった場合、および（ｋ）が（Ｎ）に等しい場合、エラー・メッセージを提供するステップをさらに含む、請求項４に記載の方法。
6. （Ｎ）ＰＰＲＣアダプタ、複数のホスト・アダプタ、前記複数のホスト・アダプタの少なくとも１つと相互接続された少なくとも１つのホスト・コンピュータ、キャッシュ、複数のデバイス・アダプタ、前記複数のデバイス・アダプタと相互接続された複数のディスク・ドライブおよび情報を有する第１の情報記憶検索システムから、前記（Ｎ）ＰＰＲＣアダプタのうちの１つまたは複数を介して前記第１の情報記憶検索システムから前記情報を受信することが可能な第２の情報記憶検索システムへ、前記情報を提供するためのコンピュータ・プログラムであって、
   コンピュータに、
   （ｊ）の各値について、（ｊ）番目のＰＰＲＣアダプタが前記第２の情報記憶検索システムと通信しているかどうかをテストするステップであって、（ｊ）は１より大きいかまたは等しく、（Ｎ）より小さいかまたは等しい、前記テストするステップと、
   （ｊ）番目のＰＰＲＣアダプタが前記第２の情報記憶検索システムと通信している場合、前記（ｊ）番目のＰＰＲＣアダプタを使用可能な（Ｍ）テスト済みアダプタの１つとして含むステップであって、（Ｍ）は（Ｎ）より小さいかまたは等しい、前記含むステップと、
   ＰＰＲＣタスクを生成して、前記（Ｍ）テスト済みアダプタについての作業ビットマップを生成するステップと、
   （ｉ）番目のテスト済みアダプタを選択するステップであって、（ｉ）は１より大きいかまたは等しく、（Ｍ）より小さいかまたは等しく、（ｉ）は初期には１に設定される、前記選択するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記第２の情報記憶検索システムに前記情報を提供するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されたかどうかを判別するステップと、
   前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信された場合、終了し、前記情報が前記第２の情報記憶検索システムによって受信されなかった場合、（ｉ）が（Ｍ）に等しいかどうかを判別するステップと、
   （ｉ）が（Ｍ）に等しい場合、前記（Ｎ）ＰＰＲＣアダプタについて前記情報の前記第２の情報記憶検索システムへの送信を行い、（ｉ）が（Ｍ）に等しくない場合、（ｉ）を増分するステップと、
   前記選択するステップと、前記提供するステップと、前記受信されたかどうかを判別するステップと、前記（ｉ）が（Ｍ）に等しいかどうかを判別するステップと、前記増分するステップとを、反復するステップと、
   を実行させるための、前記コンピュータ・プログラム。
7. 前記第１の情報記憶検索システムが１つまたは複数のホスト・コンピュータと通信可能であり、
   前記１つまたは複数のホスト・コンピュータから前記第１の情報記憶検索システムによって前記情報を受信するステップと、
   前記第２の情報記憶検索システムへ前記情報を提供することを含むＰＰＲＣ要求を生成するステップと、
   をさらに実行させる、請求項６に記載のコンピュータ・プログラム。
8. 前記（ｉ）番目のテスト済みアダプタを使用して、前記情報が前記第２の情報記憶検索システムに提供されなかった場合、前記（ｉ）番目のテスト済みアダプタが使用可能でないことを示すように前記作業ビットマップを更新するステップと、
   前記（Ｎ）ＰＰＲＣアダプタから（ｋ）番目のＰＰＲＣアダプタを選択するステップであって、（ｋ）は１より大きいかまたは等しく、（Ｎ）より小さいかまたは等しく、（ｋ）は初期には１に設定される、前記選択するステップと、
   前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報を前記第２の情報記憶検索システムに送信するステップと、
   をさらに実行させる、請求項７に記載のコンピュータ・プログラム。
9. 前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されたことを検証するステップと、
   前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記情報が前記第２の情報記憶検索システムによって受信されなかった場合、
   （ｋ）を増分するステップと、
   前記増分した（ｋ）の各値について、前記情報が前記第２の情報記憶検索システムによって受信されるまで、または（ｋ）が（Ｍ）に等しくなるまで、前記（ｋ）番目のＰＰＲＣアダプタを使用して、前記第２の情報記憶検索システムに前記情報を提供するステップと、
   をさらに実行させる、請求項８に記載のコンピュータ・プログラム。
10. 前記（Ｎ）ＰＰＲＣアダプタの各々を使用して前記情報を送信した後に、前記第２の情報記憶検索システムによって前記情報が受信されなかった場合、エラー・メッセージを提供するステップをさらに実行させる、請求項９に記載のコンピュータ・プログラム。

Images