JP4391681B2 - Lead frame for manufacturing semiconductor device and semiconductor device - Google Patents

Lead frame for manufacturing semiconductor device and semiconductor device Download PDF

Info

Publication number
JP4391681B2
JP4391681B2 JP2000306178A JP2000306178A JP4391681B2 JP 4391681 B2 JP4391681 B2 JP 4391681B2 JP 2000306178 A JP2000306178 A JP 2000306178A JP 2000306178 A JP2000306178 A JP 2000306178A JP 4391681 B2 JP4391681 B2 JP 4391681B2
Authority
JP
Japan
Prior art keywords
resin
support tie
die pad
lead frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000306178A
Other languages
Japanese (ja)
Other versions
JP2002118220A (en
Inventor
聖也 田島
政弘 谷口
正也 関戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2000306178A priority Critical patent/JP4391681B2/en
Publication of JP2002118220A publication Critical patent/JP2002118220A/en
Application granted granted Critical
Publication of JP4391681B2 publication Critical patent/JP4391681B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置を製造するためのリードフレーム、このリードフレームを利用して製造した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、リードフレームにおいては図１４（ａ）にその一部を示すように板状をなす複数のフレーム部３が長手方向Ｘへ連続して一体成形され、このリードフレームが長手方向Ｘへ搬送される過程で成形工程等を経て、図１４（ｂ）または図１４（ｃ）に示す半導体装置２の中間製造物２Ａ，２Ｂが製造される。このリードフレームの各フレーム部３においては、図１４（ａ）に示すように、長手方向Ｘに直交する幅方向Ｙの両外端側にある支持タイバー４間にダイパッド６と複数のリード端子７，８，９とが互いに区画されて形成され、このダイパッド６の表面上に載置された半導体素子に両リード端子８，９がボンディングワイヤ１２，１３により接続される。図１４（ａ）に示す前記リードフレームのフレーム部３が金型内にインサートされて樹脂が充填されると、ダイパッド６と半導体素子と各リード端子７，８，９の一部とが樹脂封止されて、図１４（ｂ）に示すように、パッケージ１４が成形されるとともに、支持タイバー４の一部がインサートされたゲート充填部１５がこのパッケージ１４と一体成形される。図１４（ｂ）に示す状態でゲート充填部１５がパッケージ１４から切断されると、図１４（ｃ）に示すように、このパッケージ１４のみがリードフレームのフレーム部３に残り、このフレーム部３で支持タイバー４が開放される。さらに、図１４（ｃ）に示す状態で、各リード端子７，８，９に繋がれたバー１６や、両支持タイバー４のうち他方の支持タイバー４（図示せず）に繋がれた各リード端子７，８，９の端部を切断すると、リードフレームの各フレーム部３ごとに半導体装置２の最終製品が製造される。
【０００３】
【発明が解決しようとする課題】
前記パッケージ１４においては、その樹脂がダイパッド６やリード端子７，８，９から剥離しにくくして信頼性を高めるために、ダイパッド６やリード端子７，８，９に対する樹脂接着力を強くする処理を施すことが要求されている。ところが、この樹脂接着力を強くし過ぎると、図１４（ｃ）に示すようにゲート充填部１５をパッケージ１４から切断した場合、支持タイバー４の外端部４ａや表側にゲート充填部１５の樹脂の一部Ｐが付着して残るおそれがあった。支持タイバー４に樹脂の一部Ｐが付着したままリードフレームを搬送すると、リードカットなどの後工程で、支持タイバー４に残った樹脂の一部Ｐがリードフレーム搬送装置に対し干渉して搬送に支障を来すおそれがあった。
【０００４】
本発明は、パッケージの樹脂がダイパッドやリード端子から剥離しにくくして信頼性を高めることができるばかりではなく、支持タイバーにゲート充填部の樹脂の一部が残りにくくしたり、たとえ残ったとしても悪影響を及ぼさないようにして、リードフレームの搬送を円滑に行なうことを目的にしている。
【０００５】
【課題を解決するための手段及び発明の効果】
後記実施形態の図面（図１〜５）の符号を援用して本発明を説明する。
【０００６】
＊ 請求項１の発明（実施形態に対応）
この発明にかかるリードフレーム（１）は、下記のように構成されている。
このリードフレーム（１）においては板状をなす複数のフレーム部（３）を長手方向（Ｘ）へ連続して一体成形している。このフレーム部（３）で長手方向（Ｘ）に直交する幅方向（Ｙ）の両外端側にある支持タイバー（４，５）間に半導体素子載置用ダイパッド（６）とリード端子（７，８，９）とを設けている。前記ダイパッド（６）上に載置した半導体素子（１１）と前記リード端子（７，８，９）とを接続した状態で、このダイパッド（６）と半導体素子（１１）とリード端子（７，８，９）の一部とを樹脂封止してパッケージ（１４）を成形する場合に、このパッケージ（１４）と一体成形されるゲート充填部（１５）内に残る前記支持タイバー（４）の一部で、凹み（１７）を形成して連繋部（１８）を形成している。この凹み（１７）内で連繋部（１８）には、この支持タイバー（４）の外端縁（４ａ）から幅方向（Ｙ）へ第一樹脂充填空間部（１９）を介して第一退避面（２０）を設けることに加えて、この支持タイバー（４）の板厚方向（Ｚ）の両側である表裏両側のうち、少なくとも、半導体素子（１１）を載置する表側から裏側へ第二樹脂充填空間部（２１）を介して第二退避面（２２）を設けている。
互いに隣接する前記両フレーム部（３）の支持タイバー（４）の凹み（１７）は、この両凹み（１７）間に形成した支持タイバー（４）の連結部（２３）で段差部（２４）を形成する欠落空間部（２５）により、長手方向（Ｘ）で互いに連通されている。
【０００７】
この発明では、図５（ａ）（ｂ）に示すようにゲート充填部（１５）をパッケージ（１４）から切断した場合、支持タイバー（４）の連繋部（１８）で両退避面（２０，２２）にゲート充填部（１５）の樹脂の一部（Ｐ）が付着したまま残ったとしても、そのほとんどが樹脂充填空間部（１９，２１）内に収まり、支持タイバー（４）の外端縁（４ａ）や表側から突出することはない。従って、パッケージ（１４）の樹脂がダイパッド（６）やリード端子（７，８，９）から剥離しにくくして信頼性を高めることができるばかりではなく、リードフレーム（１）の搬送を円滑に行なうことができる。
また、この発明では、互いに隣接する両凹み（１７）間で連通された欠落空間部（２５）により、ゲート充填部（１５）をパッケージ（１４）から切断する場合の抵抗を小さくすることができる。従って、支持タイバー（４）の連繋部（１８）で両退避面（２０，２２）にゲート充填部（１５）の樹脂の一部（Ｐ）が残りにくくなる。
【０００８】
＊ 請求項２の発明（実施形態に対応）
この発明は、請求項１の発明を前提として下記のように構成されている。
前記第二樹脂充填空間部（２１）は、幅方向（Ｙ）へ貫設され、板厚方向（Ｚ）へ貫設された前記第一樹脂充填空間部（１９）と、前記支持タイバー（４）の連繋部（１８）と前記ダイパッド（６）との間で板厚方向（Ｚ）へ貫設された第三樹脂充填空間部（１０）とに対し連通されている。この発明では、ゲート充填部（１５）をパッケージ（１４）から切断する場合の抵抗を小さくすることができる。従って、支持タイバー（４）の連繋部（１８）で両退避面（２０，２２）にゲート充填部（１５）の樹脂の一部（Ｐ）が残りにくくなり、請求項１の発明の効果をより一層発揮することができる。
【００１４】
＊ 請求項３の発明（実施形態に対応）
この発明にかかる半導体装置（２Ａ）は、下記のように構成されている。
請求項１または請求項２の発明に記載のリードフレーム（１）のフレーム部（３）において、ダイパッド（６）上に載置した半導体素子（１１）とリード端子（７，８，９）とを接続した状態でこのダイパッド（６）と半導体素子（１１）とリード端子（７，８，９）の一部とを樹脂封止してパッケージ（１４）を成形するとともに、前記支持タイバー（４）の一部をインサートしたゲート充填部（１５）をこのパッケージ（１４）と一体成形した。この発明では、半導体装置（２Ａ）において請求項１または請求項２の発明の効果を発揮させることができる。
【００２１】
〔実施形態〕
まず、本発明の一実施形態にかかるリードフレーム及び半導体装置を図１〜５を参照して説明する。
【００２２】
＊ 図１に示すリードフレーム１及び図４，５に示す半導体装置２の概要
図１に示すリードフレーム１においては板状をなす複数のフレーム部３が長手方向Ｘへ連続して一体成形され、このリードフレーム１が長手方向Ｘへ搬送される過程で成形工程等を経て、図４または図５に示す半導体装置２の中間製造物２Ａ，２Ｂが製造される。
【００２３】
このリードフレーム１の各フレーム部３においては、図１及び図３（ａ）に示すように、長手方向Ｘに直交する幅方向Ｙの両外端側にある支持タイバー４，５間に、ダイパッド６と複数のリード端子７，８，９とが互いに区画されて形成されている。この両支持タイバー４，５のうち一方の支持タイバー４とこのダイパッド６との間で樹脂充填空間部１０が板厚方向Ｚへ貫設されている。
【００２４】
図３（ａ）に示すように、前記ダイパッド６の表面上に半導体素子１１が載置され、この半導体素子１１に両リード端子８，９がボンディングワイヤ１２，１３により接続される。
【００２５】
図示しないが、図３（ａ）に示す前記リードフレーム１のフレーム部３は金型内にインサートされ、そのキャビティに連続するゲートからキャビティに樹脂（例えば透明エポキシ樹脂）が充填される。この金型を開くと、フレーム部３においてダイパッド６と半導体素子１１と各リード端子７，８，９の一部とが樹脂封止されて、図４（ａ）（ｂ）に示すように、パッケージ１４が成形されるとともに、支持タイバー４の一部がインサートされたゲート充填部１５がこのパッケージ１４と一体成形される。
【００２６】
図４（ａ）（ｂ）に示す状態でゲート充填部１５がパッケージ１４から切断されると、図５（ａ）（ｂ）に示すように、このパッケージ１４のみがリードフレーム１のフレーム部３に残り、このフレーム部３で支持タイバー４及び樹脂充填空間部１０が開放される。
【００２７】
なお、図５（ａ）（ｂ）に示す状態で、各リード端子７，８，９に繋がれたバー１６や、両支持タイバー４，５のうち他方の支持タイバー５に繋がれた各リード端子７，８，９の端部７ａ，８ａ，９ａを切断すると、図示しないが、リードフレーム１の各フレーム部３ごとに半導体装置２の最終製品が製造される。
【００２８】
＊ リードフレーム１の支持タイバー４の形状の改良
図２及び図３（ｂ）に示すように、この支持タイバー４には凹み１７が形成されて連繋部１８が形成されている。この凹み１７内で連繋部１８には、この支持タイバー４の外端縁４ａから幅方向Ｙへ樹脂充填空間部１９が切り欠かれて退避面２０が退避距離Ｌをあけて形成されている。さらに、この凹み１７内で連繋部１８には、この支持タイバー４の板厚方向Ｚの両側である表裏両側のうち、半導体素子１１が載置された表側からその裏側へ樹脂充填空間部２１が切り欠かれて退避面２２が退避距離Ｍをあけて形成されている。この樹脂充填空間部２１は、幅方向Ｙへ貫設され、板厚方向Ｚへ貫設された前記樹脂充填空間部１９と、前記支持タイバー４の連繋部１８と前記ダイパッド６との間で板厚方向Ｚへ貫設された前記樹脂充填空間部１０とに対し連通されている。前記退避面２０は幅方向Ｙで外側を向くとともに、前記退避面２２は板厚方向Ｚで表側を向き、この両退避面２０，２２は互いに直角に交差している。互いに隣接する前記両フレーム部３において、支持タイバー４の両連繋部１８は支持タイバー４の連結部２３で一体に繋がれ、この連結部２３で段差部２４が欠落空間部２５により形成されているとともに、支持タイバー４の両凹み１７はこの欠落空間部２５で長手方向Ｘへ互いに連通されている。
【００２９】
図５（ａ）（ｂ）に示すようにゲート充填部１５をパッケージ１４から切断した場合、支持タイバー４の連繋部１８で両退避面２０，２２にゲート充填部１５の樹脂の一部Ｐが付着したまま残ることもあり得る。しかし、この樹脂の一部Ｐは極僅かであるため、そのほとんどが樹脂充填空間部１９，２１内に収まり、支持タイバー４の外端縁４ａや表側から突出することはない。
【００３０】
〔参考例１〕
次に、本発明の参考例１にかかるリードフレーム及び半導体装置を図６〜９を参照して説明する。
【００３１】
この参考例１において図６、図７、図８（ａ）（ｂ）及び図９（ａ）（ｂ）は、それぞれ前記実施形態において図１、図３（ａ）、図４（ａ）（ｂ）及び図５（ａ）（ｂ）に対応し、この参考例１において図６に示すリードフレーム１及び図８，９に示す半導体装置２の概要は、前記実施形態の場合と同様である。
【００３２】
＊ リードフレーム１の表面被覆処理の改良
前記ゲート充填部１５内に残る支持タイバー４のうち樹脂と接触する接着面２６においては、Ｃｕの地金に対しメッキせずにＣｕの地金を露出させるか、Ｃｕの地金に対しメッキしてＰｄを被覆材として露出させる。また、このゲート充填部１５の外側に露出する支持タイバー４の外面も同様に表面被覆処理する。
【００３３】
前記パッケージ１４内のダイパッド６のうち樹脂と接触する接着面２７と、前記パッケージ１４内のリード端子７，８，９のうち樹脂と接触する接着面２８においては、Ｃｕの地金に対しメッキしてＡｇまたはＡｕを被覆材として露出させる。また、このパッケージ１４の付近でその外側に露出するリード端子７，８，９の外面も同様に表面被覆処理する。
【００３４】
なお、リードフレーム１の外面のうち上記の両表面被覆処理を施した部分以外の外面については、この両表面被覆処理のうちいずれのものを施してもよい。
これらの表面被覆処理により、支持タイバー４の接着面２６に対する樹脂接着力が、ダイパッド６の接着面２７やリード端子７，８，９の接着面２８に対する樹脂接着力よりも弱くなる。そのほか、上記の樹脂接着力を変更する表面処理としては、前記メッキの厚さを変えたり、前記接着面２６，２７，２８の表面あらさを変えたりしてもよい。
【００３５】
図９（ａ）（ｂ）に示すようにゲート充填部１５をパッケージ１４から切断した場合、パッケージ１４の樹脂がダイパッド６の接着面２７やリード端子７，８，９の接着面２８から剥離しにくくなるとともに、支持タイバー４の外端縁４ａや表側の接着面２６にゲート充填部１５の樹脂の一部が付着せず残りにくくなる。
【００３６】
さらに、前記パッケージ１４内のリード端子７，８，９であって樹脂と接触する接着面２８には溝状凹部３５がパッケージ１４の外端縁付近で表側から形成されている。パッケージ１４の樹脂はこの凹部３５内に入り込んで突起を形成する。そのため、樹脂との接触面積が大きくなるとともに、凹部３５内の樹脂突起が剥離力に対する支えとなって、樹脂との結合力を高めることができる。
【００３７】
〔実施形態の別例〕
図示しないが、この別例は、前記実施形態と前記参考例１とを組み合わせたものであって、実施形態における支持タイバー４やダイパッド６やリード端子７，８，９に対し参考例１にかかる表面被覆処理を施したものである。
【００３８】
〔参考例２〕
次に、本発明の参考例２にかかるリードフレーム及び半導体装置を図１０〜１３を参照して説明する。
【００３９】
この参考例２において図１０、図１１、図１２（ｂ）（ｃ）及び図１３（ａ）（ｂ）は、それぞれ前記実施形態において図１、図３（ａ）、図４（ａ）（ｂ）及び図５（ａ）（ｂ）に対応し、この参考例２において図１０に示すリードフレーム１及び図１２，１３に示す半導体装置２の概要は、前記実施形態の場合と同様である。
【００４０】
＊ 半導体装置２の製造方法の改良
図１２（ａ）に示すように、図１１に示すリードフレーム１のフレーム部３は金型２９内にインサートされてセットされる。その場合、金型２９においてキャビティ３０に連続するゲート３１で支持タイバー４の外端縁４ａに対し金型２９内の突起３２が当接する。このゲート３１からキャビティ３０に樹脂が充填される。この金型２９を開くと、図１２（ｂ）（ｃ）に示すように、パッケージ１４が成形されるとともに、ゲート充填部１５がこのパッケージ１４と一体成形され、このゲート充填部１５には支持タイバー４の外端縁４ａを開放する非充填空間溝３３が前記突起３２により形成される。
【００４１】
図１３（ａ）（ｂ）に示すようにゲート充填部１５をパッケージ１４から切断した場合、支持タイバー４のうち少なくとも非充填空間溝３３に面する外端縁４ａの開放面３４には、ゲート充填部１５の樹脂の一部が付着したまま残ることは皆無になる。
【図面の簡単な説明】
【図１】 実施形態にかかるリードフレームを示す一部切欠き平面図である。
【図２】 図１のリードフレームの各フレーム部において支持タイバーの一部を破断して示す部分斜視図である。
【図３】 （ａ）は図１のリードフレームのフレーム部においてダイパッドに半導体素子を載置してリード端子に接続した状態を示す部分平面図であり、（ｂ）は（ａ）のＡ−Ａ線部分断面図である。
【図４】 （ａ）は図３に示すフレーム部に対し樹脂を一体成形してパッケージとゲート充填部とを製造した状態を示す部分平面図であり、（ｂ）は（ａ）のＢ−Ｂ線部分断面図である。
【図５】 （ａ）は図４に示す状態でパッケージからゲート充填部を切断して除去した状態を示す部分平面図であり、（ｂ）は（ａ）のＣ−Ｃ線部分断面図である。
【図６】 参考例１にかかるリードフレームを示す一部切欠き平面図である。
【図７】 図６のリードフレームのフレーム部においてダイパッドに半導体素子を載置してリード端子に接続した状態を示す部分平面図である。
【図８】 （ａ）は図７に示すフレーム部に対し樹脂を一体成形してパッケージとゲート充填部とを製造した状態を示す部分平面図であり、（ｂ）は（ａ）のＤ−Ｄ線部分断面図である。
【図９】 （ａ）は図８に示す状態でパッケージからゲート充填部を切断して除去した状態を示す部分平面図であり、（ｂ）は（ａ）のＥ−Ｅ線部分断面図である。
【図１０】 参考例２にかかるリードフレームを示す一部切欠き平面図である。
【図１１】 図１０のリードフレームのフレーム部においてダイパッドに半導体素子を載置してリード端子に接続した状態を示す部分平面図である。
【図１２】 （ａ）は図１１に示すフレーム部を金型にインサートした状態を概略的に示す部分断面図であり、（ｂ）は図１１に示すフレーム部に対し樹脂を一体成形してパッケージとゲート充填部とを製造した状態を示す部分平面図であり、（ｃ）は（ａ）のＦ−Ｆ線部分断面図である。
【図１３】 （ａ）は図１２（ｂ）（ｃ）に示す状態でパッケージからゲート充填部を切断して除去した状態を示す部分平面図であり、（ｂ）は（ａ）のＧ−Ｇ線部分断面図である。
【図１４】 （ａ）は従来のリードフレームのフレーム部においてダイパッドに半導体素子を載置してリード端子に接続した状態を示す部分平面図であり、（ｂ）は（ａ）に示すフレーム部に対し樹脂を一体成形してパッケージとゲート充填部とを製造した状態を示す部分平面図であり、（ｃ）は（ｂ）に示す状態でパッケージからゲート充填部を切断して除去した状態を示す部分平面図である。
【符号の説明】
１…リードフレーム、２…半導体装置、３…フレーム部、４，５…支持タイバー、４ａ…支持タイバー外端縁、６…ダイパッド、７，８，９…リード端子、１０…樹脂充填空間部、１１…半導体素子、１４…パッケージ、１５…ゲート充填部、１７…凹み、１８…連繋部、１９…樹脂充填空間部、２０…退避面、２１…樹脂充填空間部、２２…退避面、２３…連結部、２４…段差部、２５…欠落空間部、２６，２７，２８…接着面、２９…金型、３０…キャビティ、３１…ゲート、３２…突起、３３…非充填空間溝、Ｘ…長手方向、Ｙ…幅方向、Ｚ…板厚方向。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a lead frame, semiconductor equipment manufactured by using the lead frame for manufacturing a semiconductor device.
[0002]
[Prior art]
Conventionally, in a lead frame, as shown in FIG. 14A, a plurality of frame-like frame portions 3 are integrally formed continuously in the longitudinal direction X, and the lead frame is conveyed in the longitudinal direction X. The intermediate products 2A and 2B of the semiconductor device 2 shown in FIG. 14B or FIG. 14C are manufactured through a molding process or the like in the process. In each frame portion 3 of the lead frame, as shown in FIG. 14A, a die pad 6 and a plurality of lead terminals 7 are provided between the support tie bars 4 on both outer ends in the width direction Y orthogonal to the longitudinal direction X. , 8 and 9 are partitioned from each other, and both lead terminals 8 and 9 are connected to the semiconductor element mounted on the surface of the die pad 6 by bonding wires 12 and 13. When the frame portion 3 of the lead frame shown in FIG. 14A is inserted into a mold and filled with resin, the die pad 6, the semiconductor element, and a part of each of the lead terminals 7, 8, 9 are sealed with resin. As shown in FIG. 14B, the package 14 is molded and the gate filling portion 15 into which a part of the support tie bar 4 is inserted is molded integrally with the package 14. When the gate filling portion 15 is cut from the package 14 in the state shown in FIG. 14B, only the package 14 remains in the frame portion 3 of the lead frame as shown in FIG. The support tie bar 4 is opened. Further, in the state shown in FIG. 14C, each lead connected to the other support tie bar 4 (not shown) of the bar 16 connected to each lead terminal 7, 8, 9 or both of the support tie bars 4. When the end portions of the terminals 7, 8, 9 are cut, a final product of the semiconductor device 2 is manufactured for each frame portion 3 of the lead frame.
[0003]
[Problems to be solved by the invention]
In the package 14, in order to make the resin difficult to peel off from the die pad 6 and the lead terminals 7, 8, 9 and to improve the reliability, a process for increasing the resin adhesive force to the die pad 6, the lead terminals 7, 8, 9. Is required. However, if the resin adhesive strength is increased too much, the resin of the gate filling portion 15 is formed on the outer end portion 4a of the support tie bar 4 or on the front side when the gate filling portion 15 is cut from the package 14 as shown in FIG. There was a risk that a part of P would remain attached. When the lead frame is transported with a part of the resin P attached to the support tie bar 4, the part of the resin P remaining on the support tie bar 4 interferes with the lead frame transport device in a subsequent process such as lead cutting. There was a risk of hindrance.
[0004]
The present invention not only makes it difficult for the resin of the package to be peeled off from the die pad or the lead terminal, thereby improving the reliability, but also makes it difficult for a part of the resin of the gate filling portion to remain on the support tie bar, even if it remains The purpose is to smoothly carry the lead frame so as not to adversely affect the lead frame.
[0005]
[Means for Solving the Problems and Effects of the Invention]
The present invention will be described with reference to the reference numerals of the drawings (FIGS. 1 to 5) of the embodiments described later.
[0006]
* The invention of claim 1 (corresponding to the implementation form)
The lead frame (1) according to the present invention is configured as follows.
In the lead frame (1), a plurality of plate-like frame portions (3) are integrally formed continuously in the longitudinal direction (X). In this frame portion (3), a die pad (6) for mounting a semiconductor element and a lead terminal (7) are disposed between support tie bars (4, 5) on both outer ends in the width direction (Y) perpendicular to the longitudinal direction (X). , 8, 9). In a state where the semiconductor element (11) placed on the die pad (6) and the lead terminal (7, 8, 9) are connected, the die pad (6), the semiconductor element (11) and the lead terminal (7, 7) are connected. When the package (14) is molded by resin-sealing a part of 8, 9), the support tie bar (4) remaining in the gate filling portion (15) molded integrally with the package (14) In part, a recess (17) is formed to form a connecting portion (18). In the recess (17), the connecting portion (18) is first retracted from the outer end edge (4a) of the support tie bar (4) in the width direction (Y) through the first resin filling space portion (19). In addition to the provision of the surface (20), at least the second side from the front side to the back side on which the semiconductor element (11) is placed among the front and back sides which are both sides in the plate thickness direction (Z) of the support tie bar (4). A second evacuation surface (22) is provided through the resin filling space (21).
The recesses (17) of the support tie bars (4) of the two frame portions (3) adjacent to each other are stepped portions (24) at the connecting portions (23) of the support tie bars (4) formed between the both recesses (17). Are communicated with each other in the longitudinal direction (X).
[0007]
In the present invention, when the gate filling portion (15) is cut from the package (14) as shown in FIGS. 5 (a) and 5 (b), the retraction surfaces (20, 20) are connected to the connecting portion (18) of the support tie bar (4). 22) Even if a part (P) of the resin of the gate filling part (15) remains attached to the resin, the most part of the resin is accommodated in the resin filling space part (19, 21) and the outer end of the support tie bar (4). It does not protrude from the edge (4a) or the front side. Therefore, not only can the resin of the package (14) be difficult to peel off from the die pad (6) and the lead terminals (7, 8, 9) to improve the reliability, but also the lead frame (1) can be transported smoothly. Can be done.
Moreover, in this invention, resistance at the time of cut | disconnecting a gate filling part (15) from a package (14) can be made small by the missing space part (25) connected between the both adjacent dents (17). . Therefore, a part (P) of the resin of the gate filling part (15) hardly remains on both the retreat surfaces (20, 22) at the connecting part (18) of the support tie bar (4).
[0008]
* The invention of claim 2 (corresponding to the implementation form)
The present invention is configured as follows on the premise of the invention of claim 1.
Said 2nd resin filling space part (21) penetrates in the width direction (Y), said 1st resin filling space part (19) penetrated in the plate | board thickness direction (Z), and said support tie bar (4) ) And a third resin filling space (10) penetrating in the thickness direction (Z) between the connecting portion (18) and the die pad (6). In the present invention, the resistance when the gate filling portion (15) is cut from the package (14) can be reduced. Therefore, part of the resin (P) of the gate filling portion (15) is unlikely to remain on both the retreat surfaces (20, 22) at the connecting portion (18) of the support tie bar (4), and the effect of the invention of claim 1 can be obtained. It can be further demonstrated.
[0014]
* The invention of claim 3 (corresponding to the implementation form)
The semiconductor device (2A) according to the present invention is configured as follows.
In the frame portion (3) of the lead frame (1) according to claim 1 or 2 , the semiconductor element (11) and the lead terminals (7, 8, 9) placed on the die pad (6) In a state where the die pad (6), the semiconductor element (11), and a part of the lead terminals (7, 8, 9) are sealed with resin, a package (14) is formed, and the support tie bar (4 The gate filling part (15) into which a part of the structure is inserted is formed integrally with the package (14). In the present invention, the effect of the invention of claim 1 or claim 2 can be exhibited in the semiconductor device (2A).
[0021]
[Implementation Embodiment
First, a lead frame and a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
[0022]
* Outline of the lead frame 1 shown in FIG. 1 and the semiconductor device 2 shown in FIGS. 4 and 5. In the lead frame 1 shown in FIG. 1, a plurality of plate-like frame portions 3 are integrally formed continuously in the longitudinal direction X. The intermediate products 2A and 2B of the semiconductor device 2 shown in FIG. 4 or 5 are manufactured through a molding process and the like while the lead frame 1 is conveyed in the longitudinal direction X.
[0023]
In each frame portion 3 of the lead frame 1, as shown in FIGS. 1 and 3A, a die pad is interposed between the support tie bars 4 and 5 on both outer end sides in the width direction Y orthogonal to the longitudinal direction X. 6 and a plurality of lead terminals 7, 8, and 9 are partitioned from each other. A resin-filled space 10 is provided in the thickness direction Z between one of the support tie bars 4 and 5 and the die pad 6.
[0024]
As shown in FIG. 3A, a semiconductor element 11 is placed on the surface of the die pad 6, and both lead terminals 8 and 9 are connected to the semiconductor element 11 by bonding wires 12 and 13.
[0025]
Although not shown, the frame portion 3 of the lead frame 1 shown in FIG. 3A is inserted into a mold, and resin (for example, transparent epoxy resin) is filled from the gate continuous to the cavity into the cavity. When this mold is opened, the die pad 6, the semiconductor element 11, and a part of each lead terminal 7, 8, 9 are resin-sealed in the frame portion 3, as shown in FIGS. The package 14 is molded, and the gate filling portion 15 into which a part of the support tie bar 4 is inserted is molded integrally with the package 14.
[0026]
When the gate filling portion 15 is cut from the package 14 in the state shown in FIGS. 4A and 4B, only the package 14 is the frame portion 3 of the lead frame 1 as shown in FIGS. The support tie bar 4 and the resin filling space 10 are opened by the frame portion 3.
[0027]
5A and 5B, each lead 16 connected to each lead terminal 7, 8, 9 and each lead connected to the other support tie bar 5 out of both support tie bars 4, 5. When the end portions 7 a, 8 a, 9 a of the terminals 7, 8, 9 are cut, a final product of the semiconductor device 2 is manufactured for each frame portion 3 of the lead frame 1 (not shown).
[0028]
* Improvement of the shape of the support tie bar 4 of the lead frame 1 As shown in FIGS. 2 and 3 (b), the support tie bar 4 is formed with a recess 17 and a connecting portion 18 is formed. A resin filling space 19 is cut out in the width direction Y from the outer edge 4 a of the support tie bar 4 in the connecting portion 18 in the recess 17, and a retraction surface 20 is formed with a retraction distance L. Further, the connecting portion 18 in the recess 17 has a resin-filled space portion 21 from the front side to the back side where the semiconductor element 11 is placed, on both sides of the support tie bar 4 in the plate thickness direction Z. The retraction surface 22 is formed with a retraction distance M by being cut out. The resin-filled space portion 21 is provided between the die-pad 6 and the resin-filled space portion 19 penetrating in the width direction Y and penetrating in the plate thickness direction Z, and the connecting portion 18 of the support tie bar 4 and the die pad 6. It communicates with the resin filling space 10 penetrating in the thickness direction Z. The retracting surface 20 faces outward in the width direction Y, the retracting surface 22 faces the front side in the plate thickness direction Z, and the both retracting surfaces 20, 22 intersect at right angles. In the two frame portions 3 adjacent to each other, both connecting portions 18 of the support tie bar 4 are integrally connected by a connecting portion 23 of the support tie bar 4, and a stepped portion 24 is formed by a missing space portion 25 at the connecting portion 23. At the same time, the two dents 17 of the support tie bar 4 communicate with each other in the longitudinal direction X in the missing space 25.
[0029]
When the gate filling portion 15 is cut from the package 14 as shown in FIGS. 5A and 5B, a part P of the resin of the gate filling portion 15 is formed on the retreat surfaces 20 and 22 at the connecting portion 18 of the support tie bar 4. It may remain attached. However, since a part P of this resin is very small, most of it is contained in the resin filling spaces 19 and 21 and does not protrude from the outer edge 4a or the front side of the support tie bar 4.
[0030]
[ Reference Example 1 ]
Next, a lead frame and a semiconductor device according to Reference Example 1 of the present invention will be described with reference to FIGS.
[0031]
6 In this reference example 1, 7, 8 (a) (b) and FIG. 9 (a) (b) is 1 in you facilities form before each FIG. 3 (a), FIG. 4 (a ) (b) and corresponds to FIG. 5 (a) (b), outline of the semiconductor device 2 shown in the lead frame 1 and FIGS. 8 and 9 shown in FIG. 6 in reference example 1, if the front you facilities form It is the same.
[0032]
* Improvement of the surface coating treatment of the lead frame 1 On the bonding surface 26 in contact with the resin of the support tie bar 4 remaining in the gate filling portion 15, the Cu base metal is exposed without plating the Cu base metal. Alternatively, Pd is exposed as a coating material by plating the Cu metal. Further, the outer surface of the support tie bar 4 exposed to the outside of the gate filling portion 15 is similarly surface-coated.
[0033]
The bonding surface 27 that contacts the resin in the die pad 6 in the package 14 and the bonding surface 28 that contacts the resin among the lead terminals 7, 8, and 9 in the package 14 are plated against Cu ingots. Then, Ag or Au is exposed as a coating material. Further, the outer surfaces of the lead terminals 7, 8 and 9 exposed to the outside in the vicinity of the package 14 are similarly surface-coated.
[0034]
Note that any one of the two surface coating treatments may be applied to the outer surface of the lead frame 1 other than the portion subjected to the two surface coating treatments.
By these surface coating treatments, the resin adhesive force to the adhesive surface 26 of the support tie bar 4 becomes weaker than the resin adhesive force to the adhesive surface 27 of the die pad 6 and the adhesive surface 28 of the lead terminals 7, 8, 9. In addition, as the surface treatment for changing the resin adhesive force, the thickness of the plating may be changed, or the surface roughness of the adhesive surfaces 26, 27, and 28 may be changed.
[0035]
When the gate filling part 15 is cut from the package 14 as shown in FIGS. 9A and 9B, the resin of the package 14 is peeled off from the bonding surface 27 of the die pad 6 and the bonding surface 28 of the lead terminals 7, 8, 9. In addition, it becomes difficult for a part of the resin of the gate filling portion 15 to adhere to the outer edge 4a of the support tie bar 4 or the adhesive surface 26 on the front side and to remain.
[0036]
Further, a groove-like recess 35 is formed from the front side in the vicinity of the outer edge of the package 14 on the adhesive surface 28 that is in contact with the resin, which is the lead terminals 7, 8, 9 in the package 14. The resin of the package 14 enters the recess 35 and forms a protrusion. Therefore, the contact area with the resin is increased, and the resin protrusion in the recess 35 is a support for the peeling force, so that the bonding force with the resin can be increased.
[0037]
[Another example of the implementation form]
Although not shown, the other examples are intended to pre-combining with you facilities form the Reference Example 1, with respect to the support tie bars 4 and the die pad 6 and the lead terminals 7, 8 and 9 in the implementation form reference example 1 is subjected to a surface coating treatment.
[0038]
[ Reference Example 2 ]
Next, a lead frame and a semiconductor device according to Reference Example 2 of the present invention will be described with reference to FIGS.
[0039]
Figure 10 In this Example 2, 11 and 12 (b) (c) and FIG. 13 (a) (b) is 1 in you facilities form before each FIG. 3 (a), FIG. 4 (a ) (b) and corresponds to FIG. 5 (a) (b), outline of the semiconductor device 2 shown in the reference example 2 in the lead frame 1 and FIGS. 12 and 13 shown in FIG. 10, when the front you facilities form It is the same.
[0040]
* Improvement of Manufacturing Method of Semiconductor Device 2 As shown in FIG. 12A, the frame portion 3 of the lead frame 1 shown in FIG. In that case, the protrusion 32 in the mold 29 abuts against the outer edge 4 a of the support tie bar 4 at the gate 31 continuous to the cavity 30 in the mold 29. Resin is filled from the gate 31 into the cavity 30. When the mold 29 is opened, as shown in FIGS. 12B and 12C, the package 14 is formed, and the gate filling portion 15 is integrally formed with the package 14, and is supported by the gate filling portion 15. An unfilled space groove 33 that opens the outer edge 4 a of the tie bar 4 is formed by the protrusion 32.
[0041]
When the gate filling portion 15 is cut from the package 14 as shown in FIGS. 13 (a) and 13 (b), at least the open surface 34 of the outer edge 4a facing the non-filling space groove 33 of the support tie bar 4 There is no possibility that a part of the resin in the filling portion 15 remains attached.
[Brief description of the drawings]
1 is a cutaway plan view of a portion showing a lead frame according to the implementation embodiments.
2 is a fragmentary perspective view showing a part of a support tie bar in each frame portion of the lead frame of FIG.
3A is a partial plan view showing a state in which a semiconductor element is placed on a die pad and connected to a lead terminal in the frame portion of the lead frame in FIG. 1, and FIG. 3B is a partial plan view of FIG. It is an A line fragmentary sectional view.
4A is a partial plan view showing a state where a package and a gate filling portion are manufactured by integrally molding a resin with respect to the frame portion shown in FIG. 3, and FIG. It is a B line fragmentary sectional view.
5A is a partial plan view showing a state in which the gate filling portion is cut and removed from the package in the state shown in FIG. 4, and FIG. 5B is a partial cross-sectional view taken along the line CC in FIG. is there.
6 is a partially cutaway plan view showing a lead frame according to Reference Example 1. FIG.
7 is a partial plan view showing a state in which a semiconductor element is placed on a die pad and connected to a lead terminal in the frame portion of the lead frame in FIG. 6;
8A is a partial plan view showing a state in which a package and a gate filling portion are manufactured by integrally molding a resin with respect to the frame portion shown in FIG. 7, and FIG. It is a D line fragmentary sectional view.
9A is a partial plan view showing a state in which the gate filling portion is cut and removed from the package in the state shown in FIG. 8, and FIG. 9B is a partial cross-sectional view taken along line EE in FIG. is there.
10 is a partially cutaway plan view showing a lead frame according to Reference Example 2. FIG.
11 is a partial plan view showing a state in which a semiconductor element is placed on a die pad and connected to a lead terminal in the frame portion of the lead frame shown in FIG. 10;
12A is a partial cross-sectional view schematically showing a state in which the frame portion shown in FIG. 11 is inserted into a mold, and FIG. 12B is a diagram in which resin is integrally formed with the frame portion shown in FIG. It is a partial top view which shows the state which manufactured the package and the gate filling part, (c) is the FF line | wire partial sectional view of (a).
13 (a) is a partial plan view showing a state in which the gate filling portion is cut and removed from the package in the state shown in FIGS. 12 (b) and 12 (c), and FIG. It is a G line fragmentary sectional view.
14A is a partial plan view showing a state in which a semiconductor element is mounted on a die pad and connected to a lead terminal in a frame portion of a conventional lead frame, and FIG. 14B is a frame portion shown in FIG. It is a partial top view which shows the state which integrally molded resin with respect to the state which manufactured the package and the gate filling part, (c) is the state which cut | disconnected and removed the gate filling part from the package in the state shown to (b). FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Lead frame, 2 ... Semiconductor device, 3 ... Frame part, 4, 5 ... Support tie bar, 4a ... Outer edge of support tie bar, 6 ... Die pad, 7, 8, 9 ... Lead terminal, 10 ... Resin filling space part, DESCRIPTION OF SYMBOLS 11 ... Semiconductor element, 14 ... Package, 15 ... Gate filling part, 17 ... Recess, 18 ... Connection part, 19 ... Resin filling space part, 20 ... Retraction surface, 21 ... Resin filling space part, 22 ... Retraction surface, 23 ... Connecting part, 24 ... Stepped part, 25 ... Missing space part, 26, 27, 28 ... Adhesive surface, 29 ... Mold, 30 ... Cavity, 31 ... Gate, 32 ... Projection, 33 ... Unfilled space groove, X ... Longitudinal Direction, Y: width direction, Z: plate thickness direction.

Claims (3)

板状をなす複数のフレーム部を長手方向へ連続して一体成形した半導体装置製造用リードフレームにおいて、このフレーム部で長手方向に直交する幅方向の両外端側にある支持タイバー間に半導体素子載置用ダイパッドとリード端子とを設け、前記ダイパッド上に載置した半導体素子と前記リード端子とを接続した状態でこのダイパッドと半導体素子とリード端子の一部とを樹脂封止してパッケージを成形する場合に、このパッケージと一体成形されるゲート充填部内に残る前記支持タイバーの一部で、凹みを形成して連繋部を形成し、
この凹み内で連繋部には、
この支持タイバーの外端縁から幅方向へ第一樹脂充填空間部を介して第一退避面を設けることに加えて、
この支持タイバーの板厚方向の両側である表裏両側のうち、少なくとも、半導体素子を載置する表側から裏側へ第二樹脂充填空間部を介して第二退避面を設け、
互いに隣接する前記両フレーム部の支持タイバーの凹みは、この両凹み間に形成した支持タイバーの連結部で段差部を形成する欠落空間部により、長手方向で互いに連通されている
ことを特徴とする半導体装置製造用リードフレーム。A semiconductor device manufacturing lead frame in which a plurality of plate-shaped frame portions are integrally formed continuously in a longitudinal direction, and a semiconductor element between support tie bars on both outer end sides in the width direction perpendicular to the longitudinal direction at this frame portion A mounting die pad and a lead terminal are provided, and in a state where the semiconductor element placed on the die pad and the lead terminal are connected, the die pad, the semiconductor element, and a part of the lead terminal are sealed with resin. When molding, a part of the support tie bar remaining in the gate filling part molded integrally with the package, forming a recess to form a connecting part,
In the connection part in this dent,
In addition to providing the first retraction surface through the first resin filling space in the width direction from the outer edge of the support tie bar,
Among the front and back sides are both sides in the thickness direction of the supporting tie bars, at least, set a second retraction surface through the second resin filling space portion from the front side for mounting the semiconductor element to the back side,
The recesses of the support tie bars of the two frame portions adjacent to each other are in communication with each other in the longitudinal direction by a missing space portion that forms a stepped portion at the connection portion of the support tie bars formed between the recesses. A lead frame for manufacturing a semiconductor device. 前記第二樹脂充填空間部は、幅方向へ貫設され、板厚方向へ貫設された前記第一樹脂充填空間部と、前記支持タイバーの連繋部と前記ダイパッドとの間で板厚方向へ貫設された第三樹脂充填空間部とに対し連通されていることを特徴とする請求項１に記載の半導体装置製造用リードフレーム。  The second resin filling space is formed in the plate thickness direction between the first resin filling space formed in the width direction and in the plate thickness direction, and the connecting portion of the support tie bar and the die pad. The lead frame for manufacturing a semiconductor device according to claim 1, wherein the lead frame is in communication with a third resin filling space portion provided therethrough. 請求項１または請求項２に記載のリードフレームのフレーム部において、ダイパッド上に載置した半導体素子とリード端子とを接続した状態でこのダイパッドと半導体素子とリード端子の一部とを樹脂封止してパッケージを成形するとともに、支持タイバーの一部をインサートしたゲート充填部をこのパッケージと一体成形したことを特徴とする半導体装置。3. The lead frame according to claim 1, wherein the die pad, the semiconductor element, and a part of the lead terminal are resin-sealed in a state in which the semiconductor element placed on the die pad is connected to the lead terminal. Then, the semiconductor device is characterized in that a package is formed and a gate filling portion into which a part of a support tie bar is inserted is formed integrally with the package.
JP2000306178A 2000-10-05 2000-10-05 Lead frame for manufacturing semiconductor device and semiconductor device Expired - Fee Related JP4391681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000306178A JP4391681B2 (en) 2000-10-05 2000-10-05 Lead frame for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000306178A JP4391681B2 (en) 2000-10-05 2000-10-05 Lead frame for manufacturing semiconductor device and semiconductor device

Publications (2)

Publication Number Publication Date
JP2002118220A JP2002118220A (en) 2002-04-19
JP4391681B2 true JP4391681B2 (en) 2009-12-24

Family

ID=18786911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000306178A Expired - Fee Related JP4391681B2 (en) 2000-10-05 2000-10-05 Lead frame for manufacturing semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JP4391681B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance

Also Published As

Publication number Publication date
JP2002118220A (en) 2002-04-19

Similar Documents

Publication Publication Date Title
US6724072B2 (en) Lead frame, resin sealing mold and method for manufacturing a semiconductor device using the same
US5986209A (en) Package stack via bottom leaded plastic (BLP) packaging
US8653647B2 (en) Plastic package and method of fabricating the same
US6459148B1 (en) QFN semiconductor package
JP3209696B2 (en) Electronic component manufacturing method
US8338922B1 (en) Molded leadframe substrate semiconductor package
CN105261605B (en) The manufacturing method of lead frame, semiconductor device and lead frame
US7439612B2 (en) Integrated circuit package structure with gap through lead bar between a die edge and an attachment point corresponding to a conductive connector
JP2002134676A (en) Lead frame, semiconductor package provided therewith, and manufacturing method of the semiconductor package
JPH0730046A (en) Semiconductor device, lead frame, and manufacture of semiconductor device
US6429535B2 (en) Integrated circuit chip and method for fabricating the same
KR20190002931U (en) Preformed lead frame and lead frame package made from the same
US20080174981A1 (en) Pre-molded lead frame and process for manufacturing the same
JP4391681B2 (en) Lead frame for manufacturing semiconductor device and semiconductor device
US6265761B1 (en) Semiconductor devices with improved lead frame structures
JPH09121015A (en) Semiconductor device
CN113380632A (en) Semiconductor packaging device and preparation method thereof
JP6695166B2 (en) Lead frame and method for manufacturing semiconductor package
EP4113599A1 (en) Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
JP2680163B2 (en) Electronic component manufacturing method
KR100575859B1 (en) ball grid array package
JPH02205061A (en) Lead frame
CN115692212A (en) Method for manufacturing a substrate for a semiconductor device, corresponding substrate and semiconductor device
JPH0450749B2 (en)
JPH04162466A (en) Lead frame for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees