JP4389207B2 - ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM - Google Patents

ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM Download PDF

Info

Publication number
JP4389207B2
JP4389207B2 JP2004028225A JP2004028225A JP4389207B2 JP 4389207 B2 JP4389207 B2 JP 4389207B2 JP 2004028225 A JP2004028225 A JP 2004028225A JP 2004028225 A JP2004028225 A JP 2004028225A JP 4389207 B2 JP4389207 B2 JP 4389207B2
Authority
JP
Japan
Prior art keywords
switch circuit
switch
circuit
reception
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004028225A
Other languages
Japanese (ja)
Other versions
JP2005124119A (en
Inventor
貴弘 山下
啓介 深町
茂 釼持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004028225A priority Critical patent/JP4389207B2/en
Publication of JP2005124119A publication Critical patent/JP2005124119A/en
Application granted granted Critical
Publication of JP4389207B2 publication Critical patent/JP4389207B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)

Description

本発明は、例えばGSM850、EGSM、DCS、PCSなどの周波数帯が異なるマルチバンド携帯電話システムにおいて、共用のアンテナから少なくとも３つの周波数帯の信号経路を切り換えるアンテナスイッチ回路、及びこのアンテナスイッチ回路を積層多層基板に構成したアンテナスイッチモジュール並びにこれらを用いた通信機に関する。   The present invention relates to an antenna switch circuit that switches a signal path of at least three frequency bands from a common antenna in a multiband mobile phone system having different frequency bands such as GSM850, EGSM, DCS, and PCS, and the antenna switch circuit. The present invention relates to an antenna switch module configured on a multilayer substrate and a communication device using the antenna switch module.

携帯電話などのグローバル化の進展は速く、複数の周波数帯と複数の通信方式を使用した携帯電話が実用化されている。周波数帯と通信方式が異なるマルチバンドの端末として動作する必要があるため、回路が複雑になり部品点数の増加が機器の大型化やコストの増加を招く。このため、回路の集約による部品点数の削減や部品の共用化が積極的に行なわれている。
特に、サイズの大きいアンテナの共用化を図ることは端末の小型化に大きく寄与するので、１つのアンテナをマルチバンド間で切り換える小型アンテナスイッチ回路の開発が重要な課題になっている。
欧州では、UMTS（Universal Mobile Telecommunication System）として、900 MHz帯のEGSM（Extended Global System for Mobile Communications）、1.8 GHz帯のDCS（Digital Communication System）、2ＧＨｚ帯のWCDMA（Wideband Code Division Multiple Access）のトリプルバンド対応の携帯電話が実用化されている。
例えば1つのアンテナを3バンド間で切り換えるためのアンテナスイッチ回路が特許文献１に開示されている。このアンテナスイッチ回路では、第1の高周波スイッチはPINダイオードをスイッチング素子として用いてGSM送信経路およびGSM受信経路の切り換えを行う。第2の高周波スイッチはスイッチング素子として3組の直列接続された多段FET（Field Effect Transistor）を用いてWCDMA送受信経路、DCS送信経路およびDCS受信経路の切り換えを行っている。
また、これらのアンテナスイッチ回路の支持基板として、積層多層基板が使用されることが一般的である。積層多層基板は、銀もしくは銅を主成分とした電極材料をセラミックスシートに印刷し、回路を構成する伝送線路やコンデンサを電極パターンにより形成し、このシートを多層に積層した後、焼成して得られる。積層多層基板の上面にはPINダイオードやFETスイッチ等のスイッチング素子を搭載することが多い。 The progress of globalization of mobile phones and the like is fast, and mobile phones using a plurality of frequency bands and a plurality of communication methods have been put into practical use. Since it is necessary to operate as a multiband terminal having a different frequency band and communication method, the circuit becomes complicated, and an increase in the number of parts causes an increase in the size and cost of the device. For this reason, the reduction of the number of parts and the sharing of parts are actively carried out by integrating circuits.
In particular, the sharing of large antennas greatly contributes to the miniaturization of terminals, so the development of a small antenna switch circuit that switches one antenna between multibands is an important issue.
In Europe, UMTS (Universal Mobile Telecommunication System) is a triple of 900 MHz band EGSM (Extended Global System for Mobile Communications), 1.8 GHz band DCS (Digital Communication System), and 2 GHz band WCDMA (Wideband Code Division Multiple Access). Band-compatible mobile phones have been put into practical use.
For example, Patent Document 1 discloses an antenna switch circuit for switching one antenna between three bands. In this antenna switch circuit, the first high-frequency switch switches between a GSM transmission path and a GSM reception path using a PIN diode as a switching element. The second high-frequency switch switches the WCDMA transmission / reception path, the DCS transmission path, and the DCS reception path using three sets of series-connected multi-stage FETs (Field Effect Transistors) as switching elements.
In addition, a multilayer multilayer substrate is generally used as a support substrate for these antenna switch circuits. A multilayer multilayer board is obtained by printing an electrode material mainly composed of silver or copper on a ceramic sheet, forming transmission lines and capacitors constituting a circuit with an electrode pattern, laminating this sheet in multiple layers, and firing it. It is done. In many cases, a switching element such as a PIN diode or FET switch is mounted on the upper surface of the multilayer board.

特開２００２−２４６９４２号公報Japanese Patent Laid-Open No. 2002-246942

特許文献１に記載のアンテナスイッチ回路では、EGSMとDCSの他に、更に米国で実用されている850 MHz帯のGSM850（Global System for Mobile Communications 850）あるいは1.9 GHz帯のPCS（Personal Communication System）との４バンド、あるいはそれ以上のマルチバンドに対応して世界中で通用する携帯電話に適用できるアンテナスイッチを実現することは困難であった。なぜならば、GaAs-FETスイッチを使用して４バンド対応のアンテナスイッチ回路を構成する場合、図１８のようなSP6TのGaAs-FETスイッチを用いる必要がある。一般的にSP6Tスイッチは、従来使用されていたSPDTあるいはSP3Tと比較して形状が大きく高価であるため、アンテナスイッチ回路の小型化、低価格化には不利になる。また、SP6Tスイッチを制御するには、コントロール端子が6または7個必要であり、モジュールとしての端子数も増えるため、使い勝手の改良も必要となる。
また、FETスイッチを搭載した積層多層基板では送受信経路間のアイソレーションが悪いという問題があった。図１８に示したGaAs-FETスイッチ回路の場合には送受信間のアイソレーションが25dB程度しか実現できず、アイソレーション特性を向上させるための回路的な工夫が必要となる。結果的にGaAs-FETスイッチのチップサイズが大きくなり、小型化が困難でかつコストの増大を招いていた。また、送受信経路間のアイソレーション特性は、積層多層基板内の電極パターンの干渉などによっても引き起こされるため、モジュールサイズを小型化する場合には、積層多層基板の電極配置などの影響も考慮に入れる必要がある。しかしながら特許文献１では、上述した小型化、低コスト化、アイソレーションの改善方法、積層多層基板の電極配置などに関しての具体的な方法は開示されていない。 In the antenna switch circuit described in Patent Document 1, in addition to EGSM and DCS, GSM850 (Global System for Mobile Communications 850) in 850 MHz band or PCS (Personal Communication System) in 1.9 GHz band, which is also practically used in the United States, It has been difficult to realize an antenna switch that can be applied to mobile phones that can be used all over the world in response to multibands of 4 bands or more. This is because when a GaAs-FET switch is used to construct a 4-band antenna switch circuit, an SP6T GaAs-FET switch as shown in FIG. 18 must be used. In general, the SP6T switch is large and expensive compared to the SPDT or SP3T that has been used in the past, which is disadvantageous for downsizing and cost reduction of the antenna switch circuit. In addition, to control the SP6T switch, 6 or 7 control terminals are required, and the number of terminals as a module increases, so it is necessary to improve usability.
In addition, there is a problem that the isolation between the transmission / reception paths is poor in the multilayer multilayer board on which the FET switch is mounted. In the case of the GaAs-FET switch circuit shown in FIG. 18, isolation between transmission and reception can be realized only by about 25 dB, and it is necessary to devise a circuit for improving the isolation characteristics. As a result, the chip size of the GaAs-FET switch has increased, making it difficult to reduce the size and increasing the cost. In addition, since the isolation characteristic between the transmission and reception paths is also caused by interference of electrode patterns in the multilayer multilayer substrate, the influence of the electrode layout of the multilayer multilayer substrate is taken into account when the module size is reduced. There is a need. However, Patent Document 1 does not disclose a specific method regarding the above-described miniaturization, cost reduction, isolation improvement method, electrode arrangement of the multilayer multilayer substrate, and the like.

本発明は、以上の問題点に鑑み、EGSM(GSM850)、DCS、PCSなどのトリプルバンド、あるいはそれ以上のマルチバンドに対応可能であって、コントロール端子を極力減らして小型化できるアンテナスイッチ回路と、積層多層基板にモジュール化したとき送受信間のアイソレーションが高く、挿入損失の低い小型のアンテナスイッチモジュールを提供することを目的とする。   In view of the above problems, the present invention is compatible with triple bands such as EGSM (GSM850), DCS, and PCS, or higher multiband, and can be miniaturized by reducing the number of control terminals as much as possible. An object of the present invention is to provide a small antenna switch module having high isolation between transmission and reception and low insertion loss when modularized on a multilayer multilayer substrate.

本発明の第１の発明は、アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、低域通過フィルタと高域通過フィルタからなる分波回路と、前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第１のスイッチ回路と、前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第２のスイッチ回路と、前記第２のスイッチ回路に接続され、第２のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第４のスイッチ回路とからなるアンテナスイッチ回路である。   A first invention of the present invention is an antenna switch circuit that appropriately switches the connection between a plurality of transmission / reception transmission / reception circuits that share an antenna and have different passbands, and a low-pass filter and a high-pass filter. A demultiplexing circuit composed of a band-pass filter; a first switch circuit that is connected to the low-pass filter, and that mainly includes a diode, a transmission line, and a capacitor for switching transmission and reception paths; and is connected to the high-pass filter; The main structure is a second switch circuit that mainly includes a diode that switches transmission / reception paths, a transmission line, and a capacitor, and a semiconductor element that is connected to the second switch circuit and switches a reception path from the second switch circuit. This is an antenna switch circuit comprising a fourth switch circuit.

第１の発明において、前記第２のスイッチ回路と前記第４のスイッチ回路との間にコンデンサを設けることが好ましい。このとき、前記コンデンサの静電容量が5pF以上であることが良い。
また、前記第１のスイッチ回路がEGSMもしくはGSM850送受信経路を切り換え、前記第２のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第４のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、DCSおよびPCS送信時には前記第４のスイッチ回路がPCS受信経路に接続されるようにすることが望ましい。 In the first invention, a capacitor is preferably provided between the second switch circuit and the fourth switch circuit. At this time, the capacitance of the capacitor is preferably 5 pF or more.
The first switch circuit switches between EGSM or GSM850 transmission / reception paths, the second switch circuit switches between DCS and PCS transmission / reception paths, and the fourth switch circuit switches between DCS reception paths and PCS reception paths. Therefore, it is desirable that the fourth switch circuit be connected to the PCS reception path during DCS and PCS transmission.

本発明の第２の発明は、アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、低域通過フィルタと高域通過フィルタからなる分波回路と、前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第１のスイッチ回路と、前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第２のスイッチ回路と、前記第１のスイッチ回路に接続され、第１のスイッチ回路からの受信経路を切り換えるFETスイッチを主構成とする第３のスイッチ回路と、前記第２のスイッチ回路に接続され、第２のスイッチ回路からの受信経路を切り換えるFETスイッチを主構成とする第４のスイッチ回路とを備え、前記第３のスイッチ回路と前記第４のスイッチ回路のコントロール電源端子を共通としたアンテナスイッチ回路である。 According to a second aspect of the present invention, there is provided an antenna switch circuit for appropriately switching the connection between a plurality of transmission / reception transmission / reception circuits that share an antenna and have different passbands and the antenna, and a low-pass filter and a high-pass filter. A demultiplexing circuit composed of a band-pass filter; a first switch circuit that is connected to the low-pass filter, and that mainly includes a diode, a transmission line, and a capacitor for switching transmission and reception paths; and is connected to the high-pass filter; The main structure is a second switch circuit that mainly includes a diode that switches transmission / reception paths, a transmission line, and a capacitor, and an FET switch that is connected to the first switch circuit and switches a reception path from the first switch circuit. A third switch circuit is connected to the second switch circuit and cuts off a reception path from the second switch circuit. And a fourth switching circuit for the FET switch to obtain a main component, an antenna switch circuit and a common control power supply terminal of the third switch circuit and the fourth switch circuit.

第２の発明において、前記第１のスイッチ回路と前記第３のスイッチ回路との間、および前記第２のスイッチ回路と前記第４のスイッチ回路との間に、コンデンサを設けることが好ましい。このとき、前記コンデンサの静電容量が5pF以上であることが良い。
また、前記第１のスイッチ回路と前記第３のスイッチ回路との間および前記第２のスイッチ回路と前記第４のスイッチ回路との間のうち少なくとも一方に、ハイパスフィルタを設けることは好ましい。
また、このアンテナスイッチ回路は、前記第１のスイッチ回路がGSM850およびEGSM送受信経路を切り換え、前記第２のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第３のスイッチ回路がGSM850受信経路およびEGSM受信経路を切り換え、前記第４のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、GSM850およびEGSM送信時には前記第３のスイッチ回路がEGSM受信経路に接続され、DCSおよびPCS送信時には前記第４のスイッチ回路がPCS受信経路に接続されるようにすることが望ましい。 In the second invention, it is preferable that a capacitor is provided between the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit. At this time, the capacitance of the capacitor is preferably 5 pF or more.
In addition, it is preferable to provide a high-pass filter between at least one of the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit .
Also, the antenna switch circuit, the first switching circuit switches the GSM850 and EGSM transmission and reception paths, the second switch circuit switches the DCS and PCS reception path, said third switching circuit GSM850 reception path and The EGSM reception path is switched, and the fourth switch circuit switches between the DCS reception path and the PCS reception path. When transmitting GSM850 and EGSM, the third switch circuit is connected to the EGSM reception path, and DCS and PCS transmission. Sometimes it is desirable to have the fourth switch circuit connected to the PCS receive path.

本発明の第３の発明は、アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチモジュールであって、低域通過フィルタと高域通過フィルタとをＬＣ回路で構成した分波回路と、前記低域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第１のスイッチ回路と、前記高域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第２のスイッチ回路と、前記第１のスイッチ回路に接続され、第１のスイッチ回路からの受信経路を切り換えるFETスイッチを主構成とする第３のスイッチ回路と、前記第２のスイッチ回路に接続され、第２のスイッチ回路からの受信経路を切り換えるFETスイッチを主構成とする第４のスイッチ回路とを備え、前記第３のスイッチ回路と前記第４のスイッチ回路のコントロール電源端子を共通とし、前記分波回路のＬＣ回路及び前記第１のスイッチ回路と前記第２のスイッチ回路を構成する伝送線路の少なくとも一部は、複数の誘電体層からなる積層多層基板内に電極パターンにより形成し、前記積層多層基板内に内蔵できないチップ素子と、前記第１のスイッチ回路および前記第２のスイッチ回路を構成するダイオード素子と、前記第３のスイッチ回路および前記第４のスイッチ回路を構成するFETスイッチを前記積層多層基板に搭載し、前記コントロール電源端子は前記積層多層基板の底面に形成され、前記コントロール電源端子からビアホールおよびラインが接続され、前記ラインは前記積層多層基板内で分岐し、それぞれビアホールを経由して前記積層多層基板の上面の前記FETスイッチの端子に接続されているアンテナスイッチモジュールである。 According to a third aspect of the present invention, there is provided an antenna switch module for appropriately switching the connection between a plurality of transmission / reception system transmission circuits or reception circuits having different pass bands and sharing the antenna, and comprising a low-pass filter and a high-pass filter. A demultiplexing circuit configured with an LC circuit as a band-pass filter, a first switch circuit mainly including a diode and a transmission line connected to the low-pass filter and switching transmission / reception paths, and connected to the high-pass filter And a second switch circuit mainly comprising a diode for switching transmission / reception paths and a transmission line, and a FET switch connected to the first switch circuit for switching a reception path from the first switch circuit. 3 and the switch circuit, connected to said second switching circuit, the main FET switches for switching the receive path from the second switch circuit And a fourth switch circuit that formed, the control power supply terminal of the third switch circuit and the fourth switch circuit as a common, said the LC circuit and the first switching circuit of said branching circuit first At least a part of the transmission line constituting the switch circuit of 2 is formed by an electrode pattern in a multilayer multilayer substrate composed of a plurality of dielectric layers, the chip element that cannot be built in the multilayer multilayer substrate, and the first switch A diode element constituting the circuit and the second switch circuit, and an FET switch constituting the third switch circuit and the fourth switch circuit are mounted on the multilayer board, and the control power supply terminal is the multilayer multilayer circuit board. Formed on the bottom surface of the substrate, via holes and lines are connected from the control power supply terminals, and the lines are in the multilayer multilayer substrate. Branched, an antenna switch module are connected via a via hole in the terminal of the FET switches of the upper surface of the laminated multi-layer substrate.

第３の発明において、積層体基板の搭載面上より積層方向に見たとき、前記第３のスイッチ回路および／または前記第４のスイッチ回路を構成する半導体素子の投影に対し、前記第１のスイッチ回路または前記第２のスイッチ回路の受信経路側の伝送線路を構成する電極パターンの少なくとも一部が重なるように配置することが望ましい。
また、前記半導体素子と前記受信経路側の伝送線路を構成する電極パターンを設けた層との間にグランド電極を設けた層を配置することが望ましい。
また、前記第１のスイッチ回路と第２のスイッチ回路のそれぞれ送信経路側には、ＬＣ回路からなり、積層多層基板内に電極パターンにより構成したローパスフィルタ回路を設けることが望ましい。
また、前記第１のスイッチ回路と前記第３のスイッチ回路との間、および前記第２のスイッチ回路と前記第４のスイッチ回路との間のうち少なくとも一方に、ＬＣ回路からなり、積層多層基板内に電極パターンにより構成したハイパスフィルタを設けることは望ましい。
また、前記積層多層基板に搭載する前記第１のスイッチ回路および前記第２のスイッチ回路を構成するスイッチング手段は、ＰＩＮダイオードであり、前記第３のスイッチ回路および前記第４のスイッチ回路を構成するスイッチング手段は、ＦＥＴスイッチであることが望ましい。
本発明は、上記したアンテナスイッチ回路またはアンテナスイッチモジュールに１つの共用アンテナを接続して搭載した通信機となすことができる。 In the third invention, when viewed in the stacking direction from the mounting surface of the multilayer substrate, the first switch circuit and / or the projection of the semiconductor elements constituting the fourth switch circuit are used for the first switch. It is desirable that the electrode patterns constituting the transmission line on the reception path side of the switch circuit or the second switch circuit are arranged so that at least part of them overlap.
In addition, it is desirable to dispose a layer provided with a ground electrode between the semiconductor element and a layer provided with an electrode pattern constituting the transmission line on the reception path side.
Moreover, it is desirable to provide a low-pass filter circuit composed of an LC circuit and configured by an electrode pattern in the multilayer multilayer substrate on the transmission path side of each of the first switch circuit and the second switch circuit.
Further, at least one of the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit is composed of an LC circuit, and is a multilayer multilayer substrate. It is desirable to provide a high-pass filter constituted by an electrode pattern inside.
The switching means constituting the first switch circuit and the second switch circuit mounted on the multilayer multilayer substrate is a PIN diode, and constitutes the third switch circuit and the fourth switch circuit. The switching means is preferably an FET switch.
The present invention can be a communication device in which one shared antenna is connected to the antenna switch circuit or antenna switch module described above.

本発明によれば、消費電流が少なく高調波歪およびアイソレーション特性の優れた、尚且つコントロール端子数が少ないアンテナスイッチ回路及び小型のアンテナスイッチモジュール並びに通信機の提供が可能となる。   According to the present invention, it is possible to provide an antenna switch circuit, a small antenna switch module, and a communication device that consume less current, have excellent harmonic distortion and isolation characteristics, and have a small number of control terminals.

以下、本発明のアンテナスイッチ回路及びアンテナスイッチモジュールの実施例を図面を参照し、構成毎に説明する。   Hereinafter, embodiments of an antenna switch circuit and an antenna switch module according to the present invention will be described for each configuration with reference to the drawings.

［アンテナスイッチ回路の構成］
図１は、本発明のアンテナスイッチ回路の一実施形態を示すブロック図である。この例は、第1の送受信系がGSM850（送信周波数824〜849MHz、受信周波数869〜894MHz）、第2の送受信系がEGSM（送信周波数880〜915MHz、受信周波数925〜960MHz）、
第3の送受信系がDCS（送信周波数1710〜1785MHz、受信周波数1805〜1880MHz）、第4の送受信系がPCS（送信周波数1850〜1910MHz、受信周波数1930〜1990MHz）の４つの異なる周波数帯の信号を取り扱うものであり、アンテナスイッチ回路としては、GSM850/EGSM送信経路、GSM850受信経路、EGSM受信経路、DCS/PCS送信経路、DCS受信経路及びPCS受信経路を適宜アンテナに切り換える機能を備える。
受信時を例に動作を説明する。受信された信号は、まず分波回路20(Dip)で、低周波数帯のGSM850またはEGSMの信号と、高周波数帯のDCS又はPCSの信号とに二分される。低周波側の受信信号は、第1のスイッチ回路41(SW1)を通過し、第3のスイッチ回路43(SW3)に接続され、第3のスイッチ回路43でGSM850受信経路またはEGSMの受信経路に切り換えられる。一方、高周波側の受信信号は、第2のスイッチ回路42(SW2)を通過し、第４のスイッチ回路44(SW4)に接続され、第4のスイッチ回路44でDCS受信経路またはPCS受信経路の経路を切り換える。
図１においてコンデンサ71、72はDCカット（阻止）コンデンサであり、SW1、SW2、SW3、SW4各々のコントロール電圧を分離する。この場合、静電容量は5pF以上が好ましい。静電容量が5pF未満の場合、受信信号の周波数において挿入損失が大きくなるためである。実際に通過周波数が900MHz時に5pF未満のＤＣカットコンデンサを使用した場合は挿入損失が0.5dB劣化するため、5pF以上となした。また、コンデンサ71、72を積層体基板の中の電極パターン間で形成することも可能である。この場合、搭載コンデンサが不要となるため、搭載部品費を削減することができる。 [Configuration of antenna switch circuit]
FIG. 1 is a block diagram showing an embodiment of an antenna switch circuit of the present invention. In this example, the first transmission / reception system is GSM850 (transmission frequency 824 to 849 MHz, reception frequency 869 to 894 MHz), the second transmission / reception system is EGSM (transmission frequency 880 to 915 MHz, reception frequency 925 to 960 MHz),
The third transmission / reception system uses DCS (transmission frequency 1710 to 1785 MHz, reception frequency 1805 to 1880 MHz), and the fourth transmission / reception system uses PCS (transmission frequency 1850 to 1910 MHz, reception frequency 1930 to 1990 MHz). The antenna switch circuit has a function of appropriately switching the GSM850 / EGSM transmission path, GSM850 reception path, EGSM reception path, DCS / PCS transmission path, DCS reception path, and PCS reception path to the antenna.
The operation will be described taking reception as an example. The received signal is first divided into two by a demultiplexing circuit 20 (Dip) into a low frequency band GSM850 or EGSM signal and a high frequency band DCS or PCS signal. The received signal on the low frequency side passes through the first switch circuit 41 (SW1), is connected to the third switch circuit 43 (SW3), and is connected to the GSM850 reception path or the EGSM reception path by the third switch circuit 43. Can be switched. On the other hand, the reception signal on the high frequency side passes through the second switch circuit 42 (SW2) and is connected to the fourth switch circuit 44 (SW4), and the fourth switch circuit 44 uses the DCS reception path or the PCS reception path. Switch the route.
In FIG. 1, capacitors 71 and 72 are DC cut (blocking) capacitors, and separate control voltages of SW1, SW2, SW3, and SW4. In this case, the capacitance is preferably 5 pF or more. This is because when the capacitance is less than 5 pF, the insertion loss increases at the frequency of the received signal. When a DC cut capacitor of less than 5pF was actually used when the pass frequency was 900MHz, the insertion loss deteriorated by 0.5dB, so it became 5pF or more. It is also possible to form the capacitors 71 and 72 between the electrode patterns in the multilayer substrate. In this case, the mounting capacitor cost can be reduced because the mounting capacitor is unnecessary.

［スイッチング素子］
本発明のアンテナスイッチ回路において、送受信信号が通過する第１のスイッチ回路SW1ならびに第2のスイッチ回路SW2は、PINダイオードを用いたスイッチ回路で構成している。PINダイオードスイッチは電力入力時の歪み特性および耐電力特性が、GaAs-FETスイッチより良好である。また、受信時にはPINダイオードはオフ状態にあり、そのため受信時の消費電力を極力低減させることができる。一方、0.2mA程度と小さな電流が流れる受信経路間の切り換えにはGaAs- FETスイッチを用いた第3のスイッチ回路SW3および第4のスイッチ回路SW4で対応している。GaAs- FETスイッチはオン状態での消費電流が小さく、またダイオードスイッチで必須のλ/4伝送線路や抵抗などが不要であるため、積層多層基板の設計を簡素化できモジュール形状の更なる小型化が可能となる。GaAs-FETスイッチは、FETのゲート端子に印加するバイアス電圧をピンチオフ電圧より十分高くしてドレイン−ソース間を低インピーダンス化することにより、FETをオン状態に制御し、ゲート端子に印加するバイアス電圧をピンチオフ電圧より十分低くしてドレイン−ソース間を高インピーダンス化することにより、FETをオフ状態にして、スイッチとして機能させる。本発明ではSPDT（Single Pole Dual Throw：単極双投スイッチ）を用いる。一方、PINダイオードスイッチはスイッチング素子としてPINダイオードを用いている。この場合、PINダイオードは順方向バイアス電圧が印加されるとインピーダンスが数Ω程度まで低下してオン状態になり、バイアスが印加されない場合は、PINダイオードはオフ状態となる。PINダイオードスイッチは、これらのオンオフ特性およびλ/４伝送線路による共振回路などを利用して、アンテナと送信経路またはアンテナと受信経路とを切り替えを可能としている。 [Switching element]
In the antenna switch circuit of the present invention, the first switch circuit SW1 and the second switch circuit SW2 through which transmission / reception signals pass are configured by switch circuits using PIN diodes. The PIN diode switch has better distortion characteristics and power durability characteristics during power input than GaAs-FET switches. Further, the PIN diode is in an off state at the time of reception, so that power consumption at the time of reception can be reduced as much as possible. On the other hand, switching between receiving paths through which a small current of about 0.2 mA flows is supported by a third switch circuit SW3 and a fourth switch circuit SW4 using GaAs-FET switches. The GaAs-FET switch consumes less current when it is on, and the λ / 4 transmission line and resistors required for the diode switch are unnecessary, simplifying the design of the multilayer multilayer board and further reducing the module shape Is possible. The GaAs-FET switch controls the FET to be on by setting the bias voltage applied to the gate terminal of the FET sufficiently higher than the pinch-off voltage and lowering the impedance between the drain and source, and the bias voltage applied to the gate terminal. Is made sufficiently lower than the pinch-off voltage to increase the impedance between the drain and source, thereby turning off the FET and causing it to function as a switch. In the present invention, SPDT (Single Pole Dual Throw) is used. On the other hand, PIN diode switches use PIN diodes as switching elements. In this case, when a forward bias voltage is applied to the PIN diode, the impedance is reduced to about several Ω and is turned on. When no bias is applied, the PIN diode is turned off. The PIN diode switch can switch between an antenna and a transmission path or between an antenna and a reception path by using these on / off characteristics and a resonance circuit using a λ / 4 transmission line.

図1で示した第１のスイッチ回路SW1、第2のスイッチ回路SW2は、スイッチング素子としてPINダイオードを用いている。この場合、SW１の信号経路の切り替えおよびSW2の信号経路の切り替えはそれぞれのコントロール端子VC1、VC2で行う。
第3のスイッチ回路SW3、第4のスイッチ回路SW4にはスイッチング素子としてFET（電界効果トランジスタ）、特にここではGaAs-FETスイッチを用いる。この場合SW3、SW4の制御は、共通のコントロール端子VC3で行う。
本発明ではスイッチング素子としてPINダイオードスイッチSW1、SW2およびGaAs-FETスイッチSW3、SW4を用いて4バンドのアンテナスイッチを構成している。この構成において送信時の大電力信号は耐電力特性の優れたPINダイオードスイッチを通過するので、送信信号に歪を発生することがない。またGaAs-FETスイッチは小信号の受信経路のスイッチとして使用されるため、GaAs-FETスイッチの問題点であった耐電力特性は問題にならない。さらに受信側の切り換えをPINダイオードスイッチで構成した場合には、λ/4伝送線路や抵抗などが必要であったが、GaAs-FETスイッチを使用することによりこれらを削減することが可能となり、小型化を図ることができる。なお、Vdd端子は電源端子であり、GaAs-FETスイッチを駆動するための電源として一定電圧が印加される。このため、アンテナスイッチの動作は3個のコントロール端子VC1〜VC3のON/OFFの組み合わせ（ロジック）のみで制御されるため、従来のSP6Tのコントロール端子数6〜7個と比較してコントロール端子数を大幅に削減可能となる。 The first switch circuit SW1 and the second switch circuit SW2 shown in FIG. 1 use PIN diodes as switching elements. In this case, switching of the signal path of SW1 and switching of the signal path of SW2 are performed at the respective control terminals VC1 and VC2.
The third switch circuit SW3 and the fourth switch circuit SW4 use FETs (field effect transistors), in particular, GaAs-FET switches here as switching elements. In this case, SW3 and SW4 are controlled by a common control terminal VC3.
In the present invention, a 4-band antenna switch is configured by using PIN diode switches SW1 and SW2 and GaAs-FET switches SW3 and SW4 as switching elements. In this configuration, a high-power signal at the time of transmission passes through a PIN diode switch having excellent power resistance characteristics, so that no distortion occurs in the transmission signal. In addition, since the GaAs-FET switch is used as a switch for a small signal receiving path, the power durability characteristic which is a problem of the GaAs-FET switch is not a problem. Furthermore, when the switching on the receiving side is configured with a PIN diode switch, a λ / 4 transmission line and a resistor are required. However, these can be reduced by using a GaAs-FET switch, making it compact. Can be achieved. The Vdd terminal is a power supply terminal, and a constant voltage is applied as a power supply for driving the GaAs-FET switch. For this reason, the operation of the antenna switch is controlled only by the ON / OFF combination (logic) of the three control terminals VC1 to VC3, so the number of control terminals compared to the conventional number of control terminals of SP6T 6-7 Can be greatly reduced.

また、別の実施例としては、図1に示したVdd端子の代わりにコントロール電源端子VC4を用いて、GaAs-FETスイッチSW3、SW4をコントロールさせることも可能である。この実施例の特徴は、前述の実施例と比較して、コントロール端子がVC1〜VC4の計4個必要と言うデメリットはあるものの、GaAs-FETスイッチを駆動するための電源が不要であるため、GaAs-FETスイッチの小型化ひいてはコスト削減効果も見込まれる。また、コントロール端子数に関しても従来のSP6Tのコントロール端子数6〜7個と比較して優位であることは言うまでもない。   As another embodiment, the GaAs-FET switches SW3 and SW4 can be controlled by using the control power supply terminal VC4 instead of the Vdd terminal shown in FIG. The feature of this embodiment is that, compared with the previous embodiment, there is a demerit that a total of four control terminals VC1 to VC4 are required, but a power source for driving the GaAs-FET switch is unnecessary, GaAs-FET switches can be downsized and cost reductions can be expected. Needless to say, the number of control terminals is superior to that of the conventional SP6T having 6 to 7 control terminals.

本発明のアンテナスイッチ回路が、従来のアンテナスイッチ回路と大きく異なるところの１つは、コントロール端子VC3および電源端子Vddもしくはコントロール端子VC3、VC4が共通化されて１つに纏められ、PINダイオードスイッチSW1、SW2のコントロール端子VC1、VC2を併せても4つのコントロール（電源）端子で済むことである。コントロール端子VC3、Vdd(VC4)を共通化できるのは、GaAs-FETスイッチをSPDTで構成したためである。従来のSP6Tスイッチではコントロール端子が6〜7個必要であることから、本発明によりコントロール端子を2〜3個削減可能であり、前述の耐電力特性とあわせて、高性能化、小型化の更なる要請が厳しいアンテナスイッチ回路にとって大きな長所である。このようにコントロール端子を共通化して、端子数を減らすことにより小型化だけでなく、トリプルバンド以上のマルチバンド対応したアンテナスイッチモジュールの制御ロジックを簡素なものとすることが可能となる。   One of the major differences between the antenna switch circuit of the present invention and the conventional antenna switch circuit is that the control terminal VC3 and the power supply terminal Vdd or the control terminals VC3 and VC4 are combined into one, and the PIN diode switch SW1. The control terminals VC1 and VC2 of SW2 can be combined with only four control (power) terminals. The reason why the control terminals VC3 and Vdd (VC4) can be made common is that the GaAs-FET switch is composed of SPDT. Since the conventional SP6T switch requires 6 to 7 control terminals, the present invention can reduce 2 to 3 control terminals. This is a great advantage for demanding antenna switch circuits. Thus, by sharing the control terminals and reducing the number of terminals, it is possible not only to reduce the size, but also to simplify the control logic of the antenna switch module corresponding to the multi-band of triple band or higher.

［アンテナスイッチ回路の一例］
図５は、本発明のアンテナスイッチ回路の具体的な等価回路の一例を示す。図５において、アンテナ端子ANTはインダクタL1を介して接地されると共に、接続点P1からGSM850、EGSM系送受信回路と、DCS、PCS系送受信回路に分岐している。尚、インダクタL1は静電気対策のために設けている。
アンテナ端子ANTと接続している第1のフィルタ回路F1及び第2のフィルタ回路F2により図1の分波回路20を構成する。ここで第１のフィルタ回路F1は、低周波数側のGSM850とEGSMの信号が通過する低域通過フィルタであり、伝送線路SL1、SL2とコンデンサC1、C2で構成される。第2のフィルタ回路F2は、高周波数側のDCSとPCSの信号が通過する高域通過フィルタであり、伝送線路SL6とコンデンサC12〜C14で構成される。
図1で示した第1のスイッチ41(SW1)は、図５ではPINダイオードD1、D2とλ/4伝送線路SL3、SL5、コンデンサC7、および抵抗R1により構成される。GSM850 / EGSMの送信経路と受信経路の切り換えはコントロール端子VC1のオン/オフにより行われる。
図1で示したローパスフィルタ45(LPF1)は、図５では伝送線路SL4とコンデンサC8〜10で構成される。この場合SL4およびC9からなる並列共振周波数がGSM850 / EGSM送信周波数の略2〜3倍に設定されており、GSM850/EGSM送信端子に接続されるパワーアンプからの高調波歪を減衰させる働きをもつ。
図1で示した第2のスイッチ42(SW2)は、図５ではPINダイオードD3、D4とλ/4伝送線路SL7、SL9、コンデンサC20、および抵抗R2により構成される。DCS/PCSの送信経路と受信経路の切り換えはコントロール端子VC2のオン/オフにより行われる。
図１で示したローパスフィルタ46(LPF2)は、図５では伝送線路SL8とコンデンサC16〜18で構成される。この場合SL8およびC17からなる並列共振周波数がDCS/PCS送信周波数の略2〜3倍に設定されており、DCS/PCS送信端子に接続されるパワーアンプからの高調波歪を減衰させる働きをもつ。
図１で示した第3のスイッチ43(SW3)は、図５ではSW3が対応する。SW3は、GaAs-FETスイッチで構成されている。また、第４のスイッチ44(SW4)は、図５ではSW4が対応する。SW4は、GaAs-FETスイッチで構成されている。 [Example of antenna switch circuit]
FIG. 5 shows an example of a specific equivalent circuit of the antenna switch circuit of the present invention. In FIG. 5, the antenna terminal ANT is grounded via an inductor L1, and branches from a connection point P1 to a GSM850, EGSM transmission / reception circuit, and a DCS, PCS transmission / reception circuit. The inductor L1 is provided as a countermeasure against static electricity.
The demultiplexing circuit 20 in FIG. 1 is configured by the first filter circuit F1 and the second filter circuit F2 connected to the antenna terminal ANT. Here, the first filter circuit F1 is a low-pass filter through which signals of the GSM850 and EGSM on the low frequency side pass, and includes transmission lines SL1 and SL2 and capacitors C1 and C2. The second filter circuit F2 is a high-pass filter through which DCS and PCS signals on the high frequency side pass, and includes a transmission line SL6 and capacitors C12 to C14.
The first switch 41 (SW1) shown in FIG. 1 is composed of PIN diodes D1 and D2, λ / 4 transmission lines SL3 and SL5, a capacitor C7, and a resistor R1 in FIG. The GSM850 / EGSM transmission path and reception path are switched by turning on / off the control terminal VC1.
The low-pass filter 45 (LPF1) shown in FIG. 1 includes a transmission line SL4 and capacitors C8 to C10 in FIG. In this case, the parallel resonant frequency consisting of SL4 and C9 is set to approximately 2 to 3 times the GSM850 / EGSM transmission frequency, and has the function of attenuating harmonic distortion from the power amplifier connected to the GSM850 / EGSM transmission terminal. .
In FIG. 5, the second switch 42 (SW2) shown in FIG. 1 includes PIN diodes D3 and D4, λ / 4 transmission lines SL7 and SL9, a capacitor C20, and a resistor R2. Switching between the DCS / PCS transmission path and the reception path is performed by turning on / off the control terminal VC2.
The low-pass filter 46 (LPF2) shown in FIG. 1 includes a transmission line SL8 and capacitors C16 to C18 in FIG. In this case, the parallel resonance frequency consisting of SL8 and C17 is set to approximately 2 to 3 times the DCS / PCS transmission frequency, and has the function of attenuating harmonic distortion from the power amplifier connected to the DCS / PCS transmission terminal. .
The third switch 43 (SW3) shown in FIG. 1 corresponds to SW3 in FIG. SW3 is composed of a GaAs-FET switch. The fourth switch 44 (SW4) corresponds to SW4 in FIG. SW4 is composed of a GaAs-FET switch.

ここで、GaAs-FETスイッチには、２つの種類を用いることが可能である。１つ目は図３に示したGaAs-FETスイッチ回路である。この回路は１つのコントロール端子および１つの電源端子により入出力の切り換えを行うものである。GaAs-FETスイッチの内部にオン/オフを反転するインバータを内蔵することにより、入出力の切り換えが可能となる。もうひとつは図４に示したGaAs-FETスイッチ回路である。この回路は２つのコントロール端子により入出力の切り換えを行うものである。
図1で示したDCカットコンデンサ71は、図５ではコンデンサC25が、コンデンサ72はコンデンサC21がそれぞれ対応している。
図５のコンデンサC5、C6、C11、C22、C23、C19は送受信経路とDC信号をアイソレート（隔離）して動作を安定化するDCカットコンデンサである。直流信号に対してはインピーダンスが無限大となり通過を阻止する。 Here, two types of GaAs-FET switches can be used. The first is the GaAs-FET switch circuit shown in FIG. This circuit switches input / output by one control terminal and one power supply terminal. By incorporating an inverter that inverts on / off inside the GaAs-FET switch, input / output can be switched. The other is the GaAs-FET switch circuit shown in FIG. This circuit switches input / output by two control terminals.
The DC cut capacitor 71 shown in FIG. 1 corresponds to the capacitor C25 in FIG. 5, and the capacitor 72 corresponds to the capacitor 72 in FIG.
Capacitors C5, C6, C11, C22, C23, and C19 in FIG. 5 are DC cut capacitors that stabilize the operation by isolating transmission / reception paths and DC signals. For DC signals, the impedance becomes infinite and the passage is blocked.

図５の回路構成をさらに説明する。
GSM850とEGSMの送受信回路は、接続点P1から伝送線路SL1とコンデンサC1を経て接続点P2に、伝送線路SL1とコンデンサC1の接続点は伝送線路SL2、コンデンサC2を経て接地される。このとき伝送線路SL2とコンデンサC2は直列共振回路を形成し、その共振周波数はDCS/PCSの送受信信号の周波数とほぼ等しく設定されている。接続点P2からSW1によりGSM850とEGSMの送信回路と受信回路に分岐する。
GSM850 / EGSM共通の送信回路は、接続点P2からPINダイオードD2、伝送線路SL4とコンデンサC9の並列回路、コンデンサC11を経て、GSM850とEGSMの共通の送信端子GSM850 / EGSM_Txに接続される。PINダイオードD2のカソードはコンデンサC8を介して接地され、伝送線路SL4とコンデンサC11の接続点はコンデンサC10、伝送線路SL5を介して接地される。
GSM850受信回路は、接続点P2から伝送線路SL3、コンデンサC25、スイッチSW3を介挿して、コンデンサC5を経てGSM850受信端子GSM850-Rxに至る。EGSM受信回路は、接続点P2から伝送線路SL3、コンデンサC25、スイッチSW3を介挿して、コンデンサC6を経てEGSM受信端子EGSM-Rxに至る。GSM850とEGSMの送受信切り換えを制御する電圧を印加するコントロール端子VC1は、抵抗R1とPINダイオードD1を経て接続点P3に接続される。PINダイオードD1のアノードと抵抗R1の接続点はコンデンサC7を経て接地される。 The circuit configuration of FIG. 5 will be further described.
The transmission / reception circuits of GSM850 and EGSM are grounded from the connection point P1 through the transmission line SL1 and the capacitor C1 to the connection point P2, and the connection point of the transmission line SL1 and the capacitor C1 is grounded through the transmission line SL2 and the capacitor C2. At this time, the transmission line SL2 and the capacitor C2 form a series resonance circuit, and the resonance frequency is set substantially equal to the frequency of the DCS / PCS transmission / reception signal. The connection point P2 branches to the GSM850 and EGSM transmission and reception circuits via SW1.
The GSM850 / EGSM common transmission circuit is connected to the common transmission terminal GSM850 / EGSM_Tx of the GSM850 and EGSM from the connection point P2 through the PIN diode D2, the parallel circuit of the transmission line SL4 and the capacitor C9, and the capacitor C11. The cathode of the PIN diode D2 is grounded via the capacitor C8, and the connection point between the transmission line SL4 and the capacitor C11 is grounded via the capacitor C10 and the transmission line SL5.
The GSM850 receiving circuit is inserted from the connection point P2 through the transmission line SL3, the capacitor C25, and the switch SW3, and reaches the GSM850 receiving terminal GSM850-Rx through the capacitor C5. The EGSM receiving circuit is inserted from the connection point P2 through the transmission line SL3, the capacitor C25, and the switch SW3, and reaches the EGSM receiving terminal EGSM-Rx through the capacitor C6. A control terminal VC1 for applying a voltage for controlling transmission / reception switching between the GSM850 and EGSM is connected to the connection point P3 via the resistor R1 and the PIN diode D1. The connection point between the anode of the PIN diode D1 and the resistor R1 is grounded via the capacitor C7.

DCSとPCS系送受信回路は、接続点P1からコンデンサC12、C13を経て接続点P4に至る。コンデンサC12とコンデンサC13の接続点は伝送線路SL6、コンデンサC14を介して接地される。このとき伝送線路SL6とコンデンサC14は直列共振回路を形成し、その共振周波数はGSM850/EGSMの送受信信号の周波数とほぼ等しく設定されている。接続点P4からSW2によりDCSとPCSの送信回路と受信回路に分岐する。
DCS/PCS共通の送信回路は、接続点P4からPINダイオードD4、伝送線路SL8とコンデンサC17の並列回路、コンデンサC19を経てDCS/PCS共通の送信端子であるDCS/PCS-TXに接続される。PINダイオードD4にはコンデンサC15とインダクタL2の直列回路を並列接続する。このときPINダイオードD1のOFF時インピーダンスとコンデンサC15およびインダクタL2は直列共振回路を形成し、その共振周波数はDCS/PCSの送受信信号の周波数とほぼ等しく設定されている。PINダイオードD4のカソードはコンデンサC16を介して接地され、伝送線路SL8とコンデンサC19の接続点は、コンデンサC18およびSL9を経て接地される。
DCS受信回路は、接続点P4から伝送線路SL7、コンデンサC21、スイッチSW4、コンデンサC22を経てDCS受信端子DCS-RXに至る。
PCS受信回路は、接続点P4から伝送線路SL7、コンデンサC21、スイッチSW4、コンデンサC23を経てPCS受信端子PCS-RXに至る。 The DCS and PCS transmission / reception circuits reach the connection point P4 from the connection point P1 through the capacitors C12 and C13. The connection point between the capacitor C12 and the capacitor C13 is grounded via the transmission line SL6 and the capacitor C14. At this time, the transmission line SL6 and the capacitor C14 form a series resonance circuit, and the resonance frequency is set substantially equal to the frequency of the transmission / reception signal of the GSM850 / EGSM. The connection point P4 branches to the DCS and PCS transmission circuit and reception circuit by SW2.
A DCS / PCS common transmission circuit is connected to DCS / PCS-TX, which is a common DCS / PCS transmission terminal, from a connection point P4 through a PIN diode D4, a parallel circuit of a transmission line SL8 and a capacitor C17, and a capacitor C19. A series circuit of a capacitor C15 and an inductor L2 is connected in parallel to the PIN diode D4. At this time, the OFF-state impedance of the PIN diode D1, the capacitor C15, and the inductor L2 form a series resonance circuit, and the resonance frequency is set substantially equal to the frequency of the DCS / PCS transmission / reception signal. The cathode of the PIN diode D4 is grounded via the capacitor C16, and the connection point between the transmission line SL8 and the capacitor C19 is grounded via the capacitors C18 and SL9.
The DCS receiving circuit extends from the connection point P4 to the DCS receiving terminal DCS-RX via the transmission line SL7, the capacitor C21, the switch SW4, and the capacitor C22.
The PCS reception circuit extends from the connection point P4 to the PCS reception terminal PCS-RX via the transmission line SL7, the capacitor C21, the switch SW4, and the capacitor C23.

DCS、PCSの送受信切り換えを制御するコントロール端子VC2は、抵抗R2、PINダイオードD3を経て接続点P5に至る。PINダイオードD3のアノードと抵抗R2の接続点はコンデンサC20を経て接地される。
GaAs-FETで構成される第3のスイッチSW3と第4のスイッチSW4は、共通のコントロール端子VC3、および電源端子Vddに各々接続される。Vdd端子は常時電圧が印加されており、スイッチSW3とSW4においてVddに接続される配線電極を共通化しており、またコントロール端子VC3についても同様に、スイッチSW3およびSW4を同時にスイッチングさせるような回路構成とすることにより、電源端子を共通化することで端子数の削減が可能となる。またVddの代わりにコントロール端子VC4を用いても良い。この場合にもスイッチSW3とSW4を同時にスイッチングさせるような回路構成とすることにより、電源端子の共通化と端子数の削減が可能となる。 The control terminal VC2 for controlling DCS / PCS transmission / reception switching reaches the connection point P5 via the resistor R2 and the PIN diode D3. The connection point between the anode of the PIN diode D3 and the resistor R2 is grounded via the capacitor C20.
The third switch SW3 and the fourth switch SW4 formed of GaAs-FETs are connected to the common control terminal VC3 and the power supply terminal Vdd, respectively. The Vdd terminal is always applied with voltage, and the wiring electrodes connected to Vdd are shared by the switches SW3 and SW4. Similarly, the control terminal VC3 is configured to switch the switches SW3 and SW4 simultaneously. Thus, the number of terminals can be reduced by sharing the power supply terminals. Further, the control terminal VC4 may be used instead of Vdd. Also in this case, by using a circuit configuration in which the switches SW3 and SW4 are simultaneously switched, it is possible to share the power supply terminals and reduce the number of terminals.

［アンテナスイッチ回路の制御と動作］
次に、本発明のアンテナスイッチ回路の制御と動作について説明する。ここで第1の送信系をGSM850/EGSM Tx(送信周波数824〜915MHz)、第2の送信系をDCS/PCS Tx（送信周波数1710〜1910 MHz）、第1の受信系をGSM850 Rx（受信周波数869〜894MHz）、第2の受信系をEGSM Rx（受信周波数925〜960MHz）、第3受信系をDCS Rx（受信周波数1805〜1880MHz）、第4の受信系をPCS Rx（受信周波数1930〜1990MHz）とする。このとき、GSM850/EGSM送信モード、GSM850受信モード、EGSM受信モード、DCS/PCS送信モード、DCS受信モード及びPCS受信モードに分けて、図５と表１を用いて以下に説明する。ここで、表1は図５におけるコントロール端子VC1、VC2、VC3及び電源端子Vdd(常時2.6V)に印加するコントロール電圧と消費電流を表したものである。 [Control and operation of antenna switch circuit]
Next, the control and operation of the antenna switch circuit of the present invention will be described. Here, the first transmission system is GSM850 / EGSM Tx (transmission frequency 824 to 915 MHz), the second transmission system is DCS / PCS Tx (transmission frequency 1710 to 1910 MHz), and the first reception system is GSM850 Rx (reception frequency) 869 ~ 894MHz), the second receiving system is EGSM Rx (receiving frequency 925 ~ 960MHz), the third receiving system is DCS Rx (receiving frequency 1805 ~ 1880MHz), the fourth receiving system is PCS Rx (receiving frequency 1930 ~ 1990MHz) ). At this time, the GSM850 / EGSM transmission mode, GSM850 reception mode, EGSM reception mode, DCS / PCS transmission mode, DCS reception mode, and PCS reception mode will be described below with reference to FIG. Here, Table 1 shows the control voltage and current consumption applied to the control terminals VC1, VC2, VC3 and the power supply terminal Vdd (always 2.6V) in FIG.

Figure 0004389207
Figure 0004389207

（GSM850 / EGSM送信モード）
GSM850 / EGSM送信モードの回路動作を説明する。このとき、コントロール端子VC1とVC3には2.6Vが印加され、コントロール端子VC2には電圧が印加されない(0V)である。従って、PINダイオードD1、D2はオンとなり、PINダイオードD3、D4はオフとなる。PINダイオードD2がオンでGSM850/EGSM送信端子と接続点P2との間のインピーダンスは低下する。一方、PINダイオードD1もオンとなるが、ダイオードD1の寄生インダクタンスとコンデンサC7がGSM850/EGSM送信周波数において直列共振回路を形成するようにコンデンサC7の容量が調整されているため、接続点P3において、GSM850/EGSM送信周波数にけるインピーダンスはショートとなる。この場合接続点P2からGSM850受信端子とEGSM受信端子を見たインピーダンスは、伝送線路SL3の長さがGSM850/EGSM送信周波数における電気長の略λ/４に設定されているため、高周波的にオープンとなる。以上よりGSM850/EGSM送信端子から入力された送信信号は、GSM850/EGSM受信経路に漏れることなく分波回路Dipに入力される。
他方、このときGaAs-FETスイッチSW3はEGSM受信端子に接続されるように設定している。これはEGSM送信信号の周波数（880〜915MHz）がGSM850受信の周波数（869〜894MHz）に重複しているためである。SW3をEGSM受信端子に接続した場合にはこの重複した周波数（880〜8940MHz）の信号はEGSM受信に接続されるSAWフィルタで減衰されるのに対して、SW3をGSM850受信端子に接続した場合にはこの重複した周波数の信号はGSM850受信に接続されるSAWフィルタでは減衰されず（GSM850受信の通過帯域が869〜894MHzであるため）携帯電話の動作に影響をおよぼすからである。図１６にGSM850 / EGSM送信からGSM850受信へのアイソレーション特性の改善例を示す。SW3の接続をGSM850受信側にした場合は25dB程度のアイソレーションであったのに対して、EGSM受信側に接続することにより40dBまでアイソレーションが改善することがわかる。一方GSM850/EGSM送信からEGSM受信端子へのアイソレーションは25dB程度確保できるため、送信信号の回り込みによりSAWフィルタを破壊する心配はない。またDCS受信端子、PCS受信端子及びDCS/PCS送信端子へのアイソレーションも、分波回路により十分減衰されるため問題ない。以上により、GSM850/EGSM送信信号は他経路に洩れることなくアンテナ端子ANTから放射される。 (GSM850 / EGSM transmission mode)
The circuit operation in GSM850 / EGSM transmission mode will be described. At this time, 2.6V is applied to the control terminals VC1 and VC3, and no voltage is applied to the control terminal VC2 (0V). Accordingly, the PIN diodes D1 and D2 are turned on, and the PIN diodes D3 and D4 are turned off. When the PIN diode D2 is on, the impedance between the GSM850 / EGSM transmission terminal and the connection point P2 decreases. On the other hand, the PIN diode D1 is also turned on, but the capacitance of the capacitor C7 is adjusted so that the parasitic inductance of the diode D1 and the capacitor C7 form a series resonance circuit at the GSM850 / EGSM transmission frequency. The impedance at the GSM850 / EGSM transmission frequency is shorted. In this case, the impedance of the GSM850 receiving terminal and the EGSM receiving terminal viewed from the connection point P2 is high-frequency open because the length of the transmission line SL3 is set to approximately λ / 4 of the electrical length at the GSM850 / EGSM transmission frequency. It becomes. As described above, the transmission signal input from the GSM850 / EGSM transmission terminal is input to the branching circuit Dip without leaking to the GSM850 / EGSM reception path.
On the other hand, at this time, the GaAs-FET switch SW3 is set to be connected to the EGSM receiving terminal. This is because the frequency of the EGSM transmission signal (880 to 915 MHz) overlaps with the frequency of GSM850 reception (869 to 894 MHz). When SW3 is connected to the EGSM reception terminal, the signal of this overlapping frequency (880-8940MHz) is attenuated by the SAW filter connected to EGSM reception, whereas when SW3 is connected to the GSM850 reception terminal This is because the signal of this overlapping frequency is not attenuated by the SAW filter connected to the GSM850 reception (because the GSM850 reception passband is 869 to 894 MHz), and affects the operation of the mobile phone. FIG. 16 shows an example of improvement in isolation characteristics from GSM850 / EGSM transmission to GSM850 reception. It can be seen that when SW3 is connected to the GSM850 receiver, the isolation is about 25 dB, but by connecting to the EGSM receiver, the isolation is improved to 40 dB. On the other hand, the isolation from the GSM850 / EGSM transmission to the EGSM receiving terminal can be secured about 25 dB, so there is no fear of destroying the SAW filter due to the sneak in the transmission signal. Also, isolation to the DCS reception terminal, PCS reception terminal, and DCS / PCS transmission terminal is not a problem because it is sufficiently attenuated by the branching circuit. As described above, the GSM850 / EGSM transmission signal is radiated from the antenna terminal ANT without leaking to other paths.

（DCS/PCS送信モード）
DCS/PCS送信モードの回路動作を説明する。このとき、コントロール端子VC2には2.6Vが印加され、コントロール端子VC1とVC3には電圧が印加されない。従って、PINダイオードD3、D4はオンとなり、PINダイオードD1、D2はオフとなる。PINダイオードD4がオンでDCS/PCS送信端子と接続点P4との間のインピーダンスは低下する。一方、PINダイオードD3もオンとなるが、ダイオードD3の寄生インダクタンスとコンデンサC20がDCS/PCS送信周波数において直列共振回路を形成するようにコンデンサC20の容量が調整されているため、接続点P5において、DCS/PCS送信周波数にけるインピーダンスはショートとなる。この場合接続点P4からDCS受信端子とPCS受信端子を見たインピーダンスは、伝送線路SL7の長さがDCS/PCS送信周波数における電気長の略λ/４に設定されているため、高周波的にオープンとなる。以上よりDCS/PCS送信端子から入力された送信信号は、DCS/PCS受信経路に漏れることなく分波回路Dipに入力される。
他方、このときGaAs-FETスイッチSW4はPCS受信端子に接続されるように設定している。これはPCS送信信号の周波数（1850〜1910MHz）がDCS受信の周波数（1805〜1880MHz）に重複しているためである。SW4をPCS受信端子に接続した場合にはこの重複した周波数（1850〜1880MHz）の信号はPCS受信に接続されるSAWフィルタで減衰されるのに対して、SW4をDCS受信端子に接続した場合にはこの重複した周波数の信号はDCS受信に接続されるSAWフィルタでは減衰されず（DCS受信の通過帯域が1805〜1880MHzであるため）携帯電話の動作に影響をおよぼすからである。図１７にDCS/PCS送信からDCS受信へのアイソレーション特性の改善例を示す。SW4の接続をDCS受信側にした場合は30dB程度のアイソレーションであったのに対して、PCS受信側に接続することにより40dBまでアイソレーションが改善することがわかる。一方DCS/PCS送信からPCS受信端子へのアイソレーションは25dB程度確保できるため、送信信号の回り込みによりSAWフィルタを破壊する心配はない。またGSM850受信端子、EGSM受信端子及びGSM850/EGSM送信端子へのアイソレーションも、分波回路により十分減衰されるため問題ない。以上により、DCS/PCS送信信号は他経路に洩れることなくアンテナ端子ANTから放射される。
上述のように本実施例の回路構成およびそれらを構成するスイッチ回路の動作制御により、送信モードにおける送信から受信へのアイソレーション特性を大幅に改善できることがわかる。 (DCS / PCS transmission mode)
The circuit operation in the DCS / PCS transmission mode will be described. At this time, 2.6 V is applied to the control terminal VC2, and no voltage is applied to the control terminals VC1 and VC3. Accordingly, the PIN diodes D3 and D4 are turned on, and the PIN diodes D1 and D2 are turned off. When the PIN diode D4 is turned on, the impedance between the DCS / PCS transmission terminal and the connection point P4 decreases. On the other hand, the PIN diode D3 is also turned on, but since the capacitance of the capacitor C20 is adjusted so that the parasitic inductance of the diode D3 and the capacitor C20 form a series resonant circuit at the DCS / PCS transmission frequency, at the connection point P5, The impedance at the DCS / PCS transmission frequency is shorted. In this case, the impedance when the DCS receiving terminal and PCS receiving terminal are viewed from the connection point P4 is open at a high frequency because the length of the transmission line SL7 is set to approximately λ / 4 of the electrical length at the DCS / PCS transmission frequency. It becomes. As described above, the transmission signal input from the DCS / PCS transmission terminal is input to the branching circuit Dip without leaking to the DCS / PCS reception path.
On the other hand, at this time, the GaAs-FET switch SW4 is set to be connected to the PCS receiving terminal. This is because the frequency of the PCS transmission signal (1850 to 1910 MHz) overlaps with the frequency of DCS reception (1805 to 1880 MHz). When SW4 is connected to the PCS reception terminal, the signal of this overlapping frequency (1850 to 1880 MHz) is attenuated by the SAW filter connected to PCS reception, whereas when SW4 is connected to the DCS reception terminal This is because the signal of this overlapping frequency is not attenuated by the SAW filter connected to the DCS reception (because the pass band of the DCS reception is 1805 to 1880 MHz) and affects the operation of the mobile phone. FIG. 17 shows an example of improving the isolation characteristics from DCS / PCS transmission to DCS reception. It can be seen that when the connection of SW4 is on the DCS receiving side, the isolation is about 30 dB, but the connection is improved to 40 dB by connecting to the PCS receiving side. On the other hand, the isolation from the DCS / PCS transmission to the PCS receiving terminal can be secured about 25 dB, so there is no fear of destroying the SAW filter due to the sneak in the transmission signal. Also, isolation to the GSM850 reception terminal, EGSM reception terminal, and GSM850 / EGSM transmission terminal is not a problem because it is sufficiently attenuated by the branching circuit. As described above, the DCS / PCS transmission signal is radiated from the antenna terminal ANT without leaking to other paths.
As described above, it can be seen that the isolation characteristic from transmission to reception in the transmission mode can be greatly improved by the circuit configuration of the present embodiment and the operation control of the switch circuit constituting the circuit configuration.

（GSM850受信モード、PCS受信モード）
GSM850受信モードおよびPCS受信モードの回路動作を説明する。このとき、全てのコントロール端子VC1、VC2、VC3には電圧が印加されない。PINダイオードスイッチSW1、SW2のコントロール電圧VC1、VC2が０Vのため全てのPINダイオードD1〜D4はオフとなり、ダイプレクサとSW3の入力端子およびダイプレクサとSW4の入力端子が接続される。VC3の電圧はノードN1によって分岐され、SW3およびSW4に導通し、Vddの電圧はノードN2によって分岐され、SW３およびSW4に導通する。このとき、GaAs-FETスイッチSW3の入力端子はGSM850受信経路に接続され、GaAs-FETスイッチSW4の入力端子はPCS受信経路に接続されるように設定される。また、PCS受信端子側にはダイプレクサによりGSM850受信信号はほとんど漏洩することはなく、GSM850受信端子側にはダイプレクサによりPCS受信信号はほとんど漏洩することはない。以上の結果GSM850受信信号帯域においてアンテナ端子とGSM850受信端子が接続され、PCS受信信号帯域においてアンテナ端子とPCS受信端子が接続されることになる。 (GSM850 reception mode, PCS reception mode)
The circuit operation in GSM850 reception mode and PCS reception mode will be described. At this time, no voltage is applied to all the control terminals VC1, VC2, and VC3. Since the control voltages VC1 and VC2 of the PIN diode switches SW1 and SW2 are 0V, all the PIN diodes D1 to D4 are turned off, and the diplexer and the input terminal of SW3 and the diplexer and the input terminal of SW4 are connected. The voltage at VC3 is branched by node N1 and conducted to SW3 and SW4, and the voltage at Vdd is branched by node N2 and conducted to SW3 and SW4. At this time, the input terminal of the GaAs-FET switch SW3 is connected to the GSM850 reception path, and the input terminal of the GaAs-FET switch SW4 is set to be connected to the PCS reception path. Further, the GSM850 reception signal hardly leaks to the PCS reception terminal side due to the diplexer, and the PCS reception signal hardly leaks to the GSM850 reception terminal side due to the diplexer. As a result, the antenna terminal and the GSM850 reception terminal are connected in the GSM850 reception signal band, and the antenna terminal and the PCS reception terminal are connected in the PCS reception signal band.

（EGSM受信モード、DCS受信モード）
EGSM受信モードおよびDCS受信モードの回路動作を説明する。このとき、コントロール端子VC3には2.6Vが印加され、コントロール端子VC1、VC2には電圧が印加されない。PINダイオードスイッチSW1、SW2のコントロール電圧VC1、VC2が０Vのため全てのPINダイオードD1〜D4はオフとなり、ダイプレクサとSW3の入力端子およびダイプレクサとSW4の入力端子が接続される。VC3の電圧はノードN1によって分岐され、SW3およびSW4に導通し、Vddの電圧はノードN2によって分岐され、SW3およびSW4に導通する。このとき、GaAs-FETスイッチSW3の入力端子はEGSM受信経路に接続され、GaAs-FETスイッチSW4の入力端子はDCS受信経路に接続されるように設定される。また、DCS受信端子側にはダイプレクサによりEGSM受信信号はほとんど漏洩することはなく、EGSM受信側にはダイプレクサによりDCS受信信号はほとんど漏洩することはない。以上の結果EGSM受信信号帯域においてアンテナ端子とEGSM受信端子が接続され、DCS受信信号帯域においてアンテナ端子とDCS受信端子が接続されることになる。 (EGSM reception mode, DCS reception mode)
The circuit operation in the EGSM reception mode and the DCS reception mode will be described. At this time, 2.6 V is applied to the control terminal VC3, and no voltage is applied to the control terminals VC1 and VC2. Since the control voltages VC1 and VC2 of the PIN diode switches SW1 and SW2 are 0V, all the PIN diodes D1 to D4 are turned off, and the diplexer and the input terminal of SW3 and the diplexer and the input terminal of SW4 are connected. The voltage at VC3 is branched by node N1 and conducted to SW3 and SW4, and the voltage at Vdd is branched by node N2 and conducted to SW3 and SW4. At this time, the input terminal of the GaAs-FET switch SW3 is connected to the EGSM reception path, and the input terminal of the GaAs-FET switch SW4 is set to be connected to the DCS reception path. Further, the EGSM reception signal is hardly leaked by the diplexer on the DCS reception terminal side, and the DCS reception signal is hardly leaked by the diplexer on the EGSM reception side. As a result, the antenna terminal and the EGSM reception terminal are connected in the EGSM reception signal band, and the antenna terminal and the DCS reception terminal are connected in the DCS reception signal band.

［コントロール端子の接続］
ここで、図６にVddおよびVC3の接続に関する積層図の概略を示す。Vddの外部端子A1からビアホールB1およびラインC1が接続され、ノードN1によりラインC2およびラインC3に分岐される。ラインC2はビアホールB2を経由して、上面の電極端子A2に接続されGaAs-FETスイッチSW3のVdd端子に接続される。一方ラインC3はビアホールB4を経由して、上面の電極端子A3に接続されGaAs-FETスイッチSW4のVdd端子に接続される。
VC3の外部端子A11からビアホールB11およびラインC11が接続され、ノードN2によりラインC12およびラインC13に分岐される。ラインC12はビアホールB12を経由して上面の電極端子A12に接続され、GaAs-FETスイッチSW3のVC3端子に接続される。一方、ラインC13はビアホールB14を経由して上面の電極端子A14に接続され、GaAs-FETスイッチSW4のVC3端子に接続される。
以上の積層構成により、本実施例で示したアンテナスイッチ回路の制御と動作が可能となる。
本実施例ではGSM850受信とPCS受信およびEGSM受信とDCS受信がそれぞれ同時に受信可能となるようにGaAs-FETスイッチの電源VC3、Vddの接続を設定している。これはGSM850バンドとPCSバンドが主に米国圏で使用され、EGSMバンドとDCSバンドが主に欧州、アジア圏で使用されることを考慮したためである。つまり、本実施例で示したVC3、Vddの接続によれば、同じサービスエリア内における受信モードの切り換えが不要であり、アンテナスイッチモジュールの使い勝手を向上できる。 [Connection of control terminal]
Here, FIG. 6 shows an outline of a lamination diagram relating to the connection of Vdd and VC3. Via hole B1 and line C1 are connected from Vdd external terminal A1 and branched to line C2 and line C3 by node N1. The line C2 is connected to the upper electrode terminal A2 via the via hole B2 and to the Vdd terminal of the GaAs-FET switch SW3. On the other hand, the line C3 is connected to the electrode terminal A3 on the upper surface via the via hole B4 and connected to the Vdd terminal of the GaAs-FET switch SW4.
Via hole B11 and line C11 are connected from external terminal A11 of VC3, and branch to line C12 and line C13 by node N2. The line C12 is connected to the upper electrode terminal A12 via the via hole B12, and is connected to the VC3 terminal of the GaAs-FET switch SW3. On the other hand, the line C13 is connected to the electrode terminal A14 on the upper surface via the via hole B14, and is connected to the VC3 terminal of the GaAs-FET switch SW4.
With the above laminated structure, the antenna switch circuit shown in this embodiment can be controlled and operated.
In this embodiment, the connections of the power sources VC3 and Vdd of the GaAs-FET switch are set so that GSM850 reception, PCS reception, EGSM reception and DCS reception can be received simultaneously. This is because the GSM850 band and PCS band are mainly used in the US, and the EGSM band and DCS band are mainly used in Europe and Asia. That is, according to the connection of VC3 and Vdd shown in the present embodiment, it is not necessary to switch the reception mode within the same service area, and the usability of the antenna switch module can be improved.

（コントロール端子接続の他の実施例）
図７と表２にアンテナスイッチ回路のコントロール端子の接続と動作の別の実施例を示した。 (Other examples of control terminal connection)
FIG. 7 and Table 2 show another embodiment of connection and operation of the control terminal of the antenna switch circuit.

Figure 0004389207
Figure 0004389207

この場合はGaAs-FETスイッチのコントロールとしてVC3、VC4を使用したものである。この構成によれば、コントロール端子数は１つ増加するが、GaAs-FETスイッチ内にインバータ回路を内蔵する必要がないため、GaAs-FETスイッチのコスト削減が可能となり、最終的にアンテナスイッチモジュールのコストも削減できる。
図７の積層図については図６の説明と同様であるので詳細は省略するが、図６と異なる点は、2電源コントロール端子タイプのGaAs-SWを使用することにより、受信時の消費電流を５μＡと従来の約10分の1にすることができる点である。 In this case, VC3 and VC4 are used as controls for the GaAs-FET switch. According to this configuration, the number of control terminals is increased by one, but since it is not necessary to incorporate an inverter circuit in the GaAs-FET switch, the cost of the GaAs-FET switch can be reduced. Costs can be reduced.
7 is the same as the description of FIG. 6 and will not be described in detail. However, the difference from FIG. 6 is that the current consumption during reception is reduced by using a GaAs-SW of the two power supply control terminal type. It is a point that can be reduced to 5 μA and about 1/10 of the conventional one.

次に、図８と表3にアンテナスイッチ回路のコントロール端子の接続と動作の別の実施例を示した。   Next, FIG. 8 and Table 3 show another embodiment of connection and operation of the control terminal of the antenna switch circuit.

Figure 0004389207
Figure 0004389207

この場合はGaAs-FETスイッチのコントロールとしてGSM850受信とDCS受信およびEGSM受信とPCS受信をそれぞれ同時に受信可能となるようにGaAs-FETスイッチの電源VC3、Vddの接続を設定したものである。この制御ロジックは、図７の積層内部の電源伝送線路を図８に示すように変更することにより、他のRF伝送線路に影響を与えることなく、容易に変更が可能である。   In this case, the connections of the power sources VC3 and Vdd of the GaAs-FET switch are set so that GSM850 reception and DCS reception and EGSM reception and PCS reception can be simultaneously received as control of the GaAs-FET switch. This control logic can be easily changed without affecting other RF transmission lines by changing the power transmission line in the stack of FIG. 7 as shown in FIG.

さらに、図９と表4にアンテナスイッチ回路のコントロール端子の接続と動作の別の実施例を示した。   Further, FIG. 9 and Table 4 show another embodiment of the connection and operation of the control terminal of the antenna switch circuit.

Figure 0004389207
Figure 0004389207

この場合はGaAs-FETスイッチのコントロールとしてGSM850受信とDCS受信およびEGSM受信とPCS受信をそれぞれ同時に受信可能となるようにGaAs-FETスイッチの電源VC3、VC4の接続を設定したものである。この制御ロジックは、図７の積層内部の電源伝送線路を図９に示すように変更することにより、他のRF伝送線路に影響を与えることなく、容易に変更が可能である。   In this case, the connections of the power sources VC3 and VC4 of the GaAs-FET switch are set so that GSM850 reception and DCS reception and EGSM reception and PCS reception can be simultaneously received as control of the GaAs-FET switch. This control logic can be easily changed without affecting other RF transmission lines by changing the power transmission line in the stack of FIG. 7 as shown in FIG.

［トリプルバンド］
図２に別の実施例のブロック図を示す。
図２は図１の低周波数側の受信切り換えスイッチＳＷ３を省略した回路になっている。従って、取り扱えるバンド数としてはＥＧＳＭ（もしくはＧＳＭ８５０）、ＤＣＳ、ＰＣＳのトリプルバンドが可能である。この場合、ＥＧＳＭの送信と受信の切り換えはＰＩＮダイオードを用いたスイッチＳＷ１、ＤＣＳ／ＰＣＳ送信とＤＣＳ、ＰＣＳ受信の切り換えはＰＩＮダイオードを用いたスイッチＳＷ２、ＤＣＳ受信とＰＣＳ受信の切り換えはＧａＡｓ−ＦＥＴスイッチＳＷ４をそれぞれ用い、コントロール端子ＶＣ１、ＶＣ２、ＶＣ３のオンオフ制御によって作動制御を行う。本例ではＤＣＳ受信およびＰＣＳ受信の切り換えスイッチをＰＩＮダイオードで構成した従来の場合と比較して、ＤＣＳもしくはＰＣＳ受信時の消費電流を低減可能であり、小型のＧａＡｓ−ＦＥＴスイッチが使用できるため最終的なモジュールサイズを小型化できる等の効果がある。 [Triple band]
FIG. 2 shows a block diagram of another embodiment.
FIG. 2 shows a circuit in which the low-frequency side reception changeover switch SW3 in FIG. 1 is omitted. Therefore, as the number of bands that can be handled, triple bands of EGSM (or GSM850), DCS, and PCS are possible. In this case, switching between EGSM transmission and reception is a switch SW1 using a PIN diode, switching between DCS / PCS transmission and DCS and PCS reception is a switch SW2 using a PIN diode, and switching between DCS reception and PCS reception is a GaAs-FET. Each switch SW4 is used to control the operation by on / off control of the control terminals VC1, VC2, and VC3. In this example, the current consumption during DCS or PCS reception can be reduced compared with the conventional case where the switch for switching between DCS reception and PCS reception is configured with a PIN diode, and a small GaAs-FET switch can be used. There is an effect that the typical module size can be reduced.

［ESD対策の実施例］
次に、図１０は、図５の回路にESD（静電放電）対策を施した実施例であり、ESD放電波形の低周波数成分を減衰させ無害化するT型のハイパスフィルタ81をコンデンサC3、C4とインダクタL2で構成した。その他の構成は図５と同様である。その説明は省略する。
GaAs-FETスイッチは一般的に耐圧が低く、ハイパスフィルタ81を介挿することにより静電破壊を確実に防止できる。高周波回路基板を用いた送受信モジュールでは端子電極が外部に露出しており、この端子電極を介して外部からサージ電圧が印加されることがある。従って、ハイパスフィルタ81を介挿するのは有効である。なお、T型のハイパスフィルタ81の挿入位置は図１０に例示した位置に限定されるものではなく、回路中の任意の位置に必要に応じて挿入できる。シミュレーションによると、コンデンサC3、C4は10pF以下、インダクタL2は30nH以下であることが好ましい。このT型のハイパスフィルタ81は、C3、C4の容量が比較的小さいため積層体に内蔵し易いという長所もある。また別のハイパスフィルタとして図１１に示したインダクタL2とコンデンサC24からなるノッチフィルタを追加しても良い。この場合インダクタL2とコンデンサC24からなる共振周波数を100〜500MHzに調整することにより、ESDサージを大幅に低減可能となる。 [Examples of ESD countermeasures]
Next, FIG. 10 shows an embodiment in which ESD (electrostatic discharge) countermeasures are applied to the circuit of FIG. 5, and a T-type high-pass filter 81 that attenuates the low frequency component of the ESD discharge waveform and renders it harmless is provided with a capacitor C3, Consists of C4 and inductor L2. Other configurations are the same as those in FIG. The description is omitted.
The GaAs-FET switch generally has a low withstand voltage, and by inserting the high-pass filter 81, electrostatic breakdown can be reliably prevented. In the transmission / reception module using the high-frequency circuit board, the terminal electrode is exposed to the outside, and a surge voltage may be applied from the outside through the terminal electrode. Therefore, it is effective to insert the high-pass filter 81. Note that the insertion position of the T-type high-pass filter 81 is not limited to the position illustrated in FIG. 10, and can be inserted at any position in the circuit as necessary. According to the simulation, it is preferable that the capacitors C3 and C4 are 10 pF or less and the inductor L2 is 30 nH or less. The T-type high-pass filter 81 has an advantage that it is easy to incorporate in the laminate because the capacitances of C3 and C4 are relatively small. As another high-pass filter, a notch filter including an inductor L2 and a capacitor C24 shown in FIG. 11 may be added. In this case, the ESD surge can be greatly reduced by adjusting the resonance frequency composed of the inductor L2 and the capacitor C24 to 100 to 500 MHz.

［その他の効果］
本発明ではコントロール端子に印加する電圧は、共に2.6Ｖであって且つ共通の1つの電源で足りることは、注目すべき効果である。制御が簡単であるばかりでなく、モジュールにおける端子数も少なくできる。
また、従来、コントロール端子に印加する電圧は、特許文献EP1265370号公報の図２に記載の通り、３Ｖと高い。このことは、携帯電話の電池消耗を招き好ましくない。また、携帯電話のバッテリ電圧が低下したときの動作マージンも大きい。この点からも、本発明の優れていることが分かる。また、受信モード時の電流も従来のPINダイオードスイッチの駆動電流1〜10ｍＡと比較して、表1に示したように0.2mAと非常に小さい。このことは、小型バッテリから電源を供給しなければならない携帯電話などにとって大きな利点である。 [Other effects]
In the present invention, it is a remarkable effect that the voltages applied to the control terminals are both 2.6 V and one common power source is sufficient. Not only is the control simple, but the number of terminals in the module can be reduced.
Conventionally, the voltage applied to the control terminal is as high as 3 V as described in FIG. 2 of Japanese Patent No. EP1265370. This is not preferable because it causes battery consumption of the mobile phone. Further, the operation margin when the battery voltage of the mobile phone is lowered is large. It can be seen from this point that the present invention is excellent. Also, the current in the reception mode is very small as 0.2 mA as shown in Table 1 compared with the driving current of 1 to 10 mA of the conventional PIN diode switch. This is a great advantage for a mobile phone or the like in which power must be supplied from a small battery.

［アンテナスイッチモジュール］
本発明のアンテナスイッチ回路を積層体構造となしたアンテナスイッチモジュールについて説明する。
実施例は、図５で例示したアンテナスイッチ回路を5.4×4.0ｍｍ（いわゆる5440タイプ）で部品高さは最大でも1.5ｍｍの積層体に構成した。図１２はこのアンテナスイッチモジュールを構成する、積層多層基板の積層シートの一部であり、このシート展開図の要部電極パターンと搭載部品の配置を示す展開図である。
先ず、アンテナスイッチ回路のうち、分波回路を構成するLC回路と、第１のスイッチ回路SW1及び第2のスイッチ回路SW2を構成する伝送線路、コンデンサは電極パターンにより積層体内部に設け、PINダイオードとGaAs-FETスイッチのスイッチング素子や積層体内に内蔵することのできない高容量値のコンデンサや抵抗素子等のチップ素子は、積層多層基板の上面に搭載することにより、マルチバンド用のアンテナスイッチモジュールを構成する。
この積層多層基板は、下記する900℃程度の低温焼成が可能なセラミック誘電体材料（ＬＴＣＣ材）からなり、厚さが40μｍ〜200μｍのグリーンシートを作製し、各グリーンシート上にAgを主体とする導電ペーストを印刷することにより所望の電極パターン、例えば伝送線路のライン電極の幅は100〜400μｍとするのが好ましく、適宜スルーホール電極等を形成している。この所望の電極パターンを形成したグリーンシートを積層圧着し、焼成することにより製造する。
前記低温焼結セラミック材料としては、主成分がAl,Si,Sr,Tiの酸化物で構成され、Al,Si，Sr，TiをそれぞれAl2O3、SiO2、SrO、TiO2に換算し合計100質量%としたとき、Al2O3換算で10〜60質量%、SiO2換算で25〜60質量%、SrO換算で7.5〜50質量%、TiO2換算で20質量%以下を含有し、前記主成分で構成される酸化物の合計100質量%に対し、副成分として、Bi,Na,K,Coの群のうちの少なくとも1種をBi2O3換算で0.1〜10質量%、Na2O換算で0.1〜5質量%、K2O換算で0.1〜5質量％、CoO換算で0.1〜5質量%含有し、更に、Cu,Mn,Agの群のうちの少なくとも1種をCuO換算で0.01〜5質量%、MnO２換算で0.01〜5質量%、Agを0.01〜5質量%の含有し、その他不可避不純物を含有してもよい。
このような低温焼結セラミック材料はPbやBを含んでおらず望ましい。
例えば、Al2O3換算で48質量％、SiO2換算で38質量％、SrO換算で10質量％、TiO2換算で4質量％、主成分100質量％に対して、Bi2O3換算で2.5質量％、Na2O換算で2質量％、K2O換算で0.5質量％、CuO換算で0.3質量％、MnO２換算で0.5質量％という組成がよい。 [Antenna switch module]
An antenna switch module in which the antenna switch circuit of the present invention has a laminated structure will be described.
In the embodiment, the antenna switch circuit illustrated in FIG. 5 is configured as a laminate having a maximum height of 1.5 mm and a component height of 5.4 × 4.0 mm (so-called 5440 type). FIG. 12 is a developed view showing a part of the laminated sheet of the laminated multilayer substrate constituting the antenna switch module, and the arrangement of the principal electrode patterns and the mounted components in the developed sheet.
First, among the antenna switch circuits, the LC circuit constituting the demultiplexing circuit, the transmission line constituting the first switch circuit SW1 and the second switch circuit SW2, and the capacitor are provided inside the laminate by the electrode pattern, and the PIN diode In addition, switching elements of GaAs-FET switches and chip elements such as high-capacitance capacitors and resistance elements that cannot be built into the multilayer body are mounted on the top surface of the multilayer multilayer board, so that a multiband antenna switch module can be installed. Constitute.
This multilayer multilayer substrate is made of a ceramic dielectric material (LTCC material) that can be fired at a low temperature of about 900 ° C. as described below. A green sheet having a thickness of 40 μm to 200 μm is produced, and Ag is mainly formed on each green sheet. The width of the desired electrode pattern, for example, the line electrode of the transmission line, is preferably 100 to 400 μm by printing the conductive paste to be formed, and a through-hole electrode or the like is appropriately formed. The green sheet on which this desired electrode pattern is formed is produced by laminating and pressing and firing.
The low-temperature sintered ceramic material is composed mainly of oxides of Al, Si, Sr, and Ti, and Al, Si, Sr, and Ti are converted into Al 2 O 3 , SiO 2 , SrO, and TiO 2 , respectively. when a total of 100 wt%, 10 to 60 wt% in terms of Al 2 O 3, 25-60 wt% of SiO 2 in terms, from 7.5 to 50% by weight SrO terms contained 20 mass% or less in terms of TiO 2 In addition, with respect to a total of 100% by mass of the oxide composed of the main components, as a subcomponent, at least one of the group of Bi, Na, K, Co is 0.1 to 10% by mass in terms of Bi 2 O 3 , Containing 0.1 to 5% by mass in terms of Na 2 O, 0.1 to 5% by mass in terms of K 2 O, 0.1 to 5% by mass in terms of CoO, and at least one of the group of Cu, Mn, and Ag is CuO It may contain 0.01 to 5% by mass in terms of conversion, 0.01 to 5% by mass in terms of MnO 2 , 0.01 to 5% by mass of Ag, and other inevitable impurities.
Such a low-temperature sintered ceramic material is preferable because it does not contain Pb or B.
For example, 48 mass% in terms of Al 2 O 3 , 38 mass% in terms of SiO 2 , 10 mass% in terms of SrO, 4 mass% in terms of TiO 2 , and 100 mass% in terms of the main component, in terms of Bi 2 O 3 A composition of 2.5% by mass, 2% by mass in terms of Na 2 O, 0.5% by mass in terms of K 2 O, 0.3% by mass in terms of CuO, and 0.5% by mass in terms of MnO 2 is preferable.

［積層体基板の電極配置］
基板搭載のFETスイッチ素子と積層体基板内部の電極パターン配置構成について説明する。図１２において上面を1層とし、以下2層、3層、4層、5層、6層を示しているが、これは全シートの中から要部を抜出したもので上記したアンテナスイッチ回路の一部である。
まず、積層多層基板の上面にはPINダイオードDg1、Dg2、Dg3、Dg4とGaAs-FETスイッチSW3、SW4と、その他のチップ素子が搭載されている。ダイオードスイッチは電力入力時の歪み特性が良好であり、また低価格であるので好ましい。GaAs-FETスイッチはオン状態での消費電流が小さく、積層体に組む場合はGaAs-FETスイッチを用いたほうがダイオードスイッチを用いた場合より一般的に小型化できるので好ましい。これ以降それぞれの層について説明する。また斜線で枠内を塗りつぶしてあるパターンは、積層体上面に搭載したGaAs-FETスイッチSW3、SW4を積層方向に投影した軌跡を示すものであり、搭載位置が分かるように示したものである。
第2層目には、グランド電極GND11、GND12ならびにダイプレクサの電極CF11が配置されている。ここでグランド電極GND12と、積層体上面に搭載したGaAs-FETスイッチSW3は、上部から透過的に積層体を見た場合、重なっていることがわかる。GaAs-FETスイッチの下層にグランド電極を形成することにより、GaAs-FETスイッチから漏洩する信号と、他経路から漏洩される信号は互いに干渉することなく、グランド電極GND12に吸収される。そのためGaAs-FETスイッチと他経路との干渉をより低減させることが可能となる。ここではGaAs-FETスイッチSW3の下にグランド電極を設けたものであったが、GaAs-FETスイッチSW4についても同様にグランド電極を設けた方が望ましい。しかしこれは、必須ではなく他の電極パターンとの設計配置の関係からできるだけ設けることが望ましいと言うことである。 [Electrode arrangement of laminated substrate]
The FET switch element mounted on the substrate and the electrode pattern arrangement configuration inside the multilayer substrate will be described. In FIG. 12, the upper surface is a single layer, and the following two layers, three layers, four layers, five layers, and six layers are shown. It is a part.
First, PIN diodes Dg1, Dg2, Dg3, Dg4, GaAs-FET switches SW3, SW4, and other chip elements are mounted on the upper surface of the multilayer multilayer substrate. A diode switch is preferable because it has good distortion characteristics when power is input and is inexpensive. The GaAs-FET switch consumes less current in the on state, and when assembled in a stack, it is preferable to use a GaAs-FET switch because it can generally be made smaller than a diode switch. Hereinafter, each layer will be described. Also, the hatched pattern in the frame indicates the locus of the GaAs-FET switches SW3 and SW4 mounted on the top surface of the stacked body projected in the stacking direction so that the mounting position can be seen.
In the second layer, ground electrodes GND11 and GND12 and a diplexer electrode CF11 are arranged. Here, it can be seen that the ground electrode GND12 and the GaAs-FET switch SW3 mounted on the upper surface of the stacked body overlap each other when the stacked body is viewed transparently from above. By forming the ground electrode below the GaAs-FET switch, the signal leaked from the GaAs-FET switch and the signal leaked from the other path are absorbed by the ground electrode GND12 without interfering with each other. Therefore, it is possible to further reduce interference between the GaAs-FET switch and other paths. Here, the ground electrode is provided under the GaAs-FET switch SW3. However, it is desirable that the ground electrode is similarly provided for the GaAs-FET switch SW4. However, this is not essential and is preferably provided as much as possible from the relationship of the design arrangement with other electrode patterns.

第3層目にはGSM850/EGSMとDCS/PCSそれぞれの送信側の伝送線路SL4、SL8、SL5、SL9の一部である、LG11、LD11ならびにLG21、LD21の電極パターンが印刷形成されている。また、GSM850とEGSMの受信側のλ/４伝送線路SL3の一部である、LG31が配置されている。図でわかるように伝送線路LG31の一部を上面に搭載したGaAs-FETスイッチSW3のほぼ真下に配置するようにし、送信側の伝送線路LG11、LD11、LG21、LD21の電極パターンをその周りの空いた領域に配置している。これにより、送信側経路の電極パターンを受信の切り換えを行うGaAs- FETスイッチから遠ざける結果となり、GSM850/EGSM 送信側経路とGSM850とEGSM受信側経路の干渉を抑えることができる。
第4層目には、第3層目と同様にGSM850/EGSMとDCS/PCSそれぞれの送信側の伝送線路SL4、SL8、SL5、SL9の一部である、LG12、LD12ならびにLG22、LD22の電極パターンが印刷形成されている。3層目と同様にλ/４伝送線路SL3を構成する一部の電極パターンLG32をGaAs-FETスイッチSW3のほぼ真下に配置するようにし、送信側の伝送線路LG12、LD12、LG22、LD22の電極パターンを空いた領域に配置することにより、GSM850/EGSM 送信側経路とEGSMとGSM850受信側経路の干渉を抑えることができる。
第5層目には、GSM850/EGSMとDCS/PCSの送信側の伝送線路SL4、SL8、SL5、SL9の一部である、LG13、LD13ならびにLG23、LD23、の電極パターンが印刷形成されている。また、受信側のλ/４伝送線路SL3、SL7の一部である、LG33、LD31が配置されている。ここで、伝送線路LG33をGaAs-FETスイッチSW3のほぼ真下に配置することにより、上記と同じ理由によりGSM850/EGSM 送信側経路とEGSMとGSM850受信側経路の干渉を抑えることができ、伝送線路LD31をGaAs-FETスイッチSW4のほぼ真下に配置することにより、これも同様にDCS/PCS送信側経路とDCSとPCS受信側経路の干渉を抑えることができる。
第6層目には、セラミックシートのほぼ全面にグランド電極GND21を配置した。これにより、本発明のアンテナスイッチモジュールを携帯電話の樹脂基板上に実装する際に、周囲環境の影響を受けにくくすることができる。また端子間どうしの相互干渉を低減できる。 On the third layer, electrode patterns of LG11, LD11 and LG21, LD21 which are part of transmission lines SL4, SL8, SL5, SL9 on the transmission side of GSM850 / EGSM and DCS / PCS are printed. Also, LG31, which is a part of the λ / 4 transmission line SL3 on the receiving side of the GSM850 and EGSM, is arranged. As can be seen in the figure, a part of the transmission line LG31 is placed almost directly below the GaAs-FET switch SW3 mounted on the top surface, and the electrode pattern of the transmission line LG11, LD11, LG21, LD21 on the transmission side is open around it. Is located in the area. As a result, the electrode pattern of the transmission side path is moved away from the GaAs-FET switch that switches reception, and interference between the GSM850 / EGSM transmission side path, GSM850, and EGSM reception side path can be suppressed.
In the fourth layer, the electrodes of LG12, LD12 and LG22, LD22, which are part of the transmission lines SL4, SL8, SL5, SL9 on the transmission side of GSM850 / EGSM and DCS / PCS, respectively, as in the third layer A pattern is printed. As with the third layer, a part of the electrode pattern LG32 constituting the λ / 4 transmission line SL3 is arranged almost directly below the GaAs-FET switch SW3, and the electrodes of the transmission lines LG12, LD12, LG22, LD22 on the transmission side By arranging the pattern in the vacant area, interference between the GSM850 / EGSM transmission side path, EGSM, and GSM850 reception side path can be suppressed.
On the fifth layer, the electrode patterns of LG13, LD13 and LG23, LD23, which are part of the transmission lines SL4, SL8, SL5, SL9 on the transmission side of GSM850 / EGSM and DCS / PCS, are printed and formed. . In addition, LG33 and LD31, which are a part of the λ / 4 transmission lines SL3 and SL7 on the receiving side, are arranged. Here, by arranging the transmission line LG33 almost directly below the GaAs-FET switch SW3, it is possible to suppress interference between the GSM850 / EGSM transmission side path and the EGSM and GSM850 reception side path for the same reason as described above. Is placed almost directly below the GaAs-FET switch SW4, this can similarly suppress interference between the DCS / PCS transmission side path, the DCS and the PCS reception side path.
In the sixth layer, the ground electrode GND21 was disposed on almost the entire surface of the ceramic sheet. Thereby, when mounting the antenna switch module of this invention on the resin substrate of a mobile telephone, it can make it hard to receive the influence of surrounding environment. Further, mutual interference between terminals can be reduced.

次に、図１３（Ａ）に底面から見た電極配置を示す。各電極1〜18の対応する端子名を図１３（Ｂ）に示した。なお、ここで示した端子名は図５の右端に示す端子名に対応している。
本発明に係るアンテナスイッチモジュールでは、GaAs-FETスイッチ43、44(SW3、SW4)のコントロール電源を共通化してコントロール端子VC3および電源端子Vddの2個となる。本来であれば1個のGaAs-FETスイッチについて2個のコントロール端子が必要であることから考えると、端子数を2個低減できることになる。この結果、アンテナスイッチモジュールを搭載した携帯電話などを設計、製造するユーザにとって、回路設計、製造が楽になるなどの使い勝手の良いものとなる。
また、図１３（Ｂ）から分かるように、接地電極(GND)が電極7,8,10,12,15,17,18と、７つも配設できる。アンテナスイッチモジュールのGND電位が完全に接地されていないと、アイソレーションの悪化や半導体素子の誤動作が生じるおそれがある。この為、中央の大きな接地電極17、18と併せて、GND電極を多くとれたことは、動作安定化への寄与も大きい。 Next, FIG. 13A shows an electrode arrangement viewed from the bottom. The corresponding terminal names of the electrodes 1 to 18 are shown in FIG. Note that the terminal names shown here correspond to the terminal names shown at the right end of FIG.
In the antenna switch module according to the present invention, the control power supply of the GaAs-FET switches 43 and 44 (SW3 and SW4) is shared, and there are two control terminals VC3 and Vdd. Considering the fact that two control terminals are required for one GaAs-FET switch, the number of terminals can be reduced by two. As a result, a user who designs and manufactures a mobile phone equipped with an antenna switch module is easy to use, such as circuit design and manufacture being easy.
Moreover, as can be seen from FIG. 13B, seven ground electrodes (GND), that is, electrodes 7, 8, 10, 12, 15, 17, 18 can be arranged. If the GND potential of the antenna switch module is not completely grounded, there is a risk of deterioration of isolation and malfunction of the semiconductor element. For this reason, the fact that a large number of GND electrodes can be taken together with the large ground electrodes 17 and 18 at the center greatly contributes to the stabilization of operation.

［試験結果］
図１４に上記積層体基板によるアンテナスイッチモジュール例における特性データを示す。図１４は、GSM850/EGSMの送信モードの場合を示す。測定は、電極2,4,14,16（各々VC2,VC1,VC3,Vdd端子に対応する）を100pFのノイズカットコンデンサで接地し、電極1,3,5,6,11,13（各々、PCSRx、DCSRx、EGSMRx、GSM850Rx、GSM850/EGSMTx、DCS/PCSTx端子に相当する）に100pFのDCカットコンデンサを評価基板上に実装して、ネットワークアナライザを用いて行った。
図１４（ａ）は挿入損失特性、図１４（ｂ）はスミスチャートによるインピーダンス特性、図１４（ｃ）はリターン損失特性を示す。図１４（ａ）から分かるように、本発明に係るアンテナスイッチモジュールによると、挿入損失が１．２dBと良好である。挿入損失とは、アンテナスイッチ回路の入力信号がどれだけ減衰して出力されてくるかを示す値であり、デシベル(dB)表示で表現する。
図１４（ｂ）から分かるように、本発明に係るアンテナスイッチ回路によると良好なインピーダンス特性が得られる。スミスチャートによると、複素数であるインピーダンスの変化や、アドミッタンス、リターンロス、VSWRなどの相互変換計算が簡単にできる。
図１４（ｃ）から分かるように、本発明に係るアンテナスイッチ回路によると、VSWRは1.3以下であり従来のアンテナスイッチ回路と同等以上である。ここで、VSWRとは、アンテナに入力される電力に対する反射電力の割合を表わしたものである。従ってVSWRが小さいほど、アンテナに効率よく電力が供給されることを意味する。
なお、GSM850/EGSMの送信モードの特性データのみを図１４で代表的に示したが、本発明によると、他のバンドの送受信モードにおいても同様に良好な挿入損失、スミスチャート（インピーダンス特性）、リターン損失特性が得られた。 [Test results]
FIG. 14 shows characteristic data in an example of an antenna switch module using the laminate substrate. FIG. 14 shows the case of GSM850 / EGSM transmission mode. For measurement, electrodes 2, 4, 14, and 16 (corresponding to VC2, VC1, VC3, and Vdd terminals, respectively) are grounded with a noise-cut capacitor of 100 pF, and electrodes 1, 3, 5, 6, 11, and 13 (respectively, PCSRx, DCSRx, EGSMRx, GSM850Rx, GSM850 / EGSMTx, equivalent to DCS / PCSTx terminal) 100pF DC cut capacitor was mounted on the evaluation board, and it was performed using a network analyzer.
14A shows the insertion loss characteristic, FIG. 14B shows the impedance characteristic by Smith chart, and FIG. 14C shows the return loss characteristic. As can be seen from FIG. 14A, the antenna switch module according to the present invention has a good insertion loss of 1.2 dB. The insertion loss is a value indicating how much the input signal of the antenna switch circuit is attenuated and output, and is expressed in decibels (dB).
As can be seen from FIG. 14 (b), the antenna switch circuit according to the present invention provides good impedance characteristics. According to the Smith chart, it is easy to perform complex conversion calculations such as impedance changes, admittance, return loss, and VSWR.
As can be seen from FIG. 14C, according to the antenna switch circuit of the present invention, the VSWR is 1.3 or less, which is equal to or more than that of the conventional antenna switch circuit. Here, VSWR represents the ratio of the reflected power to the power input to the antenna. Therefore, the smaller the VSWR, the more efficiently the power is supplied to the antenna.
Only the characteristic data of the transmission mode of GSM850 / EGSM is representatively shown in FIG. 14. However, according to the present invention, good insertion loss, Smith chart (impedance characteristic), Return loss characteristics were obtained.

次に、図１５にアイソレーションの比較データを示す。ここでは前記実施例において、DCS/PCSの受信経路側の伝送線路SL7を構成する電極パターンLD31をGaAs-FETスイッチSW4のほぼ真下に配置した場合（ｂ）と、配置しなかった場合（ａ）の、送信受信間のアイソレーションのデータを示す。DCS/PCS帯域における送信周波数は1710〜1910MHzである。図１５（a）によればこの帯域におけるアイソレーションは最悪点で２０dBであったが、図１５（ｂ）の本発明による場合は３０dBと大幅に改善していることがわかる。またこのアイソレーションの改善に伴い、送信信号の挿入損失も０．１dBほど改善することができた。   Next, FIG. 15 shows comparison data of isolation. Here, in the above-described embodiment, when the electrode pattern LD31 constituting the transmission line SL7 on the DCS / PCS reception path side is disposed almost directly below the GaAs-FET switch SW4 (b), and when not disposed (a). The data of isolation between transmission and reception is shown. The transmission frequency in the DCS / PCS band is 1710 to 1910 MHz. According to FIG. 15A, the isolation in this band was 20 dB at the worst point, but according to the present invention of FIG. As the isolation is improved, the insertion loss of the transmission signal can be improved by about 0.1 dB.

尚、本発明においてPINダイオードはP型領域とN型領域との間に高比抵抗層（Intrinsic層：真性半導体層）を挟んだPIN接合からなるダイオードであればよく、Si系に限定されず、他の材料系の半導体ダイオードも使える。更に本実施例ではSW3、およびSW4にはGaAs-FETを使用したが、他にもAlGaAs系、SiGe系、CMOS系なども適用可能であり、FETデバイスであれば材料および半導体製造プロセスなどを限定するものではない。   In the present invention, the PIN diode may be a diode having a PIN junction in which a high resistivity layer (Intrinsic layer: intrinsic semiconductor layer) is sandwiched between a P-type region and an N-type region, and is not limited to a Si type. Other material-based semiconductor diodes can also be used. Furthermore, in this embodiment, GaAs-FETs were used for SW3 and SW4, but AlGaAs, SiGe, CMOS, etc. can also be applied. For FET devices, materials and semiconductor manufacturing processes are limited. Not what you want.

本発明のアンテナスイッチ回路あるいはアンテナスイッチモジュールは、携帯電話やＰＤＡ等の情報端末などの通信機に利用できる。   The antenna switch circuit or the antenna switch module of the present invention can be used in a communication device such as an information terminal such as a mobile phone or a PDA.

本発明に係るアンテナスイッチ回路の第１の実施例を示す回路ブロック図である。1 is a circuit block diagram showing a first embodiment of an antenna switch circuit according to the present invention. 本発明に係るアンテナスイッチ回路の第２の実施例を示す回路ブロック図である。It is a circuit block diagram which shows the 2nd Example of the antenna switch circuit based on this invention. 第２、第４のスイッチ回路を構成するSPDT：GaAs-FETスイッチ回路の一例を示すブロック図である。It is a block diagram which shows an example of the SPDT: GaAs-FET switch circuit which comprises the 2nd, 4th switch circuit. 第２、第４のスイッチ回路を構成するSPDT：GaAs-FETスイッチ回路の一例を示すブロック図である。It is a block diagram which shows an example of the SPDT: GaAs-FET switch circuit which comprises the 2nd, 4th switch circuit. 本発明に係るアンテナスイッチ回路の一実施例を示す等価回路図である。1 is an equivalent circuit diagram showing an embodiment of an antenna switch circuit according to the present invention. 本発明に係るアンテナスイッチ回路のコントロール端子の配線パターンの一例である。It is an example of the wiring pattern of the control terminal of the antenna switch circuit which concerns on this invention. 本発明に係るアンテナスイッチ回路のコントロール端子の配線パターンの一例である。It is an example of the wiring pattern of the control terminal of the antenna switch circuit which concerns on this invention. 本発明に係るアンテナスイッチ回路のコントロール端子の配線パターンの一例である。It is an example of the wiring pattern of the control terminal of the antenna switch circuit which concerns on this invention. 本発明に係るアンテナスイッチ回路のコントロール端子の配線パターンの一例である。It is an example of the wiring pattern of the control terminal of the antenna switch circuit which concerns on this invention. 本発明に係るアンテナスイッチ回路の別の実施例を示す等価回路図である。It is an equivalent circuit diagram which shows another Example of the antenna switch circuit based on this invention. 本発明に係るアンテナスイッチ回路のESD対策用ハイパスフィルタの一例を示す図である。It is a figure which shows an example of the high-pass filter for ESD countermeasures of the antenna switch circuit which concerns on this invention. 本発明に係るアンテナスイッチモジュールの積層多層基板の要部シートについて抜き出した展開図である。It is the expanded view extracted about the principal part sheet | seat of the multilayer multilayer substrate of the antenna switch module which concerns on this invention. 本発明に係るアンテナスイッチモジュールの底面電極配置図である。(A)は電極配置を示す図、(B)は各電極の役割を示す図である。It is a bottom electrode arrangement drawing of the antenna switch module concerning the present invention. (A) is a figure which shows electrode arrangement | positioning, (B) is a figure which shows the role of each electrode. 本発明に係るアンテナスイッチ回路の特性図であり、(A)は挿入損失を示す図、(B)はスミスチャートを示す図、(C)はリターン損失を示す図である。FIG. 3 is a characteristic diagram of an antenna switch circuit according to the present invention, where (A) is a diagram showing insertion loss, (B) is a diagram showing a Smith chart, and (C) is a diagram showing return loss. 本発明に係る積層電極パターン構成によるDCS/PCS送信経路からPCS受信経路へのアイソレーション特性を示す図である。It is a figure which shows the isolation characteristic from the DCS / PCS transmission path | route to the PCS reception path | route by the laminated electrode pattern structure which concerns on this invention. GSM850/EGSM送信経路からGSM850受信経路へのアイソレーションの改善効果を示す特性線図である。It is a characteristic diagram which shows the improvement effect of the isolation from a GSM850 / EGSM transmission path to a GSM850 reception path. DCS/PCS送信経路からDCS受信経路へのアイソレーションの改善効果を示す特性線図である。It is a characteristic diagram which shows the improvement effect of the isolation from a DCS / PCS transmission path to a DCS reception path. 従来技術の半導体スイッチSP6T：GaAs-FETスイッチ回路を用いたブロック図である。FIG. 6 is a block diagram using a conventional semiconductor switch SP6T: GaAs-FET switch circuit.

符号の説明Explanation of symbols

Dip：ダイプレクサ（分波器）
SW：スイッチ回路
LPF：ローパスフィルタ回路
LSL：インダクタ
SL：伝送線路
C：コンデンサ
Ｄ（D1〜D4）：ダイオード
SW3、SW4：半導体スイッチング素子（FET）

Dip: Diplexer
SW: Switch circuit
LPF: Low-pass filter circuit
LSL: Inductor
SL: Transmission line
C: Capacitor D (D1-D4): Diode
SW3, SW4: Semiconductor switching element (FET)

Claims (12)

アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、
低域通過フィルタと高域通過フィルタからなる分波回路と、
前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第１のスイッチ回路と、
前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第２のスイッチ回路と、
前記第１のスイッチ回路に接続され、第１のスイッチ回路からの受信経路を切り換えるＦＥＴスイッチを主構成とする第３のスイッチ回路と、
前記第２のスイッチ回路に接続され、第２のスイッチ回路からの受信経路を切り換えるＦＥＴスイッチを主構成とする第４のスイッチ回路とを備え、
前記第３のスイッチ回路と前記第４のスイッチ回路のコントロール電源端子を共通としたことを特徴とするアンテナスイッチ回路。 An antenna switch circuit that appropriately switches the connection between the antenna and a plurality of transmission / reception system transmission circuits or reception circuits having different passbands,
A demultiplexing circuit comprising a low-pass filter and a high-pass filter;
A first switch circuit that is connected to the low-pass filter and mainly includes a diode, a transmission line, and a capacitor for switching a transmission / reception path;
A second switch circuit that is connected to the high-pass filter and mainly includes a diode, a transmission line, and a capacitor for switching between transmission and reception paths;
A third switch circuit that is connected to the first switch circuit and mainly includes an FET switch that switches a reception path from the first switch circuit;
A fourth switch circuit that is connected to the second switch circuit and mainly includes an FET switch that switches a reception path from the second switch circuit;
An antenna switch circuit characterized in that a control power supply terminal of the third switch circuit and the fourth switch circuit is shared. 前記第１のスイッチ回路と前記第３のスイッチ回路との間、および前記第２のスイッチ回路と前記第４のスイッチ回路との間に、コンデンサを設けたことを特徴とする請求項１記載のアンテナスイッチ回路。   The capacitor according to claim 1, wherein a capacitor is provided between the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit. Antenna switch circuit. 前記コンデンサの静電容量が５ｐＦ以上であることを特徴とする請求項２記載のアンテナスイッチ回路。   The antenna switch circuit according to claim 2, wherein the capacitor has a capacitance of 5 pF or more. 前記第１のスイッチ回路と前記第３のスイッチ回路との間および前記第２のスイッチ回路と前記第４のスイッチ回路との間のうち少なくとも一方に、ハイパスフィルタを設けたことを特徴とする請求項１〜３の何れかに記載のアンテナスイッチ回路。   A high pass filter is provided between at least one of the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit. Item 4. The antenna switch circuit according to any one of Items 1 to 3. 前記第１のスイッチ回路がＧＳＭ８５０およびＥＧＳＭ送受信経路を切り換え、前記第２のスイッチ回路がＤＣＳおよびＰＣＳ送受信経路を切り換え、前記第３のスイッチ回路がＧＳＭ８５０受信経路およびＥＧＳＭ受信経路を切り換え、前記第４のスイッチ回路がＤＣＳ受信経路およびＰＣＳ受信経路を切り換える構成であって、ＧＳＭ８５０およびＥＧＳＭ送信時には前記第３のスイッチ回路がＥＧＳＭ受信経路に接続され、ＤＣＳおよびＰＣＳ送信時には前記第４のスイッチ回路がＰＣＳ受信経路に接続されることを特徴とする請求項１〜４の何れかに記載のアンテナスイッチ回路。   The first switch circuit switches between GSM850 and EGSM transmission / reception paths, the second switch circuit switches between DCS and PCS transmission / reception paths, the third switch circuit switches between GSM850 reception paths and EGSM reception paths, The switch circuit switches between the DCS reception path and the PCS reception path, wherein the third switch circuit is connected to the EGSM reception path when transmitting GSM850 and EGSM, and the fourth switch circuit is connected to the PCS when transmitting DCS and PCS. The antenna switch circuit according to claim 1, wherein the antenna switch circuit is connected to a reception path. アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチモジュールであって、
低域通過フィルタと高域通過フィルタとをＬＣ回路で構成した分波回路と、
前記低域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第１のスイッチ回路と、
前記高域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第２のスイッチ回路と、
前記第１のスイッチ回路に接続され、第１のスイッチ回路からの受信経路を切り換えるＦＥＴスイッチを主構成とする第３のスイッチ回路と、
前記第２のスイッチ回路に接続され、第２のスイッチ回路からの受信経路を切り換えるＦＥＴスイッチを主構成とする第４のスイッチ回路とを備え、
前記第３のスイッチ回路と前記第４のスイッチ回路のコントロール電源端子を共通とし、
前記分波回路のＬＣ回路及び前記第１のスイッチ回路と前記第２のスイッチ回路を構成する伝送線路の少なくとも一部は、複数の誘電体層からなる積層多層基板内に電極パターンにより形成し、前記積層多層基板内に内蔵できないチップ素子と、前記第１のスイッチ回路および前記第２のスイッチ回路を構成するダイオード素子と、前記第３のスイッチ回路および前記第４のスイッチ回路を構成するＦＥＴスイッチを前記積層多層基板に搭載し、
前記コントロール電源端子は前記積層多層基板の底面に形成され、
前記コントロール電源端子からビアホールおよびラインが接続され、前記ラインは前記積層多層基板内で分岐し、それぞれビアホールを経由して前記積層多層基板の上面の前記ＦＥＴスイッチの端子に接続されていることを特徴とするアンテナスイッチモジュール。 An antenna switch module that switches the connection between the antenna and a plurality of transmission / reception systems of transmission / reception systems having different passbands and sharing the antenna,
A demultiplexing circuit comprising a low-pass filter and a high-pass filter in an LC circuit;
A first switch circuit that is mainly connected to a diode and a transmission line that are connected to the low-pass filter and switch transmission / reception paths;
A second switch circuit mainly composed of a diode and a transmission line connected to the high-pass filter and switching a transmission / reception path;
A third switch circuit that is connected to the first switch circuit and mainly includes an FET switch that switches a reception path from the first switch circuit;
A fourth switch circuit that is connected to the second switch circuit and mainly includes an FET switch that switches a reception path from the second switch circuit;
The control power supply terminal of the third switch circuit and the fourth switch circuit is shared,
The LC circuit of the branching circuit and at least a part of the transmission line constituting the first switch circuit and the second switch circuit are formed by an electrode pattern in a multilayer multilayer substrate composed of a plurality of dielectric layers, Chip elements that cannot be built in the multilayer multilayer substrate, diode elements that constitute the first switch circuit and the second switch circuit, and FET switches that constitute the third switch circuit and the fourth switch circuit Is mounted on the multilayer multilayer substrate,
The control power terminal is formed on the bottom surface of the multilayer multilayer substrate,
A via hole and a line are connected from the control power supply terminal, the line branches in the multilayer multilayer substrate, and is connected to a terminal of the FET switch on the upper surface of the multilayer multilayer substrate via a via hole, respectively. An antenna switch module. 前記第３のスイッチ回路を構成するＦＥＴスイッチおよび前記第４のスイッチ回路を構成するＦＥＴスイッチにそれぞれ接続される、前記コントロール電源端子を含む二つの電源端子が前記積層多層基板の底面に形成され、
前記二つの電源端子のそれぞれからビアホールおよびラインが接続され、該ラインはともに前記積層多層基板内の同じ誘電体層で分岐し、それぞれビアホールを経由して前記積層多層基板の上面の前記各ＦＥＴスイッチの端子に接続されていることを特徴とする請求項６に記載のアンテナスイッチモジュール。 Two power supply terminals including the control power supply terminal connected to the FET switch constituting the third switch circuit and the FET switch constituting the fourth switch circuit are formed on the bottom surface of the multilayer multilayer substrate,
Via holes and lines are connected from each of the two power supply terminals, both of the lines branch at the same dielectric layer in the multilayer multilayer substrate, and the FET switches on the upper surface of the multilayer multilayer substrate via the via holes, respectively. The antenna switch module according to claim 6, wherein the antenna switch module is connected to a terminal of the antenna switch. 前記積層多層基板を搭載面上より積層方向に見たとき、前記第３のスイッチ回路および／または前記第４のスイッチ回路を構成するＦＥＴスイッチの投影に対し、前記第１のスイッチ回路または前記第２のスイッチ回路の受信経路側の伝送線路を構成する電極パターンの少なくとも一部が重なるように配置したことを特徴とする請求項６または７記載のアンテナスイッチモジュール。   When the multilayer multilayer substrate is viewed from the mounting surface in the stacking direction, the first switch circuit or the first switch circuit is projected against the projection of the FET switch constituting the third switch circuit and / or the fourth switch circuit. 8. The antenna switch module according to claim 6, wherein at least a part of electrode patterns constituting a transmission line on the reception path side of the switch circuit of 2 is overlapped. 前記ＦＥＴスイッチと前記受信経路側の伝送線路を構成する電極パターンを設けた層との間にグランド電極を設けた層を配置したことを特徴とする請求項６〜８のいずれかに記載のアンテナスイッチモジュール。   9. The antenna according to claim 6, wherein a layer provided with a ground electrode is disposed between the FET switch and a layer provided with an electrode pattern constituting the transmission line on the reception path side. Switch module. 前記第１のスイッチ回路と第２のスイッチ回路のそれぞれ送信経路側には、ＬＣ回路からなり、積層多層基板内に電極パターンにより構成したローパスフィルタ回路を設けたことを特徴とする請求項６〜９の何れかに記載のアンテナスイッチモジュール。   7. A low-pass filter circuit comprising an LC circuit and comprising an electrode pattern in a multilayer multilayer substrate is provided on each transmission path side of the first switch circuit and the second switch circuit. The antenna switch module according to any one of 9. 前記第１のスイッチ回路と前記第３のスイッチ回路との間、および前記第２のスイッチ回路と前記第４のスイッチ回路との間のうち少なくとも一方に、ＬＣ回路からなり、積層多層基板内に電極パターンにより構成したハイパスフィルタを設けたことを特徴とする請求項６〜１０の何れかに記載のアンテナスイッチモジュール。   An LC circuit is provided between at least one of the first switch circuit and the third switch circuit and between the second switch circuit and the fourth switch circuit. The antenna switch module according to claim 6, further comprising a high-pass filter configured by an electrode pattern. 請求項１〜１１の何れかに記載のアンテナスイッチ回路またはアンテナスイッチモジュールを用いたことを特徴とする通信機。 A communication device using the antenna switch circuit or the antenna switch module according to any one of claims 1 to 11 .
JP2004028225A 2003-02-05 2004-02-04 ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM Expired - Fee Related JP4389207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028225A JP4389207B2 (en) 2003-02-05 2004-02-04 ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003028430 2003-02-05
JP2003335283 2003-09-26
JP2004028225A JP4389207B2 (en) 2003-02-05 2004-02-04 ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM

Publications (2)

Publication Number Publication Date
JP2005124119A JP2005124119A (en) 2005-05-12
JP4389207B2 true JP4389207B2 (en) 2009-12-24

Family

ID=34623531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028225A Expired - Fee Related JP4389207B2 (en) 2003-02-05 2004-02-04 ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM

Country Status (1)

Country Link
JP (1) JP4389207B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200713681A (en) * 2005-09-26 2007-04-01 Murata Manufacturing Co High-frequency front end module, and duplexer
JP4710977B2 (en) * 2006-12-19 2011-06-29 日立金属株式会社 High frequency circuit, high frequency component, and communication device
JP5594318B2 (en) * 2012-05-24 2014-09-24 株式会社村田製作所 Switch module
CN107852188B (en) 2015-07-17 2021-01-26 株式会社村田制作所 Front end module
JP6790447B2 (en) * 2016-05-12 2020-11-25 株式会社村田製作所 Switch module
JP7287107B2 (en) * 2019-05-17 2023-06-06 株式会社デンソー power converter
CN113078922B (en) * 2021-03-23 2022-08-09 维沃移动通信有限公司 Radio frequency circuit, control method and device of radio frequency circuit and electronic equipment

Also Published As

Publication number Publication date
JP2005124119A (en) 2005-05-12

Similar Documents

Publication Publication Date Title
EP1445872B1 (en) Antenna switch circuit and antenna switch module
KR100653344B1 (en) Switch circuit and composite high-frequency part
JP5316544B2 (en) High frequency circuit, high frequency component, and multiband communication device
KR101421452B1 (en) Branch circuit, high frequency circuit and high frequency module
KR101127022B1 (en) High-frequency circuit and high-frequency component
JP4465286B2 (en) High frequency selection circuit, high frequency module, and wireless communication device
JP5029946B2 (en) Switch module
KR20080104389A (en) Bypass filter
JPWO2011061946A1 (en) High frequency circuit, high frequency circuit component, and communication device
US7852220B2 (en) Composite high-frequency component
US7356349B2 (en) High-frequency module and communication apparatus
JP4702622B2 (en) Switch module
US7221922B2 (en) Switch circuit and composite high frequency elements
JP4389207B2 (en) ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM
JP2004007408A (en) Switching circuit and composite high frequency component
US20100226355A1 (en) Low-voltage control high-frequency switch and composite high-frequency component
JP2007251508A (en) High frequency switch module
JP2003143033A (en) High-frequency switching module
JP2004135316A (en) High frequency component, high frequency module and communication equipment using the same
JP4120927B2 (en) High frequency switch module, composite laminated module, and communication device using them
JP2004166185A (en) High frequency component, high frequency module and communication device using the same
JP2004282727A (en) Antenna switch module, integrated communication module, communication device and manufacturing method of antenna switch module
JP2004320244A (en) Multiband high-frequency signal transceiver module
JP2005244711A (en) High-frequency switching module, and communication equipment employing the same
JP2004104523A (en) Antenna switch module for multiband

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4389207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees