JP5029946B2 - Switch module - Google Patents
Switch module Download PDFInfo
- Publication number
- JP5029946B2 JP5029946B2 JP2007114656A JP2007114656A JP5029946B2 JP 5029946 B2 JP5029946 B2 JP 5029946B2 JP 2007114656 A JP2007114656 A JP 2007114656A JP 2007114656 A JP2007114656 A JP 2007114656A JP 5029946 B2 JP5029946 B2 JP 5029946B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- ground electrode
- via hole
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Transceivers (AREA)
Description
本発明は、複数の通信システムに対応した高周波回路に用いられ、前記通信システムの送受信信号の伝送経路を切り替えるスイッチ回路と、複数のフィルタ回路を備えたスイッチモジュールに関する。 The present invention relates to a switch circuit that is used in a high-frequency circuit compatible with a plurality of communication systems, and that switches a transmission / reception signal transmission path of the communication system and includes a plurality of filter circuits.
世界の携帯電話には種々のアクセス方式があり、またそれぞれの地域において複数のアクセス方式が混在している。たとえば、現在主流となっているアクセス方式の一つとして、TDMA (Time Division Multiple Access、時分割多元接続)方式がある。このTDMA方式を採用している主な通信方式として、日本のPDC (Personal Digital Cellular)、欧州を中心としたGSM900 (Global System for Mobile Communications) やDCS1800 (Digital Cellular System 1800)、米国を中心としたGSM850、DCS1900(PCS (Personal Communications Service))等の方式(システム)がある。
その他に最近米国、韓国や日本で普及しつつあるアクセス方式にCDMA (Code Division Multiple Access、符号分割多元接続)方式がある。代表的な規格として米国を中心としたIS−95 (Interim Standard−95) があり、高速データ伝送を実現し得る第三世代通信方式のW−CDMA (Wideband CDMA) も実用化されている。また欧州ではIMT―2000準拠の通信方式の欧州標準で、UMTS(Universal Mobile Telecommunications System)と呼ばれる通信システムで、W―CDMAとTD−CDMAの両方式から選択する方式もある。このように世界各国で様々な通信方式が利用されている。
There are various access methods for mobile phones in the world, and a plurality of access methods are mixed in each region. For example, there is a TDMA (Time Division Multiple Access) system as one of the mainstream access systems. As main communication systems adopting this TDMA system, PDC (Personal Digital Cellular) in Japan, GSM900 (Global System for Mobile Communications) mainly in Europe and DCS1800 (Digital Cellular System 1800 mainly in the United States), and the United States. There are methods (systems) such as GSM850 and DCS1900 (PCS (Personal Communications Service)).
In addition, there is a CDMA (Code Division Multiple Access) method as an access method that has recently become widespread in the United States, South Korea, and Japan. A typical standard is IS-95 (Interim Standard-95) centered on the United States, and W-CDMA (Wideband CDMA), which is a third generation communication system capable of realizing high-speed data transmission, has been put into practical use. In Europe, a communication system called UMTS (Universal Mobile Telecommunications System) is a European standard for IMT-2000-compliant communication systems, and there is a system that selects from both W-CDMA and TD-CDMA systems. In this way, various communication methods are used in various countries around the world.
従来の携帯電話は一つの通信方式、例えばGSM用に設計されていた。しかし、近年の利用者数の増大及び使用者の利便性から、複数の通信方式やアクセス方式が利用可能なマルチバンド携帯電話が実用に供され、さらにクアトロバンド以上の携帯電話の要求もある。このようなマルチバンド携帯電話の高周波回路においては、単純に通信方式毎に高周波部品を設けると高周波回路が大型化してしまうので、小型化のために異なる通信方式の高周波部品の共通化と複合化が進められている。
その一例として特許文献1には、複数の異なる通信システムの送信回路と受信回路を切り換えるスイッチモジュールが開示されている。このスイッチモジュールは、互いに通過帯域(Passband)が異なる第一及び第二のフィルタ回路と、第一のフィルタ回路に接続されて通信システムAの送信回路と受信回路を切り換えるスイッチ回路と、第二のフィルタ回路に接続されて通信システムB及びCの送信回路と通信システムBの受信回路と通信システムCの受信回路とを切り換えるスイッチ回路とを備えており、前記第一及び第二のフィルタ回路は分波回路として機能することで、複数の通信システムに対応している。
Conventional mobile phones have been designed for one communication system, for example GSM. However, due to the recent increase in the number of users and user convenience, multiband mobile phones that can use a plurality of communication methods and access methods have been put into practical use, and there is also a demand for mobile phones that are more than a Quattro band. In such a high-frequency circuit of a multi-band mobile phone, if a high-frequency component is simply provided for each communication method, the high-frequency circuit will be enlarged. Is underway.
As an example,
このスイッチモジュールは、1台で複数の通信システムが利用可能な携帯電話(マルチバンド携帯電話)に用いられる。
前記スイッチ回路はダイオードと伝送線路を主要素子とするダイオードスイッチであり、ダイオードにコントロール回路から電圧を印加して、オン状態/オフ状態に制御することにより、複数の通信システムA,B,Cのいずれか一つを選択して、アンテナと通信システムA,B,Cの送信回路及び受信回路を切り換える。
This switch module is used for a mobile phone (multi-band mobile phone) that can use a plurality of communication systems.
The switch circuit is a diode switch having a diode and a transmission line as main elements, and a voltage is applied to the diode from a control circuit to control the on state / off state, whereby a plurality of communication systems A, B, and C are controlled. Any one is selected, and the transmission circuit and the reception circuit of the antenna and the communication systems A, B, and C are switched.
このようなダイオードスイッチでは、専らPINダイオードが用いられる。低挿入損失とするために、PINダイオードには十分な電流を流す必要があるが、その分消費電力は増加する。電池で駆動される携帯電話では、低消費電力であることが望まれることから、特許文献2では、PINダイオードと比較して省電力の電界効果トランジスタ(FET;Field Effect Transistor)を用いたスイッチモジュールが提案されている。
このようなスイッチモジュールは、多くの回路素子を多層基板に構成する必要があり、多層基板内の配線は複雑になり、異なる回路素子を構成する電極パターン間での相互干渉が生じやすくなる。干渉により信号が他の経路に漏れて挿入損失特性が劣化する場合があった。
そこで本発明は、複数の送受信系を取り扱うスイッチモジュールにおいて、多層基板を小型化しても干渉が生じ難く、優れた電気的特性が得られるスイッチモジュールを提供することを目的とする。
In such a switch module, it is necessary to configure many circuit elements on a multilayer board, wiring in the multilayer board becomes complicated, and mutual interference between electrode patterns constituting different circuit elements tends to occur. In some cases, a signal leaks to another path due to interference, and the insertion loss characteristic deteriorates.
SUMMARY OF THE INVENTION An object of the present invention is to provide a switch module that handles a plurality of transmission / reception systems and that is less likely to cause interference even when a multilayer substrate is downsized, and that provides excellent electrical characteristics.
複数の通信システムの送受信信号の伝送経路を切り替えるFETスイッチ回路と、前記FETスイッチ回路に接続された複数のフィルタ回路を備えたスイッチモジュールであって、前記フィルタ回路の内の一部は弾性波フィルタとして、前記FETスイッチ回路を構成するスイッチング素子とともに積層基板の上面に実装され、他の一部は前記積層基板の誘電体層に形成された電極パターンによって形成されたインダクタとコンデンサによって構成され、積層基板の底面には、FETスイッチ回路の制御信号入力ポートと制御信号用線路を介して接続する制御端子と、グランド端子と、受信系端子を含む高周波端子を備え、前記受信系端子と前記制御端子とは異なる側面側に形成され、積層基板の底面側の誘電体層には第1グランド電極が形成され、その上側の誘電体層には第2グランド電極が形成され、その上側の誘電体層には第3グランド電極が形成され、それらは複数の誘電体層の面内に縦列形成された第1ビアホール群で互いに接続され、 前記第1ビアホール群は、積層方向から見て、前記積層基板の内部を前記グランド電極が形成された第1領域とグランド電極を有さない第2領域とに区画し、前記第1領域には、フィルタ回路を構成するインダクタとコンデンサの電極パターンと、前記制御信号用線路が形成され、前記第2領域には前記受信系端子と前記弾性波フィルタを接続する第2ビアホール群が形成され、前記第1領域において、第1グランド電極と第2グランド電極との間の誘電体層には、面上に延びる複数の制御信号用線路が設けられ、その一端側はビアホールを介して前記制御端子と接続し、他端側は第3ビアホール群を介して前記FETスイッチ回路の制御信号入力ポートと接続され、積層基板内において、前記第2ビアホール群を含む受信系端子と弾性波フィルタとの間の受信信号の経路と、前記第3ビアホール群及び前記制御信号用線路とを含むFETスイッチ回路の制御信号入力ポートと制御端子との間の制御信号の経路とが異なる領域に形成されたことを特徴とするスイッチモジュールである。 A switch module comprising an FET switch circuit for switching transmission / reception signal transmission paths of a plurality of communication systems, and a plurality of filter circuits connected to the FET switch circuit, wherein a part of the filter circuit is an elastic wave filter And mounted on the upper surface of the multilayer substrate together with the switching elements constituting the FET switch circuit, and the other part is composed of an inductor and a capacitor formed by an electrode pattern formed on the dielectric layer of the multilayer substrate. On the bottom surface of the substrate, there is provided a control terminal connected to the control signal input port of the FET switch circuit via a control signal line, a ground terminal, and a high frequency terminal including a reception system terminal, the reception system terminal and the control terminal different formed on the side surface side, the dielectric layer of the bottom side of the laminated substrate forms a first ground electrode and Is, the dielectric layer of the upper is formed the second ground electrode, the dielectric layer of the upper side of that is formed the third ground electrode, they are tandem formed in the plane of the plurality of dielectric layers which are connected to each other by the first via hole group, the first via hole group, when viewed from the laminate direction, and a second region having no first region and a ground electrode inside of the laminated substrate is the ground electrode is formed partitioned into, wherein the first region, connected inductor and the electrode pattern of the capacitor constituting the filter circuit, the control signal lines are formed, the elastic wave filter and the reception system terminals in the second region A second via hole group is formed, and in the first region, the dielectric layer between the first ground electrode and the second ground electrode is provided with a plurality of control signal lines extending on the surface, and one end thereof Side is Viaho And the other end side is connected to the control signal input port of the FET switch circuit through a third via hole group, and the receiving system terminal including the second via hole group in the laminated substrate And a path of a control signal between a control signal input port and a control terminal of the FET switch circuit including the third via hole group and the control signal line are different from each other. The switch module is formed in a region .
本発明者等は、制御信号用線路を構成する電極パターンと、信号の経路に配置されたフィルタ回路や整合回路のインダクタを構成する電極パターンとが干渉し、送信信号や受信信号の一部が制御信号用線路を介して制御端子へ漏れ、送信周波数帯域あるいは受信周波数帯域内おいて信号に減衰が生じて挿入損失特性が劣化することを知見した。
スイッチモジュールの外形寸法により規制される領域内で、フィルタ回路等のインダクタを構成する電極パターンを、制御信号用線路を構成する電極パターンと多層基板の中で干渉しない程度に離して形成することは、FETスイッチやスイッチモジュールの端子配置による接続線路の構成や、フィルタ回路、整合回路の配置等により困難な場合が多い。そこで本発明者等は制御信号用線路をグランド電極に囲まれた領域に形成することで、他の電極パターンとの干渉を抑制し、制御端子への信号の漏洩を防ぐことを着想した。
The inventors of the present invention have interfered with an electrode pattern constituting a control signal line and an electrode pattern constituting an inductor of a filter circuit or a matching circuit arranged in a signal path, and a part of a transmission signal or a reception signal is It has been found that leakage to the control terminal via the control signal line causes attenuation of the signal in the transmission frequency band or the reception frequency band, thereby degrading the insertion loss characteristic.
Within the region regulated by the external dimensions of the switch module, it is not necessary to form the electrode pattern constituting the inductor such as the filter circuit so as not to interfere with the electrode pattern constituting the control signal line in the multilayer substrate. In many cases, this is difficult due to the configuration of the connection line by the terminal arrangement of the FET switch or the switch module, the arrangement of the filter circuit, the matching circuit, or the like. Accordingly, the present inventors have conceived that the control signal line is formed in a region surrounded by the ground electrode, thereby suppressing interference with other electrode patterns and preventing signal leakage to the control terminal.
第2グランド電極は前記制御信号用線路が形成された領域の略全体を覆うように形成され、その上側の第3グランド電極の間の誘電体層にはインダクタ用電極パターンが形成される。このような構成にすれば、制御信号用線路とインダクタ用電極パターンとが干渉することが無い。また、第2グランド電極の一部を電極が形成されてない抜き部とし、そこにビアホールを形成して、制御信号用線路とFETスイッチの制御信号入力ポートとを接続するのも好ましい。なおビアホールには電気的な接続が可能となるように導体が配置されている。電極パターンと同様な導電材料で形成される場合が多く、密に充填される場合や、一部に空隙を有する場合もあり、スルーホールと呼ばれることもある。
本発明において、前記第1〜第3グランド電極は、互いにビアホールで電気的に接続することで接地電位を安定化している。制御信号用線路が形成された誘電体層には、更にコンデンサ用電極パターンを形成しても良い。同層に構成することで、積層層数を減じたり、1層あたりの電極パターン形成密度を上げたりすることも出来る。このコンデンサ用電極パターンは、制御信号用線路の影響を受けにくいフィルタ回路の接地コンデンサであるのが好ましい。
また、制御信号用線路とともにコンデンサ用電極パターンを同層に形成する場合には、抜き部に設けられたビアホールを介して第2グランド電極の上側の誘電体層のインダクタ用電極パターンと接続するのも好ましい。
The second ground electrode is formed so as to cover substantially the entire region where the control signal line is formed, and an inductor electrode pattern is formed on the dielectric layer between the upper third ground electrodes . With such a configuration, the control signal line and the inductor electrode pattern do not interfere with each other. Further, it is also preferable that a part of the second ground electrode is a cut-out part where no electrode is formed, and a via hole is formed therein to connect the control signal line and the control signal input port of the FET switch. A conductor is disposed in the via hole so that electrical connection is possible. It is often formed of a conductive material similar to that of the electrode pattern, and may be densely filled or may have a gap in part and may be referred to as a through hole.
In the present invention, the first to third ground electrodes are to stabilize the ground potential by electrically connecting via holes to each other. A capacitor electrode pattern may be further formed on the dielectric layer on which the control signal line is formed. By configuring in the same layer, or reduce the number of laminated layers, it is also often a useful raised electrode pattern formation density per layer. The capacitor electrode pattern is preferably a ground capacitor of a filter circuit that is not easily affected by the control signal line.
When the capacitor electrode pattern is formed in the same layer together with the control signal line, the capacitor electrode pattern is connected to the inductor electrode pattern on the dielectric layer on the upper side of the second ground electrode through the via hole provided in the cut-out portion. Is also preferable.
本発明においては、FETスイッチ回路と接続する複数の弾性波フィルタを多層基板に実装し、弾性波フィルタの平衡ポートを高周波端子のうちの出力端子と積層方向に連続する第2ビアホール群を介して接続し、前記第2ビアホール群と前記制御信号用線路及び前記第3ビアホール群との間に、第1グランド電極と第2グランド電極の間を接続するとともに、更に上層に形成されたグランド電極と接続する積層方向に連続した第1ビアホール群を形成するのが好ましい。このような構成により、ノイズの影響を受け易い受信信号の経路を、制御信号の経路、送信信号の経路から分離して配置することが出来る。
また前記弾性波フィルタのグランドポートは、ビアホールを介して第1グランド電極と第2グランド電極とに接続するのがこのましい。安定したグランド電位を持つグランド電極と弾性波フィルタを接続することで、優れたフィルタ特性を発揮する。
インダクタやコンデンサで構成される整合回路を接続する場合があるが、これらを電極パターンで形成する場合には、フィルタ回路を構成するインダクタ用電極パターンやコンデンサ用電極パターンと積層方向に重なりが生じないようにするのが好ましい。電極パターンが重なる場合には、グランド電極を間に配置して干渉を防ぐのが好ましい。
In the present invention, a plurality of acoustic wave filters connected to the FET switch circuit are mounted on a multilayer substrate, and the balanced port of the acoustic wave filter is connected to the output terminal of the high frequency terminals via the second via hole group that is continuous in the stacking direction. And connecting the first ground electrode and the second ground electrode between the second via hole group and the control signal line and the third via hole group, and a ground electrode formed in an upper layer, It is preferable to form a first via hole group that is continuous in the stacking direction to be connected. With such a configuration, the path of the received signal that is susceptible to noise can be arranged separately from the path of the control signal and the path of the transmission signal.
The ground port of the acoustic wave filter is preferably connected to the first ground electrode and the second ground electrode through a via hole. By connecting a ground electrode having a stable ground potential and an acoustic wave filter, excellent filter characteristics are exhibited.
In some cases, matching circuits composed of inductors and capacitors are connected. However, when these are formed with electrode patterns, there is no overlap in the stacking direction with the electrode patterns for inductors and capacitor electrodes that make up the filter circuit. It is preferable to do so. When electrode patterns overlap, it is preferable to prevent interference by arranging a ground electrode in between.
本発明によれば、複数の送受信系を取り扱うスイッチモジュールにおいて、多層基板を小型化しても干渉が生じ難いスイッチモジュールを提供することが出来る。 According to the present invention, in a switch module that handles a plurality of transmission / reception systems, it is possible to provide a switch module that is unlikely to cause interference even if the multilayer substrate is downsized.
図1は無線通信器の高周波回路のブロック図であって、本発明の一実施例に係る高周波スイッチモジュールを用いて構成されたものである。以下幾つかの通信方式を例示しながら説明するが、各通信方式の周波数帯域は表1に示す通りであって、送信・受信は無線通信器端末を基準にしている。なお、前記通信方式については周知であるので、その詳しい説明を省く。また、本発明が利用される通信方式は、例示した通信システムにのみに限定されるものではなく、GPSや、他のCDMA方式等にも利用可能である。 FIG. 1 is a block diagram of a high-frequency circuit of a wireless communication device, which is configured using a high-frequency switch module according to an embodiment of the present invention. Hereinafter, several communication methods will be described by way of example. The frequency band of each communication method is as shown in Table 1, and transmission / reception is based on a wireless communication device terminal. Since the communication method is well known, a detailed description thereof will be omitted. Further, the communication method in which the present invention is used is not limited to the illustrated communication system, and can be used for GPS, other CDMA methods, and the like.
このスイッチモジュールは、4つの通信方式に用いられるものであって、周波数帯域f1の第1通信方式(例えばGSM850)、周波数帯域f2の第2通信方式(例えばDCS1800)、周波数帯域f3の第3通信方式(例えばDCS1900)、周波数帯域f4の第4通信方式(例えばUMTS)とに対応した高周波回路に用いられ、前記通信方式の送受信信号の伝送経路を切り替える電界効果トランジスタを用いたスイッチ回路と、前記スイッチ回路に接続される分波回路とローパスフィルタとを少なくとも有する。 This switch module is used for four communication systems, and includes a first communication system (for example, GSM850) in the frequency band f1, a second communication system (for example, DCS1800) in the frequency band f2, and a third communication in the frequency band f3. A switching circuit using a field effect transistor that is used in a high-frequency circuit corresponding to a method (for example, DCS1900) and a fourth communication method (for example, UMTS) in the frequency band f4, It has at least a branching circuit connected to the switch circuit and a low-pass filter.
前記スイッチ回路は、6つのポートを備えるSP5TのFETスイッチSWであり、その第1のポート(共通ポート)aには、ESD(electro−Static discharge;静電気放電)対策回路20を介してフィルタ回路10が接続される。第2のポートbにはフィルタ回路30と、整合回路86と、DCカットコンデンサC3(図1では図示せず)が接続される。第3のポートcにはDCカットコンデンサC2(図1では図示せず)と、フィルタ回路40と、整合回路87が接続される。第4のポートdには、分波回路120と、その分波回路120を構成するフィルタ回路120aの後段に、整合回路88と、フィルタ回路50とが接続される。分波回路120を構成するフィルタ回路120bには整合回路80と、フィルタ回路55とが接続される。第5のポートeには整合回路85と、フィルタ回路60が接続され、第6のポートfには整合回路90が接続される。
The switch circuit is an SP5T FET switch SW having six ports, and a
フィルタ回路10は、第1通信システムの送信信号の第3次高調波成分を減衰させるローパスフィルタである。フィルタ回路30は、第1通信方式の送信信号を通過させるローパスフィルタである。バンドパスフィルタであってもよい。フィルタ回路40は、第2通信方式及び第3通信方式の送信信号を通過させるローパスフィルタである。この場合もバンドパスフィルタを用いても良い。フィルタ回路50が前記第1通信方式の受信信号を通過させるバンドパスフィルタであり、フィルタ回路55が前記第3通信方式の受信信号を通過させるバンドパスフィルタであり、前記フィルタ回路60が前記第2通信方式の受信信号を通過させるバンドパスフィルタである。本実施例においては、フィルタ回路50、フィルタ回路55、フィルタ回路60として不平衡入力−平衡出力弾性波フィルタを用いている。弾性波フィルタとしては、SAWフィルタ、BAWフィルタ、境界弾性波フィルタを用いることが出来る。
分波回路120は、前記第1通信方式の受信信号を通過させるローパスフィルタ120aと、前記第3通信方式の受信信号を通過させるハイパスフィルタ120bを並列に接続したものである。整合回路80、85、86、87、88、90は主としてインピーダンスマッチングのために用いられるが、高周波信号の位相調整のために用いられる場合もある。
The
The
図2は、高周波スイッチの一例を示す等価回路である。
このスイッチは、GaAsMESFET(GaAs Metal Semiconductor Field Effect Transistor)を用いたFETスイッチであり、1端子対5端子の高周波スイッチである。このFETスイッチは10個の電界効果型トランジスタ111〜120と、これらのゲート電極にそれぞれ設けられた抵抗Rと、ソース電極に接続される接地コンデンサC及び信号の経路に配置された結合コンデンサCを有して構成される。
各抵抗Rにおいて、電界効果型トランジスタ111〜120のゲート電極に接続された端と反対側の端は、それぞれコントロール端子CNT1−1〜CNT5−2に接続される。FETスイッチは、外部からの切替信号をデコードするデコーダ70が組み込まれてり、そのデコーダ70には4つの制御端子V1,V2,V3及びVddが設けられており、これら制御端子に所定電圧の切替信号が入力される。例えば、送信回路からの送信信号をアンテナANTから放射する場合に、ポート100aとポート100bを接続する場合には、外部から入力された切替信号に基づいて、FETスイッチSWのポートaとポートbを接続する。デコーダ70の構成については省略する。
FIG. 2 is an equivalent circuit illustrating an example of the high frequency switch.
This switch is a FET switch using a GaAs MESFET (GaAs Metal Semiconductor Field Effect Transistor), and is a high frequency switch of one terminal pair and five terminals. This FET switch includes ten
In each resistor R, the ends opposite to the ends connected to the gate electrodes of the
本発明においては、FETスイッチ15の前後にフィルタ回路10,30,40を配置することでアンテナANTから放射される2倍、3倍高調波発生量を抑制するようにしている。
例えば、ミキサーにより変調された送信信号が増幅器PAを通って増幅され、FETスイッチモジュールのポート100bに入力するが、送信信号にはm次(mは2以上の自然数)の高調波成分を含んでいる。この送信信号を、まずフィルタ回路(ローパスフィルタ)30を通すことで周波数帯域外の信号を減衰させる。フィルタ回路30を通過した送信信号は、FETスイッチSWのポートbに入力する。ポートbに大信号の高周波信号が入力されると、オフ状態にあったFET112〜115などがAC的にオンし、これにより信号の波形が歪み、基本波以外の高調波が発生する場合があるが、FETスイッチSWのポートaに接続されたフィルタ回路(ローパスフィルタ若しくはノッチフィルタ)10によって減衰させることが出来るので、アンテナから放射される高調波を抑制することが出来る。
In the present invention, the
For example, the transmission signal modulated by the mixer is amplified through the amplifier PA and input to the
図4は高周波スイッチモジュールの外観斜視図であり、図5は高周波スイッチモジュールに用いる多層基板5の分解斜視図であって、各層の構成を示している。
フィルタ回路10,30,40、分波回路120、及び整合回路80、85、86、87、88、90はインダクタとコンデンサで構成されており、これらは、誘電体層と、AgやCu等の金属や前記金属をベースとする合金を用いてなるペーストを所定の形状に形成した電極パターンとで形成される多層基板に、電極パターンやチップ部品として構成される。
FIG. 4 is an external perspective view of the high-frequency switch module, and FIG. 5 is an exploded perspective view of the
The
以下多層基板の構成について説明する。多層基板は、複数の誘電体層を積層して構成してなり、分波回路及びローパスフィルタのコイル用パターンが主に形成された複数の第1誘電体層と、コンデンサ用パターンが主に形成された複数の第2誘電体層と、グランド用パターンが主に形成された複数の第3誘電体層とを備えている。コイル用パターンとコンデンサ用パターンとを異なる誘電体層に形成しているが、同じ誘電体層に形成しても良い。なお本実施例では、コイル用パターンをコンデンサ用パターンと比べて厚く形成することで、断面積を大きくして抵抗を低減するようにしている。コイル用パターン等の周囲で層間に生じる空隙などの構造欠陥を防ぎながら抵抗低減の効果を得るには、コンデンサ用パターンは2μ〜10μm、コイル用パターンは15μm〜40μmに形成するのが好ましい。 The configuration of the multilayer substrate will be described below. The multi-layer substrate is formed by laminating a plurality of dielectric layers, and a plurality of first dielectric layers mainly including a pattern for a demultiplexing circuit and a low-pass filter, and a capacitor pattern are mainly formed. A plurality of second dielectric layers and a plurality of third dielectric layers mainly formed with a ground pattern. Although the coil pattern and the capacitor pattern are formed in different dielectric layers, they may be formed in the same dielectric layer. In this embodiment, the coil pattern is formed thicker than the capacitor pattern, so that the cross-sectional area is increased and the resistance is reduced. In order to obtain the effect of reducing the resistance while preventing structural defects such as voids generated between layers around the coil pattern or the like, it is preferable to form the capacitor pattern with a thickness of 2 μm to 10 μm and the coil pattern with a thickness of 15 μm to 40 μm.
第1〜第3誘電体層は、例えば誘電体セラミクスを、ドクターブレード法などの周知のシート化方法によってグリーンシート化したものであり、積層後焼結して一体化されるものである。
最下層のグリーンシート14の表面には、ほぼ全面を覆うグランド用パターンGND(第1グランド電極)が形成されており、裏面には回路基板に実装するための端子電極が形成されている。前記端子電極は、高周波端子として、各通信システム共通のアンテナポートANT(100a)と、第1の通信システムの送信信号が入力する第1送信ポートTX1(100b)と、第2、第3の通信システムの送信信号が入力する第2送信ポートTX2(100c)と、第1の通信システムが出力する受信ポートRX1(100d、100d2)と,第3の通信システムが出力する受信ポートRX2(100e1、100e2)と,第2の通信システムが出力する受信ポートRX3(100f1,100f2)と,第4の通信システムが入出力する送受信ポートTRX(100g)を有し、グランド端子としてグランドポートGNDと、制御端子としてコントロールポートV1,V2,V3,Vddを有し、それぞれがグリーンシートに形成されたビアホール(図中、黒丸で表示)を介して上層のグリーンシート上の電極パターンと接続される。
The first to third dielectric layers are, for example, those obtained by forming dielectric ceramics into green sheets by a known sheet forming method such as a doctor blade method, and are integrated by sintering after lamination.
A ground pattern GND (first ground electrode) covering substantially the entire surface is formed on the surface of the lowermost
本実施例では端子電極をLGA(Land Grid Array)としているが,BGA(Ball Grid Array)なども採用することができる。また本実施例では、制御端子V1,V2,V3,Vdd、高周波端子のうちの受信系端子RX1、RX2、RX3、送信系端子TX1,TX2、アンテナ端子ANT及び送受信系端子TRXを、それぞれ異なると側面側に集めて配置している。このような配置によれば高周波スイッチモジュールが回路基板に実装されたときに他の高周波回路との接続を短く出来る。受信系端子RX1、RX2、RX3を一側面側に配置し、他の高周波端子や制御端子を配置しないことで、受信信号への影響を低減するとともに、弾性波フィルタの平衡出力ポートとの接続を短くし、電気長のばらつきを低減している。また受信信号の出力端に接地コンデンサが形成され無いように、端子電極とグランド用パターンGND(第1〜第4グランド電極)とが重ならないようにした。このため、寄生容量等による電気長のばらつきを防ぎ、平衡出力される受信信号のフェイズバランスやアンプリチュードバランスを損なう事が無い。好ましくは、多層基板においてグランド用パターンGND以外の電極パターンとも重ならないように構成する。
前記スイッチ回路制御用のコントロールポートV1,V2,V3,Vddは、多層基板の一側面に側に集められており、積層方向に連続するビアホール群と、グリーンシート13上に並行して走るラインパターン(制御信号用線路)を介して前記第1の主面に形成された複数のデコーダ用実装電極と接続される。また同じ層にはフィルタ回路や整合回路を構成するコンデンサ用電極パターンが形成されている。
In this embodiment, the terminal electrode is an LGA (Land Grid Array), but a BGA (Ball Grid Array) or the like can also be adopted. Further, in this embodiment, the control terminals V1, V2, V3, Vdd, the reception system terminals RX1, RX2, RX3, the transmission system terminals TX1, TX2, the antenna terminal ANT and the transmission / reception system terminal TRX among the high frequency terminals are different. Collected and arranged on the side. According to such an arrangement, when the high frequency switch module is mounted on the circuit board, the connection with other high frequency circuits can be shortened. By arranging the receiving system terminals RX1, RX2, RX3 on one side and not arranging other high-frequency terminals or control terminals, the influence on the received signal is reduced, and connection with the balanced output port of the elastic wave filter is achieved. Shortened to reduce variation in electrical length. The terminal electrode and the ground pattern GND (first to fourth ground electrodes) are not overlapped so that a ground capacitor is not formed at the output end of the received signal. For this reason, variation in electrical length due to parasitic capacitance or the like is prevented, and the phase balance and amplitude balance of the reception signal that is output in a balanced manner are not impaired. Preferably, the multilayer substrate is configured not to overlap with electrode patterns other than the ground pattern GND.
The control ports V1, V2, V3, and Vdd for controlling the switch circuit are gathered on one side of the multilayer substrate, and a via hole group continuous in the stacking direction and a line pattern that runs in parallel on the
グリーンシート12には、ほぼ全面を覆うグランド用パターンGND(第2グランド電極)が形成されており、その一部は、電極が形成されてない抜き部となっている。前記抜き部には、制御信号用線路とFETスイッチの制御信号入力ポートとを接続するビアホールや、コンデンサ用電極パターンを他の層の電極パターンと接続するビアホールが形成されている。
On the
グリーンシート11〜8には、フィルタ回路や整合回路を構成するインダクタ用電極パターンが形成されている。グリーンシート7には、コンデンサ用電極パターンとともに、ほぼ全面を覆うグランド用パターンGND(第3グランド電極)が形成されている。コンデンサ用電極パターンは、信号の経路に直列に接続するコンデンサ用の電極パターンである。グリーンシート6〜4には、コンデンサ用電極パターンが形成され、そしてその上層のグリーンシート3には、コンデンサ用電極パターンとともに、ほぼ全面を覆うグランド用パターンGND(第4グランド電極)が形成されている。グリーンシート2には、グリーンシート1に形成された実装電極と、前記インダクタ用電極パターンや前記コンデンサ用電極パターンとの接続のための線路(電極パターン)が形成されている。
各電極パターンは適宜ビアホールを介して適宜接続され、得られた積層体を850℃〜1000℃程度(焼成温度は用いる導体や誘電体セラミクスによる)で焼結して多層基板とし、これにFETスイッチやSAWフィルタを実装して本発明に係るスイッチモジュールとした。
本実施例においては、更にDCカットコンデンサC1〜C3、ESD対策回路のインダクタL1、コンデンサC1(コンデンサC1はDCカットと共用)を多層基板上に実装している。なお、これらのインダクタやコンデンサを多層基板内に電極パターンで形成することも可能であるが、他の回路素子と比べて、比較的大きな容量値、インダクタンス値が必要となるので、専らチップ部品として多層基板上に実装する場合が多い。
The
Each electrode pattern is appropriately connected through a via hole, and the obtained laminate is sintered at about 850 ° C. to 1000 ° C. (firing temperature depends on the conductor used and dielectric ceramics) to form a multilayer substrate, which is used as an FET switch. And a switch module according to the present invention by mounting a SAW filter.
In the present embodiment, DC cut capacitors C1 to C3, an inductor L1 of an ESD countermeasure circuit, and a capacitor C1 (capacitor C1 is also used for DC cut) are mounted on a multilayer substrate. Although it is possible to form these inductors and capacitors with electrode patterns in a multilayer substrate, they require relatively large capacitance values and inductance values compared to other circuit elements. It is often mounted on a multilayer board.
多層基板の上面には形成された、FETスイッチやSAWフィルタ、及びチップインダクタやチップコンデンサが実装される実装電極の内、FETスイッチやSAWフィルタのグランド端子は、グリーンシート3に形成されたグランド用パターンGND(第4グランド電極)とビアホールで接続される。またグリーンシート3に形成されたグランド用パターンGNDは、グリーンシート7、12、14の各グランド用パターンGNDと複数のビアホールで接続されている。このような構成により、小型の多層基板であっても、グランドを分割する場合と比較し安定したグランド電位となり、またグランドで閉じた空間に、それぞれ制御信号用線路、インダクタ用電極パターンが形成されるため、制御信号用線路とインダクタ用電極パターンとが干渉することが無く、優れた電気的な特性を得ることが出来る。
Of the mounting electrodes on which the FET switch, SAW filter, chip inductor, and chip capacitor are mounted, the ground terminal of the FET switch and SAW filter is for ground formed on the
前記弾性波フィルタと接続する実装電極は、多層基板の裏面に形成された高周波端子のうちの出力端子と、積層方向に連続する第2ビアホール群を介して接続されている。本実施例では受信信号は平衡信号として出力されるが、前記構成によりフェイズバランスやアンプリチュードバランスを損ねることが無い。更に前記第2ビアホール群と前記制御信号用線路及び第3ビアホール群との間には、面内に縦列し、積層方向に連続した第1ビアホール群が形成され、第1グランド電極〜第4グランド電極の間を接続し、このような構成により、ノイズの影響を受け易い受信信号の経路を、制御信号の経路、送信信号の経路から分離して配置した。 The mounting electrode connected to the acoustic wave filter is connected to the output terminal of the high-frequency terminals formed on the back surface of the multilayer substrate through a second via hole group continuous in the stacking direction. In this embodiment, the received signal is output as a balanced signal, but the above-described configuration does not impair the phase balance or amplitude balance. Further, between the second via hole group and the control signal line and the third via hole group , a first via hole group is formed which is arranged in a plane and is continuous in the stacking direction. The electrodes are connected to each other, and with such a configuration, the path of the reception signal that is easily affected by noise is arranged separately from the path of the control signal and the path of the transmission signal.
積層基板を構成する誘電体セラミクスとしては、例えばAl,Si及びSrを主成分として、Ti,Bi,Cu,Mn,Na,Kなどを副成分とするセラミックス、Al,Si及びSrを主成分として、Ca,Pb,Na,Kなどを複成分とするセラミクス、Al,Mg,Si及びGdを含むセラミクス、Al,Si,Zr及びMg含むセラミクスが挙げられる。誘電体の誘電率は5〜15程度が好ましい。また誘電体セラミクスの他に、樹脂や、樹脂/セラミック複合材を用いて多層基板を構成することも可能である。さらにHTCC(高温同時焼成セラミック)技術により、Al2O3を主体とする多層基板内に、タングステンやモリブデン等の高温焼結可能な金属導体により電極パターンを形成しても良い。 As dielectric ceramics constituting the laminated substrate, for example, Al, Si, and Sr as main components, Ti, Bi, Cu, Mn, Na, K, etc. as subcomponents, Al, Si, and Sr as main components. , Ca, Pb, Na, K and the like, ceramics containing Al, Mg, Si and Gd, ceramics containing Al, Si, Zr and Mg. The dielectric constant of the dielectric is preferably about 5-15. In addition to dielectric ceramics, it is also possible to form a multilayer substrate using a resin or a resin / ceramic composite material. Further, an electrode pattern may be formed by a high-temperature sinterable metal conductor such as tungsten or molybdenum in a multilayer substrate mainly composed of Al 2 O 3 by HTCC (high temperature co-fired ceramic) technology.
以上説明したように、本発明によれば、複数の送受信系を取り扱うスイッチモジュールにおいて、多層基板を小型化しても回路相互の干渉が生じ難いスイッチモジュールを提供することが出来る。 As described above, according to the present invention, in a switch module that handles a plurality of transmission / reception systems, it is possible to provide a switch module that is unlikely to cause interference between circuits even if the multilayer substrate is downsized.
5 多層基板
10,30,40 フィルタ回路
15 FETスイッチ
20 ESD対策回路
50,55,60 弾性波フィルタ
80、85、86、87、90 整合回路
120 分波回路
5
Claims (3)
前記フィルタ回路の内の一部は弾性波フィルタとして、前記FETスイッチ回路を構成するスイッチング素子とともに積層基板の上面に実装され、他の一部は前記積層基板の誘電体層に形成された電極パターンによって形成されたインダクタとコンデンサによって構成され、
積層基板の底面には、FETスイッチ回路の制御信号入力ポートと制御信号用線路を介して接続する制御端子と、グランド端子と、受信系端子を含む高周波端子を備え、前記受信系端子と前記制御端子とは異なる側面側に形成され、
積層基板の底面側の誘電体層には第1グランド電極が形成され、その上側の誘電体層には第2グランド電極が形成され、その上側の誘電体層には第3グランド電極が形成され、それらは複数の誘電体層の面内に縦列形成された第1ビアホール群で互いに接続され、
前記第1ビアホール群は、積層方向から見て、前記積層基板の内部を前記グランド電極が形成された第1領域とグランド電極を有さない第2領域とに区画し、
前記第1領域には、フィルタ回路を構成するインダクタとコンデンサの電極パターンと、前記制御信号用線路が形成され、前記第2領域には前記受信系端子と前記弾性波フィルタを接続する第2ビアホール群が形成され、
前記第1領域において、第1グランド電極と第2グランド電極との間の誘電体層には、面上に延びる複数の制御信号用線路が設けられ、その一端側はビアホールを介して前記制御端子と接続し、他端側は第3ビアホール群を介して前記FETスイッチ回路の制御信号入力ポートと接続され、
積層基板内において、前記第2ビアホール群を含む受信系端子と弾性波フィルタとの間の受信信号の経路と、前記第3ビアホール群及び前記制御信号用線路とを含むFETスイッチ回路の制御信号入力ポートと制御端子との間の制御信号の経路とが異なる領域に形成されたことを特徴とするスイッチモジュール。 An FET switch circuit that switches transmission paths of transmission / reception signals of a plurality of communication systems, and a switch module including a plurality of filter circuits connected to the FET switch circuit,
A part of the filter circuit is mounted as an acoustic wave filter on the upper surface of the multilayer substrate together with the switching elements constituting the FET switch circuit, and the other part is an electrode pattern formed on the dielectric layer of the multilayer substrate. Composed of inductor and capacitor formed by
The bottom surface of the multilayer substrate includes a control terminal connected to the control signal input port of the FET switch circuit via a control signal line, a ground terminal, and a high-frequency terminal including a reception system terminal, and the reception system terminal and the control It is formed on the side surface different from the terminal,
The dielectric layer of the bottom side of the laminated substrate is formed first ground electrode, the dielectric layer of the upper is formed the second ground electrode, the dielectric layer of the upper side of its third ground electrode Are formed and connected to each other by a first via hole group formed in tandem in the plane of a plurality of dielectric layers,
The first via hole group divides the interior of the multilayer substrate into a first region where the ground electrode is formed and a second region which does not have a ground electrode, as viewed from the stacking direction ,
Wherein the first region, the second via hole and the electrode pattern of the inductor and capacitor constituting the filter circuit, the control signal line is formed, the second region for connecting the acoustic wave filter and the reception system terminals A group is formed ,
In the first region, the dielectric layer between the first ground electrode and the second ground electrode is provided with a plurality of control signal lines extending on the surface, and one end side thereof is connected to the control terminal via a via hole. And the other end side is connected to the control signal input port of the FET switch circuit through the third via hole group,
A control signal input of an FET switch circuit including a reception signal path between the reception system terminal including the second via hole group and the acoustic wave filter, and the third via hole group and the control signal line in the multilayer substrate. A switch module, wherein a path of a control signal between a port and a control terminal is formed in a different area .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007114656A JP5029946B2 (en) | 2007-04-24 | 2007-04-24 | Switch module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007114656A JP5029946B2 (en) | 2007-04-24 | 2007-04-24 | Switch module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008271420A JP2008271420A (en) | 2008-11-06 |
JP5029946B2 true JP5029946B2 (en) | 2012-09-19 |
Family
ID=40050303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007114656A Expired - Fee Related JP5029946B2 (en) | 2007-04-24 | 2007-04-24 | Switch module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5029946B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5152409B2 (en) | 2009-06-11 | 2013-02-27 | 株式会社村田製作所 | High frequency switch module |
JP5582400B2 (en) * | 2010-09-30 | 2014-09-03 | 日立金属株式会社 | High-frequency circuit component and communication device |
JP5672098B2 (en) * | 2011-03-18 | 2015-02-18 | 富士通株式会社 | Wireless terminal device |
WO2013002088A1 (en) | 2011-06-27 | 2013-01-03 | 株式会社村田製作所 | High-frequency module |
US9331720B2 (en) * | 2012-01-30 | 2016-05-03 | Qualcomm Incorporated | Combined directional coupler and impedance matching circuit |
JP5817925B2 (en) | 2012-05-02 | 2015-11-18 | 株式会社村田製作所 | High frequency module |
JP5704114B2 (en) | 2012-05-07 | 2015-04-22 | 株式会社村田製作所 | High frequency module |
JP5609918B2 (en) * | 2012-05-09 | 2014-10-22 | 株式会社村田製作所 | Switch module |
WO2014119046A1 (en) * | 2013-02-01 | 2014-08-07 | 株式会社村田製作所 | Switch ic and high-frequency module equipped with same |
JP6443263B2 (en) | 2015-08-10 | 2018-12-26 | 株式会社村田製作所 | High frequency module |
JP6358238B2 (en) * | 2015-11-18 | 2018-07-18 | 株式会社村田製作所 | High frequency module and communication device |
EP3327984A1 (en) * | 2016-11-24 | 2018-05-30 | TE Connectivity Nederland B.V. | Full-duplex switching module and method |
WO2018168653A1 (en) | 2017-03-14 | 2018-09-20 | 株式会社村田製作所 | High frequency module |
WO2018168500A1 (en) | 2017-03-15 | 2018-09-20 | 株式会社村田製作所 | High frequency module and communication device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091751A (en) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | High-frequency circuit using laminated board |
JP4007323B2 (en) * | 2001-10-24 | 2007-11-14 | 松下電器産業株式会社 | High frequency composite switch module and communication terminal using the same |
JP2004007408A (en) * | 2002-01-31 | 2004-01-08 | Hitachi Metals Ltd | Switching circuit and composite high frequency component |
JP2004253953A (en) * | 2003-02-19 | 2004-09-09 | Hitachi Metals Ltd | Antenna switch circuit, antenna switch module using the same and communication system |
EP1684439B1 (en) * | 2003-11-11 | 2011-10-12 | Murata Manufacturing Co., Ltd. | High frequency module |
JP2006310904A (en) * | 2005-04-26 | 2006-11-09 | Hitachi Media Electoronics Co Ltd | Signal circuit and information processor equipped therewith |
-
2007
- 2007-04-24 JP JP2007114656A patent/JP5029946B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008271420A (en) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029946B2 (en) | Switch module | |
JP4332758B2 (en) | High frequency switch module | |
JP5316544B2 (en) | High frequency circuit, high frequency component, and multiband communication device | |
KR101404535B1 (en) | Branch circuit, high frequency circuit and high frequency module | |
EP1557944A1 (en) | Balanced-unblanced type multi-band filer module | |
JP4465286B2 (en) | High frequency selection circuit, high frequency module, and wireless communication device | |
JP2004166258A (en) | Balanced/unbalanced multiband filter module | |
JP4702622B2 (en) | Switch module | |
US7356349B2 (en) | High-frequency module and communication apparatus | |
JP5041285B2 (en) | High frequency components | |
JP2003133989A (en) | Multi-band antenna switch circuit, multi-band antenna switch laminated module composite component, and communication device using the circuit and the component | |
JP5582400B2 (en) | High-frequency circuit component and communication device | |
JP4702620B2 (en) | High frequency switch module | |
JP3729396B2 (en) | High frequency components | |
JP4552193B2 (en) | Multiband high frequency module and multiband communication apparatus using the same | |
JP4485982B2 (en) | High frequency switching module and wireless communication device | |
JP2005142689A (en) | High frequency component | |
JP2006121211A (en) | High frequency selection circuit, high frequency module, and wireless communication apparatus | |
JP2007036452A (en) | High frequency module | |
JP2005323062A (en) | Balance-unbalance type branching filter | |
JP2009159412A (en) | High-frequency, component and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5029946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |