JP4387646B2

JP4387646B2 - Power converter control method and power converter to which the method is applied

Info

Publication number: JP4387646B2
Application number: JP2002258395A
Authority: JP
Inventors: さおり村木; 眞山本; 裕二本間; 信一篠原
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2002-09-04
Filing date: 2002-09-04
Publication date: 2009-12-16
Anticipated expiration: 2022-09-04
Also published as: JP2004096963A

Description

【０００１】
【発明の属する技術分野】
本発明は、高精度で安定した出力電圧検出信号を得、高精度で安定した出力電圧を負荷に供給し得る電力変換装置の制御方法及びその方法を適用した電力変換装置に関する。
【０００２】
【従来の技術】
電力変換装置としてコンデンサ充電器を一例として挙げると、コンデンサ充電器は銅蒸気レーザやエキシマレーザなどの駆動パルスレーザの駆動パルス電源の初段のコンデンサ、つまり負荷コンデンサを高速に繰り返して充電するために用いられている。特に、エキシマレーザにあっては負荷コンデンサの高精度の充電が求められる場合が多い。従来のコンデンサ充電器は、図６に示すようにインバータ部ＩＶの出力に整流回路Ｒe を接続して構成されている。すなわち、コンデンサ充電器は、直流電圧源ＤＣの出力電力を制御し、直流電圧源ＤＣから供給される直流電圧をインバータ部ＩＶにより交流電圧（方形波交流電圧）に変換し、トランスＨにより昇圧された交流電圧を整流回路Ｒe により整流し、この整流された電流により負荷コンデンサＣd の充電を行う。
【０００３】
そして、制御部１００は、被充電対象の負荷コンデンサＣd への充電の制御を、負荷コンデンサＣd
の充電電圧値を分圧器Ｍ１により充電電圧値と比例関係にある測定電圧に分割し、その測定電圧と、負荷コンデンサＣd の充電電圧の目標値を示す設定電圧とを比較して行っている。すなわち、制御部１００は、分圧器Ｍ1
からの測定電圧が、内部に設定されている設定電圧を超えたか否かの判定を行い、超えている場合に、その時点でインバータ部ＩＶを停止させて、負荷コンデンサＣd への充電を停止させる。（例えば、特許文献１，２）
【特許文献１】
特開平11−332251号公報（３，４頁、図１、図４）
【特許文献２】
特開平８−280173号公報（４，５頁、図１、図1４）
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の大多数の電力変換装置では、アナログ制御方式を行っているため、出力電圧を連続して検出する。このようなアナログ制御では、高周波スイッチング動作によって生じるノイズにより、検出した出力電圧値に影響を及ぼさないように制御部にノイズ対策が必要となる。検出についてのノイズ対策としては、十分な大きさのフィルタが検出回路の入力側に用いられる。この結果、検出電圧値が実際の出力電圧値よりも遅れて検出されることになり、高精度の充電を行うことができない。
そこで本発明は、上記の問題点に鑑み、遅れのない高精度で安定した出力電圧の検出値を得、高速かつ高精度の出力電圧を得ることができる電力変換装置の制御方法及びその方法を適用した電力変換装置を提供することを課題とする。
【０００５】
【課題を解決するための手段】
前記課題を解決するために本発明の請求項１は、スイッチング半導体素子と、出力端子間の出力電圧の検出信号が予め決められた基準信号と等しくなるように前記スイッチング半導体素子を制御する制御回路と、共振インダクタと共振コンデンサとを有する共振回路と、該共振回路からの交流電圧を整流する整流回路とを備え、前記出力端子間にコンデンサが接続される電力変換装置の制御方法において、前記スイッチング半導体素子のスイッチング周期中のある駆動パルス内の期間であって、前記スイッチング半導体素子のオンによって前記共振コンデンサの電圧が上昇を始めてから、前記共振コンデンサの電圧が前記出力端子間の前記コンデンサの電圧を越えることにより前記整流回路を通して前記出力端子間の前記コンデンサに電流が流れ始めるまでの期間に、所定数Ｎ（２以上の整数）の出力電圧値を検出するステップと、前記出力電圧値の検出値をアナログ−ディジタル変換処理して求めるステップと、最新の（Ｎ−１）個の前記出力電圧値の検出値を読み出すステップと、２以上の前記出力電圧値の前記検出値を用いて、平均値を演算処理して求めるステップと、を備え、前記出力電圧値の前記検出値の前記平均値を前記出力電圧の前記検出信号とすることを特徴とする電力変換装置の制御方法を提供する。
【０００６】
前記課題を解決するために本発明の請求項２は、スイッチング半導体素子と、出力端子間の出力電圧の検出信号が予め決められた基準信号と等しくなるように前記スイッチング半導体素子を制御する制御回路と、共振インダクタと共振コンデンサとを有する共振回路と、該共振回路からの交流電圧を整流する整流回路とを備え、前記出力端子間にコンデンサが接続される電力変換装置の制御方法において、前記スイッチング半導体素子のスイッチング周期中のある駆動パルス内の期間において、前記スイッチング半導体素子のオンによって前記共振コンデンサの電圧が上昇を始めてから、前記共振コンデンサの電圧が前記出力端子間の前記コンデンサの電圧を越えることにより前記整流回路を通して前記出力端子間の前記コンデンサに電流が流れ始めるまでの期間に、所定数Ｎ（２以上の整数）の出力電圧値を検出するステップと、前記出力電圧値をアナログ−ディジタル変換処理するステップと、前記出力電圧値の検出値をメモリするステップと、最新の（Ｎ−１）個の前記出力電圧値の検出値を読み出すステップと、新たに出力電圧値の検出値が求められる毎に、この最新の出力電圧値の検出値と前記読み出された（Ｎ−１）個の前記出力電圧値の前記検出値を比較して、それらの内の最大の出力電圧値の検出値と最小の出力電圧値の検出値とを演算処理して求めるステップと、前記最大の出力電圧値の前記検出値と前記最小の出力電圧値の前記検出値とを除いた残りの前記出力電圧値の検出値の平均値を演算処理して求めるステップと、を備え、前記出力電圧値の前記検出値の前記平均値を前記出力電圧の前記検出信号とすることを特徴とする電力変換装置の制御方法を提供する。
【０００７】
前記課題を解決するために本発明の請求項３は、請求項１又は請求項２において、前記出力電圧値の前記検出値の前記平均値は、予め決めた周期で読み出すことにより、前記出力電圧値の前記検出値の前記平均値の一部分が前記出力電圧の検出信号として利用されることを特徴とする電力変換装置の制御方法を提供する。
【０００８】
前記課題を解決するために本発明の請求項４は、１又は複数個のスイッチング半導体素子と、出力端子間の出力電圧の検出信号が予め決められた基準信号と等しくなるように前記スイッチング半導体素子を制御する制御回路と、共振インダクタと共振コンデンサとを有する共振回路と、該共振回路からの交流電圧を整流する整流回路とを備え、前記出力端子間にコンデンサが接続される電力変換装置において、前記制御回路は、前記スイッチング半導体素子のスイッチング周期中のある駆動パルス内の期間であって、前記スイッチング半導体素子のオンによって前記共振コンデンサの電圧が上昇を始めてから、前記共振コンデンサの電圧が前記出力端子間の前記コンデンサの電圧を越えることにより前記整流回路を通して前記出力端子間の前記コンデンサに電流が流れ始めるまでの期間に、前記電力変換装置の出力電圧を検出し、そのアナログ電圧検出信号を前記スイッチング半導体素子のスイッチング周波数よりも高い周波数のディジタルの出力電圧検出値に変換する電圧検出手段と、２以上の前記出力電圧検出値を用いて平均値を並列演算処理して求めて出力電圧検出信号とする並列演算処理手段と、を備えたことを特徴とする電力変換装置を提供する。
【０００９】
前記課題を解決するために本発明の請求項５は、１又は複数個のスイッチング半導体素子と、出力端子間の出力電圧の検出信号が予め決められた基準信号と等しくなるように前記スイッチング半導体素子を制御する制御回路と、共振インダクタと共振コンデンサとを有する共振回路と、該共振回路からの交流電圧を整流する整流回路とを備え、前記出力端子間にコンデンサが接続される電力変換装置において、前記制御回路は、前記スイッチング半導体素子のスイッチング周期中のある駆動パルス内の期間であって、前記スイッチング半導体素子のオンによって前記共振コンデンサの電圧が上昇を始めてから、前記共振コンデンサの電圧が前記出力端子間の前記コンデンサの電圧を越えることにより前記整流回路を通して前記出力端子間の前記コンデンサに電流が流れ始めるまでの期間に、前記電力変換装置の前記出力電圧を検出し、そのアナログ電圧検出信号を前記スイッチング半導体素子のスイッチング周波数よりも高い周波数のディジタルの出力電圧検出値に変換する電圧検出手段と、前記ディジタルの出力電圧検出値をメモリし、その内の最新の所定数Ｎ（４以上の整数）−１個の前記出力電圧検出値を読み出し、その読み出した（Ｎ−１）個の前記出力電圧検出値と検出されたばかりの出力電圧検出値を含めたＮ個の出力電圧検出値とを比較し、その比較結果から前記出力電圧検出値における最大の出力電圧検出値と最小の出力電圧検出値を求め、これら最大の出力電圧検出値と最小の出力電圧検出値を除外した残りの前記出力電圧検出値の平均値を並列演算処理して求めて出力電圧検出信号とする並列演算処理手段と、を備えたことを特徴とする電力変換装置を提供する。また、前記課題を解決するために本発明の請求項６は、請求項４又は請求項５において、前記制御回路は、少なくともＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及びＣＰＵを備え、前記ＦＰＧＡで求められた前記出力電圧検出値の平均値を、前記ＣＰＵからの信号により、予め決められた周期で読み出し、予め決められた基準信号と比較してパルス幅制御信号を発生することを特徴とする電力変換装置を提供する。
【００１０】
【発明の実施の形態】
本発明は、特に出力電圧の検出信号の形成に特徴があり、スイッチング半導体素子の各スイッチング周期で四つ以上の所定数Ｎ又はそれ以上の出力電圧検出値を求めると共に、新たに出力電圧検出値を求める毎に、メモリされた最新の所定数Ｎ−１の出力電圧検出値と検出したばかりの出力電圧検出値とをあわせたＮ個全体で比較して、この内の最大の出力電圧検出値と最小の出力電圧検出値とを求めると共に、それらを除いた残りの前記出力電圧検出値の平均値を演算処理して順次求め、その平均値を出力電圧検出信号とすることが特徴である。
【００１１】
以下、図面を参照して本発明に係る電力変換装置の実施の形態について説明する。図１により、入力電圧Ｖｉｎを出力電圧Ｖｏに変換する装置の主回路と、その制御回路１で構成される電力変換装置について説明する。電力変換装置としては、例えば、コンデンサ充電装置の場合や、種々の負荷に一定の直流電圧を供給する通常のＤＣ−ＤＣコンバータ回路、あるいは変圧器Ｈが昇圧トランスであって整流回路Ｒe がコッククロフトウォルトン回路のような多段倍電圧回路からなる直流高電圧発生装置などである。また、入力電圧Ｖｉｎは商用交流電圧又は発電機の交流電圧、又はこれらを整流してなる直流電圧、あるいは蓄電池電圧などからなる。
【００１２】
この図においては不図示であるが、通常、主回路は、インバータ部ＩＶを含み、このインバータ部はＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチング半導体素子で構成される。例えば、フルブリッジ型の場合は、4個のスイッチング半導体素子をブリッジ接続してなる回路で構成される。所望の出力電力を得るため、電力変換器では、インバータ部のスイッチング動作においてパルス幅変調（ＰＷＭ）を行い、入力側電力の出力側への供給量を制御する。
【００１３】
次に、制御回路１について説明する。この電力変換装置の出力電圧は、所定の比率で分圧する分圧器２を通して検出回路３により検出される。分圧器２も検出回路３も通常のものなので説明を省くが、検出回路３の入力、出力側には遅れ要素となるキャパシタンスを含むフィルタ回路は接続されていないのが好ましい。検出回路３で検出された出力電圧の検出値は、アナログ・ディジタル・コンバータ（Ａ／Ｄ）４により、スイッチング半導体素子のスイッチング周波数よりも高い、少なくともその４倍以上の周波数、例えば１０ＭＨｚのディジタル値に変換される。
【００１４】
したがって、ディジタル化された検出値は、スイッチング半導体素子のスイッチング周期よりも十分に短い時間間隔で、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）５ａ及びＣＰＵ５ｂなどからなる並列演算処理手段６内の図示しないレジスタに逐次に取り込まれ、一時的にメモリされる。この並列演算処理手段６は、検出された新しい四つ以上の予め決められた設定数Ｎよりも一つ少ない（Ｎ−１）個の出力電圧検出値を読み出すことができる。出力電圧の検出からパルス幅変調までのフローチャートを図２に示す。まず、新たにディジタル化された出力電圧検出値が得られると、次に、該出力電圧検出値より前に検出したもののうち最新の（Ｎ−１）個の出力電圧検出値が読み出される。
【００１５】
そして、ＦＰＧＡ５ａ内では、新たに検出された出力電圧検出値と、不図示のレジスタから取り出された（Ｎ−１）個の出力電圧検出値とをあわせたＮ個全体での出力電圧検出値が比較され、それらＮ個の出力電圧検出値のうち、最大の出力電圧検出値と最小の出力電圧検出値とが求められる。次に、最大の出力電圧検出値と最小の出力電圧検出値を除いた残りの（Ｎ−２）個の出力電圧検出値が演算処理され、それらの平均値Ｖａが求められる。ディジタル化された出力電圧検出値がＦＰＧＡ５ａ内に送られる度に、前述のような動作が行われて最大の出力電圧検出値と最小の出力電圧検出値とを除いた残りの（Ｎ−２）個の出力電圧検出値の平均値Ｖａが求められる。
ここで、この並列演算速度はＣＰＵ５ｂの処理速度よりもかなり速いため、並列演算処理で順次求められた出力電圧検出値の平均値Ｖａは、ＣＰＵ５ｂの読み出し速度に従って一定間隔で読み出され、この読み出されたＶａを出力電圧検出信号とする。なお、その一定間隔の間にある出力電圧検出値の平均値Ｖａは読み出されない。
この出力電圧検出信号は、予め決められた一定の、あるいはメモリされた可変の基準値Ｖｆと比較され、それらが等しくなるように、あるいは、出力電圧検出信号が基準値Ｖｆよりも大きい場合は、パルス幅のパルス幅変調（ＰＷＭ）信号がドライブ回路７に供給される。ドライブ回路７は、所望の電力のＰＷＭ信号を形成して、スイッチング半導体素子を駆動する。このようなパルス幅の変調をすることによって、電力変換器は入力側電力の出力側へ供給される量を遅れることなく高い精度で制御することができる。
【００１６】
次に、本発明の第２の実施形態として、電力変換装置がコンデンサ充電装置である場合について示す。図３により、直流電源ＤＣ、共振型インバータ回路、整流回路からなるコンバータ回路Ｒｅ、コンデンサＣｄから構成される主回路と、その制御回路１で構成される電力変換装置について説明する。直流電源ＤＣは商用交流電力又は発電機の交流電力を整流してなる直流電源、又は蓄電池などからなる。共振型インバータ回路はインバータ部ＩＶ、共振インダクタＬｒと共振コンデンサＣｒとからなる共振回路、及び変圧器Ｈなどから構成されている。この図において、インバータ部ＩＶは、ＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチング半導体素子Ｓ１〜Ｓ４で構成されたパルス幅変調（ＰＷＭ）型のものであり、直流電圧源ＤＣが出力する直流電圧を方形波交流電圧（以下、交流電圧とする）に変換する。
【００１７】
インバータ部ＩＶは、交流電圧を発生させるとき、スイッチング半導体素子Ｓ３とＳ２の組み合わせと、スイッチング半導体素子Ｓ１とＳ４の組み合わせとを、交互にオン状態とするように入力される駆動パルス列の制御により、直流電圧から交流電圧への変換を行う。昇圧用又は降圧用の変圧器Ｈは、１次側において、一方の端子が共振インダクタＬr を介して、また他方の端子が直接にインバータ部ＩＶに接続されている。また、変圧器Ｈは、２次側において、端子間に共振コンデンサＣr が介挿され、整流回路Ｒe に接続されている。なお、共振コンデンサＣｒは１次側に接続されていても良い。整流回路Ｒｅは、ブリッジ構成に接続された整流ダイオードＤ１〜Ｄ４で構成されており、変圧器Ｈから出力される昇圧された交流電圧を全波整流して、直流の充電電流として負荷コンデンサＣd へ出力する。
【００１８】
ここで、整流回路Ｒe は、その入力側の電圧がコンデンサＣd の電圧よりも低い期間では、逆バイアスとなるので、その期間のみ、すなわち、ある駆動パルスが共振型インバータに入力されてからその駆動パルス幅内のある期間はコンデンサＣd に電流が流れない。この期間は、コンデンサＣd の電圧は一定であり、比較的ノイズなどの影響を受けにくいので、この期間で出力電圧の検出を行えば比較的精度の高い検出ができる。したがって、コンデンサＣd の電圧、つまり出力電圧が上昇せずにほぼ一定の期間に、並列演算処理手段６により、前述のようにしてメモリした出力電圧検出値と最新の出力電圧検出値とを並列演算処理して出力電圧検出値の平均値を求め、その平均値を出力電圧検出信号とすることにより、より精度の高い安定な出力電圧を得ることができる。
【００１９】
図４及び図５により、この実施例におけるスイッチング半周期での回路動作を説明する。図４は、横軸はいずれも時間を示し、上段では縦軸にスイッチング半導体素子Ｓ１とＳ４の駆動パルスとスイッチング半導体素子Ｓ２とＳ３の駆動パルスを、中段では共振用コンデンサの電流と負荷コンデンサの電流を、下段では出力電圧をそれぞれ示している。図５は、コンデンサ充電器のスイッチング半周期での回路動作を３つの動作領域に分けて考えた場合のそれぞれの領域における電流の流れを示したものである。
【００２０】
図４における期間ａは、図５(a) に示すように，スイッチング半導体素子Ｓ１とＳ４とがオン状態のときに、２次側の整流ダイオードＤ１とＤ４が導通し始めるまでの期間、すなわち、共振コンデンサＣr の電圧が負荷コンデンサＣd の電圧よりも低い場合である。この間は，共振コンデンサＣr のみに電流が流れ、負荷コンデンサＣd に電流が流れない期間となるため、出力電圧、つまり負荷コンデンサＣd の電圧が一定の状態となる。この実施例では、後で詳述するが、スイッチング半導体素子Ｓ１とＳ４、又はＳ３とＳ２に駆動パルスが与えられている状態で、出力電圧が一定の期間ａを出力電圧検出期間とし、その出力電圧検出期間ａで四つ以上の所定の数（Ｎ個）の出力電圧検出値を検出するものとする。
【００２１】
そして、共振コンデンサＣｒが負荷コンデンサＣｄの電圧とほぼ一致するまで充電されると、図５(b) に示すように、２次側の整流ダイオードＤ１とＤ４が導通し始めるため（図４中の時刻ｔ２）、負荷コンデンサＣｄに電流が流れる期間となる。このため，図４の出力電圧上昇期間ｂでは，負荷コンデンサＣｄにも充電されることにより出力電圧が上昇する。これは、スイッチング半導体素子Ｓ1 とＳ４がオン状態にある間続く。
【００２２】
スイッチング半導体素子Ｓ1 とＳ４がオフした後は、図５(c) に示すようにスイッチング半導体素子Ｓ３及びＳ２の内部ダイオードを通して入力側にエネルギーが回収される。この期間も、２次側の整流ダイオードＤ１とＤ４が導通するため、負荷コンデンサＣｄに電流が流れる期間となり、出力電圧は上昇する（図５の期間ｃ））。以上の記載から分かるように、出力電圧の検出は、出力電圧が一定となる期間、図４の時刻ｔ１〜ｔ２（出力電圧検出期間ａ）内で行うために、検出回路の前段に遅れ要素となるフィルタ回路を設けなくとも比較的正確かつ安定に出力電圧を検出することができる。さらに、図４の最下段に示すように、スイッチング半導体素子がオンする時の瞬時的なノイズの発生の影響を受けないと考えられる十分の一定期間を回避したスイッチング半導体素子のオンする時点ｔ１より後のｔｓの時点から、同様に２次側の整流ダイオードの導通による瞬時的なノイズの発生を十分に避けるため、この影響を回避できるにように２次側の整流ダイオードの導通する時点ｔ２よりも前の時点ｔｆの間に行うのが好ましい。
【００２３】
次に、出力電圧の検出とその検出値を用いた制御方法とについて具体的に説明する。この実施例では、前述した出力電圧が一定の期間を出力電圧検出期間ａとし、その出力電圧検出期間で所定数Ｎ（４以上の整数である。）の出力電圧検出値を検出するものとする。これら出力電圧検出値は順次、並列演算処理手段６のＦＰＧＡ５ａに記憶される。そして、ＦＰＧＡ５ａは新たな出力電圧検出値が入力される毎に、ＦＰＧＡ５ａの図示しないレジスタに記憶された出力電圧検出値のうち最新の（Ｎ−１）個の出力電圧検出値が読み出され、新たな出力電圧検出値を含めて高速の並列演算が行われ、最大の出力電圧検出値と最小の出力電圧検出値とが求められ、これらを除いた出力電圧検出値の平均値が演算されて求められる。
【００２４】
この点について具体的に説明すると、図４の下段の出力電圧波形に示したように，ある基準パルスによって、出力電圧検出期間ａで出力電圧検出が行われ、その出力電圧検出値Ｖn が並列演算処理手段６に入力され、このとき、記憶されたもののうち読み出された最新の（Ｎ−１）個の出力電圧検出値をＶ1 、Ｖ2 、Ｖ3 ・・・Ｖm とすると、出力電圧検出値Ｖn と読み出された（Ｎ−１）個の出力電圧検出値Ｖ1 、Ｖ2 、Ｖ3 ・・・Ｖm とが互いに比較され、演算処理されて最大と最小の出力電圧検出値が求められる。続いて、並列演算処理手段６は前記Ｎ個の出力電圧検出値から最大の出力電圧検出値と最小の出力電圧検出値とを除外し、残りの（Ｎ−２）個、つまり２個以上の出力電圧検出値を求め、これら（Ｎ−２）個の出力電圧検出値を演算処理してその平均値Ｖe を求める。その平均値Ｖe が出力電圧検出信号として制御に用いられる。
【００２５】
このようにして、この実施例では、出力電圧検出期間ａにおいて出力電圧検出信号として制御に用いられる出力電圧検出値の平均値Ｖe が一つ以上求められる。そして、ＣＰＵ５ａからの読み出し信号によって、出力電圧検出値の平均値Ｖe がディジタルの出力電圧検出信号として求められる。このとき、ＦＰＧＡ５ａの並列演算処理速度に比べて、ＣＰＵ５ｂの読み出し速度は遅いので、前記出力電圧検出値の平均値Ｖe が全部読み出されることはなく、一定間隔で読み出される。並列演算処理手段６は、一定間隔で読み出された出力電圧検出値の平均値Ｖe と予め決められた一定の又は変化する基準信号と比較されてパルス幅変調（ＰＷＭ）信号を発生し、ドライブ回路７に与える。
【００２６】
次に、その出力電圧検出値の平均値Ｖe を用いて予測制御を行う例について述べる。その直前の出力電圧検出期間ａで検出され、ＣＰＵ５のレジスタ内に格納されていた出力電圧検出値の平均値をＶe-1 とすると、ＣＰＵ５は（Ｖe −Ｖe-1 ）の演算を行って、出力電圧の上昇分ΔＶn を求め、そのときの出力電圧Ｖn を求める。この結果を利用し、次の半周期で上昇する電圧ΔＶn+1はΔＶn と同じであると仮定して、次の出力電圧Ｖn+1 はＶn ＋ΔＶn になるものと予測する。
【００２７】
次に、予測された電圧値Ｖn+1 と目標出力電圧Ｖｆとの比較を行い、予測された電圧値Ｖn+1 が、目標出力電圧Ｖｆよりも小さい場合（Ｖn+1＜Ｖf ）には、予め決めたほぼ一定のパルス幅でスイッチング半導体素子を動作させる。しかし、予測した次に出力すべき出力電圧Ｖn+1 が目標出力電圧Ｖf よりも大きくなった場合（Ｖn+1 ＞Ｖf ）には、ここで始めてパルス幅の制御を行う。先ず、ΔＶ＝Ｖf −Ｖn+1 を演算し、目標電圧までに上昇させる電圧値を求める。ここで、ΔＶの電圧を上昇させるのに必要なスイッチング半導体素子のオン時間の演算は，ＣＰＵ５で予めスイッチング半導体素子のオン時間と出力電圧上昇との関係を求めておき、記憶させておいた値を利用して行う。
【００２８】
スイッチング半導体素子のオン時間を変化させたときに１回のスイッチング周期の半周期での出力電圧上昇分は、スイッチング半導体素子のオン状態による出力電圧上昇期間ｂ、及びスイッチング半導体素子をオフした後の２次側整流ダイオードの導通期間（図５の期間ｃ）によるものである。スイッチング半導体素子のオン時間と出力電圧上昇との関係は、スイッチング半導体素子のオン時間に対して半周期で上昇する出力電圧とが１対１の関係となるようにする。特に、駆動パルスがオンになった時点から電圧が上昇しない時間ｔa をＣＰＵ５ｂの不図示のＲＯＭに記憶させておく。また、スイッチング半導体素子のオン時間と電圧上昇分が比例関係となる場合は、ΔＶ／Δｔを並列演算処理手段６のＣＰＵ５ｂに記憶させておく。演算では、この記憶させておいた関係を利用して、出力電圧上昇期間ｂでのスイッチング半導体素子のオン時間ｔx を求め、次に，この結果に時間ｔa を足し合わせ，スイッチング半導体素子のオン時間ｔon＝ｔa ＋ｔx を求める。得られたスイッチング半導体素子のオン時間ｔonから、最後の半周期のパルス幅を調整して決定する。
【００２９】
ここで、検出される出力電圧値Ｖn 、Ｖn-1 はディジタル化された値である。実際には、スイッチング半導体素子のスイッチング半周期の充電量で上昇する電圧値ΔＶn はコンデンサＣd の充電電圧が上昇するのに伴い僅かづつ小さくなる。すなわち、上記上昇電圧値ΔＶn において、n は自然数であり、上昇電圧値ΔＶ1 、ΔＶ2 、ΔＶ3 、ΔＶ4 、・・・・・は同一の設定パルス幅で充電される電圧が徐々に小さくなっていく。しかし、その半周期一回での電圧上昇分の差は出力電圧値が大きくなるに伴い小さくなり、目標電圧Ｖf の比較的直前では隣り合う電圧上昇分はほとんど等しくなる。
【００３０】
ここでは、出力電圧が、目標電圧Ｖf よりも低い電圧であって、スイッチング半導体素子のスイッチング半周期での充電量の差が小さくなる程度まで充電された電圧Ｖ1 になった後に、あるスイッチング半導体素子半周期で上昇する電圧分ΔＶn と、次のスイッチング半導体素子半周期で上昇する電圧分ΔＶn+1 とがほぼ同じであるとして次の半周期後の出力電圧Ｖn+1 を予測してスイッチング半導体素子のオン時間を制御する。
【００３１】
スイッチング半導体素子のオン時間を変化させたときに１回のスイッチング半周期での出力電圧上昇分は，入力電圧が変動するとその出力電圧の上昇分も変わる。ただし、目標出力電圧の精度が十分高く充電することができれば、出力電圧の検出する手段を省けるために、入力電圧の変動を考慮しなくてもよい。入力電圧の変動分を考慮する場合は、コンデンサ充電器において、入力電圧を検出する検出回路を備えておく。また、制御回路内のＣＰＵでは、入力電圧に応じたスイッチング半導体素子のオン時間に対して半周期で上昇する出力電圧とが１対１の関係を記憶しておき、この検出した入力電圧の検出値をもとにして、前述したパルス幅の制御を行う。
【００３２】
また、目標電圧値Ｖf は、制御回路１内の並列演算処理手段６に設定され、負荷コンデンサＣd に対する充電電圧値Ｖ1 の目標である最終設定電圧である。なお、この駆動パルスの最大幅は、スイッチング半導体素子Ｓ１〜Ｓ４のオン／オフ動作において、隣り合う駆動パルスによりスイッチング半導体素子Ｓ１とＳ２又はＳ３とＳ４が同時にオン状態となって短絡することが無く、そのスイッチング周波数で正常にコンデンサ充電器を動作させることができる範囲で可能な最大デューティーサイクルのパルス幅として求められる。充電時間に余裕がある場合には最大駆動パルス幅より小さく設定された駆動パルス幅の駆動パルスでも良く、また幾つか前の駆動パルス幅を調整したり、駆動パルス数を調整しても良い。ここで、充電初期においては、一定の駆動パルス幅よりも小さな一定の駆動パルス幅、又は徐々に大きくなる駆動パルス幅のソフトスタート用駆動パルスで充電を開始するようにしても良い。
【００３３】
以上述べた実施例では、最も安定で精度の高い出力電圧検出値が求められる例について述べたが、電力変換装置がコンデンサ充電装置の場合であっても、コンデンサの電圧が変化しない一定期間だけで出力電圧の検出を行う必要はなく、動作している全期間で出力電圧を検出し、それらを所定の高周波数のディジタル値に変換して、各ディジタルの出力電圧検出値が求められる度に前述のようにして出力電圧検出値の平均値を求めても勿論よい。この場合でも、従来に比べてかなり精度の高い安定な出力電圧を維持できる。また、以上述べた実施例では、コンデンサ充電回路の特定の予測充電について説明したが、他の予測充電又は通常の充電制御の場合にも、同様に本発明を適用できる。
【００３４】
以上述べた実施例の他に、Ｘ線用高電圧電源などの場合のように高い安定度の直流高電圧又は直流電圧が要求される装置にあっても、本発明を前述と同様に適用でき、同様の効果が特に発揮される。
さらにまた、前記実施の形態では単体の電源回路からなる電力変換装置について述べたが、単体の電源回路を二つ以上並列接続してなる電力変換装置であっても、本発明を前述と同様に適用でき、同様な効果が得られる。なお、当然のことであるが、具体的な構成は前記実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【００３５】
【発明の効果】
本発明は以上述べたような特徴を有しており、入力電圧や出力電圧の瞬間的な変動、又はノイズなどにより影響を受けること無く、出力電圧を正確かつ安定に検出できるので、安定した精度の高い負荷電圧値を得ることができる。また、信号を高速で並列処理できるＦＰＧＡなどによる並列演算処理手段を用いているので、複雑な演算処理をしてもＣＰＵの最大の読み出し速度で、前記出力電圧検出値の平均値を得ることができ、このことが更に一層、負荷電圧の安定化と高精度化に寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による電力変換装置を説明するための図である。
【図２】電力変換装置の制御回路において、出力電圧の検出からパルス幅変調するまでのフローチャート図である。
【図３】本発明の第２の実施形態によるコンデンサ充電器を説明するための図である。
【図４】並列共振型コンバータのスイッチング半導体素子Ｓ１とＳ４の駆動パルスとスイッチング半導体素子Ｓ２とＳ３駆動パルスと、共振用コンデンサ電流と負荷コンデンサ電流とに流れる電流との関係、及び負荷コンデンサの出力電圧との関係を示す図である。
【図５】並列共振型コンバータの半周期を三つの領域で分割した場合の領域aから領域ｃの動作を示した説明図である。
【図６】従来の並列共振型コンバータの構成を示す概念図である。
【符号の説明】
１−制御回路２−分圧器
３−出力電圧検出回路４−アナログ・ディジタル・コンバータ
５−ＣＰＵ６−ＦＰＧＡ（フィールド・プログラマ
ブル・ゲート・アレイ）７−ドライブ回路
ＩＶ−インバータ部Ｒe −整流回路
Ｈ−変圧器Ｃd −負荷コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for controlling a power converter capable of obtaining a highly accurate and stable output voltage detection signal and supplying a highly accurate and stable output voltage to a load, and a power converter to which the method is applied.
[0002]
[Prior art]
Taking a capacitor charger as an example of a power converter, a capacitor charger is used to repeatedly charge a capacitor at the first stage of a drive pulse power source of a drive pulse laser such as a copper vapor laser or an excimer laser, that is, a load capacitor. It has been. In particular, excimer lasers often require highly accurate charging of load capacitors. The conventional capacitor charger is configured by connecting a rectifier circuit Re to the output of the inverter unit IV as shown in FIG. That is, the capacitor charger controls the output power of the DC voltage source DC, converts the DC voltage supplied from the DC voltage source DC into an AC voltage (square wave AC voltage) by the inverter IV, and is boosted by the transformer H. The AC voltage is rectified by the rectifier circuit Re, and the load capacitor Cd is charged by the rectified current.
[0003]
Then, the control unit 100 controls the charging of the load capacitor Cd to be charged with the load capacitor Cd.
Is divided into measurement voltages proportional to the charge voltage value by the voltage divider M1, and the measurement voltage is compared with a set voltage indicating a target value of the charge voltage of the load capacitor Cd. That is, the control unit 100 includes the voltage divider M1.
It is determined whether or not the measured voltage exceeds the set voltage set inside, and if it exceeds, the inverter unit IV is stopped at that time to stop charging the load capacitor Cd. . (For example, Patent Documents 1 and 2)
[Patent Document 1]
Japanese Patent Laid-Open No. 11-332251 (pages 3 and 4, FIGS. 1 and 4)
[Patent Document 2]
JP-A-8-280173 (4th and 5th pages, FIG. 1 and FIG. 14)
[0004]
[Problems to be solved by the invention]
However, since most of the conventional power converters use the analog control method, the output voltage is continuously detected. In such analog control, noise countermeasures are required in the control unit so that the noise generated by the high frequency switching operation does not affect the detected output voltage value. As a noise countermeasure for detection, a sufficiently large filter is used on the input side of the detection circuit. As a result, the detected voltage value is detected later than the actual output voltage value, and high-accuracy charging cannot be performed.
Therefore, in view of the above problems, the present invention provides a control method and a method for a power conversion device capable of obtaining a high-accuracy and stable output voltage detection value without delay and obtaining a high-speed and high-accuracy output voltage. It is an object to provide an applied power converter.
[0005]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a first aspect of the present invention provides a switching semiconductor element, Between output terminals Make the output voltage detection signal equal to the predetermined reference signal A control circuit for controlling the switching semiconductor element; a resonance circuit having a resonance inductor and a resonance capacitor; and a rectification circuit for rectifying an AC voltage from the resonance circuit, wherein the capacitor is connected between the output terminals. In the control method of the power conversion device, the period in a certain drive pulse in the switching cycle of the switching semiconductor element, Since the voltage of the resonant capacitor starts to rise by turning on the switching semiconductor element, the capacitor between the output terminals passes through the rectifier circuit when the voltage of the resonant capacitor exceeds the voltage of the capacitor between the output terminals. Current flows through Until you get started Detecting a predetermined number N (an integer greater than or equal to 2) of output voltage values during a period; Above Output voltage Value A step of obtaining a detection value by analog-digital conversion processing, and the latest (N-1) output voltages Value A step of reading a detected value, and the output voltage of two or more Value of said A step of calculating an average value using the detected value, and obtaining the output voltage Value of said The average value of the detected values is calculated as the output voltage. Above Provided is a method for controlling a power converter characterized by using a detection signal.
[0006]
In order to solve the above-described problems, a second aspect of the present invention provides a switching semiconductor element, Between output terminals Make the output voltage detection signal equal to the predetermined reference signal A control circuit for controlling the switching semiconductor element; a resonance circuit having a resonance inductor and a resonance capacitor; and a rectification circuit for rectifying an AC voltage from the resonance circuit, wherein the capacitor is connected between the output terminals. Power converter control method In , In a period within a drive pulse during the switching period of the switching semiconductor element, Since the voltage of the resonant capacitor starts to rise by turning on the switching semiconductor element, the capacitor between the output terminals passes through the rectifier circuit when the voltage of the resonant capacitor exceeds the voltage of the capacitor between the output terminals. Current flows through Until you get started Detecting a predetermined number N (an integer greater than or equal to 2) of output voltage values during a period; Above Analog-digital conversion processing of output voltage value Do Step and said output voltage Value Storing a detected value; and (N-1) latest output voltages Value A step to read the detection value and a new output voltage Value Each time the detection value is obtained, this latest output voltage Value The detected value and the read (N-1) output voltage values Of the above Compare the detected values and the maximum output voltage among them Value Detection value and minimum output voltage Value A step of calculating a detection value and obtaining the maximum output voltage; Value of said Detection value and Above Minimum output voltage Value of said The remaining output voltage excluding the detected value Value Calculating an average value of the detected values, and including the output voltage Value of said The average value of the detected values is calculated as the output voltage. Above Provided is a method for controlling a power converter characterized by using a detection signal.
[0007]
In order to solve the above problem, a third aspect of the present invention provides the output voltage according to the first or second aspect. Value of said The average value of the detected values is read out at a predetermined cycle, whereby the output voltage Value of said A part of the average value of detection values is used as a detection signal for the output voltage.
[0008]
In order to solve the above-described problem, the present invention provides a fourth aspect of the present invention, comprising one or a plurality of switching semiconductor elements, Between output terminals Make the output voltage detection signal equal to the predetermined reference signal A control circuit for controlling the switching semiconductor element; a resonance circuit having a resonance inductor and a resonance capacitor; and a rectification circuit for rectifying an AC voltage from the resonance circuit, wherein the capacitor is connected between the output terminals. In the power conversion device, the control circuit is a period within a certain drive pulse in a switching cycle of the switching semiconductor element, Since the voltage of the resonant capacitor starts to rise by turning on the switching semiconductor element, the capacitor between the output terminals passes through the rectifier circuit when the voltage of the resonant capacitor exceeds the voltage of the capacitor between the output terminals. Current flows through Until you get started Voltage detection means for detecting an output voltage of the power conversion device in a period and converting the analog voltage detection signal into a digital output voltage detection value having a frequency higher than the switching frequency of the switching semiconductor element; There is provided a power conversion device comprising: parallel operation processing means that obtains an average value by performing parallel operation processing using an output voltage detection value to obtain an output voltage detection signal.
[0009]
In order to solve the above-mentioned problem, the present invention provides a fifth aspect of the present invention, comprising one or a plurality of switching semiconductor elements, Between output terminals Make the output voltage detection signal equal to the predetermined reference signal A control circuit for controlling the switching semiconductor element; a resonance circuit having a resonance inductor and a resonance capacitor; and a rectification circuit for rectifying an AC voltage from the resonance circuit, wherein the capacitor is connected between the output terminals. In the power conversion device, the control circuit is a period within a certain drive pulse in a switching cycle of the switching semiconductor element, Since the voltage of the resonant capacitor starts to rise by turning on the switching semiconductor element, the capacitor between the output terminals passes through the rectifier circuit when the voltage of the resonant capacitor exceeds the voltage of the capacitor between the output terminals. Current flows through Until you get started During the period of the power converter Above Voltage detection means for detecting an output voltage and converting the analog voltage detection signal into a digital output voltage detection value having a frequency higher than the switching frequency of the switching semiconductor element; and storing the digital output voltage detection value; The latest predetermined number N (integer greater than or equal to 4) -1 Pieces of Above The output voltage detection value is read, and the (N−1) read out values are read. Above N output voltage detection values including the output voltage detection value and the output voltage detection value just detected When The maximum output voltage detection value and the minimum output voltage detection value in the output voltage detection value are obtained from the comparison result, and the remaining output values excluding the maximum output voltage detection value and the minimum output voltage detection value are calculated. There is provided a power conversion device comprising: parallel operation processing means that obtains an average value of output voltage detection values by performing parallel operation processing to obtain an output voltage detection signal. In order to solve the above-mentioned problem, according to a sixth aspect of the present invention, in the fourth or fifth aspect, the control circuit includes at least an FPGA (Field Programmable Gate Array) and a CPU. The obtained average value of the detected output voltage values is read out in a predetermined cycle by a signal from the CPU, and compared with a predetermined reference signal to generate a pulse width control signal. A power converter is provided.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is particularly characterized in the formation of an output voltage detection signal, and obtains four or more predetermined number N or more output voltage detection values at each switching period of the switching semiconductor element, and newly outputs an output voltage detection value. Is compared with the total of N output voltage detection values of the latest predetermined number N-1 stored in memory and the output voltage detection value just detected, and the maximum output voltage detection value among these is detected. And a minimum output voltage detection value, and an average value of the remaining output voltage detection values excluding them is calculated and sequentially obtained, and the average value is used as an output voltage detection signal.
[0011]
Hereinafter, embodiments of a power conversion device according to the present invention will be described with reference to the drawings. With reference to FIG. 1, a main circuit of a device that converts an input voltage Vin into an output voltage Vo and a power conversion device including the control circuit 1 will be described. Examples of the power conversion device include a capacitor charging device, a normal DC-DC converter circuit that supplies a constant DC voltage to various loads, or a transformer H that is a step-up transformer and a rectifier circuit Re that is a Cockcroft Walton. A DC high voltage generator composed of a multistage voltage doubler circuit such as a circuit. The input voltage Vin is composed of a commercial AC voltage, an AC voltage of a generator, a DC voltage obtained by rectifying these, a storage battery voltage, or the like.
[0012]
Although not shown in this figure, the main circuit usually includes an inverter part IV, and this inverter part is composed of switching semiconductor elements such as FETs (field effect transistors) and IGBTs (insulated gate bipolar transistors). . For example, in the case of the full bridge type, it is configured by a circuit formed by bridge-connecting four switching semiconductor elements. In order to obtain a desired output power, the power converter performs pulse width modulation (PWM) in the switching operation of the inverter unit to control the supply amount of the input side power to the output side.
[0013]
Next, the control circuit 1 will be described. The output voltage of the power converter is detected by the detection circuit 3 through the voltage divider 2 that divides the voltage at a predetermined ratio. Since the voltage divider 2 and the detection circuit 3 are ordinary ones, description thereof is omitted. However, it is preferable that a filter circuit including a capacitance serving as a delay element is not connected to the input and output sides of the detection circuit 3. The detection value of the output voltage detected by the detection circuit 3 is higher than the switching frequency of the switching semiconductor element by an analog / digital converter (A / D) 4 and at least four times the frequency, for example, a digital value of 10 MHz. Is converted to
[0014]
Therefore, the digitized detection value is not shown in the parallel arithmetic processing means 6 including the FPGA (field programmable gate array) 5a and the CPU 5b at a time interval sufficiently shorter than the switching cycle of the switching semiconductor element. Sequentially taken into registers and temporarily stored. The parallel arithmetic processing means 6 can read out (N−1) output voltage detection values which are one less than the four or more preset predetermined numbers N detected. A flowchart from detection of the output voltage to pulse width modulation is shown in FIG. First, when a newly digitized output voltage detection value is obtained, next, the latest (N−1) output voltage detection values among those detected before the output voltage detection value are read out.
[0015]
In the FPGA 5a, there are N output voltage detection values in total including the newly detected output voltage detection value and the (N-1) output voltage detection values taken out from a register (not shown). By comparison, the maximum output voltage detection value and the minimum output voltage detection value among the N output voltage detection values are obtained. Next, the remaining (N−2) output voltage detection values excluding the maximum output voltage detection value and the minimum output voltage detection value are processed, and an average value Va is obtained. Each time the digitized output voltage detection value is sent into the FPGA 5a, the above-described operation is performed, and the remaining (N-2) excluding the maximum output voltage detection value and the minimum output voltage detection value. An average value Va of the detected output voltage values is obtained.
Here, since the parallel calculation speed is considerably faster than the processing speed of the CPU 5b, the average value Va of the output voltage detection values sequentially obtained by the parallel calculation processing is read at regular intervals according to the reading speed of the CPU 5b. The outputted Va is used as an output voltage detection signal. Note that the average value Va of the output voltage detection values within the predetermined interval is not read out.
This output voltage detection signal is compared with a predetermined constant or memorized variable reference value Vf so that they are equal, or when the output voltage detection signal is greater than the reference value Vf, A pulse width modulation (PWM) signal having a pulse width is supplied to the drive circuit 7. The drive circuit 7 forms a PWM signal having a desired power and drives the switching semiconductor element. By modulating the pulse width in this way, the power converter can control the amount of input-side power supplied to the output side with high accuracy without delay.
[0016]
Next, as a second embodiment of the present invention, a case where the power conversion device is a capacitor charging device will be described. With reference to FIG. 3, a main circuit composed of a DC power source DC, a resonant inverter circuit, a converter circuit Re composed of a rectifier circuit, a capacitor Cd, and a power conversion device composed of the control circuit 1 will be described. The DC power source DC is composed of a DC power source obtained by rectifying commercial AC power or AC power of a generator, a storage battery, or the like. The resonant inverter circuit includes an inverter part IV, a resonant inductor Lr, and a resonant capacitor. Cr And a transformer H and the like. In this figure, an inverter IV is a pulse width modulation (PWM) type composed of switching semiconductor elements S1 to S4 such as FET (field effect transistor), IGBT (insulated gate bipolar transistor), etc. The DC voltage output from the source DC is converted into a square wave AC voltage (hereinafter referred to as AC voltage).
[0017]
When the inverter unit IV generates an alternating voltage, by controlling the drive pulse train input so that the combination of the switching semiconductor elements S3 and S2 and the combination of the switching semiconductor elements S1 and S4 are alternately turned on, Converts DC voltage to AC voltage. On the primary side of the step-up or step-down transformer H, one terminal is connected via the resonant inductor Lr, and the other terminal is directly connected to the inverter unit IV. Further, on the secondary side of the transformer H, a resonant capacitor Cr is inserted between terminals, and is connected to the rectifier circuit Re. The resonance capacitor Cr may be connected to the primary side. The rectifier circuit Re is composed of rectifier diodes D1 to D4 connected in a bridge configuration, and full-wave rectifies the boosted AC voltage output from the transformer H to the load capacitor Cd as a DC charging current. Output.
[0018]
Here, the rectifier circuit Re is reverse-biased when the voltage on the input side is lower than the voltage of the capacitor Cd. Therefore, the rectifier circuit Re is driven only during that period, that is, after a certain driving pulse is input to the resonant inverter. During a certain period within the pulse width, no current flows through the capacitor Cd. During this period, the voltage of the capacitor Cd is constant, and is relatively less susceptible to noise and the like, and if the output voltage is detected during this period, it can be detected with relatively high accuracy. Accordingly, the parallel calculation processing means 6 performs parallel calculation on the output voltage detection value stored in the above-described manner and the latest output voltage detection value in a substantially constant period without increasing the voltage of the capacitor Cd, that is, the output voltage. By processing the average value of the output voltage detection values and using the average value as the output voltage detection signal, a more accurate and stable output voltage can be obtained.
[0019]
The circuit operation in the switching half cycle in this embodiment will be described with reference to FIGS. In FIG. 4, the horizontal axis indicates time, the upper stage shows the drive pulses of the switching semiconductor elements S1 and S4 and the drive pulses of the switching semiconductor elements S2 and S3, and the middle stage shows the current of the resonance capacitor and the load capacitor. The current is shown in the lower part, and the output voltage is shown in the lower part. FIG. 5 shows the flow of current in each region when the circuit operation in the switching half cycle of the capacitor charger is divided into three operation regions.
[0020]
As shown in FIG. 5A, the period a in FIG. 4 is a period until the secondary side rectifier diodes D1 and D4 start to conduct when the switching semiconductor elements S1 and S4 are in an on state, that is, This is a case where the voltage of the resonant capacitor Cr is lower than the voltage of the load capacitor Cd. During this period, a current flows only through the resonant capacitor Cr and no current flows through the load capacitor Cd. Therefore, the output voltage, that is, the voltage of the load capacitor Cd is constant. In this embodiment, as will be described in detail later, a period a in which the output voltage is constant is set as an output voltage detection period in a state where drive pulses are applied to the switching semiconductor elements S1 and S4 or S3 and S2, and the output thereof Assume that four or more predetermined numbers (N) of output voltage detection values are detected in the voltage detection period a.
[0021]
When the resonant capacitor Cr is charged until it substantially matches the voltage of the load capacitor Cd, the secondary side rectifier diodes D1 and D4 begin to conduct as shown in FIG. 5B (see FIG. 4). Time t2) is a period in which current flows through the load capacitor Cd. Therefore, in the output voltage rise period b in FIG. 4, the output voltage rises by charging the load capacitor Cd. This continues while the switching semiconductor elements S1 and S4 are in the on state.
[0022]
After the switching semiconductor elements S1 and S4 are turned off, energy is recovered on the input side through the internal diodes of the switching semiconductor elements S3 and S2, as shown in FIG. 5 (c). Also during this period, since the rectifier diodes D1 and D4 on the secondary side become conductive, a current flows through the load capacitor Cd, and the output voltage rises (period c in FIG. 5). As can be seen from the above description, the detection of the output voltage is performed within the time t1 to t2 (output voltage detection period a) in FIG. The output voltage can be detected relatively accurately and stably without providing a filter circuit. Further, as shown in the lowermost stage of FIG. 4, from the time t1 when the switching semiconductor element is turned on, which avoids a sufficient fixed period considered not to be affected by the instantaneous noise generation when the switching semiconductor element is turned on. In order to sufficiently avoid the occurrence of instantaneous noise due to the conduction of the secondary side rectifier diode from the time point ts later on, in order to avoid this influence, from the time point t2 when the secondary side rectifier diode conducts. Is preferably performed during the previous time tf.
[0023]
Next, the detection of the output voltage and the control method using the detected value will be specifically described. In this embodiment, the period during which the output voltage is constant is set as the output voltage detection period a, and a predetermined number N (which is an integer of 4 or more) of output voltage detection values are detected during the output voltage detection period. . These output voltage detection values are sequentially stored in the FPGA 5a of the parallel arithmetic processing means 6. Each time a new output voltage detection value is input to the FPGA 5a, the latest (N-1) output voltage detection values among the output voltage detection values stored in a register (not shown) of the FPGA 5a are read. High-speed parallel calculation is performed including the new output voltage detection value, the maximum output voltage detection value and the minimum output voltage detection value are obtained, and the average value of the output voltage detection values excluding these is calculated. Desired.
[0024]
Specifically, as shown in the output voltage waveform in the lower part of FIG. 4, the output voltage is detected in the output voltage detection period a by a certain reference pulse, and the output voltage detection value Vn is calculated in parallel. Assuming that the latest (N-1) output voltage detection values read out of the stored data are inputted to the processing means 6 and are V1, V2, V3... Vm, the output voltage detection value Vn. The (N-1) output voltage detection values V1, V2, V3... Vm read out are compared with each other and subjected to arithmetic processing to obtain the maximum and minimum output voltage detection values. Subsequently, the parallel arithmetic processing means 6 excludes the maximum output voltage detection value and the minimum output voltage detection value from the N output voltage detection values, and leaves the remaining (N−2), that is, two or more. An output voltage detection value is obtained, and these (N-2) output voltage detection values are processed to obtain an average value Ve. The average value Ve is used for control as an output voltage detection signal.
[0025]
In this way, in this embodiment, one or more average values Ve of output voltage detection values used for control as output voltage detection signals in the output voltage detection period a are obtained. Then, an average value Ve of the output voltage detection values is obtained as a digital output voltage detection signal by a read signal from the CPU 5a. At this time, since the reading speed of the CPU 5b is slower than the parallel processing speed of the FPGA 5a, the average value Ve of the output voltage detection values is not read out at all, but is read at a constant interval. The parallel processing means 6 generates a pulse width modulation (PWM) signal by comparing the average value Ve of the output voltage detection values read at regular intervals with a predetermined constant or changing reference signal. This is given to the circuit 7.
[0026]
Next, an example in which predictive control is performed using the average value Ve of the output voltage detection values will be described. If the average value of the detected output voltage detected in the immediately preceding output voltage detection period a and stored in the register of the CPU 5 is Ve-1, the CPU 5 calculates (Ve-Ve-1), The increase ΔVn of the output voltage is obtained, and the output voltage Vn at that time is obtained. Using this result, assuming that the voltage ΔVn + 1 rising in the next half cycle is the same as ΔVn, the next output voltage Vn + 1 is predicted to be Vn + ΔVn.
[0027]
Next, the predicted voltage value Vn + 1 is compared with the target output voltage Vf. When the predicted voltage value Vn + 1 is smaller than the target output voltage Vf (Vn + 1 <Vf), The switching semiconductor element is operated with a predetermined substantially constant pulse width. However, when the predicted output voltage Vn + 1 to be output next becomes larger than the target output voltage Vf (Vn + 1> Vf), the pulse width is controlled for the first time. First, ΔV = Vf−Vn + 1 is calculated to obtain a voltage value to be raised to the target voltage. Here, the calculation of the ON time of the switching semiconductor element necessary for increasing the voltage of ΔV is a value stored in advance by the CPU 5 by determining the relationship between the ON time of the switching semiconductor element and the output voltage increase. To use.
[0028]
When the ON time of the switching semiconductor element is changed, the output voltage increase in a half cycle of one switching cycle is the output voltage increase period b due to the ON state of the switching semiconductor element, and after the switching semiconductor element is turned OFF. This is due to the conduction period of the secondary side rectifier diode (period c in FIG. 5). The relationship between the on-time of the switching semiconductor element and the output voltage rise is such that the output voltage that rises in a half cycle with respect to the on-time of the switching semiconductor element has a one-to-one relationship. In particular, a time ta during which the voltage does not increase from the time when the drive pulse is turned on is stored in a ROM (not shown) of the CPU 5b. Further, when the ON time of the switching semiconductor element is proportional to the voltage increase, ΔV / Δt is stored in the CPU 5b of the parallel arithmetic processing means 6. In the calculation, the switching semiconductor element on-time tx in the output voltage rise period b is obtained by using this stored relationship, and then the time ta is added to the result to obtain the on-time of the switching semiconductor element. Ton = ta + tx is obtained. The pulse width of the last half cycle is adjusted and determined from the on-time ton of the obtained switching semiconductor element.
[0029]
Here, the detected output voltage values Vn and Vn-1 are digitized values. Actually, the voltage value ΔVn, which increases with the charging amount of the switching semiconductor device in the switching half cycle, becomes smaller gradually as the charging voltage of the capacitor Cd increases. That is, in the above-mentioned rising voltage value ΔVn, n is a natural number, and the rising voltage values ΔV1, ΔV2, ΔV3, ΔV4,... Gradually decrease the voltage charged with the same set pulse width. However, the difference in voltage increase in one half cycle decreases as the output voltage value increases, and adjacent voltage increases are almost equal immediately before the target voltage Vf.
[0030]
Here, after the output voltage is a voltage lower than the target voltage Vf and the voltage V1 is charged to such an extent that the difference in charge amount in the switching half cycle of the switching semiconductor element becomes small, a certain switching semiconductor element The switching semiconductor element is predicted by predicting the output voltage Vn + 1 after the next half cycle, assuming that the voltage part ΔVn rising in the half cycle and the voltage part ΔVn + 1 rising in the next switching semiconductor element are almost the same. Control the on-time.
[0031]
When the on-time of the switching semiconductor element is changed, the increase in the output voltage in one switching half cycle changes when the input voltage changes. However, if the accuracy of the target output voltage can be charged sufficiently high, it is not necessary to consider the fluctuation of the input voltage in order to omit the means for detecting the output voltage. When taking into account fluctuations in the input voltage, the capacitor charger is provided with a detection circuit for detecting the input voltage. The CPU in the control circuit stores a one-to-one relationship with the output voltage that rises in a half cycle with respect to the ON time of the switching semiconductor element corresponding to the input voltage, and detects the detected input voltage. Based on the value, the aforementioned pulse width is controlled.
[0032]
The target voltage value Vf is a final set voltage that is set in the parallel arithmetic processing means 6 in the control circuit 1 and is a target of the charging voltage value V1 for the load capacitor Cd. Note that the maximum width of the drive pulse is such that the switching semiconductor elements S1 and S2 or S3 and S4 are simultaneously turned on by the adjacent drive pulses in the ON / OFF operation of the switching semiconductor elements S1 to S4, so that they are not short-circuited. The pulse width of the maximum duty cycle that can be normally operated at the switching frequency is obtained. When there is a margin for the charging time, the drive pulse having a drive pulse width set smaller than the maximum drive pulse width may be used, or the drive pulse width of several previous pulses may be adjusted or the number of drive pulses may be adjusted. Here, in the initial stage of charging, charging may be started with a soft driving pulse having a constant driving pulse width smaller than the constant driving pulse width or a gradually increasing driving pulse width.
[0033]
In the embodiment described above, the example in which the most stable and accurate output voltage detection value is required has been described. However, even when the power conversion device is a capacitor charging device, the capacitor voltage does not change only for a certain period. It is not necessary to detect the output voltage. The output voltage is detected during the entire operation period, converted into a digital value of a predetermined high frequency, and the output voltage detection value of each digital is obtained as described above. Of course, the average value of the detected output voltage may be obtained as described above. Even in this case, it is possible to maintain a stable output voltage with considerably higher accuracy than in the past. In the embodiment described above, specific prediction charging of the capacitor charging circuit has been described. However, the present invention can be similarly applied to other prediction charging or normal charging control.
[0034]
In addition to the embodiments described above, the present invention can be applied in the same manner as described above even in a device that requires a high stability DC high voltage or DC voltage as in the case of an X-ray high voltage power supply. The same effect is particularly exhibited.
Furthermore, in the above-described embodiment, the power conversion device including a single power supply circuit has been described. However, the present invention can be applied to a power conversion device including two or more single power supply circuits connected in parallel as described above. It can be applied and the same effect can be obtained. As a matter of course, the specific configuration is not limited to the above-described embodiment, and design changes and the like within a range not departing from the gist of the present invention are included in the present invention.
[0035]
【The invention's effect】
The present invention has the characteristics as described above, and the output voltage can be detected accurately and stably without being affected by momentary fluctuations in the input voltage or output voltage, or noise. A high load voltage value can be obtained. In addition, since parallel processing means such as an FPGA that can process signals in parallel at high speed is used, the average value of the output voltage detection values can be obtained at the maximum reading speed of the CPU even if complicated arithmetic processing is performed. This further contributes to the stabilization and accuracy of the load voltage.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a power conversion device according to a first embodiment of the present invention.
FIG. 2 is a flowchart from output voltage detection to pulse width modulation in the control circuit of the power converter.
FIG. 3 is a diagram for explaining a capacitor charger according to a second embodiment of the present invention.
FIG. 4 shows the relationship between the driving pulses of switching semiconductor elements S1 and S4, the switching semiconductor elements S2 and S3 of the parallel resonant converter, the current flowing through the resonance capacitor current and the load capacitor current, and the output of the load capacitor. It is a figure which shows the relationship with a voltage.
FIG. 5 is an explanatory diagram showing an operation from a region a to a region c when a half cycle of the parallel resonant converter is divided into three regions.
FIG. 6 is a conceptual diagram showing a configuration of a conventional parallel resonant converter.
[Explanation of symbols]
1-Control circuit 2-Voltage divider
3-Output voltage detection circuit 4-Analog-digital converter
5-CPU 6-FPGA (Field Programmer
Bull gate array) 7-Drive circuit
IV-Inverter part Re-Rectifier circuit
H-Transformer Cd-Load capacitor

Claims

A switching semiconductor element; a control circuit that controls the switching semiconductor element so that a detection signal of an output voltage between output terminals is equal to a predetermined reference signal; a resonance circuit having a resonance inductor and a resonance capacitor; In a control method of a power converter comprising a rectifier circuit that rectifies an alternating voltage from a resonance circuit, and a capacitor connected between the output terminals ,
The period of a certain driving pulse in the switching cycle of the switching semiconductor element, and the voltage of the resonant capacitor starts to increase due to the switching semiconductor element being turned on. Detecting an output voltage value of a predetermined number N (an integer of 2 or more) during a period until a current starts to flow through the rectifier circuit to the capacitor between the output terminals by exceeding the voltage of
Obtaining a detected value of the output voltage value by performing an analog-digital conversion process;
Reading the latest (N-1) detected values of the output voltage values ;
Using the detected values of the output voltage values of two or more to calculate an average value;
The provided method for controlling a power converting apparatus of the mean value of the detected value of the output voltage value, characterized in that said detection signal of said output voltage.

A switching semiconductor element; a control circuit that controls the switching semiconductor element so that a detection signal of an output voltage between output terminals is equal to a predetermined reference signal; a resonance circuit having a resonance inductor and a resonance capacitor; In a control method of a power converter comprising a rectifier circuit that rectifies an alternating voltage from a resonance circuit, and a capacitor connected between the output terminals ,
The period of a certain driving pulse in the switching cycle of the switching semiconductor element, and the voltage of the resonant capacitor starts to increase due to the switching semiconductor element being turned on. Detecting an output voltage value of a predetermined number N (an integer of 2 or more) during a period until a current starts to flow through the rectifier circuit to the capacitor between the output terminals by exceeding the voltage of
A step of digital conversion, - an analog detection value of the output voltage value
Storing the detected value of the output voltage value ;
Reading the latest (N-1) detected values of the output voltage values ;
Each time the detected value of the newly output voltage value is determined, by comparing the detected value of the most recent read the the detected value of the output voltage value (N-1) pieces of the output voltage value, which Calculating the detected value of the maximum output voltage value and the detected value of the minimum output voltage value of
Determining a mean value of the detected values of the remaining of said output voltage values excluding said detected value of the detection value and the minimum output voltage value of the maximum output voltage value by arithmetic processing,
The provided method for controlling a power converting apparatus of the mean value of the detected value of the output voltage value, characterized in that said detection signal of said output voltage.

In claim 1 or claim 2,
The average value of the detected value of the output voltage value is read at a predetermined cycle, so that a part of the average value of the detected value of the output voltage value is used as a detection signal of the output voltage. A control method of a power converter characterized by the above.

One or a plurality of switching semiconductor elements, a control circuit for controlling the switching semiconductor elements so that a detection signal of an output voltage between output terminals becomes equal to a predetermined reference signal , a resonance inductor, and a resonance capacitor In a power converter comprising a resonance circuit and a rectifier circuit that rectifies an alternating voltage from the resonance circuit, and a capacitor is connected between the output terminals ,
The control circuit includes:
The period of a certain driving pulse in the switching cycle of the switching semiconductor element, and the voltage of the resonant capacitor starts to increase due to the switching semiconductor element being turned on. The output voltage value of the power converter is detected in a period until the current starts to flow to the capacitor between the output terminals through the rectifier circuit by exceeding the voltage of the analog voltage detection signal of the switching semiconductor element. Voltage detection means for converting into a digital output voltage detection value having a frequency higher than the switching frequency;
Parallel arithmetic processing means for obtaining an average value by performing parallel arithmetic processing using two or more of the output voltage detection values to obtain an output voltage detection signal;
A power conversion device comprising:

One or a plurality of switching semiconductor elements, a control circuit for controlling the switching semiconductor elements so that a detection signal of an output voltage between output terminals becomes equal to a predetermined reference signal , a resonance inductor, and a resonance capacitor In a power converter comprising a resonance circuit and a rectifier circuit that rectifies an alternating voltage from the resonance circuit, and a capacitor is connected between the output terminals ,
The control circuit includes:
The period of a certain driving pulse in the switching cycle of the switching semiconductor element, and the voltage of the resonant capacitor starts to increase due to the switching semiconductor element being turned on. of the period until current starts to flow in the capacitor voltage and the output terminal through the rectifier circuit by weight, detects the output voltage value of the power converter, wherein the analog voltage detection signal switching semiconductor element Voltage detection means for converting to a digital output voltage detection value having a frequency higher than the switching frequency of
And memory output voltage detection value of the digital, the latest of a predetermined number N (4 or more integer) of them -1 of the read output voltage detection value, the readout (N-1) pieces of the output voltage The detection value is compared with the N output voltage detection values including the output voltage detection value just detected, and the maximum output voltage detection value and the minimum output voltage detection value in the output voltage detection value are determined from the comparison result. A parallel calculation processing means for obtaining an average value of the remaining output voltage detection values excluding the maximum output voltage detection value and the minimum output voltage detection value by performing a parallel calculation process to obtain an output voltage detection signal;
A power conversion device comprising:

In claim 4 or claim 5,
The control circuit includes at least an FPGA (Field Programmable Gate Array) and a CPU, and calculates an average value of the output voltage detection values obtained by the FPGA at a predetermined cycle based on a signal from the CPU. A power converter that reads and generates a pulse width control signal in comparison with a predetermined reference signal.