JP4379124B2 - 電子機器用電源装置及び該電源装置を用いた電子機器 - Google Patents

Description

本発明は、電子機器に接続された商用電源から該電子機器を駆動する直流電圧を生成する電源装置に関し、特に、電子機器の待機時等の消費電力を抑制可能な電子機器用の電源装置に関する。

従来、電子機器用の電源装置には、商用電源を一次側とし電子機器の駆動部等を二次側とする変圧器と、その変圧器の一次側に配置される交流生成用スイッチングトランジスタとを有する、スイッチング電源が一般的に用いられている。最近では、かかるスイッチング電源の一つとして、フライバック・コンバータ回路方式のものが、電源装置の構成部品が少ないという利点から、プリンタ等の電子機器用の電源装置に多く用いられている。

例えば、かかる電源装置をプリンタ等の電源部に安定化電源として用いる場合には、上記交流生成用スイッチングトランジスタのスイッチング動作を制御することにより、プリンタ駆動部等への供給電力を調節する。しかし、プリンタ等のコンピュータ周辺機器は、電源がオンでもその駆動部等は常に動作しているわけではないので、電源がオンで駆動部等が動作していない期間、すなわち待機時等は、なるべく消費電力を抑えるのが望ましい。

そこで、従来から採用されている待機時等の省電力化技術として、例えば、上記変圧器の二次側を周期的にオン・オフさせて、上記交流生成用スイッチングトランジスタのスイッチング動作時間を短くして直流出力電圧の電圧レベルを下げる方式を採用した電源装置がある（例えば、特許文献１参照）。

また、待機時等の消費電力を抑制可能な電子機器用電源装置として、電子機器の電源基板に一次側と二次側の電源回路が形成され、出力端子間に任意の順序で直列接続された第１のツェナーダイオード、抵抗素子、および第２のツェナーダイオードと、抵抗素子の両端電圧に応じて一次側電源回路の交流生成用スイッチングトランジスタのオン・オフを制御する制御回路と、電子機器の主制御基板からの短絡指示信号により第２のツェナーダイオードの両端間を短絡させる短絡回路とを二次側電源回路に備え、短絡回路が第２のツェナーダイオードの両端間を短絡した場合に制御回路により上記交流生成用スイッチングトランジスタのオン期間およびオン・オフ周期をともに短くする制御を行う電源装置も提案されている（例えば、特許文献２参照）。

特開２０００−１５６９７７号公報 特開２００２−１１９０５１号公報

上述した特許文献１等に記載の電源装置では、ある周期でオン・オフを繰り返すことから、可聴周波数の異音が発生するという問題がある。

また、例えば、特許文献２に記載の電源装置では、可聴周波数の異音が発生するという問題は解消することができるが、当該電源回路を実際に電子機器の基板上に実装した場合、電子機器の主電源スイッチ等がオン・オフされた場合に、主制御基板からの電源オン・オフ信号により該電源回路のオン・オフを制御する上に、電子機器が待機状態等に入った場合に、主制御基板からの上記短絡指示信号により第２のツェナーダイオードの両端間を短絡させる構成を採用せざるを得ないため、電源基板と主制御基板との間に、例えば、４本の信号線が必要となり、その分、電子機器の電装コストが増加してしまうという問題がある。

本発明の目的は、可聴周波数の異音を発生させることが無い上に、電装コストも比較的抑えることが可能な電子機器用電源装置を提供することにある。

上記目的を達成するため、本発明の電子機器用電源装置は、直列接続された第１のツェナーダイオード及び第２のツェナーダイオードの一方を短絡させるのではなく、制御基板側にもう１つ第３のツェナーダイオードを設けて、このツェナーダイオードの作用により上記第２のツェナーダイオードの両端間を短絡させたのと同様に、出力電圧の電圧レベルを下げるようにした。

即ち、本発明の電子機器用電源装置は、電源基板と制御基板とを備える電子機器に用いられる電源装置であって、前記電源基板上には、商用電源に接続された一次側電源回路と、前記一次側電源回路に接続され交流電圧変換を行う変圧器と、前記変圧器で変換された交流電圧を直流電圧に変換する二次側電源回路とを備え、前記一次側電源回路は、前記変圧器の一次側に交流電圧を供給するか否かを切り替えるスイッチング素子と、該スイッチング素子のオン・オフを制御する一次側制御回路を有し、前記二次側電源回路は、直流電圧を出力する出力端子間に直列接続された第１のツェナーダイオード、第２のツェナーダイオード及び抵抗素子を有し、前記制御基板上には、低電圧制御信号用のスイッチング素子と主電源オン・オフ信号用のスイッチング素子を有する、電子機器用電源装置において、前記制御基板上、第３のツェナーダイオードを前記低電圧制御信号用のスイッチング素子と主電源オン・オフ信号用のスイッチング素子とに接続するように設けることで、前記制御基板側から前記電源基板側に前記主電源オン・オフ信号を伝送する信号線と前記低電圧制御信号を伝送する信号線とを兼用することを特徴とする。

かかる構成により、電源基板とメイン基板との間の電線をより少なくすることが可能になり、その分電装コストを抑えることができる。

また、前記一次側制御回路は、前記低電圧制御信号用のスイッチング素子がオンした場合には、前記一次側に交流電圧を供給するか否かを切り替えるスイッチング素子のオン期間およびオン・オフ周期をともに短くする制御を行う。更に、前記一次側制御回路は、前記一次側電源回路から可聴周波数の異音が発生しないように前記一次側に交流電圧を供給するか否かを切り替えるスイッチング素子のオン期間およびオン・オフ周期を制御する。かかる構成により、可聴周波数の異音は発生しなくなる。

ここで、前記第３のツェナーダイオードのツェナー電圧と、前記第１のツェナーダイオード又は第２のツェナーダイオードのいずれか一方のツェナー電圧を同じにするのが好適である。かかる構成により、例えば、第３のツェナーダイオードにそのツェナー電圧が第２のツェナーダイオードのツェナー電圧と同じものを用いれば、第２のツェナーダイオードの両端間を短絡させたのと同様に、出力電圧の電圧レベルを第１のツェナーダイオードのツェナー電圧まで下げることができる。

また、前記第３のツェナーダイオードのツェナー電圧と、前記第１のツェナーダイオード及び第２のツェナーダイオードのツェナー電圧を異ならせてもよい。かかる構成により、例えば、第３のツェナーダイオードにそのツェナー電圧が第２のツェナーダイオードのツェナー電圧と異なるものを用いれば、第２のツェナーダイオードの両端間を短絡させる場合と異なり、第１のツェナーダイオードのツェナー電圧とは異なる出力電圧の電圧レベルを得ることができる。

尚、本発明の電子機器用電源装置は、前記低電圧制御信号のスイッチング素子はバイポーラトランジスタにより構成され、該バイポーラトランジスタのコレクタには、前記第３のツェナーダイオードのアノードが接続され、該バイポーラトランジスタ及び第３のツェナーダイオードは、２本の電線を介して前記第１のツェナーダイオード及び第２のツェナーダイオードに並列接続されている。

また、前記一次側電源回路、前記変圧器および前記二次側電源回路は、フライバック・コンバータ回路で構成されることを特徴とする。かかる構成により、比較的少ない構成部品で本発明の電子機器用電源装置を構成できる。

そして、本発明の電子機器は、以上の電源装置を備えることを特徴とする。かかる電子機器によれば、電源基板とメイン基板との間の電線をより少なくすることが可能になり、その分電装コストを抑えることができるので、電子機器トータルのコストも節約できる。

まず、本発明の理解を容易にするために、図１を参照しながら、従来の電源装置における電源回路の構成について説明しておく。尚、図１に示した電源装置は、フライバック・コンバータ方式の回路構成を有し、短絡指示信号により第２のツェナーダイオードの両端間を短絡させる構成の電源回路である。

この従来の電源装置は、電源基板と制御基板とを備える電子機器に用いられる電源装置であり、図１に示すように、電源基板１０に形成された第１の電源制御回路と、主制御（メイン）基板２０に形成された第２の電源制御回路から構成される。

第１の電源制御回路は、商用電源に接続された一次側電源回路１と、一次側電源回路１に接続され交流電圧変換を行う変圧器Ｔ１と、変圧器Ｔ１で変換された交流電圧を直流電圧に変換する二次側電源回路２とを備えている。

一次側電源回路１は、変圧器Ｔ１の一次側に交流電圧を供給するか否かを切り替えるスイッチング素子としてのトランジスタＱ１と、トランジスタＱ１のオン・オフを制御する一次側制御回路１Ａと、商用電源からの交流入力（ＡＣ入力）から不要な周波数成分を除去等するためのフィルタ回路１Ｂ及び交流を直流に変換するための整流・平滑回路１Ｃと、電源を起動するための起動抵抗としての抵抗素子Ｒ１とを有している。

尚、一次側制御回路１Ａは、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、以下「ＩＣ」という）により構成されている。また、フィルタ回路１Ｂは、主にＥＭＣ対策上設けられるものであり、例えば、コモンモード・チョークコイル及びコンデンサ等による公知の回路により構成される。更に、整流・平滑回路１Ｃも、交流を所定レベルの直流に変換するための公知の回路により構成される。

二次側電源回路２は、変圧器Ｔ１の二次側に接続されたダイオードＤ２およびコンデンサＣ２と、出力端子間に直列接続されたツェナーダイオード（第１のツェナーダイオード）ＺＤ１、ツェナーダイオード（第２のツェナーダイオード）ＺＤ２及び抵抗素子Ｒ３と、抵抗素子Ｒ３の両端電圧によりオン・オフするフォトカップラ２Ａを備えている。尚、図示しないが、第１の電源制御回路は、出力電圧に対してDC-DC変換を行うチョッパ回路（DC-DCコンバータ回路）を有していても良い。

第２の電源制御回路は、低電圧制御信号（短絡指示信号）のオン・オフを切り替えるためのスイッチングを行うトランジスタＱ４と、主電源のオン・オフを切り替えるためのスイッチングを行うトランジスタＱ５とを含んでいる。トランジスタＱ４は、２本のケーブル２２、２３を介してツェナーダイオードＺＤ２に並列接続されている。トランジスタＱ５は、２本のケーブル２１、２３を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２に並列接続されている。

この図１に示した電源装置では、トランジスタＱ５のベース端子に、主電源制御信号（主電源のオン・オフ信号）が入力される。即ち、電子機器の主電源スイッチがオフされると、トランジスタＱ５のベース端子に入力される主電源制御信号（主電源のオン・オフ信号）がハイレベルになり、トランジスタＱ５がオンすることにより、２本のケーブル２１、２３を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２の双方とも短絡状態となる。この結果、フォトカップラ２Ａのダイオード２ａの電圧に相当する電圧のみが第２の電源（制御）回路の出力端子から出力されることになる。従って、このダイオード２Ａの電圧として、例えば、１Ｖのものを用いれば、出力端子から出力される電圧は、略１Ｖとなり、電子機器を、実質上、電源オフの状態とすることができる。

一方、電子機器の主電源スイッチがオンされると、トランジスタＱ５のベース端子に入力される主電源制御信号（主電源のオン・オフ信号）がローレベルになり、トランジスタＱ５がオフすることにより、ツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２の電圧にフォトカップラ２Ａのダイオード２ａの電圧を加えた電圧に相当する電圧が第２の電源（制御）回路の出力端子から出力されることになる。従って、ツェナーダイオードＺＤ１、ツェナーダイオードＺＤ２のツェナー電圧として、例えば、それぞれ２１Ｖ、２０Ｖのものを用いれば、出力端子から出力される電圧は、略４２Ｖとなり、電子機器は電源オンの状態となる。

しかしながら、図１に示した電源装置は、トランジスタＱ５が２本のケーブル２１、２３を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２に並列接続される上に、更に、トランジスタＱ４が２本のケーブル２２、２３を介してツェナーダイオードＺＤ２に並列接続される構成を有している。ところで、ツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２は、電源の出力を決める素子であることから、電源基板側に設けなければならない。このため、グラウンド線を含めて、ツェナーダイオードＺＤ２に並列にトランジスタＱ４を接続し、メイン基板側から主電源のオン・オフを制御し、更に、低電力モード（待機時等）の制御を行うためには、電源オン・オフ信号と低電圧制御信号を別個の線でメイン基板側から電源基板側に送る必要がある。この結果、上記グラウンド線と４２Ｖ側の線を含めて、合計４本の電線（ケーブル）２１、２２、２３及び２４で入出力端子を接続する必要が生じてしまう。このため、その分電装コストが高くなり、電子機器トータルのコストにも影響してしまう。

次に、かかる問題点を解決するものとして、本発明の実施形態に係る電子機器用電源装置について、図２乃至図５を参照しながら説明する。本実施形態の電源装置も、図１に示した従来の電源装置と同様に、電源基板と制御基板とを備える電子機器に用いられる。本実施形態では、この電源装置を「電子機器」としての記録装置に適用した。そこで、まず、本実施形態に係る電源装置を含む「電子機器」としての記録装置の構成について説明する。図２は、本実施形態に係る電源装置を含むインクジェット式記録装置の主要部の構成を示すブロック図である。

同図に示されたインクジェット式記録装置は、ホストコンピュータ５０と接続され、記録などの割り込みを受け付け、記録用の画像データを受信する記録コントローラ１００と、記録コントローラ１００から供給されるデータに従って画像を記録する記録エンジン２００とを有する。記録エンジン２００は、記録ヘッド２０２、図示しないキャリッジ機構及び紙送り機構、更に、キャリッジ機構に含まれるキャリッジ（ＣＲ）モータや紙送り機構に含まれる紙送り（ＰＦ）モータ並びにＡＳＦ（Ａｕｔｏ Ｓｈｅｅｔ Ｆｅｅｄｅｒ、自動給紙装置）モータ等の各種モータ類２０４等により構成される。

記録コントローラ１００は、インクジェット式記録装置の、例えば、図示しない筐体底部に設けられた主制御基板（以下、メイン基板と呼ぶ）２０上に形成されている。例えば、図示しない筐体底部には、このメイン基板２０に隣接して電源基板１０が設けられており、この電源基板１０上には、本実施形態に係る電源装置を構成する電源回路の１次側電源回路と２次側電源回路の一部が形成されている。電源基板１０上の電源回路からは、パワー系電圧として、例えば、４２Ｖの電源電圧がメイン基板２０上のパワー系部品［ヘッドドライバ（駆動回路）１１６やモータドライバ（駆動回路）１２０］に供給される。尚、電源基板１０からは、記録ヘッド２０２や各種モータ類２０４を駆動するための、上記４２Ｖの電圧の他にも、図示しないパラレルインターフェースを駆動するための５Ｖの電圧、ＣＰＵ１０２や制御回路１１０等のロジック系或いは各種センサを駆動するための３．３Ｖ、１．５Ｖなどの電圧が供給される。

記録コントローラ１００は、記録シーケンス用のプログラム等を実行するＣＰＵ１０２と、不揮発性メモリで構成され記録シーケンスプログラム等が格納されるＲＯＭ１０６と、記録対象の画像データ等が格納されるＳＤＲＡＭ１０４と、上記ＣＰＵ１０２、ＳＤＲＡＭ１０４及びＲＯＭ１０６に接続され、ＣＰＵ１０２とＳＤＲＡＭ１０４のコントロールやバス１０８の管理を行うＡＳＩＣ（Application Specific Integrated Circuit）から構成される制御回路１１０とを有する。ＲＯＭ１０６やＳＤＲＡＭ１０４には、省電力時にアクセスすべき制御プログラムや低電力モードから通常モードに復帰するための復帰プログラム或いはこれらに必要なデータ等が格納されており、ＣＰＵ１０２は、省電力時には、これらにアクセスして制御を行う。

制御回路１１０は、ホストコンピュータ５０、メカセンサ１５２及び操作パネル１５４等に接続されるインターフェース制御部１１２を含んでいる。制御回路１１０は、所定の画像処理などを行い、記録用の画像データに対応する記録駆動信号１１４をヘッドドライバ１１６を介して記録エンジン２００の記録ヘッド２０２に供給する。また、制御回路１１０は、上述した各種モータ類２０４の駆動制御信号１１８をモータドライバ１２０を介して記録エンジン２００の各種モータ類２０４に供給する。制御回路１１０のインターフェース制御部１１２は、図示しないＩＥＥＥ１２８４ポート、シリアルポート及びＵＳＢポート等を介してホストコンピュータ５０に接続される。

記録エンジン２００は、通常動作モードと低電力モードとを有する。低電力モードでは、記録ヘッド２０２や各種モータ類２０４を駆動するために供給される４２Ｖの電圧が、例えば、２０Ｖまで下げられ、電力消費を抑えた状態になる。低電力モードでも、ホストコンピュータ５０からの記録割り込みやインクジェット式記録装置のメカセンサ１５２や操作パネル１５４上に形成された外部スイッチからの割り込みに対応できるように、記録コントローラ１００の制御回路１１０内のインターフェース制御部１１２等が通常状態を維持する。これに対して、記録エンジン２００は、低電力モードでは記録シーケンスを実行していなので、記録シーケンスの実行に必要なハードウエア資源を、できる限り電力消費が少ないモードに切り替えるために、供給電圧が上述した２０Ｖまで下げられる。

本発明の電源装置の基本原理は、上記した記録ヘッド２０２や各種モータ類２０４を駆動するための４２Ｖの電圧を供給し、低電力モード時には、これを２０Ｖまで下げ得る電源としてだけでなく、他の供給電圧及びその低電圧を得る場合にも適用できるが、以下、本実施形態では、上記の記録ヘッド２０２や各種モータ類２０４を駆動するための４２Ｖの電圧を供給し、低電力モード時には、これを略２０Ｖまで下げる電源装置として説明する。

そこで、図３を参照しながら、本実施形態に係る電源装置における電源回路の構成について説明する。尚、図３に示した電源装置も、フライバック・コンバータ方式の回路構成を有している。この電源装置は、図３に示すように、電源基板１０に形成された第１の電源制御回路と、主制御（メイン）基板２０に形成された第２の電源制御回路から構成される。

第１の電源制御回路は、商用電源に接続された一次側電源回路１と、一次側電源回路１に接続され交流電圧変換を行う変圧器Ｔ１と、変圧器Ｔ１で変換された交流電圧を直流電圧に変換する二次側電源回路２とを備えている。一次側電源回路１は、変圧器Ｔ１の一次側に交流電圧を供給するか否かを切り替えるスイッチング素子としてのトランジスタＱ１と、トランジスタＱ１のオン・オフを制御する一次側制御回路１Ａと、商用電源からの交流入力（ＡＣ入力）から不要な周波数成分を除去等するためのフィルタ回路及び交流を直流に変換するための整流・平滑回路１Ｂと、電源を起動するための起動抵抗としての抵抗素子Ｒ１とを有している。尚、一次側制御回路１Ａは、ＩＣにより構成されている。二次側電源回路２は、変圧器Ｔ１の二次側に接続されたダイオードＤ２およびコンデンサＣ２と、出力端子間に直列接続されたツェナーダイオード（第１のツェナーダイオード）ＺＤ１、ツェナーダイオード（第２のツェナーダイオード）ＺＤ２及び抵抗素子Ｒ３と、抵抗素子Ｒ３の両端電圧によりオン・オフするフォトカップラ２Ａを備えている。尚、図示しないが、第１の電源制御回路は、出力電圧に対してDC-DC変換を行うチョッパ回路（DC-DCコンバータ回路）を有していても良い。

第２の電源制御回路は、低電圧制御信号（短絡指示信号）のオン・オフを切り替えるためのスイッチングを行うトランジスタＱ４と、主電源のオン・オフを切り替えるためのスイッチングを行うトランジスタＱ５とを含んでいる。トランジスタＱ４のコレクタには、ツェナーダイオード（第３のツェナーダイオード）ＺＤ３のアノードが接続されている。これにより、トランジスタＱ４及びツェナーダイオード（第３のツェナーダイオード）ＺＤ３は、２本のケーブル２１、２２を介してツェナーダイオードＺＤ１及びＺＤ２に並列接続されている。トランジスタＱ５は、２本のケーブル２１、２２を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２に並列接続されている。

この図３に示した電源装置では、トランジスタＱ５のベース端子に、主電源制御信号（主電源のオン・オフ信号）が入力される。即ち、例えば、ユーザが、図２に示したインクジェット式記録装置の操作パネル１５４上に設けられた図示しない電源スイッチを切断すると、インターフェース制御部１１２を介して、対応する信号が制御回路１１０からＣＰＵ１０２に送られ、ＣＰＵ１０２は、上述した電源オン・オフ信号をハイレベルにする。

トランジスタＱ５のベース端子に入力される電源オン・オフ信号がハイレベルになると、トランジスタＱ５がオンすることにより、２本のケーブル２１、２２を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２の双方とも短絡状態となる。この結果、フォトカップラ２Ａのダイオード２ａの電圧に相当する電圧のみが第２の電源（制御）回路の出力端子から出力されることになる。このダイオード２Ａの電圧としては、略１Ｖのものを用いており、この結果、出力端子から出力される電圧は、略１Ｖとなり、インクジェット式記録装置は、実質上、電源オフの状態となる。

一方、例えば、ユーザが、図２に示したインクジェット式記録装置の操作パネル１５４上に設けられた図示しない電源スイッチを入れると、インターフェース制御部１１２を介して、対応する信号が制御回路１１０からＣＰＵ１０２に送られ、ＣＰＵ１０２は、上述した電源オン・オフ信号をローレベルにする。

トランジスタＱ５のベース端子に入力される電源オン・オフ信号がローレベルになると、トランジスタＱ５がオフすることにより、ツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２の電圧にフォトカップラ２Ａのダイオード２ａの電圧を加えた電圧に相当する電圧が第２の電源（制御）回路の出力端子から出力されることになる。ツェナーダイオードＺＤ１、ツェナーダイオードＺＤ２のツェナー電圧としては、それぞれ２１Ｖ、２０Ｖのものを用いており、この結果、出力端子から出力される電圧は、略４２Ｖとなり、インクジェット式記録装置は電源オンの状態となる。

さて、図３に示した電源装置では、ツェナーダイオードＺＤ３に並列にトランジスタＱ４が接続されている。このトランジスタＱ４のベース端子には、低電圧制御信号が入力される。インクジェット式記録装置の待機時等には、低電圧制御信号がハイレベルになり、トランジスタＱ４がオンする。トランジスタＱ４がオンすると、ツェナーダイオードＺＤ３が、２本のケーブル２１、２２を介してツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２の双方と接続されてループを形成する。

即ち、本実施形態では、２つのツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２のうち１つを短絡させるのではなく、メイン基板２０側に新たに第３のツェナーダイオードＺＤ３を設けて、該第３のツェナーダイオードＺＤ３を低電圧制御信号のスイッチング用のトランジスタＱ４と電源オン・オフ信号の信号線とに接続することで、電源オン・オフ信号の信号線及び入出力端子が低電圧制御信号の信号線及び入出力端子を兼ねるようにした。

まず、記録エンジン２００が記録動作を実行している等、通常動作時には、ＣＰＵ１０２から電源装置に入力される低電圧制御信号はローレベルである。

トランジスタＱ５のベース端子に入力される低電圧制御信号がローレベルであり、トランジスタＱ４がオフしていると、上述したループはオープン状態となり、２つのツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２のツェナー電圧（及びフォトカップラ２Ａのダイオード２ａの電圧）により、矢印Ｘの方向に電流が流れる結果、抵抗素子Ｒ３の両端には、それ程電圧がかからない。そして、上述したように、４２Ｖの電圧が電源装置の出力端子から出力され続ける。これに対して、例えば、記録エンジン２００が記録動作を終了し、記録ヘッド２０２のキャッピングとキャリッジのロックを行った後、記録用紙が無い状態が３分経過すると、対応する信号がメカセンサ１５２からインターフェース制御部１１２を介して制御回路１１０、更にＣＰＵ１０２に送られ、ＣＰＵ１０２は、上述した低電圧制御信号をハイレベルにする。

低電圧制御信号がハイレベルに変わり、トランジスタＱ４がオンすると、第３のツェナーダイオードＺＤ３のツェナー電圧によって電源基板１０側に２０Ｖの電圧がかかり、一方、ツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２からメイン基板２０側に２つのツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２のツェナー電圧の和により４１Ｖの電圧がかかる。その結果、電流は、ツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２から矢印Ｘの方向には流れず、メイン基板２０の第３のツェナーダイオードＺＤ３側（矢印Ｙの方向）に流れる。これにより、出力端子側に流れる電流は、第３のツェナーダイオードＺＤ３によるものが支配的となる。即ち、２つのツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２のツェナー電圧の和よりも第３のツェナーダイオードＺＤ３のツェナー電圧の方が低いので、低い方の電圧で制御がかけられることになる。そして、この２０Ｖの電圧が抵抗素子Ｒ３の両端にかかるため、抵抗素子Ｒ３の両端電圧が増大する。すなわち、トランジスタＱ４がオンすると、ツェナーダイオードＺＤ３の電圧が抵抗素子Ｒ３の両端に印加されることになる。このため、抵抗素子Ｒ３に流れる電流が増え、それに応じて、フォトカップラ２Ａの出力側（トランジスタ側）に流れる電流も増える。フォトカップラ２Ａの出力側に流れる電流が増えると、一次側制御回路１Ａは、トランジスタＱ１のオン時間とオン・オフ周期が短くなるような制御を行い、その結果、出力電圧が２０Ｖまで低下する。

図４は、トランジスタＱ１の通常動作時の電流波形と出力電圧波形を示す図であり、図４（ａ）は電流波形、図４（ｂ）は出力電圧波形を示している。また、図５は、トランジスタＱ１の待機時の電流波形と出力電圧波形を示す図であり、（ａ）は電流波形、（ｂ）は出力電圧波形を示している。図５に示すように、待機時には、トランジスタＱ１のオン時間が短くなり、オン・オフの周期は通常動作時よりも速くなる。このような制御により、待機時には出力電圧レベルが低下する。

本実施形態では、トランジスタＱ１のオン時間を短くすることにより、出力電圧を引き下げる制御を行う。本実施形態の場合、トランジスタＱ１のオフ期間を長くするわけではないので、従来問題であった可聴周波数の異音は発生しない。

また、トランジスタＱ４のオン・オフにより、待機状態と動作状態を容易に切り替えることができ、簡易な制御で電源回路の省電力化が図れる。このように、本実施形態では、待機時には、フォトカップラ２Ａの出力側の電流を増やしてトランジスタＱ１のオン時間を短くするような制御を行うことができる。したがって、従来に比べて、トランジスタＱ１が完全にオフの期間を短くでき、可聴周波数の異音も発生しなくなる。

加えて、本実施形態では、メイン基板２０側に新たに第３のツェナーダイオードＺＤ３を設けて、該第３のツェナーダイオードＺＤ３を低電圧制御信号のスイッチング用のトランジスタＱ４と電源オン・オフ信号の信号線とに接続することで、電源オン・オフ信号の信号線及び入出力端子が低電圧制御信号の信号線及び入出力端子を兼ねることができる。従って、電源基板１０とメイン基板２０との間は、グラウンド線と４２Ｖ側の線を含めて、合計３本の電線（ケーブル）２１、２２及び２３で入出力端子を接続すれば済むようになる。このため、その分電装コストを抑えることができるので、電子機器トータルのコストも節約可能である。

また、本実施形態では、第３のツェナーダイオードにそのツェナー電圧が第２のツェナーダイオードのツェナー電圧と同じものを用いたので、第２のツェナーダイオードの両端間を短絡させたのと同様に、出力電圧の電圧レベルを第１のツェナーダイオードのツェナー電圧まで下げることができる。

一方、第３のツェナーダイオードにそのツェナー電圧が第２のツェナーダイオードのツェナー電圧と異なるものを用いてもよい。この場合には、第２のツェナーダイオードの両端間を短絡させる場合と異なり、第１のツェナーダイオードのツェナー電圧とは異なる出力電圧の電圧レベルを得ることができる。

以上に説明したように、本発明によれば、電子機器の待機時には、スイッチング素子のオン期間とオン・オフ周期を短くする制御を行うため、従来のように待機時にスイッチング素子のオフ期間を長くする場合と異なり、可聴周波数の異音が発生しなくなる。

また、メイン基板側に新たに第３のツェナーダイオードを設けて、該第３のツェナーダイオードを低電圧制御信号のスイッチング用のトランジスタと電源オン・オフ信号の信号線とに接続することで、電源オン・オフ信号の信号線及び入出力端子が低電圧制御信号の信号線及び入出力端子を兼ねることができる。この結果、電源基板とメイン基板との間の電線（ケーブル）をより少なくすることが可能になる。このため、その分電装コストを抑えることができるので、電子機器トータルのコストも節約できる。

尚、図３の電源装置において、トランジスタＱ４が低電圧制御信号用のスイッチング素子に、トランジスタＱ５が主電源オン・オフ信号用のスイッチング素子に、それぞれ対応する。

以上のように、本実施形態の電源装置では、可聴周波数の異音は発生しない上に、電装コストを抑えることができるので、電子機器トータルのコストも節約可能である。また、トランジスタＱ４のオン・オフにより、待機状態と動作状態を容易に切り替えることができ、簡易な制御で電子機器の省電力化が図れる。

ところで、図３では、２つのツェナーダイオードＺＤ１及びツェナーダイオードＺＤ２を直列接続したが、ツェナーダイオードは２つに限られず、３以上（例えば、６Ｖのツェナーダイオードを７つ設ける等）設けても良い。また、図３のトランジスタＱ４の代わりに、リレーやMOSFET等の他のスイッチ手段を用いてもよい。

尚、図３では、本発明の電源装置を、一次側制御回路１ＡにＩＣを用いた他励式の電源回路により構成したが、例えば、リンギング・チョーク・コンバータ方式（ＲＣＣ方式）を用いた自励式の電源回路により構成してもよい。

通常モードとして４２Ｖの電源電圧を供給し、低電圧モードとして２０Ｖの電源電圧を供給する例を説明したが、他の電源電圧を供給する場合にも適用することができる。また、本電源装置を用いた電子機器としてインクジェット式記録装置を例に説明したが、本発明は、電源基板と制御基板を備え、２以上のツェナーダイオードを電源基板側に設け、制御基板側から電源のオン・オフを制御し、更に、低電力モード（待機時等）の制御を行う構成の電子機器であれば、電話機、ファクシミリ等、他の電子機器であっても適用することが可能である。

従来の電源装置の回路図 本実施形態に係る電源装置を含むインクジェット式記録装置の主要部の構成を示すブロック図 本実施形態に係る電源装置の回路図 トランジスタＱ１の通常動作時の電流波形と出力電圧波形を示す図であり、（ａ）は電流波形、（ｂ）は出力電圧波形を示す図。 トランジスタＱ１の待機時の電流波形と出力電圧波形を示す図であり、（ａ）は電流波形、（ｂ）は出力電圧波形を示す図。

符号の説明

１ 一次側電源回路、 １Ａ 一次側制御回路、 ２ 二次側電源回路、
２Ａ フォトカップラ、 ２ａ ダイオード、 Ｔ１ 変圧器、
Ｑ１，Ｑ４，Ｑ５ トランジスタ、 ＺＤ１，ＺＤ２，ＺＤ３ ツェナーダイオード、
Ｒ１，Ｒ３ 抵抗素子、 ２１，２２，２３，２４ 電線（ケーブル）

Claims (7)

1. 電源基板と制御基板とを備える電子機器用電源装置であって、
   前記電源基板は、商用電源に接続された一次側電源回路と、前記一次側電源回路に接続され交流電圧変換を行う変圧器と、前記変圧器で変換された交流電圧を直流電圧に変換する二次側電源回路とを備え、
   前記一次側電源回路は、前記変圧器の一次側に交流電圧を供給するか否かを切り替えるスイッチング素子と、該スイッチング素子のオン・オフを制御する一次側制御回路を有し、
   前記二次側電源回路は、出力端子間に直列接続された直流電圧を出力する第１のツェナーダイオード、第２のツェナーダイオード及び抵抗素子を有し、
   前記制御基板は、低電圧制御信号用のスイッチング素子と主電源オン・オフ信号用のスイッチング素子を有する、電子機器用電源装置において、
   前記制御基板上、第３のツェナーダイオードを前記低電圧制御信号用のスイッチング素子と主電源オン・オフ信号用のスイッチング素子とに接続するように設けることで、前記制御基板側から前記電源基板側に前記主電源オン・オフ信号を伝送する信号線と前記低電圧制御信号を伝送する信号線とを兼用し、
   前記低電圧制御信号用のスイッチング素子はバイポーラトランジスタにより構成され、該バイポーラトランジスタのコレクタには、前記第３のツェナーダイオードのアノードが接続され、該バイポーラトランジスタ及び第３のツェナーダイオードは、２本の電線を介して前記第１のツェナーダイオード及び第２のツェナーダイオードに並列接続されていることを特徴とする電子機器用電源装置。
2. 前記一次側制御回路は、前記低電圧制御信号用のスイッチング素子がオンした場合には、前記一次側に交流電圧を供給するか否かを切り替えるスイッチング素子のオン期間およびオン・オフ周期をともに短くする制御を行うことを特徴とする請求項１に記載の電子機器用電源装置。
3. 前記一次側制御回路は、前記一次側電源回路から可聴周波数の異音が発生しないように前記一次側に交流電圧を供給するか否かを切り替えるスイッチング素子のオン期間およびオン・オフ周期を制御することを特徴とする請求項１または２に記載の電子機器用電源装置。
4. 前記第３のツェナーダイオードのツェナー電圧と、前記第１のツェナーダイオード又は第２のツェナーダイオードのいずれか一方のツェナー電圧を同じにしたことを特徴とする請求項１乃至３のいずれかに記載の電子機器用電源装置。
5. 前記第３のツェナーダイオードのツェナー電圧と、前記第１のツェナーダイオード及び第２のツェナーダイオードのツェナー電圧を異ならせたことを特徴とする請求項１乃至３のいずれかに記載の電子機器用電源装置。
6. 前記一次側電源回路、前記変圧器および前記二次側電源回路は、フライバック・コンバータ回路で構成されることを特徴とする請求項１乃至５のいずれかに記載の電子機器用電源装置。
7. 請求項１乃至６のいずれかに記載の電源装置を備えることを特徴とする電子機器。

Images