JP4378846B2 - プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 - Google Patents
プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 Download PDFInfo
- Publication number
- JP4378846B2 JP4378846B2 JP2000156097A JP2000156097A JP4378846B2 JP 4378846 B2 JP4378846 B2 JP 4378846B2 JP 2000156097 A JP2000156097 A JP 2000156097A JP 2000156097 A JP2000156097 A JP 2000156097A JP 4378846 B2 JP4378846 B2 JP 4378846B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- driver
- maximum allowable
- wiring structure
- wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法に関し、特に、高速動作をするIC(ドライバとレシーバ)間を結ぶ配線上に存在するテストパッド接続用配線をチェックするプリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法に関する。
【0002】
【従来の技術】
一般に、ある線路上で、特性インピーダンスZ0の回路要素から特性インピーダンスZ1の回路要素へと信号電流が流れ込む場合の反射率ρは、下記の(1)式で表される。
【0003】
【数1】
ρ=(Z1−Z0)/(Z1+Z0) ……………………………………(1)
該(1)式により算出されるρの値は、入力に対して、どのくらいの反射が発生するかを示していることが知られている。例えば、Z1=Z0の場合は、ρ=0となり、即ち、これは、Z0から入力した信号が全てZ1に伝わったことを意味し、よって、反射波は発生しないことを意味している。
【0004】
一般的に、テストパッドの接続のための配線は、マイクロストリップ配線(または、ストリップ配線)を分岐させたものであり、スタブ(または、スタブ配線)と呼ばれている。
【0005】
上記のスタブが存在すると、ドライバ側から見た配線分岐点(スタブ発生点)での特性インピーダンスが変化し、上記(1)式で表されるような、反射(ノイズ)が発生することが知られている。つまり、回路上は、スタブは存在しない方が良いのだが、実際のセットでは検査用として使用されるケースが多い。
【0006】
また、特開平10−293781号公報には、配線長が波長の1/2の長さになった場合に、配線が効率の良いアンテナとなって該配線から放射ノイズを発生させることを防ぐために、配線長が波長の1/2になった場合には、警告する方法が提案されている。
【0007】
また、配線長が波長の1/2の長さに一致しない場合でも、該配線長が波長に対して十分長くなる場合(例えば、配線長≧波長×1/4となる場合)には、やはり、当該配線がアンテナとなって、放射ノイズが発生する可能性が高いことが知られている。
【0008】
特に、スタブの負荷側は、通常使用時には開放(Open)状態であるので、スタブ配線長が丁度、波長の1/4となる時に、該スタブ配線は、効率の良いダイボールアンテナとして放射ノイズを発生させる可能性があることも知られている。但し、ここでの波長とは、ディジタル信号が持っている周波数成分のうち、放射ノイズとして影響があると思われるレベル(電界)を持つ最大周波数の波長を指す。
【0009】
しかし、電気エネルギーの小さい信号(低速なディジタル信号、または電圧値の小さなディジタル信号)が主流の回路においては、それ程高い周波数成分(即ち、放射ノイズとして影響する程のレベルに達する周波数成分)は含まれていない。つまり、この場合は、考慮すべき波長は長く、波長が長い分だけテストパッドまでの配線長を長くしても問題が起こらなかった。
【0010】
【発明が解決しようとする課題】
ところが、近年のプリント基板の軽薄短小化により、基板面積に対して実装すべき部品数の数が大幅に増え、それに伴い、テストパッド(一般的に基板表面層に配置する)を配置出来るスペースが少なくなり、IC(ドライバ)とテストパッドがなすスタブ配線長が波長の1/4以上となってしまい、結果として放射ノイズが増大するという問題点が生じてきた。
【0011】
また、近年のプリント基板搭載回路の更なる高速化に伴い、その動作を確認するためのテストパッドの数が増大する傾向があることに加え、テストパッドが接続されている信号配線(ネット)が高速に動作し、それに伴い、スタブ部での反射(ノイズ)の有無、若しくは、IC(ドライバ)とテストパッドとの間のスタブ配線がアンテナとなることによって放射ノイズを出す可能性があるのか否かといった事柄を簡単に知ることが出来ないと言った問題があった。
【0012】
また、テストパッドは、ICからどの程度離して配置して良いかの目安を簡単に知ることが出来ないと言った問題もあった。
本発明は、以上のような近年のプリント基板回路配線における事情に鑑みてなされたものであり、従来の設計工程を変えることなく、さらに、設計コストを上げることもなく、テストパッドを備えたプリント基板の配線構造を簡単にチェックすることができるプリント基板の配線構造チェックシステムを提供することを目的とする。
【0013】
本発明の第2の目的は、従来の設計工程を変えることなく、さらに、設計コストを上げることもなく、テストパッドを備えたプリント基板の配線構造を簡単にチェックすることができるプリント基板の配線構造チェック方法を提供することにある。
【0014】
【課題を解決するための手段】
上記課題を解決するために本発明に係るプリント基板の配線構造チェックシステムは、プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出手段と、ドライバとテストパッドとの間に布設されている配線の実配線長を測定する実配線長測定手段と、ドライバとテストパッドとの間の配線構造を検証する配線構造検証手段と、配線構造検証手段による検証結果に応じて、ドライバとテストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出手段と、回路特性算出手段の算出結果に応じて、ドライバとテストパッドの間に許容される最大許容距離を算出する最大許容距離算出手段と、波長と最大許容距離とを用いて実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェック手段とを備え、実配線チェック手段は、最大許容距離が波長の定数倍より小さいか否かを判断し、最大許容距離が波長の定数倍より小さい場合に、実配線長が最大許容距離以上か否かを比較して、実配線長が最大許容距離以上であると、最大許容距離の値を表示し、最大許容距離が波長の定数倍より小さくない場合に、実配線長が波長の定数倍より大きいか否かを比較して、実配線長が波長の定数倍より大きいと、波長の定数倍の値を表示するものである。
また、本発明に係るプリント基板の配線構造チェック方法は、プリント基板の配線構造チェックシステムが、プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出ステップと、ドライバとテストパッドとの間に布設されている配線の実配線長を測定する実配線長測定ステップと、ドライバとテストパッドとの間の配線構造を検証する配線構造検証ステップと、配線構造検証ステップによる検証結果に応じて、ドライバとテストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出ステップと、回路特性算出ステップの算出結果に応じて、ドライバとテストパッドの間に許容される最大許容距離を算出する最大許容距離算出ステップと、波長と最大許容距離とを用いて実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェックステップとを実行し、実配線チェックステップでは、最大許容距離が波長の定数倍より小さいか否かを判断し、最大許容距離が波長の定数倍より小さい場合に、実配線長が最大許容距離以上か否かを比較して、実配線長が最大許容距離以上であると、最大許容距離の値を表示し、最大許容距離が波長の定数倍より小さくない場合に、実配線長が波長の定数倍より大きいか否かを比較して、実配線長が波長の定数倍より大きいと、波長の定数倍の値を表示するものである。
【0015】
即ち、本発明では、所与のプリント基板上のチェック対象であるテストパッドに対して、該プリント基板上で該テストパッドに最も近い出力ドライバ(ICドライバ)を割り出して該ドライバの回路情報を抽出した後、該回路情報を参照する所定の複数の計算式を計算して、該プリント基板上のテストパッドを、該ドライバから離しても差し支えがない距離(即ち、最大許容距離)を簡単に算出し、上記の対象とするIC(ドライバ)からテストパッドまでの実配線長が、上記算出して得られた距離よりも長い場合には、警告を表示出力するように構成している。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線を示す配線図である。
【0017】
図1に示す配線基板は、電源系グランドプレーン1と、上記プレーン上に設置されたドライバ11と、レシーバ12と、ドライバ11とレシーバ12とを結ぶ配線13と、該配線から分岐したスタブ14と、スタブ14によって接続されたテストパッド(TP1)を備える。
【0018】
図2は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のマイクロストリップラインと呼ばれる配線構造を示す配線構造図である。
【0019】
図2に示す配線構造は、電源ベタ層21(プレーン層)と、電源ベタ層21上の配線22を備える。
なお、図2で、符号(w)で示す長さは、配線22の配線幅を示し、符号(t)で示す長さは、配線22の配線厚を示し、符号(h)で示す長さは、マイクロストリップライン構造における配線22と電源ベタ層21(プレーン層)間の距離(μm)を示し、符号(εreff)は、電源ベタ層21と配線22間の実効比誘電率を示す。
【0020】
図3は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のシングルストリップラインと呼ばれる配線構造を示す配線構造図である。
【0021】
図3に示す配線構造は、電源ベタ層31(プレーン層)と、電源ベタ層31間の配線32を備える。
なお、図3で、符号(w)で示す長さは、配線32の配線幅を示し、符号(t)で示す長さは、配線32の配線厚を示し、符号(b)で示す長さは、電源ベタ層31(プレーン層)間の距離(μm)を示し、符号(εr )は、電源ベタ層31(プレーン層)間の比誘電率を示す。
【0022】
図4は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のダブルストリップラインと呼ばれる配線構造を示す配線構造図である。
【0023】
図4に示す配線構造は、電源ベタ層41(プレーン層)と、電源ベタ層41間の2系統の配線42を備える。
なお、図4で、符号(w)で示す長さは、配線42の配線幅を示し、符号(t)で示す長さは、配線42の配線厚を示し、符号(a)で示す長さは、配線42と該配線に距離が最も近い電源ベタ層41(プレーン層)間の距離(μm)を示し、符号(d)で示す長さは、2系統の配線42の配線間距離(μm)を示し、符号(εr )は、電源ベタ層41(プレーン層)間の比誘電率を示す。
【0024】
以下、本発明に係るプリント基板の配線構造チェックシステムの機能を説明する。
但し、本発明に係るプリント基板の配線構造チェックシステムの構成については、通常のコンピュータシステムとなるので、図示は省略する。
【0025】
本発明に係るプリント基板の配線構造チェックシステムでは、チェック対象とする上記グランドプレーン1上に設置するテストパッド(TP1)に対して、後述する簡単な計算式を用いて、該テストパッドをIC(ドライバ11)から離しても良い距離(length)を割り出し、対象とする上記IC(ドライバ11)からテストパッドまでの配線長が、上記算出して得られた距離よりも長くなる場合には、警告を発する。
【0026】
図5,6は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャートである。
以下、図1乃至4を参照しつつ、図5,6に示すフローチャートを使用して、本実施の形態に係るプリント基板の配線構造チェックシステムの動作を説明する。
【0027】
但し、図5,6に示すフローチャート、及び、下記の説明中で参照する数式については、纏めて後述する。
また、下記フローチャートは、所与の一枚のプリント基板上の、一組のドライバとレシーバの回路をチェック対象としたチェックシステムの動作を記す。
【0028】
まず、ステップS1では、チェックに必要な初期条件を設定する。このステップには、後述する数式で参照する定数K1〜K6を決める処理が含まれる。
ステップS2では、基板情報を格納する基板データベース(図示は省略)から全ての配線名を抽出する。
【0029】
ステップS3では、一つの配線名上に存在する一つのテストパッドを取り出し、最短距離にあるドライバを特定する。
ステップS4では、上記特定したドライバの回路情報を抽出する。
【0030】
ステップS5では、上記特定したドライバ上に高速ディジタル信号が出力(指定)されているか否かを検証し、出力(指定)されていなければ、上記のステップS3に戻り、出力(指定)されていれば、下記のステップS6に移る。
【0031】
ステップS6では、上記ドライバと、該ドライバに対応するドライバ〜テストパッド間の実配線長(図1に、符号(length)で示す部分の長さ)を測定する。
【0032】
ステップS7では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造を調査する。
ステップS8では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造がマイクロストリップラインか否かを検証し、マイクロストリップラインでなければ、後述するステップS9に移り、マイクロストリップラインであれば、下記のステップS10に移る。
【0033】
ステップS10では、(2),(3)式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス(Z0)と、伝播遅延(tpd)を算出する。
【0034】
ステップS13では、(14)式を用いて、fx=1000〔MHz 〕での上記ドライバの出力高速ディジタル信号の波長(λ)を算出し、ステップS15に移る。
【0035】
ステップS9では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造がシングルストリップラインか否かを検証し、シングルストリップラインでなければ、後述するステップS12に移り、シングルストリップラインであれば、下記のステップS11に移る。
【0036】
ステップS11では、(4),(6)式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス(Z0)と、伝播遅延(tpd)を算出する。
【0037】
ステップS14では、(15)式を用いて、fx=1000〔MHz〕での上記ドライバ上の高速ディジタル信号の波長(λ)を算出し、ステップS15に移る。
【0038】
ステップS12では、(5),(6)式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス(Z0)と、伝播遅延(tpd)を算出し、上記のステップS14に移る。
【0039】
次に、図6に示すフローチャートを説明する。
ステップS15では、上記ドライバの出力インピーダンス(Rs)を抽出する。
【0040】
ステップS16では、上記出力インピーダンス(Rs)と上記特性インピーダンス(Z0)とを比較し、上記出力インピーダンス(Rs)が上記特性インピーダンス(Z0)よりも小さくない場合は、後述のステップS18に移り、上記出力インピーダンス(Rs)が上記特性インピーダンス(Z0)よりも小さい場合は、下記のステップS17に移る。
【0041】
ステップS17では、(8)〜(12)式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の最大許容距離を算出し、後述のステップS19に移る。
【0042】
ステップS18では、(7)式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の最大許容距離を算出し、下記のステップS19に移る。
ステップS19では、上記算出した最大許容距離と上記波長(λ)×定数(K6)とを比較し、上記最大許容距離が、上記波長(λ)×定数(K6)よりも小さくない場合は、後述のステップS21に移り、上記最大許容距離が、上記波長(λ)×定数(K6)よりも小さい場合は、下記のステップS20に移る。
【0043】
ステップS20では、ドライバ〜テストパッド間の実配線長(length)と上記最大許容距離とを比較し、上記実配線長(length)が上記最大許容距離よりも小さい場合は後述のステップS23に移り、上記実配線長(length)が上記最大許容距離よりも小さくない場合はステップS22に移る。
ステップS21では、ドライバ〜テストパッド間の実配線長(length)と上記波長に定数(K6)を乗じたものとを比較し、上記実配線長(length)が上記波長に定数(K6)を乗じたものよりも小さい場合はステップS23に移り、上記実配線長(length)が上記波長に定数(K6)を乗じたものよりも小さくない場合はステップS22に移る。
【0044】
ステップS22では、上記の(8)〜(12)式で求めた結果、即ち、上記実配線長(length)の上限値を対策指示に含めて表示する。該表示内容としては、例えば、「ドライバからテストパッドまでの配線長を適正値以下にしなさい」とし、ここで、上記適正値なる部分に上記(8)〜(12)式で求めた上記実配線長(length)の上限値を埋め込む。
【0045】
ステップS23では、上記チェック対象における次のテストパッド名をチェックする。
ステップS24では、全てのテストパッド名をチェックしたら、全ての対策指示を表示出力してチェックを終了する。
【0046】
図7は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の1例を示す配線図である。
図7に示す配線基板上の配線(基板配線)は、電源系グランドプレーン7と、電源系グランドプレーン7上のドライバ71及びレシーバ72と、ドライバ71とレシーバ72とを結ぶ配線73と、該配線73から分岐したスタブ74と、スタブ74によって接続されたテストパッド(TP7)を備える。
【0047】
上記基板配線の仕様は、下記のとおりとする。
即ち、配線名をE1とし、ドライバ(D)をIC100,1pin とし、レシーバ(R)をIC200,1pin とし、立ち上がり時間(τr)を2.0[ns]とし、出力インピーダンス(Rs)を20.0[Ω]とし、ドライバとテストパッド間の距離(length)を140.0[mm]とし、最大許容周波数fxを1000[MHz ]とする。
【0048】
図8は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の1例を示す配線構造図である。
図8に示す配線基板上の配線構造は、電源系グランドプレーンである電源ベタ層81と、該電源ベタ層81上の配線82を備える。
【0049】
上記配線構造の仕様は、下記のとおりとする。
即ち、配線構造の型はマイクロストリップとし、配線幅(W)を0.16[mm]=160[μm]とし、配線厚(t)を0.04[mm]=40[μm]とし、配線高(h)を0.10[mm]=100[μm]とし、実効比誘電率(εreff)を3.6とする。
【0050】
図9,10は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図6に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャートである。
【0051】
図9,10に示すフローチャートにおいて、太い実線で示す経路は、上記実行時において実際に実行された処理の経路を示し、破線で示す経路は、上記実行時において実行されなかった処理の経路を示す。
【0052】
ここでは、ステップS1〜S8,S10,S13,S15〜S17,S19,S20,S22〜S24の経路で示す間の処理が実行され、他の処理は実行されなかったことを示している。
【0053】
以下、上記実行時の処理をトレースして説明する。
但し、ここでは、最大許容周波数fx[MHz]=1000と設定する。
まずステップS1では、初期条件として、最大許容周波数fx[MHz]=1000と、後述する数式で参照する定数K1〜K6を、0.16,0.11,0.09,0.085,0.08,1/4と設定する。
【0054】
ステップS2では、図7に示す基板配線上のテストパッド名を抽出する。
ステップS3では、一つの上記テストパッド名(TP1)を取り出し、最短距離にあるドライバを特定する(ここでは、ドライバ71が対象となる)。
【0055】
ステップS4では、ドライバ71の回路情報を抽出する。
ステップS5では、上記ドライバ71の回路情報に高速ディジタル信号が出力(指定)されているか否かを検証し、その結果、高速ディジタル信号が出力(指定)されているので、下記のステップS6に移る。
【0056】
ステップS6では、ドライバ71とテストパッド(TP7)間の実配線長(length)を測定する。
ステップS7では、ドライバ71とテストパッド(TP7)間の配線構造を調査する。
【0057】
ステップS8では、上記調査結果として、配線構造がマイクロストリップラインか否かを検証し、マイクロストリップラインであるので、下記のステップS10に移る。
【0058】
ステップS10では、(2),(3)式を用いて、ドライバ71と、該ドライバに対応するテストパッド(TP7)間の配線構造における特性インピーダンス(Z0)と、伝播遅延(tpd)を算出する。
【0059】
ステップS13では、(14)式を用いて、fx=1000〔MHz〕でのドライバ71上の高速ディジタル信号の波長(λ)を算出し、ステップS15に移る。
【0060】
次に、図10に示すフローチャートを説明する。
ステップS15では、ドライバ71の出力インピーダンス(Rs)を抽出する。
【0061】
ステップS16では、上記出力インピーダンス(Rs)と上記特性インピーダンス(Z0)とを比較し、上記出力インピーダンス(Rs)が上記特性インピーダンス(Z0)よりも小さいので、下記のステップS17に移る。
【0062】
ステップS17では、(8)〜(12)式を用いて、ドライバ71とテストパッド(TP7)間の最大許容距離を算出する。
ステップS19では、上記算出した最大許容距離と上記波長(λ)×定数(K6)とを比較し、上記最大許容距離が、上記波長(λ)×定数(K6)よりも小さいので、下記のステップS20に移る。
【0063】
ステップS20では、上記実配線長(length)と上記最大許容距離とを比較し、実配線長(length)が上記最大許容距離よりも小さくないので、下記のステップS22に移る。
【0064】
ステップS22では、上記の(8)〜(12)式で求めた結果、即ち、上記実配線長(length)の上限値(即ち、最大許容距離)を対策指示に含めて表示する。該表示内容としては、例えば、「ドライバ71からテストパッド(TP7)までの配線長を適正値以下にしなさい」とし、ここで、上記適正値なる部分に上記(8)〜(12)式で求めた上記実配線長(length)の上限値(最大許容距離)を埋め込む。
【0065】
ステップS23では、上記チェック対象における次のテストパッド名をチェックする。
ステップS24では、上記のテストパッド名(TP7)でテストパッド名が尽きるので、上記対策指示を表示出力してチェックを終了する。
【0066】
本発明の実施の形態に係るプリント基板の配線構造チェックシステムによるチェックの実施により、プリント基板上のドライバとテストパッド間の距離を、常に適正距離であることを保証して、該プリント基板上の配線構造を仕上げることが可能となる。
【0067】
(数式に係る説明)
以下では、上記フローチャート中の処理の説明で参照した数式を説明する。
まず、該数式中で参照する符号の意味を説明する。
【0068】
以下、符号λは、配線を流れるパルス電流の波長、符号τは、立ち上がり時間〔S〕、符号fxは、最大許容周波数〔Hz〕、符号lengthは、配線長〔m〕、符号Z0は、特性インピーダンス〔Ω〕、符号εrは、比誘電率、符号εreffは、実効(有効)比誘電率、符号C0は、自由空間中の光速(3×108〔m/s〕)、符号Wは、配線幅〔μm〕、符号tは、配線厚〔μm〕、符号hは、マイクロストリップラインにおける配線とプレーン層間距離〔μm〕、符号bは、シングルストリップラインにおけるプレーン層間距離〔μm〕、符号dは、配線間距離〔μm〕、符号aは、ダブルストリップラインにおける配線と配線との距離が最も近いプレーン層との距離〔μm〕、符号tpdは、伝播遅延〔S/m〕、符号Rsは、出力ドライバの特性インピーダンス、符号K1〜K6は、定数の係数、符号mlは、最大許容距離とする。
【0069】
次に、上記フローチャート中の処理の説明で参照した数式を説明する。
まず、ステップS10に係る数式として、下記の(2),(3)式がある。
【0070】
【数2】
Z0=87/√(εreff+1.41)×ln(5.98h/(0.8w+t)) ……………………………………………………………………………(2)
【0071】
【数3】
tpd=3.33×10-9×√(0.475εr+0.67) ………(3)
次に、ステップS11に係る数式として、下記の(4)式がある。
【0072】
【数4】
Z0=60/√εr×ln(4b/(0.67πw(0.8+t/w)) ……………………………………………………………………………………(4)
また、ステップS12に係る数式として、下記の(5)式がある。
【0073】
【数5】
Z0=80(1−(a/4(a+d+t)))/√εr×ln(1.9(2a+t)/(0.8w+t)) …………………………………………………(5)
さらに、ステップS11とステップS12の双方に係る数式として、下記の(6)式がある。
【0074】
【数6】
tpd=3.33×10-9×√εr ………………………………………(6)
また、ステップS18(Rs≧Z0の場合の最大許容距離(Lm)を求めるステップ)に係る数式として、下記の(7)式がある。
【0075】
【数7】
最大許容距離(Lm)≦τr/(2×tpd) …………………………(7)
さらに、ステップS17に係る数式として、下記の(8)〜(12)式がある。
【0076】
まず、下記の(8)式は、Z0−Rs≦10Ωの場合の最大許容距離(Lm)を求める数式である。
【0077】
【数8】
最大許容距離(Lm)≦(τr/tpd)×K1 ………………………(8)
また、下記の(9)式は、10〔Ω〕<Z0−Rs≦20〔Ω〕の場合の最大許容距離(Lm)を求める数式である。
【0078】
【数9】
最大許容距離(Lm)≦(τr/tpd)×K2 ………………………(9)
さらに、下記の(10)式は、20〔Ω〕<Z0−Rs≦30〔Ω〕の場合の最大許容距離(Lm)を求める数式である。
【0079】
【数10】
最大許容距離(Lm)≦(τr/tpd)×K3 ……………………(10)
また、下記の(11)式は、30〔Ω〕<Z0−Rs≦40〔Ω〕の場合の最大許容距離(Lm)を求める数式である。
【0080】
【数11】
最大許容距離(Lm)≦(τr/tpd)×K4 ……………………(11)
さらに、下記の(12)式は、40〔Ω〕<Z0−Rsの場合の最大許容距離(Lm)を求める数式である。
【0081】
【数12】
最大許容距離(Lm)≦(τr/tpd)×K5 ……………………(12)
次に、ステップS13とステップS14の双方に係る数式として、下記の(13)式がある。
【0082】
【数13】
fx=1000〔MHz〕 …………………………………………………(13)
また、ステップS13に係る数式として、下記の(14)式がある。
【0083】
【数14】
λ=C0/(fx√εreff) ………………………………………(14)
また、ステップS14に係る数式として、下記の(15)式がある。
【0084】
【数15】
λ=C0/(fx√εr) ………………………………………………(15)
最後に、ステップS21に係る数式として、下記の(16)式がある。
【0085】
【数16】
λ×K6>実配線長(length) …………………………………(16)
なお、上記の各数式は、図5,6に示すフローチャート中で、下記の流れに沿って使用される。
【0086】
まず、(2)〜(6)式により、配線形態(マイクロストリップ構造であるか、若しくはシングルストリップ構造であるか)を考慮して、配線の特性インピーダンス(Z0)と、伝播遅延(tpd)を計算する。
【0087】
次に、(7)〜(12)式により、実際のスタブ配線長(1ength)が電気特性上、問題の無い条件を満たしていることを確認する。
また、(13)式により、最大許容周波数fxを決める。
【0088】
さらに、(14),(15)式により、最大許容周波数fxの波長(λ)を求める。
次に、(16)式により、スタブ実配線長を示す上記実配線長(length)が、上記波長(λ)の定数(K6)倍以上であることを確認する。
【0089】
次に、(7)〜(12)式で得られた、電気特性上で問題が無いこととの条件と、(13)〜(16)式で得られた、λの定数(K6)倍であることとの条件うち、条件の厳しい方を、ドライバからテストパッドまでの許される配線長とし、実際のスタブ実配線長が、該条件を満たしていることを確認する。
【0090】
このように、テストパッドをIC(ドライバ)から離しても電気特性が劣化しない関係にあるか否かを(2)〜(12)式で確認し、次に、テストパッドをIC(ドライバ)から離してもアンテナとして寄与しない関係にあるか否かを(13)〜(16)式で算出し、さらに、(2)〜(12)式で得られた配線長を決める条件と、(13)〜(16)式で得られた配線長を決める条件のうち、条件の厳しい配線長条件に対して、実際のドライバからテストパッドまでの距離が妥当であるかを、図1,2に示す基板配線と配線構造に適用して判断することにより、従来の設計工程を変えることなく、更に、設計コストを上げることなく、対象とするプリント基板上のテストパッドが、妥当な位置に配置されているか否か、若しくは妥当な位置に配置されていない場合には、ドライバからどの程度離せば良いかを簡単に確認し、その結果を自動的に表示出力することが可能となる。
【0091】
なお、図5,6のフローチャートで示した処理を実行するプログラムなど、本発明の実施の形態に係るプリント基板の配線構造チェックシステムに上記の処理を行わせるためのプログラムは、CD−ROMや磁気テープなどのコンピュータ読み取り可能な記録媒体に格納して配付してもよい。そして、少なくともマイクロコンピュータ,パーソナルコンピュータ,汎用コンピュータを範疇に含むコンピュータが、上記の記録媒体から上記プログラムを読み出して、実行するものとしてもよい。
【0092】
【発明の効果】
以上に説明したとおり、本発明では、所与のプリント基板上のチェック対象であるテストパッドに対して、該ドライバから離しても差し支えがない距離を所定の算式により簡単に算出し、上記の対象とするIC(ドライバ)からテストパッドまでの実配線長が、上記算出して得られた距離よりも長い場合には、警告を表示出力することができるので、放射ノイズによる影響を与えないプリント基板を設計することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線を示す配線図である。
【図2】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のマイクロストリップラインと呼ばれる配線構造を示す配線構造図である。
【図3】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のシングルストリップラインと呼ばれる配線構造を示す配線構造図である。
【図4】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のダブルストリップラインと呼ばれる配線構造を示す配線構造図である。
【図5】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート(1/2)である。
【図6】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート(2/2)である。
【図7】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の1例を示す配線図である。
【図8】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の1例を示す配線構造図である。
【図9】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図6に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャート(1/2)である。
【図10】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図6に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャート(2/2)である。
【符号の説明】
1,7……電源系グランドプレーン、11,71……ドライバ、12,72……レシーバ、13,22,32,42,73……配線、14,74……スタブ、21,31,41,81……電源ベタ層、TP1,TP2……テストパッド、length……ドライバ〜テストパッド間の実配線長、εr……比誘電率、εreff……実行比誘電率
Claims (6)
- プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出手段と、
前記ドライバと前記テストパッドとの間に布設されている配線の実配線長を測定する実配線長測定手段と、
前記ドライバと前記テストパッドとの間の配線構造を検証する配線構造検証手段と、
前記配線構造検証手段による検証結果に応じて、前記ドライバと前記テストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出手段と、
前記回路特性算出手段の算出結果に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する最大許容距離算出手段と、
前記波長と前記最大許容距離とを用いて前記実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェック手段とを備え、
前記実配線チェック手段は、
前記最大許容距離が前記波長の定数倍より小さいか否かを判断し、
前記最大許容距離が前記波長の定数倍より小さい場合に、前記実配線長が前記最大許容距離以上か否かを比較して、前記実配線長が前記最大許容距離以上であると、前記最大許容距離の値を表示し、
前記最大許容距離が前記波長の定数倍より小さくない場合に、前記実配線長が前記波長の定数倍より大きいか否かを比較して、前記実配線長が前記波長の定数倍より大きいと、前記波長の定数倍の値を表示するプリント基板の配線構造チェックシステム。 - 前記配線構造検証手段が検証する配線構造には、マイクロストリップライン、シングルストリップライン、ダブルストリップラインのうちいずれか1つ以上が含まれる請求項1記載のプリント基板の配線構造チェックシステム。
- 前記最大許容距離算出手段は、
前記ドライバの特性インピーダンスと、前記ドライバと前記テストパッドの間の特性インピーダンスとの所定の関係に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する請求項1記載のプリント基板の配線構造チェックシステム。 - 前記最大許容距離算出手段は、
前記伝播遅延時間を変数に含む所定の算式から前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する請求項1記載のプリント基板の配線構造チェックシステム。 - 前記回路特性算出手段は、
前記配線構造検証手段が検証する配線構造に応じて、前記最大許容周波数を変数に含む所定の算式から前記波長を算出する請求項1記載のプリント基板の配線構造チェックシステム。 - プリント基板の配線構造チェックシステムが、
プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出ステップと、
前記ドライバと前記テストパッドとの間に布設されている配線の実配線長を測定する実配線長測定ステップと、
前記ドライバと前記テストパッドとの間の配線構造を検証する配線構造検証ステップと、
前記配線構造検証ステップによる検証結果に応じて、前記ドライバと前記テストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出ステップと、
前記回路特性算出ステップの算出結果に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する最大許容距離算出ステップと、
前記波長と前記最大許容距離とを用いて前記実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェックステップとを実行し、
前記実配線チェックステップでは、
前記最大許容距離が前記波長の定数倍より小さいか否かを判断し、
前記最大許容距離が前記波長の定数倍より小さい場合に、前記実配線長が前記最大許容距離以上か否かを比較して、前記実配線長が前記最大許容距離以上であると、前記最大許容距離の値を表示し、
前記最大許容距離が前記波長の定数倍より小さくない場合に、前記実配線長が前記波長の定数倍より大きいか否かを比較して、前記実配線長が前記波長の定数倍より大きいと、前記波長の定数倍の値を表示するプリント基板の配線構造チェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000156097A JP4378846B2 (ja) | 2000-05-26 | 2000-05-26 | プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000156097A JP4378846B2 (ja) | 2000-05-26 | 2000-05-26 | プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001338011A JP2001338011A (ja) | 2001-12-07 |
JP4378846B2 true JP4378846B2 (ja) | 2009-12-09 |
Family
ID=18660931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000156097A Expired - Fee Related JP4378846B2 (ja) | 2000-05-26 | 2000-05-26 | プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4378846B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5212296B2 (ja) * | 2009-07-22 | 2013-06-19 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム |
JP5267369B2 (ja) * | 2009-07-22 | 2013-08-21 | 富士通株式会社 | シミュレーション装置、シミュレーション方法、シミュレーションプログラム |
-
2000
- 2000-05-26 JP JP2000156097A patent/JP4378846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001338011A (ja) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090204934A1 (en) | Method for compensating length of differential pair and method for calculating compensation length thereof and computer accessible storage media | |
CN108152709A (zh) | 电路板测试方法和系统 | |
JP4341152B2 (ja) | プリント基板の配線構造チェックシステム | |
US20110018548A1 (en) | Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium | |
US7659727B2 (en) | Multilayer wiring board and method for testing the same | |
US5751597A (en) | CAD apparatus for LSI or printed circuit board | |
US20020147575A1 (en) | Method and system for modeling dielectric losses in a transmission line | |
JP2016521873A (ja) | 設計支援システム、設計支援方法及び設計支援プログラム | |
JP4378846B2 (ja) | プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法 | |
US6704919B2 (en) | Printed circuit board wiring structure checkup system | |
JP2006266833A (ja) | 特性インピーダンス測定方法、特性インピーダンス測定装置及び特性インピーダンス算出プログラム | |
US20060290440A1 (en) | Electromagnetic coupler with direct current signal detection | |
US6754876B2 (en) | System and method for designing a printed board adapted to suppress electromagnetic interference | |
JP3975841B2 (ja) | 回路基板の検証方法および検証装置 | |
WO2012161333A1 (ja) | 配線チェック装置及び配線チェックシステム | |
WO2010067502A1 (ja) | 電子システム設計手法 | |
US7170300B2 (en) | Apparatus and method for inspecting interface between ground layer and substrate of microstrip by using scattering parameters | |
JP2001357094A (ja) | プリント基板の配線構造チェックシステム | |
JP3885830B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
JP4466258B2 (ja) | 回路配線基板の伝送線路の特性インピーダンスの算出方法 | |
JP2002032428A (ja) | プリント基板の配線構造チェックシステム | |
US20120229162A1 (en) | Non-Contact Testing Devices for Printed Circuit Boards Transporting High-Speed Signals | |
Toyota et al. | Experimental validation of imbalance difference model to estimate common-mode excitation in PCBs | |
JP2004192618A (ja) | レイアウトチェックシステム | |
JP2964989B2 (ja) | プリント回路基板設計システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |