JP4375508B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4375508B2 JP4375508B2 JP2000075835A JP2000075835A JP4375508B2 JP 4375508 B2 JP4375508 B2 JP 4375508B2 JP 2000075835 A JP2000075835 A JP 2000075835A JP 2000075835 A JP2000075835 A JP 2000075835A JP 4375508 B2 JP4375508 B2 JP 4375508B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power failure
- output
- signal
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、停電を検知すると停電信号を出力する停電検出部を有し、停電検出部から出力された停電信号に基づいて制御部が所定の停電処理を行うように構成された遊技機に関する。
【0002】
【従来の技術】
近年、いわゆるパチンコ機等の遊技機においては、遊技中に停電が生じた場合に記憶装置に記憶した情報を保護し、停電復帰後に保護した情報を利用して停電開始前の状態から遊技を再開したいという要求がある。
このため、停電を検出すると停電信号を制御部に出力する停電検出部を設け、この停電検出部から出力された停電信号に基づいて制御部が所定の停電処理〔記憶装置に記憶した情報を保護(バックアップ等)〕行うようにした遊技機が考えられている。
【0003】
【発明が解決しようとする課題、課題解決手段及び効果】
【0007】
本発明の遊技機は、通電中に貯えた備蓄電力により停電処理を行うように構成された遊技機において、正しい状態で制御部に通電を開始することにより制御部で停電処理が行われない事態を防止する。
すなわち、通電中に貯えた備蓄電力により停電処理を行う遊技機においては、通電中に蓄える備蓄電力が不充分であるときに停電が発生すると、制御部が停電処理を完了する前に制御部に供給される電圧が正常動作可能電圧外となり、制御部において正常な停電処理を行うことができない事態を招く。
そこで、本発明の他の態様に係る遊技機では、遊技機全体の制御を統括的に行うメイン制御部と、メイン制御部を含む各電装装置に電力を供給する電力供給部と、該電力供給部を監視し、停電を検出すると停電信号をメイン制御部に出力する停電検出部とを備え、停電によりメイン制御部が所定の停電処理を行うように構成されている。停電検出部は、(1)停電信号が出力していない状態から出力している状態となる停電時においては、停電信号が出力している状態となってから所定時間が経過したときにメイン制御部の動作を停止させるためのコントロール信号を出力し、(2)復電時においては、停電信号が出力している状態から出力していない状態となると、停電信号が出力していない状態となってから所定時間が経過したときに前記コントロール信号の出力を停止してメイン制御部の処理を開始可能とする。メイン制御部は、遊技制御プログラムが格納されたROMと、ROMに格納された遊技制御プログラムを実行するCPUと、CPUが遊技制御プログラムを実行することにより作成されるデータを記憶するRAMと、を有している。遊技制御プログラムには、停電検出部から停電信号が出力されたときに、RAMの内容を保存するための停電処理を実行するためのプログラムと、電源復旧時又は電源投入時に、停電処理によりRAMに保存した内容に基づき停電前の遊技を再開する停電復旧処理を実行するためのプログラムと、が含まれている。電力供給部は、通電中に電力を備蓄する電力備蓄部を有している。停電時においては、停電検出部からメイン制御部に停電信号が出力され、停電信号を受信したメイン制御部は、停電信号が出力されてから前記コントロール信号が出力されるまでの間に、電力備蓄部から供給される電力により所定の停電処理を行うように構成されている。電源投入時又は電源復旧時においては、前記コントロール信号の出力が停止されるまでの間に電力備蓄部は停電処理を行うために必要とされる量の電力を備蓄し、前記コントロール信号の出力が停止されるとメイン制御部は前記停電復旧処理を開始するように構成されている。
上記遊技機では、電源投入又は電源復旧する場合において、メイン制御部による停電復旧処理の開始後には、電力備蓄部に所定量の電力が貯えられているため、メイン制御部において確実に停電処理を行うことができる。
【0009】
【発明の実施の形態】
(実施の形態I)
本願に係る第1種パチンコ機の一実施の形態を図1乃至図5を用いて説明する。ここで、図1は第1種パチンコ機の外観を示す正面図であり、図2は図1に示すパチンコ機の制御部の構成を示すブロック図であり、図3は図2に示す電源基板の構成を説明するためのブロック図であり、図4は停電検出部の具体的な回路構成を示す図であり、図5は入力波形に基づいて停電信号等を出力するタイムチャートである。
図1に示すようにパチンコ機10の遊技盤面12には、図柄表示装置14、第1種始動口30、大入賞口34等が適宜配置されている。
第1種始動口30は始動口センサ56(図示しない;ただし、図2のブロック図に表示)を有し、パチンコ球が入賞すると通常の入賞口と同様に、遊技盤の裏側に設けられた賞球装置60(図示しない;ただし、図2のブロック図に表示)より賞球(賞品球)を払い出す。また、大入賞口34は開閉蓋36を有し、その開平蓋36はソレノイド50(図示しない;ただし、図2のブロック図に表示)により開閉駆動されるようになっている。開閉蓋36が開放される期間は、例えば大入賞口34にパチンコ球が所定個数(一般的には10個)入賞するか、開放してから30秒間を経過するまでのいずれか早いほうで終了する。
【0010】
遊技盤面12の略中央には、図1に示すように図柄表示装置14が組み付けられている。この図柄表示装置14は、図柄表示器22と、特別図柄の変動保留回数を表示する保留球ランプ28等が設けられている。
図柄表示器22は液晶表示器で構成され、その画面上に3つの特別図柄が所定条件下で変動表示される。この図柄表示器22に変動表示される特別図柄は、変動停止時の図柄の組合せにより大当り遊技状態(大入賞口34が開放される状態)に移行するか否かを遊技者に認識させる役割を果たす。ここで、特別図柄として用いる図柄には、文字(英数字や漢字等)、記号、図形、絵柄等があるが、本実施の形態では数字(0〜9)を用いている。
なお、本実施の形態における図柄表示器22には液晶表示器を用いたが、これ以外にもCRT表示器、LED表示器、プラズマ表示器等の電気的図柄表示器等も使用することができる。
【0011】
なお、遊技機10には、図1に示すように、上述した遊技盤面12以外にも、賞球や貸球を含むパチンコ球を一時的に貯留する下血40、タバコの吸い殻を入れる灰皿42、賞球の受皿である上皿46、上皿46の内部に設けられて遊技状態に応じて効果音を発生するスピーカ52等が設けられている。また、パチンコ機10正面の適宜の位置には、パチンコ機10の遊技状態に応じて発光するランプ類16等を備える。なお、これら装置の構造等については、公知のパチンコ機に設けられたものと同一であるため、その詳細な説明は省略する。
【0012】
次に、パチンコ機10によるパチンコ遊技を実現するための電装系の構成について、図2を参照しながら説明する。
図2に示すように、パチンコ機10の電装系は、パチンコ機10全体を制御するメイン制御部100と、メイン制御部100等の各種装置に電源を供給する電源基板120とを中心として構成される。
メイン制御部100は、CPU102と、CPU102とバス114を介して接続されるROM104、RAM106、入力処理回路108、出力処理回路110、通信制御回路112等を有する。
CPU102は、ROM104に格納されている遊技制御プログラムを実行してパチンコ機10を制御する。この遊技制御プログラムには、停電時にRAM106の内容を保存する処理や、停電復帰後にRAM106に保存した内容に基づき停電前の遊技を再開する処理等を実現するためのプログラムが含まれる。RAM106は、通電中に貯えた備蓄電力によりバックアップ可能なSRAMであり、このRAM106には各種データ(例えば、各種乱数、ラウンド数、保留球数、確率変動データ等)や入出力信号が格納される。
入力処理回路108は、ゲートセンサ54、始動口センサ56等のセンサから出力された信号や、後述する停電検出部130から出力された停電信号を受信し、メイン制御部100内で処理可能なデータ形式に変換する機能を有する。出力処理回路110は、CPU102からバス114を介して送られてきた駆動データを受けて、ソレノイド50等のパチンコ機10に配設された電装装置を駆動する。通信制御回路112は、表示制御部200や賞球制御部300等に所要の信号を送信するための回路である。また、リセット回路116は、図示省略したクロック回路で規定されるCPU102の処理周期毎に、CPU102の動作を処理先頭へ戻す機能を有すると共に、メイン制御部100に供給される電源の電圧がCPU102の動作可能電圧未満となった場合に、CPU102の誤動作を防止するためCPU102の動作を停止する機能をも有する。
なお、表示制御部200や賞球制御部300は、メイン制御部100と同様、CPUを中心にコンピュータ制御が可能に構成されている。
【0013】
次に、電源基板120の構成について、図2乃至図4を用いて説明する。
電源基板120は、図2に示すように、ホールの交流電源ACを監視して、停電時には停電信号を出力する停電検出部130と、ホールの交流電源ACに接続されてパチンコ機10に組付けられた各電装装置に所定の電位の電力を供給する電力供給部140とで構成される。
まず、電力供給部140について図3に基づいて説明する。電力供給部140は、交流電源ACの波形を整流する整流回路と、整流回路により整流された脈流波形を平滑化する平滑回路と、平滑回路により平滑化された波形を定電圧化する定電圧回路とで構成される。
具体的には、交流電源ACからの入力電流は、図3に示すように、2つの整流回路142a、142bに入力される。この整流回路142a、142bは、2つのブリッジダイオードで構成され、かかる整流回路142a,142bによって、先ず、直流(脈流)の+24Vの電力が得られる。
一方の整流回路142bの出力側はランプ類16と接続され、得られた脈流24Vの電力をそのままランプ類16へ供給するように構成されている。また、図3に示すように、ランプ類16に供給される脈流24Vの信号は途中で分岐されダイオードD4及びコンデンサC4によって平滑化され、直流の+34Vの信号に変換される。この直流の+34Vの信号は、ソレノイド50等に供給される。
【0014】
もう一方の整流回路142aで得られた24Vの信号は、3つの並列に構成された定電圧回路IC1、IC2、IC3に送られる。すなわち、整流回路142aで得られた脈流24Vの信号は、図3に示すように、ダイオードD1およびコンデンサC1によって平滑化されるとともに電圧安定化回路としてのスイッチングレギュレータIC1によって安定化されて+5Vの信号に変換される。この+5Vの信号はメイン制御部100や、その他の制御部(表示制御部200、賞球制御部300)に供給される。また、メイン制御部100(CPU102)等の制御装置に供給される+5Vの信号は、並列に分離されてダイオードD5およびコンデンサC5を介してバックアップ用出力端子VBBに供給される。なお、通電中にコンデンサC5に備蓄された電力は、停電時等においてRAMに供給され、RAMに記憶した情報が保存できるように構成されている。
また、整流回路142aで得られた脈流24Vの信号は、ダイオードD2およびコンデンサC2によって平滑化されるとともにスイッチングレギュレータIC2によって安定化されて+12Vの信号に変換される。このスイッチングレギュレータIC2によって安定化された+12Vの信号は、各種スイッチ類に供給される。
さらに、整流回路142aで得られた脈流24Vの信号は、ダイオードD3およびコンデンサC3によって平滑化される。この平滑化された信号は、スイッチングレギュレータIC3によって安定化されて+12Vの信号に変換される。スイッチングレギュレータIC3によって安定化された+12Vの信号は、スピーカ52等の装置に供給される。また、ダイオードD3およびコンデンサC3によって平滑化された信号は、分岐されて3端子レギュレータIC4により安定化され、後で詳述する停電検出部130に供給される。
なお、上述したスイッチングレギュレータIC1、IC2、IC3には、後で詳述するように、停電検出部130から電圧コントロール信号が出力されて、ON−OFF制御が行われるようになっている。ここで、上記スイッチレギュレータIC1、IC2、IC3は、電圧制御可能な公知の装置を使用すれば良く、その構造等は特に本発明を特徴付けるものではないため、ここではその詳細な説明を省略する。
【0015】
次に、停電検出部130の構成について、図4に基づいて説明する。停電検出部130は、交流電源ACの波形を整形(整流及びクリッピング等)を行う整流部131と、整流部131で整流された波形の電圧を分圧する分圧部132と、分圧部132で分圧された波形(パルス)を検出して停電信号を出力する検出部133と、検出部133から出力された停電信号を増幅して出力する出力部134とを有する。
【0016】
具体的には、図4に示すように、整流部131は、交流電源ACの波形を半波整流するダイオードD10,D12と、過電流が流れるのを防止する抵抗R10、一定電圧(例えば10ボルト)でクリッピングするツェナーダイオードD14を有する。したがって、整流部131より出力される波形はパルスに近い波形となる。整流部131から出力された波形は、分圧部132の抵抗R20と抵抗R22によって、所要電圧(例えば5ボルト)に分圧される。
【0017】
検出部133は、タイマー回路IC(具体的には、日本電気株式会社製のタイマー回路μPC617/1555)を中心に構成される。
具体的には、分圧部132から出力された波形は、ダイオードD30、抵抗R30、トランジスタQ30によってほぼ正確なパルスに整形され、タイマー回路ICのトリガ端子Viに出力される。
また、タイマー回路ICのリセット端子RSTには、直流の定電圧源Vccが接続され、コントロール電圧端子Vcと接地端子GNDの間にはコンデンサC30が介装されている。このコンデンサC30は、タイマー回路ICの内部しきい値(=Vcc×2/3)を安定化させる。
タイマー回路ICのスレショルド端子Vsは、放電端子Vh、及び、抵抗R32とコンデンサC32との間(図中A点)に接続される。タイマー回路ICでは、このスレショルド端子Vsの電圧が基準電圧Vxに達すると、出力端子Voからパルスが出力される。
ここで、スレショルド端子Vsの電位〔抵抗R32とコンデンサC32の間(図中A点)の電位〕は、コンデンサC32に蓄電される蓄電電圧にほぼ等しくなる。また、このスレショルド端子Vsは、トランジスタQ32のコレクタ端子に接続され、トランジスタQ32のベース端子にはトリガ端子Viに入力されるパルスが入力される。したがって、トリガ端子Viにパルスが入力されるときは、トランジスタQ32のベース端子にもパルスが入力され、トランジスタQ32が作動する。トランジスタQ32が作動すると、コンデンサC32に貯えられた電荷が放電されて、スレッショルド端子Vsの電圧が低下する。
したがって、トリガ端子Viにパルスが入力されていない期間は、トランジスタQ32が作動しないため、コンデンサC32の電位(スレッショルド端子Vsの電圧)が上昇する。こうして上昇した電位が基準電圧Vxに達すると、出力端子Voからパルスが出力されることとなる。なお、トリガ端子Viにパルスが入力されなくなってから停電信号が出力されるまでの時間は、放電されてからコンデンサC32に電荷が蓄積される時間であり、タイマーICの基準電圧Vxにより決まる。
【0018】
出力部134は、タイマーICから出力されたパルスを、所定時間継続して出力するためのワンショット回路と、ワンショット回路から出力されたパルスにより駆動されるトランジスタQ40、Q42と、トランジスタQ42から出力される信号(電圧コントロール信号)の出力タイミングを、トランジスタQ40から出力される信号(停電信号)の出力タイミングから所定時間だけ遅延させる遅延回路と、過電流が流れるのを防止する抵抗R40を有する。トランジスタQ40のコレクタ端子は端子T2を通じてメイン制御部100に接続され、トランジスタQ42のコレクタ端子は端子T4を通じて上述したスイッチングレギュレータIC1、IC2、IC3に各々接続される。
したがって、トランジスタQ40から出力される信号(停電信号)は、ワンショット回路で決定される所定時間だけ継続して出力され、また、トランジスタQ42(請求項にいう動作停止部に相当)から出力される信号(電圧コントロール信号)は、遅延回路で決定される時間だけ停電信号から遅れて出力され、その出力される時間は停電信号と同一の時間となる。なお、ワンショット回路で決定される停電信号および電圧コントロール信号の出力時間は、確実に各電装装置(メイン制御部100等)に供給される制御用電源の電圧が0Vとなるような時間に設定されている。なお、Vccへは、3端子レギュレータIC4からの電圧をさらに所定の電圧に変換して接続される。
【0019】
上記のように構成されるパチンコ機10において、パチンコ機10への電源が遮断され停電信号が出力されている間に電源復帰された場合の停電検出部130と電力供給部140の動作について図5を参照して説明する。
図5は上から順に、パチンコ機10に入力される交流電源ACの波形、停電検出部130用の+12V電源(以下、+12V3電源という)の波形、停電検出部130のトランジスタQ40より出力される停電信号の波形、停電検出部130のトランジスタQ42より出力される電圧コントロール信号の波形、メイン制御部100を駆動するための+5V電源(以下、+5V電源という)の波形、各種スイッチ類を駆動するための+12V電源(以下、+12V1電源という)の波形、LED・スピーカ等を駆動するための+12V電源(以下、+12V2電源という)の波形、ソレノイド50等を駆動するための+34V電源(以下、+34V電源という)の波形、ランプ類16等を駆動するための脈流24V電源(以下、脈流24V電源という)から出力される波形の経時的変化をそれぞれ示している。
【0020】
パチンコ機10への交流電源ACからの入力が時刻t5で遮断されると同時に、ランプ類16用の脈流24V電源が0となる。その他の各電源については、通電中にコンデンサC1、C2、C3、C4に貯えた電力により、交流電源が遮断された後もその電圧が維持される。そして、最初にソレノイド50等を駆動する+34V電源の電圧が低下する。これは、+34V電源に接続されたソレノイド50等は、その駆動負荷が大きいため、コンデンサC4に貯えた電力を短時間で消費するためである。
時刻t5で電源が遮断されてから所定時間経過した時刻t6になると、停電検出部130から停電信号が出力される。停電信号が出力されるタイミングは、交流電源ACからの入力が遮断された時から交流電源ACの波形が4周期欠けたときに出力されるようになっている。これは、遊技機の設置されるホールでは大型のエアコン設備等の急激的な作動により、交流電源ACが瞬間的に遮断されるいわゆる瞬停が生じ易く、このような瞬停と本当の停電とを区別するためである。
停電信号が出力されてから所定時間経過した時刻t7から、電圧コントロール信号が出力される。停電信号が出力されてから電圧コントロール信号が出力されるまでの時間(t6〜t7)は、停電検出部130に設けた遅延回路により決まり、停電信号を受信したメイン制御部100が、停電処理(RAM106に記憶された情報を保存する処理等)を確実に行うために必要な時間に設定される。
電圧コントロール信号が出力されると、スイッチングレギュレータIC1、IC2、IC3がOFF状態となるため、コンデンサC1,C2,C3に電力が貯えられている状態であっても、各電源(+5V電源、+12V1電源、+12V2電源)は徐々にその電圧が低下する。この電圧コントロール信号が出力された後の各電装装置(メイン制御部100、スイッチ類、LED等)に供給される電力は、各スイッチングレギュレータIC1、IC2、IC3と各電装装置の間に設けられたコンデンサ等から供給される電力により賄われる。
ここで、図5に示す例では、時刻t9で交流電源ACからの電源入力が再開される。これにより、+34V電源および脈流24V電源の電圧はすぐに立上がるが、各電源(+5V電源、+12V1電源、+12V2電源)は電圧コントロール信号が所定時間(t7〜t11)出力されつづけるため立上がることはない。したがって、+5V電源が供給されるメイン制御部100の電圧は確実に低下(0V)するため、メイン制御部100のリセット回路が確実に作動しCPUの動作が停止される。
【0021】
以上詳述したように、本実施の形態に係るパチンコ機10においては、停電が検知され停電信号が出力されると、電圧コントロール信号が所定時間出力し続けるように構成されている。したがって、停電信号が出力されてから短時間で停電復旧された場合(図5に示す場合)でも、確実に各電源の電圧を0Vとすることができる。これにより、メイン制御部100においては、リセット回路116が作動し、CPU102の動作を停止することができる。
また、電圧コントロール信号によりスイッチングレギュレータをOFF状態となるように制御しても、電圧コントロール信号は停電信号を出力してから所定時間経過してから出力される。このため、その間はメイン制御部100に電源が供給され続け、メイン制御部100において停電処理(RAM106に記憶されている情報を保存する処理等)を行うための時間を確保することができる。
さらに、本実施の形態に係るパチンコ機においては、停電検出部130を電力供給部140と同一の電源基板に設けたため、電力供給部140からの配線の引き回しによる検出電圧の低下の影響を抑制することができる。
【0022】
(実施の形態II)
上述した実施の形態Iでは、メイン制御部100を停止する方法として、レギュレータを停電信号出力後に所定の時間OFFすることによりメイン制御部100を停止したが、以下に説明する実施の形態IIにおいては停電信号を出力してから所定時間経過後にリセット信号を強制的にメイン制御部100に送信することによりその動作を停止する。すなわち、実施の形態IIは、請求項3に記載の発明を具現化したものである。
以下、実施の形態IIについて図6及び図7に基づいて説明する。図6は実施の形態IIにおける停電検出部130の回路図であり、図7は停電時の停電検出部130から出力する各種信号のタイムチャートである。
なお、以下に説明する実施の形態IIに係るパチンコ機においても、停電検出部130の構成以外の部分については、上述した実施の形態Iと同様の構成であるのでその説明を省略し、以下の説明では相違点を中心に説明する。
【0023】
図6に示すように、実施の形態IIに係る停電検出部130においても、整流部131、分圧部132、検出部133の構成は、実施の形態Iにおける停電検出部130と同一構成である。実施の形態IIに係る停電検出部130では、検出部133から出力されたパルスに基づいて、メイン制御部100にリセット信号を出力するリセット信号出力回路が付加されている点が実施の形態Iの停電検出部130と異なる。
すなわち、出力部134には、停電信号を出力するトランジスタQ40と、リセット信号を出力するためのトランジスタQ44(請求項にいう動作停止部に相当)が設けられる。このトランジスタQ44のコレクタ端子は端子T5を介してメイン制御部100のリセット端子RSTに接続されている。
したがって、トランジスタQ44から出力されるリセット信号は、図7に示すように、停電信号が出力されてから所定時間だけ遅れて出力され、その出力される時間は停電信号と同一の時間だけ出力される。そして、このリセット信号を受けたメイン制御部100では、メイン制御部100に供給される電力の電圧が動作可能範囲内であっても、その動作が停止されることとなる。
【0024】
以上説明したように、上述した実施の形態IIに係るパチンコ機においては、停電信号が出力されてから所定時間が経過したタイミングで、停電検出部130よりリセット信号がメイン制御部100に出力され、メイン制御部100の動作が強制的に停止される。このため、停電信号が出力されれば確実にメイン制御部100が停止される。
また、停電信号が出力されてから所定時間経過してからリセット信号が出力されるため、停電信号が出力されてからリセット信号が出力されるまでの間に、メイン制御部100は、所定の停電処理を行うことができる。
【0025】
(実施の形態III)
次に本願発明を具現化した第1種パチンコ機について説明する。すなわち、次に説明する実施の形態IIIは、通電中に貯えた備蓄電力により停電処理を行うように構成された遊技機において、制御部への電力供給タイミングを制御することで、備蓄電力不足により制御部で停電処理を行うことができない事態を防止するものである。
以下、実施の形態IIIについて図8及び図9に基づいて説明する。図8は実施の形態IIIにおける停電検出部130の回路図であり、図9は電源投入時に停電検出部130から出力する各種信号のタイムチャートである。なお、以下に説明する実施の形態IIIに係るパチンコ機においても、停電検出部130の構成以外の部分については、上述した実施の形態Iと同様の構成であるのでその説明を省略し、以下の説明では相違点を中心に説明する。
【0026】
図8に示すように、実施の形態IIIに係る停電検出部130は、3端子レギュレータIC4(図3参照)から供給された電圧(+12V)を停電検出部130に設けられた各回路を動作させるための電圧に変換する電源回路300を有し、電源回路300で変圧された電圧はスタート回路302を介して比較回路304、ラッチ解除信号発生回路306、発振回路308、分周回路310、ラッチ回路312、遅延回路314に供給される。
スタート回路302は、電源投入時又は電源復旧時において、電源回路300で調整された電圧を各回路に供給するタイミングを制御し、具体的には、まずラッチ回路312、遅延回路314に供給し、しかる後、発振回路308、分周回路310、比較回路304、ラッチ解除信号発生回路306の順に供給するように制御する。
比較回路304は、交流電源ACと接続されて交流電源ACの半波を検出する回路であり、交流電源ACの半波を検出している間クロック信号を分周回路310に出力する。また、この比較回路304は、交流電源ACの半波を検出していない状態から交流電源ACの半波を検出した場合、ラッチ解除信号発生回路306に信号を出力する。そして、ラッチ解除信号発生回路306は、比較回路304から出力された信号が入力すると、所定時間後にラッチ回路312のラッチ状態を解除するための信号をラッチ回路312に出力する。
また、分周回路310は、発振回路308で生成される50kHzの信号を分周する回路であり、比較回路304から出力されるクロック信号が入力される毎にリセットされ、比較回路304からクロック信号が入力されない状態(交流電源ACの波形が途絶える)では分周し続け、8192分周したときにラッチ回路312に信号を出力する。このラッチ回路312は、分周回路310から出力された信号が入力すると、その信号をラッチ解除信号が入力されるまでラッチ(ON)する。このため、トランジスタ316がONされ、また、遅延回路314を介してトランジスタ318がONされる。したがって、停電信号が出力されてから所定時間遅れて、電圧コントロール信号が出力されることとなる。
【0027】
次に、上述した停電検出部130の電源投入時(電源復旧時)の動作について図9のタイムチャートを用いて説明する。
電源投入されると、3端子レギュレータを介して電源回路300及びスタート回路302が同時に動作を開始し、スタート回路302からラッチ回路312及び遅延回路314に電圧が供給される。このため、ラッチ回路312がONされて、トランジスタ316、トランジスタ318が動作する。したがって、電源投入と略同時の時刻t0に、停電信号・電圧コントロール信号がON(出力)される。
次に、スタート回路302から発振回路308、分周回路310、比較回路304、ラッチ解除信号発生回路306に電圧が供給され、停電検出が可能な状態となる。スタート回路302から電圧が供給された比較回路304は、交流電源ACの半波を検出すると、クロック信号を分周回路310に出力すると共に、交流電源ACの半波を検出後所定時間が経過してからラッチ解除信号発生回路306に信号を出力する。比較回路304から出力された信号が入力したラッチ解除信号発生回路306は、ラッチ回路312にラッチ解除信号を出力し、ラッチ回路312のON状態を解除する。このため、電源投入時t0から所定時間が経過した時刻t1に停電信号がOFFされ、停電信号がOFFされてから所定時間経過後の時刻t2に電圧コントロール信号がOFFされる。これにより、メイン制御部への制御電源が供給され、これを監視するリセット回路が動作するので、メイン制御部のリセット解除動作が行われ制御部は制御処理を開始することができる。
【0028】
上述したように実施の形態IIIに係るパチンコ機においては、電源投入時又は電源復旧時においては、電源投入又は電源復旧から所定時間経過後に電圧コントロール信号がOFFされてメイン制御部100に電圧が供給される。したがって、メイン制御部100に電圧が供給されるときまでに、停電処理を行うために必要とされる電力を貯えることが可能となる。なお、メイン制御部100において停電処理を行うための電力は、メイン制御部100に電圧を供給する定電圧回路IC1の入力部に設けられたコンデンサC1〔請求項にいう備蓄部に相当(図3参照)〕に貯えられる。
また、実施の形態IIIに係るパチンコ機においては、停電信号がOFF(停電信号が出力可能な状態)されてから電圧コントロール信号がOFFされるように構成されている。したがって、停電信号が出力されている状態(停電を検知してもメイン制御部100に伝達できない状態)にあるときは、メイン制御部100(CPU102)に電力が供給されない。このため、停電検出部130が停電を伝達できる状態となった後でメイン制御部100に電力が供給されるようになるので、停電が生じた場合には確実に停電検出部130から停電信号を出力することができる。
【0029】
以上、本発明のいくつかの実施の形態について説明したが、本発明は上述した実施の形態に限られることなく、次に示す各形態で実施することが可能である。ただし、下記に示す形態もあくまで例示であって、本発明が上述した実施の形態や、次に記載された実施の形態に限定されると解釈するべきではない。
【0030】
(1)上述した各実施の形態においては、停電検出部130はメイン制御部100にのみ停電信号を出力し、メイン制御部100において停電処理を行うような構成となっていたが、必ずしもこのような形態に限定する必要は無い。例えば、停電検出部130はメイン制御部100以外の他の制御部(例えば、賞球装置を制御する賞球制御部等)にも停電信号を出力し、これらの制御部においてもRAM等の記憶装置のデータを保存するようにしても良い。
上述した2以上の制御部においてデータの保存を行う場合には、(I)実施の形態Iと同様に、各制御部にリセット回路を設け、各制御部に電源を供給する電力供給部の電圧を動作可能電圧以下にコントロールすることで各制御部を停止する構成や、(II)実施の形態IIと同様、電源基板にリセット信号出力回路を設け、このリセット信号出力回路から各制御部に集中的にリセット信号を出力するような構成を採ることができる。このような構成によれば、各制御部全てが確実に停止されるため、ある制御部は停止され、ある制御部は停止されないという事態を回避することができる。特に、各制御部における負荷が異なる遊技機の場合には、制御用の電力が消費される時間が異なるため、強制的に各制御部を停止する上述した構成は有効である。
なお、上記(I)の場合には、各制御部に電力を供給する電力供給部を制御部毎に設け、各電力供給部に電圧コントロール信号を出力するようにしても良いが、一つの電力供給部から各制御部に電力を供給するような形態を採ることが好ましい。このような構成によれば、1の電力供給部の電圧をコントロールするだけで、各制御部を確実に停止することができる。また、上記(II)の場合には、各制御部にリセット信号を出力するリセット信号出力回路は、電源基板に設けることが好ましい。電力供給回路や停電検出回路、リセット信号出力回路等を一つの電源基板にまとめることにより、遊技機の製造工程を容易にすることができる。
【0031】
(2)上述した実施の形態Iにおいては、停電検出部130から電圧コントロール信号を電力供給部140に出力することにより、メイン制御部100に供給される電源の電圧を0Vとしたが、必ずしもこのような形態に限定する必要は無い。例えば、電力供給部140からメイン制御部100との間の電力供給ラインに、その電源供給ラインを遮断する手段(スイッチング回路等)を設け、メイン制御部100に供給される電源を遮断するようにしても良い。
また、電力供給部130からメイン制御部100へ供給される電力の電圧は、必ずしも0Vに制御する必要は無く、メイン制御部100が動作不能となる電圧以下に制御できれば良い。
【0032】
(3)上述した実施の形態II(リセット信号出力回路でメイン制御部100を停止する構成)においては、電力供給部140へ入力される交流電源を監視して停電信号とリセット信号を出力するようにしたが、必ずしもこのような形態に限定される必要は無い。例えば、電力供給部130からメイン制御部100へ出力される直流電源を監視して、停電信号とリセット信号を出力するようにしても良い。
【0033】
(4)上述した各実施の形態では、本発明を第1種パチンコ機に適用した例であったが、本発明はこの他にも、例えば、スロットマシン、アレンジホール機、雀球遊技機、テレビゲーム機等の各種遊技機にも適用することができる。
【0034】
以上、本発明のいくつかの実施の形態について詳細に説明したが、これらは例示に過ぎず、本発明は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る第1種パチンコ機の外観を示す正面図
【図2】図1に示すパチンコ機の電装系の構造を示すブロック図
【図3】電源基板の構成を説明するためのブロック図
【図4】停電検出部の具体的な回路構成を示す図
【図5】入力波形に基づいて停電信号等を出力するタイムチャート
【図6】他の実施の形態に係る停電検出部の回路構成を示す図
【図7】図6に示す停電検出部より出力される各種信号のタイムチャート
【図8】他の実施の形態に係る停電検出部の回路構成を示すブロック図
【図9】図8に示す停電検出部より出力される各種信号のタイムチャート
【符号の説明】
10・・パチンコ機
22・・図柄表示器
30・・第1種始動口
36・・大入賞口
100・・メイン制御部
130・・停電検出部
140・・電力供給部
Claims (1)
- 遊技機全体を制御するメイン制御部と、
メイン制御部を含む各電装装置に電力を供給する電力供給部と、
該電力供給部を監視し、停電を検出すると停電信号をメイン制御部に出力する停電検出部とを備え、停電によりメイン制御部が所定の停電処理を行うように構成された遊技機において、
前記停電検出部は、(1)停電信号が出力していない状態から出力している状態となる停電時においては、停電信号が出力している状態となってから所定時間が経過したときにメイン制御部の動作を停止させるためのコントロール信号を出力し、(2)復電時においては、停電信号が出力している状態から出力していない状態となると、停電信号が出力していない状態となってから所定時間が経過したときに前記コントロール信号の出力を停止してメイン制御部の処理を開始可能とし、
前記メイン制御部は、
遊技制御プログラムが格納されたROMと、
ROMに格納された遊技制御プログラムを実行するCPUと、
CPUが遊技制御プログラムを実行することにより作成されるデータを記憶するRAMと、を有しており、
前記遊技制御プログラムには、
停電検出部から停電信号が出力されたときに、RAMの内容を保存するための停電処理を実行するためのプログラムと、
電源復旧時又は電源投入時に、停電処理によりRAMに保存した内容に基づき停電前の遊技を再開する停電復旧処理を実行するためのプログラムと、が含まれており、
前記電力供給部は、通電中に電力を備蓄する電力備蓄部を有しており、
(A)停電時においては、停電検出部からメイン制御部に停電信号が出力され、停電信号を受信したメイン制御部は、停電信号が出力されてから前記コントロール信号が出力されるまでの間に、電力備蓄部から供給される電力により所定の停電処理を行うように構成されており、
(B)電源投入時又は電源復旧時においては、前記コントロール信号の出力が停止されるまでの間に電力備蓄部は停電処理を行うために必要とされる量の電力を備蓄し、前記コントロール信号の出力が停止されるとメイン制御部は前記停電復旧処理を開始するように構成されている遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075835A JP4375508B2 (ja) | 2000-03-17 | 2000-03-17 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075835A JP4375508B2 (ja) | 2000-03-17 | 2000-03-17 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001259129A JP2001259129A (ja) | 2001-09-25 |
JP4375508B2 true JP4375508B2 (ja) | 2009-12-02 |
Family
ID=18593666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000075835A Expired - Lifetime JP4375508B2 (ja) | 2000-03-17 | 2000-03-17 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4375508B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4759794B2 (ja) * | 2000-04-26 | 2011-08-31 | 株式会社三洋物産 | 遊技機 |
JP5837659B2 (ja) * | 2014-08-21 | 2015-12-24 | 株式会社藤商事 | 遊技機 |
-
2000
- 2000-03-17 JP JP2000075835A patent/JP4375508B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001259129A (ja) | 2001-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010279415A (ja) | 遊技機 | |
JPH11299968A (ja) | パチンコ機 | |
JP2011104072A (ja) | 遊技機 | |
US6501342B2 (en) | Power-conserving external clock for use with a clock-dependent integrated circuit | |
JP2002336507A (ja) | 遊技機 | |
JP4375508B2 (ja) | 遊技機 | |
JP2001129161A (ja) | 遊技機 | |
JP2004337245A (ja) | 遊技機 | |
JP5296858B2 (ja) | 遊技機 | |
JP4370445B2 (ja) | 遊技機 | |
JP2004070767A (ja) | 制御装置 | |
JP4363032B2 (ja) | 遊技機 | |
JP2001204946A (ja) | 遊技機 | |
JP4531845B1 (ja) | 遊技機 | |
JP5665934B2 (ja) | 遊技機 | |
KR20060124241A (ko) | 엔진제어유닛의 재가동 장치 및 방법 | |
JP5356296B2 (ja) | 遊技機 | |
JP3859916B2 (ja) | 回路装置 | |
US5655070A (en) | Power fault monitoring circuit with microprocessor reset | |
US6486454B1 (en) | Microwave oven using dual clock | |
JP3903716B2 (ja) | マイクロコンピュータ | |
JP2010279682A (ja) | 遊技機 | |
JP2002010529A (ja) | バックアップ電源装置 | |
JP5612723B2 (ja) | 遊技機 | |
JP2010279683A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4375508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150918 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |