JP4371486B2 - アービトレーション回路およびそれを内蔵した記録媒体装置 - Google Patents
アービトレーション回路およびそれを内蔵した記録媒体装置 Download PDFInfo
- Publication number
- JP4371486B2 JP4371486B2 JP24586499A JP24586499A JP4371486B2 JP 4371486 B2 JP4371486 B2 JP 4371486B2 JP 24586499 A JP24586499 A JP 24586499A JP 24586499 A JP24586499 A JP 24586499A JP 4371486 B2 JP4371486 B2 JP 4371486B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- requester
- request
- ecc
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、アクセス要求を調整するアービトレーション回路およびそれを内蔵した記録媒体装置に関する。
【０００２】
【従来の技術】
通常のデータ処理においては、例えば光磁気ディスク等の記録媒体から読み出したデータをＲＡＭ（Random Access Memory）に一時記憶し、記憶されたデータを適宜読み出して誤り訂正等の処理を行い、さらに処理後のデータをＲＡＭに書き戻すといった処理が行われている。この際、ＲＡＭに対する各部のアクセス順位を調整するために、アービトレーション回路が配されている。
【０００３】
従来のディスク再生系の構成を図１０に示す。図において、１１はディスク部、１２は復調部、１３はＥＣＣデコーダ部、１４はデータ転送部、１５はＭＰＵ（Microprocessor Unit）、１６はアービタ、１７はＳＤＲＡＭ（Syncronous Dynamic Random Access Memory）、１８および１９はホストインタフェースである。
【０００４】
ディスク部１１は外部指令に応じて光磁気ディスク等から適宜データを読み出す。復調部１２はディスク部１１から読み出されたデータをデフォーマットおよび復調する。復調されたデータはアービタ１６を介してＳＤＲＡＭ１７に書き込まれる。
【０００５】
ＥＣＣデコーダ部１３はＳＤＲＡＭ１７から復調データを読み出し誤り訂正符号に従って誤り訂正を行う。誤り訂正されたデータはＳＤＲＡＭ１７に書き戻される。 データ転送制御部１４は誤り訂正後のデータをＳＤＲＡＭ１７から読み出しこれをホストインタフェース１８および１９に転送する。転送されたデータは図示しないホストコンピュータに送られる。
【０００６】
ＭＰＵ１５は、ＳＤＲＡＭ１７からファイル構成に関するデータやディフェクトエリア（欠陥エリア）に関するデータ等を読み出す。
【０００７】
アービタ１６はＳＤＲＡＭに対する各部のアクセス権を後述の通り調整する。ＳＤＲＡＭ１７は復調部１２またはＥＣＣデコーダ部１３からのデータを一時記憶する。ホストインタフェース部１８，１９は、データ転送部１４からのデータを図示しないホストコンピュータに送る。
【０００８】
図１１に、上記従来装置におけるデータのパイプライン処理を模式的に示す。図において、ＭＯＤはデータ復調処理（復調部１２での処理）、ＥＣＣは誤り訂正処理（ＥＣＣデコーダ部での処理）、ＤＭＡはホストインタフェース１８，１９に対するデータ転送処理（データ転送部１４での処理）である。なお、１ＥＣＣブロックとは、１つの誤り訂正処理（たとえばシンドローム処理）が適用されるデータの固まり（単位）である。
【０００９】
図示の通り、１ＥＣＣブロックの処理期間においては、ＭＯＤ処理とＥＣＣ処理とＤＭＡ処理の３つの処理を並行して行う必要がある。たとえば、図１１において、第ｎブロックのデータに対するＭＯＤ処理と、第ｎ−１ブロックのデータに対するＥＣＣ処理と、第ｎ−２ブロックのデータに対するＤＭＡ処理とを１ＥＣＣブロック期間において完結する必要がある。加えて、非定常的な処理がＭＰＵ１５にて実行される場合には、この処理も含めて１ＥＣＣブロック期間内にそれぞれの処理を完結する必要がある。
【００１０】
かかる並行処理は、ＳＤＲＡＭ１７に対する各部（復調部１２、ＥＣＣデコーダ部１３、データ転送制御部１４およびＭＰＵ１５）のアクセス権を調整することによって実行される。かかるアクセス権の調整はアービタ１６によって行われる。すなわち、アービタ１６は、復調部１２、ＥＣＣデコーダ部１３、データ転送制御部１４またはＭＰＵ１５からのアクセスの要求が並行して生じた場合に、予め設定された優先順位に従って何れのアクセス要求を許容するかを決定する。かかるアクセス権の調整により、１ＥＣＣブロック期間内にそれぞれの処理が並行して実行される。
【００１１】
【発明が解決しようとする課題】
上記アービタによるアクセス権の調整は、予め設定されているアクセス権の優先順位に応じて実行される。通常、このアクセス権に従ってアクセス要求の調整を行えば１ＥＣＣブロック期間内に上記のそれぞれの処理が並行して完結されるように、ＳＤＲＡＭ１７の容量やデータの転送速度等のファクターが設定されている。しかしながら、ＭＰＵ１５から非定常的な読み出し要求が生じたり、ホストコンピュータ側からバースト的な読み出し要求が生じた様な場合には、優先順位の低いアクセス権が設定されている処理が長期に渡り停止される場合があり、このため、１ＥＣＣブロック期間内に当該優先順位の低い処理を実行し得ない場合が生じ得る。
【００１２】
たとえば、図１１において、ＥＣＣ処理の優先順位が最下位に設定されているような場合に上記バースト的な読み出し要求がホストコンピュータ側から生じると、ＥＣＣ処理が１ＥＣＣブロック期間内に実行されない場合が生じ、パイプライン処理が円滑に行われなくなる。この際、ＥＣＣ処理が実行されるまでその他の処理を待機させ、ＥＣＣ処理が完結した後にパイプライン処理に復帰させる方法も考えられるが、かかる方法を採用すると、リアルタイムにて再生を行うような場合、たとえばディスクに映像や音声に関するデータが記録されているような場合には、再生が途切れてしまうため好ましくない。
【００１３】
かかる不都合は、ディスク部１１からの読み出し速度が早くなればなるほど顕著となる。すなわち、ディスク部１１からの読み出し速度が早くなると、図１１に示す１ＥＣＣブロック期間が短くなるため、優先順位の低い処理の要求排除期間が比較的短い場合であっても、当該処理を１ＥＣＣブロック期間内に実行し得なくなってしまう。
【００１４】
そこで、本発明は、このようにバースト的な読み出し要求が生じたような場合であっても、優先順位の低い処理を確実に実行させ、パイプライン処理を円滑に達成することを課題とし、特に、リアルタイムでの記録または再生に不都合のないアービトレーション制御を達成することを課題とする。
【００１５】
【課題を解決するための手段】
請求項１の発明は、アクセス要求を発するリクエスタと、該リクエスタからのアクセス要求を所定の優先順位に従って調整する調整部とを有するアービトレーション回路において、前記リクエスタに対し記録媒体を記録または再生する際のクロックを入力せしめ、該リクエスタは前記クロックに応じて割り込み要求を前記調整部に発し、該調整部は前記割り込み要求に応答して当該リクエスタによるアクセス要求を上位に繰り上げることを特徴とする。
【００１６】
請求項２の発明は、請求項１において、前記割り込み要求は、前記クロックを分周した分周クロックに応じて発せられることを特徴とする。
【００１７】
請求項３の発明は、請求項２において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられている期間に前記分周クロックが入力されたことに応じて発せられることを特徴とする。
【００１８】
請求項４の発明は、請求項１において、前記割り込み要求は、前記クロックを所定数カウントしたことに応じて発せられることを特徴とする。
【００１９】
請求項５の発明は、請求項４において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられてから前記クロックを所定数カウントしたことに応じて発せられることを特徴とする。
【００２０】
請求項６の発明は、請求項１〜５の何れかにおいて、前記割り込み指令は、アクセス要求の優先順位の低いリクエスタにおいて発せられることを特徴とする。
【００２１】
請求項７の発明は、上記請求項１〜６の何れかのアービトレーション回路を内蔵した記録媒体装置である。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２３】
図１に、再生系の構成を示す。なお、従来例として説明した図１０と同一部分には同一符号を付し、説明を省略する。図１においては、新たに分周カウンタ２０が配されている。また、ＥＣＣデコーダ２１、アービタ２２および復調部２３の構成が従来例と相違している。
【００２４】
分周カウンタ２０は、ディスク部１１の再生クロックを分周し、この分周クロックをＥＣＣデコーダ２１に送る。ＥＣＣデコーダ２１は、アクセス要求をアービタ２２に出力している期間内にこの分周クロックを受信すると、割り込み要求をアービタ２２に送る。アービタ２２は、この割り込み要求を受信すると、次のアクセス許容のタイミングにおいて、ＥＣＣデコーダ２１のアクセス要求を許容する。すなわち、ＥＣＣデコーダ２１のアクセス権を、最下位から最上位に引き上げる。
【００２５】
図２にアービタ２２とＥＣＣデコーダ２１の構成を示す。図においてリクエスタ１０１は図１のＥＣＣデコーダ２１内に内蔵されている。なお、同図のリクエスタ１０２は後述するＥＣＣエンコーダ３２（記録系の構成：図９）に内蔵されている。さらに、調整部２０１はアービタ２２内に内蔵されている。この調整部２０１は、各部からのアクセス要求を調整するものである。すなわち、調整部２０１内には、アクセス権の優先順位が予め設定されており、各部からのアクセス要求が同時に生じた場合には、この優先順位に従ってアクセスの許容を決定する。各部からのアクセス要求が競合しない場合には、そのアクセス要求を許容する。
【００２６】
なお、図２においては、ＥＣＣデコーダのリクエスタ１０１とＥＣＣエンコーダ内のリクエスタ１０２のみ示したが、その他の復調部２３およびデータ転送部１４内にもリクエスタが内蔵されており、これらからも調整部に対してアクセス要求が入力される。
【００２７】
さて、図２において、リクエスタ１０１からアクセス要求ＲＥＱ１が調整部２０１に入力されると、調整部２０１はこの要求が許容可能なものか否かを判別する。かかる判別は、上述の通り、予め設定されたアクセス権の優先順位に従って行われる。かかるアクセス要求が許容可能であれば、調整部２０１からリクエスタ１０１に対しアクセス許容指令ＧＲ１が入力される。かかる指令を受けて、ＥＣＣデコーダ２１ではＳＤＲＡＭ１７に対するアクセス動作およびデータのＥＣＣ処理が開始される。そして、この動作が実行されている期間中、リクエスタ１からアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００２８】
一方、リクエスタ１０１からアクセス要求を入力されているタイミングでアクセス権の高いリクエスタから並行してアクセス要求が入力された場合、リクエスタ１０１からのアクセス要求は拒否される。この場合、従来例ではリクエスタ１０１は他の高順位のリクエスタからのアクセス要求が全て解消されるまでアクセス要求を出し続け、その期間、ＥＣＣデコーダはアクセス待機状態におかれる。しかしながら、本実施の形態では、かかる待機期間、すなわちリクエスタ１０１からアクセス要求が出されている期間において、分周カウンタ２０から分周クロックがリクエスタ１０１に入力されると、それに応じてリクエスタ１０１から割り込み要求ＲＥＱ１’が調整部２０１に入力され、リクエスタ１０１のアクセス権が一時的に最上位に設定される。これにより、ＥＣＣデコーダ２１によるＳＤＲＡＭ１７に対するアクセスが補償されるようになる。
【００２９】
図３に、アクセス権の設定が変更された状態を示す。通常は、ＤＭＡ（データ転送部１４からのアクセス権）＞ＭＰＵ（ＭＰＵ１５からのアクセス権）＞ＭＯＤ（復調部２３からのアクセス権）＞ＥＣＣ（ＥＣＣデコーダ２１からのアクセス権）に設定されている。かかるアクセス権の優先順位は、調整部２０１において、たとえばＲＯＭ（Read Only Memory）に格納する等して予め設定されている。これに対し、上記の様に割り込み要求ＲＥＱ１’が調整部２０１に入力されると、ＥＣＣアクセス権が一時的に最上位に繰り上げられ、その他の順位が１順位ずつ繰り下がる。これによって、ＥＣＣデコーダ２１によるアクセスが補償されることになる。
【００３０】
なお、かかる優先順位の変更は一時的なものであり、ＥＣＣデコーダ２１によるアクセスが終了すると、通常の優先順位に復帰する。
【００３１】
このようにしてＥＣＣデコーダ２１のアクセス権が補償されると、今度は、ＭＯＤのアクセス権が最下位となり、復調部２３の処理が滞る恐れがあるが、これについては、後述するアクセス補償によって、復調部２３のアクセス権が補償される。
【００３２】
図４および図５に、リクエスタ１０１と調整部２０１との間でやりとりされる指令信号のタイミングチャートを示す。図４は、割り込み要求ＲＥＱ１’を入力することなしにアクセス要求が許容された場合を示し、図５は割り込み要求ＲＥＱ１’の入力によりアクセス要求が許容された場合を示す。
【００３３】
通常の状態では、図４に示すように、リクエスタ１０１は、アクセス要求ＲＥＱ１が許容されるまでアクセス要求を入力し続ける。そして、調整部２０１からアクセス許容指令ＧＲ１が入力されると、アクセス要求ＲＥＱ１の入力を中止し、代わってアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００３４】
これに対し、アクセス要求ＲＥＱ１が入力されている期間内に分周クロック（リクエストアップ：ＲＥＱＵＰ）がリクエスタ１０１に入力されると、これに応じて、アクセス要求ＲＥＱ１の入力が中止され、代わって割り込み要求ＲＥＱ１’が調整部２０１に入力される。この割り込み要求ＲＥＱ１’を受けて調整部２０１からアクセス許容指令ＧＲ１がリクエスタ１０１に入力される。そして、このアクセス許容指令ＧＲ１の入力により、割り込み要求ＲＥＱ１’の入力を中止し、代わってアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００３５】
以上のように、本実施の形態では、ＥＣＣデコーダ２１からのアクセス要求が待機状態にある場合であっても、所定のタイミングで割り込み要求を入力することによって、ＳＤＲＡＭ１７に対するＥＣＣデコーダ２１からのアクセスを補償することができる。また、かかる割り込み指令の発生タイミングは、ディスク部１１からの再生クロックを分周した分周クロックに応じて設定されるので、ディスク部１１からのデータ転送レートの高低に追従するものとなり、よって、図１１に示す１ＥＣＣブロック期間が短くなったとしても、その期間内にＥＣＣデコーダ２１によるＳＤＲＡＭ１７のアクセスおよびＥＣＣ処理を実行することができるようになる。
【００３６】
なお、ＥＣＣデコーダ２１によるアクセスは、１ＥＣＣブロックの全てのデータを１度に処理するようにＳＤＲＡＭ１７にアクセス方法もあるが、他の処理のアクセス効率を考慮すると、むしろ１ＥＣＣブロックのデータを複数回に分けてアクセスする方が好ましい。
【００３７】
すなわち、１ＥＣＣブロックの全てのデータを１度にアクセスする方法の場合、ＥＣＣデコーダ２１が占有するアクセス期間が長期に渡るため、その間、他部からのアクセス要求が一切拒否されてしまう。この場合、ＥＣＣデコーダ２１によるアクセスが終了した後の残された期間に他部からのアクセス要求が調整されることになるが、ＥＣＣデコーダによるアクセスの占有期間中に他部からのアクセス要求が累積的に待機状態となっているため、結果的に、この残された期間に他部からのアクセス要求が込み合った状態となってしまう。これに対し、１ＥＣＣブロックのデータを複数回に分けて細切れにアクセスする方法では、ＥＣＣデコーダ２１の占有期間と占有期間の間に他部からのアクセス要求の許容を分散させることができるので、他部からのアクセス要求の累積を抑えることができ、その分、各部のアクセス要求の調整を効率化できるようになる。
【００３８】
次に、図６〜図８を参照して、復調部２３におけるアクセス権の補償について説明する。
【００３９】
上記の如く、ＥＣＣデコーダ２１のアクセス権が最上位に繰り上げられると、復調部２３のアクセス権は最下位に繰り下げられる。また、通常の状態においても、復調部２３のアクセス権は最下位から２番目であるので、データ転送部１４やＭＰＵ１５からのアクセス要求と競合すると、アクセス待機の状態となってしまう。そこで、復調部２１のアクセス権についても、所定のタイミングで割り込み要求を調整部２０１に入力することで、アクセス権の補償を実行するようにする。
【００４０】
図６に、復調部２３内のリクエスタ１０３と調整部２０１の構成を示す。なお、リクエスタ１０４は、後述する記録系の変調部３１内に内蔵されている。これらリクエスタには、上記と同様のアクセス権の優先順位が予め設定されている。また、上記ＥＣＣデコーダ１０１の場合と異なり、当該リクエスタ１０３にはディスク部１１からの再生クロックが直接入力されている。かかる再生クロックに応じてリクエスタ１０３からアクセス要求ＲＥＱ３が発せられる。すなわち、再生クロックの周期が短くなるとリクエスタ１０３からのアクセス要求の周期も短くなる。
【００４１】
アクセス要求ＲＥＱ３が許容された場合のリクエスタ１０３における動作は、上記ＥＣＣデコーダ２３における図２の場合と同様である。これに対し、アクセス要求ＲＥＱ３が許容されずにアクセスが待機されている場合の動作は、上記図２の場合と相違している。
【００４２】
すなわち、図７に示すように、アクセス要求ＲＥＱ３が入力されてから所定クロック数の期間に亘ってアクセス許容指令ＧＲ３が入力されない場合、リクエスタ１０３は割り込み要求ＲＥＱ３’を調整部２０１に入力する。これにより、調整部２０１内において、復調部２３のアクセス権の優先順位が一時的に最上位に繰り上げられる（図８参照）。かかる優先順位の変更により、ＳＤＲＡＭ１７に対する復調部２３からのアクセスが実行されるようになる。
【００４３】
ここで、アクセス要求ＲＥＱ３が入力されてから割り込み指令が入力されるまでの期間を規定するクロック数は予め固定のものとして設定されている。このため、ディスク部１１のデータ転送レートが高くなり図１１の１ＥＣＣブロック期間が短くなったとしても、それに応じて再生クロック周期が高くなり割り込み指令発生までの期間が短縮されるので、割り込み要求によるアクセス許容が早められる。したがって、ディスク部１１からのデータ転送速度が高低したとしても、１ＥＣＣブロック期間内に復調部２３のアクセス動作すなわちＳＤＲＡＭ１７に対するデータの書き込み動作を完結させることができるようになる。
【００４４】
ところで、図３および図８に示すように、ＤＭＡとＭＰＵのアクセス権は高順位に設定されている。したがって、これら２つについては、アクセス権の補償を行わなくとも、通常、１ＥＣＣブロック期間内でのアクセスを完結できる。
【００４５】
これに対し、ＭＯＤとＥＣＣについては、上記の如く、低順位に設定しつつアクセス補償を実行しているが、これは、パイプライン処理を円滑に行うためにはＭＯＤとＥＣＣのアクセスの確保が極めて重要になるため、これらを確実に達成するためでもある。
【００４６】
つまり、ＭＯＤとＥＣＣの順位を低く設定しておいても、ＤＭＡとＭＰＵにアクセス要求が競合しなければ、ＭＯＤまたはＥＣＣのアクセスが達成できるのであって、仮にＤＭＡとＭＰＵに競合したとしても、割り込み要求によってＭＯＤとＥＣＣのアクセスを許容することでＭＯＤとＥＣＣのアクセスが可能となるのである。
【００４７】
以上、再生系にかかる実施の形態について説明したが、記録系においても同様の構成とすることができる。
【００４８】
図９に記録系の構成を示す。再生系と同一部分には同一符号を付し、説明を省略する。図において、３０は分周カウンタ、３１は変調部、３２はＥＣＣエンコーダ、３３はデータ転送部、３４はアービタである。ホストインタフェース１８、１９から入力されたデータは、データ転送部３３からアービタ３４を介してＳＤＲＡＭ１７に書き込まれる。ＥＣＣエンコーダ３２はアービタ３４を介してＳＤＲＡＭ１７からデータを読み出し、これに誤り訂正符号を付して再びＳＤＲＡＭ１７に書き戻す。変調部３１はアービタ３４を介してＳＤＲＡＭ１７からデータを読み出しこれをフォーマットに当てはめた後、所定の変調を行ってディスク部１１に転送する。ディスク部１１はかかるデータをディスク上に記録する。
【００４９】
ここで、変調部３１、ＥＣＣエンコーダ３２およびデータ転送部３３のＳＤＲＡＭ３４に対するアクセスの優先順位は、上記再生系と同様、アービタ３４内の調整部２０１に予め設定されており、通常はこの優先順位に従ってＳＤＲＡＭ１７に対するアクセスが許容される。
【００５０】
しかしながら、ＥＣＣエンコーダ３２および変調部３１のアクセスが長期に渡り待機状態におかれると、上記再生系と同様、記録クロックに応じた割り込み要求が、ＥＣＣエンコーダ３２および変調部３１から調整部２０１に入力される。かかる割り込み入力は、図２および図６のリクエスタ１０２および１０４から発せられる。調整部２０１は、かかる割り込み要求を入力されると、ＥＣＣエンコーダ３２および変調部３１のアクセス要求の優先順位を最上位に繰り上げる。これにより、ＥＣＣエンコーダ３２および変調部３１のアクセス権が補償される。
【００５１】
以上、本発明の実施の形態について説明したが、本発明はかかる実施の形態に制限されるものではなく、他に種々の変更が可能であることは言うまでもない。
【００５２】
たとえば、上記実施の形態では、データ転送部１４，３３およびＭＰＵ１５に対するアクセス権は補償しなかったが、上記実施の形態と同様の構成の追加により、これらのアクセス権の補償を行う様にすることもできる。
【００５３】
また、逆に、上記実施の形態では、ＥＣＣデコーダと復調部の両方についてアクセス権の補償を実行するよう構成したが、何れか一方のアクセス権をについては補償せず、代わりに通常の状態におけるアクセス権の優先順位をより上位に設定するようにしても良い。
【００５４】
今回開示された実施の形態は全て例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内にある全ての変更が含まれることが意図されている。
【００５５】
【発明の効果】
本発明によれば、優先権の低いアクセス要求を補償することができ、よって、パイプライン処理を円滑に達成することができる。特に、記録媒体を記録または再生する際のクロックに応じてアクセスの割り込み要求を発する構成としたことにより、記録または再生時のビットレートが変動し、処理のための所用期間が長短したとしても、当該期間内においてアクセス処理を完結させることができ、よって、リアルタイムでの記録または再生においても不都合のないアービトレーション処理を実現できる。
【図面の簡単な説明】
【図１】実施の形態に係る再生系のブロック図
【図２】実施の形態に係るアービトレーション回路の構成を示す図
【図３】実施の形態に係るアクセスの優先順位を示す図
【図４】実施の形態に係るタイミングチャート
【図５】実施の形態に係るタイミングチャート
【図６】実施の形態に係るアービトレーション回路の構成を示す図
【図７】実施の形態に係るタイミングチャート
【図８】実施の形態に係るアクセスの優先順位を示す図
【図９】実施の形態に係る記録系のブロック図
【図１０】従来例の再生系のブロック図
【図１１】パイプライン処理の模式図
【符号の説明】
２０… 分周カウンタ
２１… ＥＣＣデコーダ部
２２… アービタ
２３… 復調部
３０… 分周カウンタ
３１… 復調部
３２… ＥＣＣエンコーダ
３４… アービタ
１０１… リクエスタ
１０２… リクエスタ
１０３… リクエスタ
１０４… リクエスタ
２０１… 調整部
【発明の属する技術分野】
本発明は、アクセス要求を調整するアービトレーション回路およびそれを内蔵した記録媒体装置に関する。
【０００２】
【従来の技術】
通常のデータ処理においては、例えば光磁気ディスク等の記録媒体から読み出したデータをＲＡＭ（Random Access Memory）に一時記憶し、記憶されたデータを適宜読み出して誤り訂正等の処理を行い、さらに処理後のデータをＲＡＭに書き戻すといった処理が行われている。この際、ＲＡＭに対する各部のアクセス順位を調整するために、アービトレーション回路が配されている。
【０００３】
従来のディスク再生系の構成を図１０に示す。図において、１１はディスク部、１２は復調部、１３はＥＣＣデコーダ部、１４はデータ転送部、１５はＭＰＵ（Microprocessor Unit）、１６はアービタ、１７はＳＤＲＡＭ（Syncronous Dynamic Random Access Memory）、１８および１９はホストインタフェースである。
【０００４】
ディスク部１１は外部指令に応じて光磁気ディスク等から適宜データを読み出す。復調部１２はディスク部１１から読み出されたデータをデフォーマットおよび復調する。復調されたデータはアービタ１６を介してＳＤＲＡＭ１７に書き込まれる。
【０００５】
ＥＣＣデコーダ部１３はＳＤＲＡＭ１７から復調データを読み出し誤り訂正符号に従って誤り訂正を行う。誤り訂正されたデータはＳＤＲＡＭ１７に書き戻される。 データ転送制御部１４は誤り訂正後のデータをＳＤＲＡＭ１７から読み出しこれをホストインタフェース１８および１９に転送する。転送されたデータは図示しないホストコンピュータに送られる。
【０００６】
ＭＰＵ１５は、ＳＤＲＡＭ１７からファイル構成に関するデータやディフェクトエリア（欠陥エリア）に関するデータ等を読み出す。
【０００７】
アービタ１６はＳＤＲＡＭに対する各部のアクセス権を後述の通り調整する。ＳＤＲＡＭ１７は復調部１２またはＥＣＣデコーダ部１３からのデータを一時記憶する。ホストインタフェース部１８，１９は、データ転送部１４からのデータを図示しないホストコンピュータに送る。
【０００８】
図１１に、上記従来装置におけるデータのパイプライン処理を模式的に示す。図において、ＭＯＤはデータ復調処理（復調部１２での処理）、ＥＣＣは誤り訂正処理（ＥＣＣデコーダ部での処理）、ＤＭＡはホストインタフェース１８，１９に対するデータ転送処理（データ転送部１４での処理）である。なお、１ＥＣＣブロックとは、１つの誤り訂正処理（たとえばシンドローム処理）が適用されるデータの固まり（単位）である。
【０００９】
図示の通り、１ＥＣＣブロックの処理期間においては、ＭＯＤ処理とＥＣＣ処理とＤＭＡ処理の３つの処理を並行して行う必要がある。たとえば、図１１において、第ｎブロックのデータに対するＭＯＤ処理と、第ｎ−１ブロックのデータに対するＥＣＣ処理と、第ｎ−２ブロックのデータに対するＤＭＡ処理とを１ＥＣＣブロック期間において完結する必要がある。加えて、非定常的な処理がＭＰＵ１５にて実行される場合には、この処理も含めて１ＥＣＣブロック期間内にそれぞれの処理を完結する必要がある。
【００１０】
かかる並行処理は、ＳＤＲＡＭ１７に対する各部（復調部１２、ＥＣＣデコーダ部１３、データ転送制御部１４およびＭＰＵ１５）のアクセス権を調整することによって実行される。かかるアクセス権の調整はアービタ１６によって行われる。すなわち、アービタ１６は、復調部１２、ＥＣＣデコーダ部１３、データ転送制御部１４またはＭＰＵ１５からのアクセスの要求が並行して生じた場合に、予め設定された優先順位に従って何れのアクセス要求を許容するかを決定する。かかるアクセス権の調整により、１ＥＣＣブロック期間内にそれぞれの処理が並行して実行される。
【００１１】
【発明が解決しようとする課題】
上記アービタによるアクセス権の調整は、予め設定されているアクセス権の優先順位に応じて実行される。通常、このアクセス権に従ってアクセス要求の調整を行えば１ＥＣＣブロック期間内に上記のそれぞれの処理が並行して完結されるように、ＳＤＲＡＭ１７の容量やデータの転送速度等のファクターが設定されている。しかしながら、ＭＰＵ１５から非定常的な読み出し要求が生じたり、ホストコンピュータ側からバースト的な読み出し要求が生じた様な場合には、優先順位の低いアクセス権が設定されている処理が長期に渡り停止される場合があり、このため、１ＥＣＣブロック期間内に当該優先順位の低い処理を実行し得ない場合が生じ得る。
【００１２】
たとえば、図１１において、ＥＣＣ処理の優先順位が最下位に設定されているような場合に上記バースト的な読み出し要求がホストコンピュータ側から生じると、ＥＣＣ処理が１ＥＣＣブロック期間内に実行されない場合が生じ、パイプライン処理が円滑に行われなくなる。この際、ＥＣＣ処理が実行されるまでその他の処理を待機させ、ＥＣＣ処理が完結した後にパイプライン処理に復帰させる方法も考えられるが、かかる方法を採用すると、リアルタイムにて再生を行うような場合、たとえばディスクに映像や音声に関するデータが記録されているような場合には、再生が途切れてしまうため好ましくない。
【００１３】
かかる不都合は、ディスク部１１からの読み出し速度が早くなればなるほど顕著となる。すなわち、ディスク部１１からの読み出し速度が早くなると、図１１に示す１ＥＣＣブロック期間が短くなるため、優先順位の低い処理の要求排除期間が比較的短い場合であっても、当該処理を１ＥＣＣブロック期間内に実行し得なくなってしまう。
【００１４】
そこで、本発明は、このようにバースト的な読み出し要求が生じたような場合であっても、優先順位の低い処理を確実に実行させ、パイプライン処理を円滑に達成することを課題とし、特に、リアルタイムでの記録または再生に不都合のないアービトレーション制御を達成することを課題とする。
【００１５】
【課題を解決するための手段】
請求項１の発明は、アクセス要求を発するリクエスタと、該リクエスタからのアクセス要求を所定の優先順位に従って調整する調整部とを有するアービトレーション回路において、前記リクエスタに対し記録媒体を記録または再生する際のクロックを入力せしめ、該リクエスタは前記クロックに応じて割り込み要求を前記調整部に発し、該調整部は前記割り込み要求に応答して当該リクエスタによるアクセス要求を上位に繰り上げることを特徴とする。
【００１６】
請求項２の発明は、請求項１において、前記割り込み要求は、前記クロックを分周した分周クロックに応じて発せられることを特徴とする。
【００１７】
請求項３の発明は、請求項２において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられている期間に前記分周クロックが入力されたことに応じて発せられることを特徴とする。
【００１８】
請求項４の発明は、請求項１において、前記割り込み要求は、前記クロックを所定数カウントしたことに応じて発せられることを特徴とする。
【００１９】
請求項５の発明は、請求項４において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられてから前記クロックを所定数カウントしたことに応じて発せられることを特徴とする。
【００２０】
請求項６の発明は、請求項１〜５の何れかにおいて、前記割り込み指令は、アクセス要求の優先順位の低いリクエスタにおいて発せられることを特徴とする。
【００２１】
請求項７の発明は、上記請求項１〜６の何れかのアービトレーション回路を内蔵した記録媒体装置である。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２３】
図１に、再生系の構成を示す。なお、従来例として説明した図１０と同一部分には同一符号を付し、説明を省略する。図１においては、新たに分周カウンタ２０が配されている。また、ＥＣＣデコーダ２１、アービタ２２および復調部２３の構成が従来例と相違している。
【００２４】
分周カウンタ２０は、ディスク部１１の再生クロックを分周し、この分周クロックをＥＣＣデコーダ２１に送る。ＥＣＣデコーダ２１は、アクセス要求をアービタ２２に出力している期間内にこの分周クロックを受信すると、割り込み要求をアービタ２２に送る。アービタ２２は、この割り込み要求を受信すると、次のアクセス許容のタイミングにおいて、ＥＣＣデコーダ２１のアクセス要求を許容する。すなわち、ＥＣＣデコーダ２１のアクセス権を、最下位から最上位に引き上げる。
【００２５】
図２にアービタ２２とＥＣＣデコーダ２１の構成を示す。図においてリクエスタ１０１は図１のＥＣＣデコーダ２１内に内蔵されている。なお、同図のリクエスタ１０２は後述するＥＣＣエンコーダ３２（記録系の構成：図９）に内蔵されている。さらに、調整部２０１はアービタ２２内に内蔵されている。この調整部２０１は、各部からのアクセス要求を調整するものである。すなわち、調整部２０１内には、アクセス権の優先順位が予め設定されており、各部からのアクセス要求が同時に生じた場合には、この優先順位に従ってアクセスの許容を決定する。各部からのアクセス要求が競合しない場合には、そのアクセス要求を許容する。
【００２６】
なお、図２においては、ＥＣＣデコーダのリクエスタ１０１とＥＣＣエンコーダ内のリクエスタ１０２のみ示したが、その他の復調部２３およびデータ転送部１４内にもリクエスタが内蔵されており、これらからも調整部に対してアクセス要求が入力される。
【００２７】
さて、図２において、リクエスタ１０１からアクセス要求ＲＥＱ１が調整部２０１に入力されると、調整部２０１はこの要求が許容可能なものか否かを判別する。かかる判別は、上述の通り、予め設定されたアクセス権の優先順位に従って行われる。かかるアクセス要求が許容可能であれば、調整部２０１からリクエスタ１０１に対しアクセス許容指令ＧＲ１が入力される。かかる指令を受けて、ＥＣＣデコーダ２１ではＳＤＲＡＭ１７に対するアクセス動作およびデータのＥＣＣ処理が開始される。そして、この動作が実行されている期間中、リクエスタ１からアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００２８】
一方、リクエスタ１０１からアクセス要求を入力されているタイミングでアクセス権の高いリクエスタから並行してアクセス要求が入力された場合、リクエスタ１０１からのアクセス要求は拒否される。この場合、従来例ではリクエスタ１０１は他の高順位のリクエスタからのアクセス要求が全て解消されるまでアクセス要求を出し続け、その期間、ＥＣＣデコーダはアクセス待機状態におかれる。しかしながら、本実施の形態では、かかる待機期間、すなわちリクエスタ１０１からアクセス要求が出されている期間において、分周カウンタ２０から分周クロックがリクエスタ１０１に入力されると、それに応じてリクエスタ１０１から割り込み要求ＲＥＱ１’が調整部２０１に入力され、リクエスタ１０１のアクセス権が一時的に最上位に設定される。これにより、ＥＣＣデコーダ２１によるＳＤＲＡＭ１７に対するアクセスが補償されるようになる。
【００２９】
図３に、アクセス権の設定が変更された状態を示す。通常は、ＤＭＡ（データ転送部１４からのアクセス権）＞ＭＰＵ（ＭＰＵ１５からのアクセス権）＞ＭＯＤ（復調部２３からのアクセス権）＞ＥＣＣ（ＥＣＣデコーダ２１からのアクセス権）に設定されている。かかるアクセス権の優先順位は、調整部２０１において、たとえばＲＯＭ（Read Only Memory）に格納する等して予め設定されている。これに対し、上記の様に割り込み要求ＲＥＱ１’が調整部２０１に入力されると、ＥＣＣアクセス権が一時的に最上位に繰り上げられ、その他の順位が１順位ずつ繰り下がる。これによって、ＥＣＣデコーダ２１によるアクセスが補償されることになる。
【００３０】
なお、かかる優先順位の変更は一時的なものであり、ＥＣＣデコーダ２１によるアクセスが終了すると、通常の優先順位に復帰する。
【００３１】
このようにしてＥＣＣデコーダ２１のアクセス権が補償されると、今度は、ＭＯＤのアクセス権が最下位となり、復調部２３の処理が滞る恐れがあるが、これについては、後述するアクセス補償によって、復調部２３のアクセス権が補償される。
【００３２】
図４および図５に、リクエスタ１０１と調整部２０１との間でやりとりされる指令信号のタイミングチャートを示す。図４は、割り込み要求ＲＥＱ１’を入力することなしにアクセス要求が許容された場合を示し、図５は割り込み要求ＲＥＱ１’の入力によりアクセス要求が許容された場合を示す。
【００３３】
通常の状態では、図４に示すように、リクエスタ１０１は、アクセス要求ＲＥＱ１が許容されるまでアクセス要求を入力し続ける。そして、調整部２０１からアクセス許容指令ＧＲ１が入力されると、アクセス要求ＲＥＱ１の入力を中止し、代わってアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００３４】
これに対し、アクセス要求ＲＥＱ１が入力されている期間内に分周クロック（リクエストアップ：ＲＥＱＵＰ）がリクエスタ１０１に入力されると、これに応じて、アクセス要求ＲＥＱ１の入力が中止され、代わって割り込み要求ＲＥＱ１’が調整部２０１に入力される。この割り込み要求ＲＥＱ１’を受けて調整部２０１からアクセス許容指令ＧＲ１がリクエスタ１０１に入力される。そして、このアクセス許容指令ＧＲ１の入力により、割り込み要求ＲＥＱ１’の入力を中止し、代わってアクセス動作通知ＡＣＣ１が調整部２０１に入力される。
【００３５】
以上のように、本実施の形態では、ＥＣＣデコーダ２１からのアクセス要求が待機状態にある場合であっても、所定のタイミングで割り込み要求を入力することによって、ＳＤＲＡＭ１７に対するＥＣＣデコーダ２１からのアクセスを補償することができる。また、かかる割り込み指令の発生タイミングは、ディスク部１１からの再生クロックを分周した分周クロックに応じて設定されるので、ディスク部１１からのデータ転送レートの高低に追従するものとなり、よって、図１１に示す１ＥＣＣブロック期間が短くなったとしても、その期間内にＥＣＣデコーダ２１によるＳＤＲＡＭ１７のアクセスおよびＥＣＣ処理を実行することができるようになる。
【００３６】
なお、ＥＣＣデコーダ２１によるアクセスは、１ＥＣＣブロックの全てのデータを１度に処理するようにＳＤＲＡＭ１７にアクセス方法もあるが、他の処理のアクセス効率を考慮すると、むしろ１ＥＣＣブロックのデータを複数回に分けてアクセスする方が好ましい。
【００３７】
すなわち、１ＥＣＣブロックの全てのデータを１度にアクセスする方法の場合、ＥＣＣデコーダ２１が占有するアクセス期間が長期に渡るため、その間、他部からのアクセス要求が一切拒否されてしまう。この場合、ＥＣＣデコーダ２１によるアクセスが終了した後の残された期間に他部からのアクセス要求が調整されることになるが、ＥＣＣデコーダによるアクセスの占有期間中に他部からのアクセス要求が累積的に待機状態となっているため、結果的に、この残された期間に他部からのアクセス要求が込み合った状態となってしまう。これに対し、１ＥＣＣブロックのデータを複数回に分けて細切れにアクセスする方法では、ＥＣＣデコーダ２１の占有期間と占有期間の間に他部からのアクセス要求の許容を分散させることができるので、他部からのアクセス要求の累積を抑えることができ、その分、各部のアクセス要求の調整を効率化できるようになる。
【００３８】
次に、図６〜図８を参照して、復調部２３におけるアクセス権の補償について説明する。
【００３９】
上記の如く、ＥＣＣデコーダ２１のアクセス権が最上位に繰り上げられると、復調部２３のアクセス権は最下位に繰り下げられる。また、通常の状態においても、復調部２３のアクセス権は最下位から２番目であるので、データ転送部１４やＭＰＵ１５からのアクセス要求と競合すると、アクセス待機の状態となってしまう。そこで、復調部２１のアクセス権についても、所定のタイミングで割り込み要求を調整部２０１に入力することで、アクセス権の補償を実行するようにする。
【００４０】
図６に、復調部２３内のリクエスタ１０３と調整部２０１の構成を示す。なお、リクエスタ１０４は、後述する記録系の変調部３１内に内蔵されている。これらリクエスタには、上記と同様のアクセス権の優先順位が予め設定されている。また、上記ＥＣＣデコーダ１０１の場合と異なり、当該リクエスタ１０３にはディスク部１１からの再生クロックが直接入力されている。かかる再生クロックに応じてリクエスタ１０３からアクセス要求ＲＥＱ３が発せられる。すなわち、再生クロックの周期が短くなるとリクエスタ１０３からのアクセス要求の周期も短くなる。
【００４１】
アクセス要求ＲＥＱ３が許容された場合のリクエスタ１０３における動作は、上記ＥＣＣデコーダ２３における図２の場合と同様である。これに対し、アクセス要求ＲＥＱ３が許容されずにアクセスが待機されている場合の動作は、上記図２の場合と相違している。
【００４２】
すなわち、図７に示すように、アクセス要求ＲＥＱ３が入力されてから所定クロック数の期間に亘ってアクセス許容指令ＧＲ３が入力されない場合、リクエスタ１０３は割り込み要求ＲＥＱ３’を調整部２０１に入力する。これにより、調整部２０１内において、復調部２３のアクセス権の優先順位が一時的に最上位に繰り上げられる（図８参照）。かかる優先順位の変更により、ＳＤＲＡＭ１７に対する復調部２３からのアクセスが実行されるようになる。
【００４３】
ここで、アクセス要求ＲＥＱ３が入力されてから割り込み指令が入力されるまでの期間を規定するクロック数は予め固定のものとして設定されている。このため、ディスク部１１のデータ転送レートが高くなり図１１の１ＥＣＣブロック期間が短くなったとしても、それに応じて再生クロック周期が高くなり割り込み指令発生までの期間が短縮されるので、割り込み要求によるアクセス許容が早められる。したがって、ディスク部１１からのデータ転送速度が高低したとしても、１ＥＣＣブロック期間内に復調部２３のアクセス動作すなわちＳＤＲＡＭ１７に対するデータの書き込み動作を完結させることができるようになる。
【００４４】
ところで、図３および図８に示すように、ＤＭＡとＭＰＵのアクセス権は高順位に設定されている。したがって、これら２つについては、アクセス権の補償を行わなくとも、通常、１ＥＣＣブロック期間内でのアクセスを完結できる。
【００４５】
これに対し、ＭＯＤとＥＣＣについては、上記の如く、低順位に設定しつつアクセス補償を実行しているが、これは、パイプライン処理を円滑に行うためにはＭＯＤとＥＣＣのアクセスの確保が極めて重要になるため、これらを確実に達成するためでもある。
【００４６】
つまり、ＭＯＤとＥＣＣの順位を低く設定しておいても、ＤＭＡとＭＰＵにアクセス要求が競合しなければ、ＭＯＤまたはＥＣＣのアクセスが達成できるのであって、仮にＤＭＡとＭＰＵに競合したとしても、割り込み要求によってＭＯＤとＥＣＣのアクセスを許容することでＭＯＤとＥＣＣのアクセスが可能となるのである。
【００４７】
以上、再生系にかかる実施の形態について説明したが、記録系においても同様の構成とすることができる。
【００４８】
図９に記録系の構成を示す。再生系と同一部分には同一符号を付し、説明を省略する。図において、３０は分周カウンタ、３１は変調部、３２はＥＣＣエンコーダ、３３はデータ転送部、３４はアービタである。ホストインタフェース１８、１９から入力されたデータは、データ転送部３３からアービタ３４を介してＳＤＲＡＭ１７に書き込まれる。ＥＣＣエンコーダ３２はアービタ３４を介してＳＤＲＡＭ１７からデータを読み出し、これに誤り訂正符号を付して再びＳＤＲＡＭ１７に書き戻す。変調部３１はアービタ３４を介してＳＤＲＡＭ１７からデータを読み出しこれをフォーマットに当てはめた後、所定の変調を行ってディスク部１１に転送する。ディスク部１１はかかるデータをディスク上に記録する。
【００４９】
ここで、変調部３１、ＥＣＣエンコーダ３２およびデータ転送部３３のＳＤＲＡＭ３４に対するアクセスの優先順位は、上記再生系と同様、アービタ３４内の調整部２０１に予め設定されており、通常はこの優先順位に従ってＳＤＲＡＭ１７に対するアクセスが許容される。
【００５０】
しかしながら、ＥＣＣエンコーダ３２および変調部３１のアクセスが長期に渡り待機状態におかれると、上記再生系と同様、記録クロックに応じた割り込み要求が、ＥＣＣエンコーダ３２および変調部３１から調整部２０１に入力される。かかる割り込み入力は、図２および図６のリクエスタ１０２および１０４から発せられる。調整部２０１は、かかる割り込み要求を入力されると、ＥＣＣエンコーダ３２および変調部３１のアクセス要求の優先順位を最上位に繰り上げる。これにより、ＥＣＣエンコーダ３２および変調部３１のアクセス権が補償される。
【００５１】
以上、本発明の実施の形態について説明したが、本発明はかかる実施の形態に制限されるものではなく、他に種々の変更が可能であることは言うまでもない。
【００５２】
たとえば、上記実施の形態では、データ転送部１４，３３およびＭＰＵ１５に対するアクセス権は補償しなかったが、上記実施の形態と同様の構成の追加により、これらのアクセス権の補償を行う様にすることもできる。
【００５３】
また、逆に、上記実施の形態では、ＥＣＣデコーダと復調部の両方についてアクセス権の補償を実行するよう構成したが、何れか一方のアクセス権をについては補償せず、代わりに通常の状態におけるアクセス権の優先順位をより上位に設定するようにしても良い。
【００５４】
今回開示された実施の形態は全て例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内にある全ての変更が含まれることが意図されている。
【００５５】
【発明の効果】
本発明によれば、優先権の低いアクセス要求を補償することができ、よって、パイプライン処理を円滑に達成することができる。特に、記録媒体を記録または再生する際のクロックに応じてアクセスの割り込み要求を発する構成としたことにより、記録または再生時のビットレートが変動し、処理のための所用期間が長短したとしても、当該期間内においてアクセス処理を完結させることができ、よって、リアルタイムでの記録または再生においても不都合のないアービトレーション処理を実現できる。
【図面の簡単な説明】
【図１】実施の形態に係る再生系のブロック図
【図２】実施の形態に係るアービトレーション回路の構成を示す図
【図３】実施の形態に係るアクセスの優先順位を示す図
【図４】実施の形態に係るタイミングチャート
【図５】実施の形態に係るタイミングチャート
【図６】実施の形態に係るアービトレーション回路の構成を示す図
【図７】実施の形態に係るタイミングチャート
【図８】実施の形態に係るアクセスの優先順位を示す図
【図９】実施の形態に係る記録系のブロック図
【図１０】従来例の再生系のブロック図
【図１１】パイプライン処理の模式図
【符号の説明】
２０… 分周カウンタ
２１… ＥＣＣデコーダ部
２２… アービタ
２３… 復調部
３０… 分周カウンタ
３１… 復調部
３２… ＥＣＣエンコーダ
３４… アービタ
１０１… リクエスタ
１０２… リクエスタ
１０３… リクエスタ
１０４… リクエスタ
２０１… 調整部
Claims (7)
- アクセス要求を発するリクエスタと、該リクエスタからのアクセス要求を所定の優先順位に従って調整する調整部とを有するアービトレーション回路において、
前記リクエスタに対し記録媒体を記録または再生する際のクロックを入力せしめ、該リクエスタは前記クロックに応じて割り込み要求を前記調整部に発し、該調整部は前記割り込み要求に応答して当該リクエスタによるアクセス要求を上位に繰り上げることを特徴とするアービトレーション回路。 - 請求項１において、前記割り込み要求は、前記クロックを分周した分周クロックに応じて発せられることを特徴とするアービトレーション回路。
- 請求項２において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられている期間に前記分周クロックが入力されたことに応じて発せられることを特徴とするアービトレーション回路。
- 請求項１において、前記割り込み要求は、前記クロックを所定数カウントしたことに応じて発せられることを特徴とするアービトレーション回路。
- 請求項４において、前記割り込み要求は、前記リクエスタからアクセス要求が発せられてから前記クロックを所定数カウントしたことに応じて発せられることを特徴とするアービトレーション回路。
- 請求項１〜５の何れかにおいて、前記割り込み指令は、アクセス要求の優先順位の低いリクエスタにおいて発せられることを特徴とするアービトレーション回路。
- 上記請求項１〜６の何れかのアービトレーション回路を内蔵した記録媒体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24586499A JP4371486B2 (ja) | 1999-08-31 | 1999-08-31 | アービトレーション回路およびそれを内蔵した記録媒体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24586499A JP4371486B2 (ja) | 1999-08-31 | 1999-08-31 | アービトレーション回路およびそれを内蔵した記録媒体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001075861A JP2001075861A (ja) | 2001-03-23 |
| JP4371486B2 true JP4371486B2 (ja) | 2009-11-25 |
Family
ID=17139966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24586499A Expired - Lifetime JP4371486B2 (ja) | 1999-08-31 | 1999-08-31 | アービトレーション回路およびそれを内蔵した記録媒体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4371486B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009109420A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | モードｓ二次監視レーダ |
-
1999
- 1999-08-31 JP JP24586499A patent/JP4371486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001075861A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4313516B2 (ja) | ディスク・コントローラ・メモリへのアクセスを調停する調停方法およびシステム | |
| CN101032085B (zh) | 数据交织装置 | |
| US5745445A (en) | Digital recording and reproducing apparatus and method which prevents or manages a data loss | |
| US20060190640A1 (en) | Data transfer system and data transfer method | |
| JPH06231075A (ja) | ゼロ潜伏性ループアービトレーションの方法及び装置 | |
| US5813024A (en) | Disk control method for use with a data storage apparatus having multiple disks | |
| EP2998867B1 (en) | Data writing method and memory system | |
| US6924953B2 (en) | Dual communication port sharing apparatus | |
| JP4371486B2 (ja) | アービトレーション回路およびそれを内蔵した記録媒体装置 | |
| JP3520032B2 (ja) | データ処理装置 | |
| JP2001222466A (ja) | マルチプロセッサ・システムと共有メモリ制御システム及び方法並びに記録媒体 | |
| JP4081843B2 (ja) | メモリ制御装置 | |
| JPH05265939A (ja) | データ転送装置 | |
| CN1170202A (zh) | 控制对存储器访问的优先次序的装置和方法 | |
| JPH01140326A (ja) | 磁気ディスク装置 | |
| JPH11120124A (ja) | バスアクセス装置、バス調停システム、ｃｄ−ｒｏｍデコーダ、ｄｖｄ−ｒｏｍデコーダ及びｃｄ−ｒｏｍドライブ | |
| JP2009266152A (ja) | コントローラ、ハードディスクドライブおよびコントロール方法 | |
| JP4024005B2 (ja) | Ｄｍａコントローラ装置 | |
| JPH04341977A (ja) | データ再生制御方式 | |
| JP2951186B2 (ja) | データ処理装置 | |
| KR100618823B1 (ko) | 옵티컬 장치에서의 메모리 중재기 및 메모리 중재 방법 | |
| JP3673463B2 (ja) | エラー訂正ｌｓｉ装置 | |
| JP2003091942A (ja) | デジタル情報再生装置 | |
| JPH1055597A (ja) | ディスク・アレイ装置 | |
| JPH0876940A (ja) | ディスクアレイ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4371486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |