JP4370445B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4370445B2 JP4370445B2 JP2000146620A JP2000146620A JP4370445B2 JP 4370445 B2 JP4370445 B2 JP 4370445B2 JP 2000146620 A JP2000146620 A JP 2000146620A JP 2000146620 A JP2000146620 A JP 2000146620A JP 4370445 B2 JP4370445 B2 JP 4370445B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- signal
- prize ball
- command
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、主制御部と、主制御部から送信されたコマンドに基づいて電装装置を制御するサブ制御部を備えた遊技機に関する。
【0002】
【従来の技術】
近年、いわゆるパチンコ機等の遊技機においては、遊技内容の複雑化に伴い、遊技機全体を制御する主制御部はコマンド作成等の所定の処理のみを行い、遊技機に備付けられた電装装置の制御は、装置毎に設けられた制御部(以下、サブ制御部という)により行われる。すなわち、主制御部はサブ制御部に送信するコマンドの作成・送信を行い、サブ制御部では送信されたコマンドに基づいて電装装置の制御を行う。
【0003】
【発明が解決しようとする課題】
しかしながら、上述した主制御部と、サブ制御部により遊技機全体を制御する制御システムでは、電源投入時や電源復帰時等において、主制御部から送信されたコマンドをサブ制御部が受信できない場合が生じる。
すなわち、各制御部では、電源投入時や電源復帰時等において行われる初期化処理(準備処理)の内容の相違から、各制御部に電源が供給されてから通常の処理に移行するまでの立上げ時間が異なる。このため、主制御部よりサブ制御部の方が立上げ時間を多く必要とする場合等には、主制御部からコマンドを送信したときにまだサブ制御部が立上がっていないことがあり、このような場合にはサブ制御部が主制御部から送信されたコマンドを受信できないという事態が生じる。
【0004】
本発明は上述した事情に鑑みてなされたものであり、その目的は電源投入時又は電源復帰時等において、主制御部から送信されたコマンドを確実にサブ制御部において受信することができる遊技機を提供する。
【0005】
【課題を解決するための手段、作用及び効果】
上記課題を解決するため本願の遊技機は、メイン制御部と、メイン制御部から送信されたコマンドに基づいて賞球装置を制御する賞球制御部と、外部電源から供給される電力をメイン制御部と賞球制御部に供給する電源供給部と、を備えている。電源供給部は、停電を検出するとメイン制御部と賞球制御部に停電信号を出力する停電検出部を備えている。
メイン制御部は、メインCPUと、メインCPUが遊技制御プログラムを実行する際にデータを格納するメインRAMと、電源投入時において電源供給部から供給される電力によって所定の電圧以上となると、メインCPUに第1信号を出力する第1信号出力回路と、第1信号が出力されてから所定時間が経過した後、メインCPUに所定の周期で定期的に第2信号を出力する第2信号出力回路と、を備えている。メインCPUは、停電信号が入力すると、メインRAMに格納されたデータをバックアップするバックアップ処理を行い、電源投入時に第1信号が入力すると、初期設定を行うと共にRAMにバックアップされたデータが正常か否かを判断してRAMの内容をクリアするか否かを決定する初期化処理を実行し、次いで、第2信号が入力するまで待機し、第2信号が入力すると、コマンドを作成してその作成したコマンドを賞球制御部に送信する主要処理を行うようプログラムされている。そして、電源投入後の最初の主要処理では、メインCPUから賞球制御部にレディコマンドを送信するようプログラムされている。
賞球制御部は、賞球CPUと、賞球CPUが賞球制御プログラムを実行する際にデータを格納する賞球RAMと、電源投入時において電源供給部から供給される電力によって所定の電圧以上となると、賞球CPUに第3信号を出力する第3信号出力回路と、第3信号が出力されてから所定時間が経過した後、賞球CPUに第4信号を出力する第4信号出力回路と、を備えている。賞球CPUは、停電信号が入力すると、賞球RAMに格納されたデータをバックアップするバックアップ処理を行い、電源投入時に第3信号が入力すると、初期設定を行うと共にRAMにバックアップされたデータが正常か否かを判断してRAMの内容をクリアするか否かを決定する初期化処理を実行し、次いで、第4信号が入力するまで待機し、第4信号入力後にレディコマンドを受信すると、メインCPUから送信されるコマンドに基づいて賞球装置を制御する主要処理を開始するようプログラムされている。
そして、メイン制御部の第2信号出力回路から第2信号が出力されるタイミングが、賞球制御部の第4信号出力回路から第4信号が出力されるタイミングより遅くなるように調整されている。
上記遊技機においては、賞球制御部がコマンドの受信が可能となった後に、メイン制御部からのコマンド送信が行われるように構成されている。したがって、メイン制御部から送信されたコマンドが賞球制御部において確実に受信される。
【0013】
なお、本発明の技術は、メイン制御部から賞球制御部への一方向にのみデータ通信が行われるように構成されている遊技機において特に効果的である。
上記構成においては賞球制御部からメイン制御部にデータが伝送できず、賞球制御部が受信可能となったか否かがメイン制御部において判断できないためである。
【0014】
【実施の形態】
(実施の形態I)本願発明を具現化した第1種パチンコ機の一実施の形態を図1乃至図10を用いて説明する。ここで、図1は第1種パチンコ機の外観を示す正面図であり、図2は図1に示すパチンコ機の制御システムを示すブロック図であり、図3は図2に示す制御システムを構成する各制御部に電源を供給する電源システムを示すブロック図であり、図4はメイン制御部・賞球制御部に設けられるリセット回路の構成を示す図であり、図5は図4に示すリセット回路から出力されるシステムリセット信号とユーザリセット信号のタイムチャートであり、図6は電源投入時(又は電源復帰時)における各制御部のリセット回路から出力される信号のタイムチャートであり、図7はメイン制御部のフローチャートであり、図8は賞球制御部のフローチャートであり、図9は賞球制御部におけるコマンド解析処理のフローチャートであり、図10は賞球処理のフローチャートである。
図1に示すようにパチンコ機10の遊技盤面12には、図柄表示装置14、第1種始動口30、大入賞口34等が適宜配置されている。
第1種始動口30は始動口センサ(図示しない)を有し、パチンコ球が入賞すると通常の入賞口(後述する大入賞口34を含む)と同様に、遊技盤の裏側に設けられた賞球装置54(図示しない;ただし、図2のブロック図に表示)より賞球(賞品球)を払い出す。また、大入賞口34は開閉蓋36を有し、その開平蓋36はソレノイド(図示しない)により開閉駆動されるようになっている。開閉蓋36が開放される期間は、例えば大入賞口34にパチンコ球が所定個数(一般的には10個)入賞するか、開放してから30秒間を経過するまでのいずれか早いほうで終了する。
【0015】
遊技盤面12の略中央には、図1に示すように図柄表示装置14が組み付けられている。この図柄表示装置14には、図柄表示器22と、特別図柄の変動保留回数を表示する保留球ランプ28等が設けられている。
図柄表示器22は液晶表示器で構成され、その画面上に3つの特別図柄が所定条件下で変動表示される。この図柄表示器22に変動表示される特別図柄は、変動停止時の図柄の組合せにより大当り遊技状態(大入賞口34が開放される状態)に移行するか否かを遊技者に認識させる役割を果たす。ここで、特別図柄として用いる図柄には、文字(英数字や漢字等)、記号、図形、絵柄等があるが、本実施の形態では数字(0〜9)を用いている。
なお、本実施の形態における図柄表示器22には液晶表示器を用いたが、これ以外にもCRT表示器、LED表示器、プラズマ表示器等を使用することができる。
【0016】
また、遊技機10には、図1に示すように、上述した遊技盤面12以外にも、賞球や貸球を含むパチンコ球を一時的に貯留する下血40、タバコの吸い殻を入れる灰皿42、賞球の受皿である上皿46、上皿46の内部に設けられて遊技状態に応じて効果音を発生するスピーカ52等が設けられている。また、パチンコ機10正面の適宜の位置には、パチンコ機10の遊技状態に応じて発光するランプ類16等を備える。なお、これらの機械的構造については、公知のパチンコ機に設けられたものと同一であるのでその詳細な説明は省略する。
【0017】
次に、パチンコ機10によるパチンコ遊技を実現するための制御システムの構成について、図2を参照しながら説明する。
図2に示すように、パチンコ機10の制御システムは、パチンコ機10全体を制御するメイン制御部60と、このメイン制御部60と接続される各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)から構成される。
メイン制御部60は、マイクロコンピュータ61(ROM63、RAM64、入出力ポート65,66)と、マイクロコンピュータ61にリセット信号を出力するリセット回路68等を有する。
マイクロコンピュータ61は、ROM63に格納されている遊技制御プログラムを実行してパチンコ機10を制御する。この遊技制御プログラムには、各種信号の入出力処理や、各制御部70,80,90,100に送信するコマンドを作成する処理、その作成したコマンドを送信する処理等を実現するためのプログラムが含まれる。また、RAM64には、上述した各処理を実行するためのデータ、入力ポート65で受信した入力信号、及び作成したコマンド等が格納される。リセット回路68は、電源投入時又は電源復帰時においてメイン制御部60を初期化するための初期化処理を起動するためのシステムリセット信号と、メイン制御部60を主要処理の先頭に戻すための定期リセット信号(以下、ユーザリセット信号という)をマイクロコンピュータ61に出力する。このリセット回路68の構成は後で詳述する。
【0018】
上述したメイン制御部60に接続される賞球制御部70も、CPU、ROM、RAMを備えたマイクロコンピュータ71(以下、単にマイクロコンピュータという)を中心に構成され、メイン制御部60から出力されたコマンドに基づいて賞球装置54から賞球を払出す制御を行う。同様に図柄制御部80も、マイクロコンピュータ81を中心に構成され、メイン制御部60から出力されたコマンドに基づいて図柄表示器22に画像(例えば、特別図柄、装飾図柄等)を表示する。また、音声制御部90、ランプ制御部100も、マイクロコンピュータ91、101を中心に構成され、メイン制御部60から出力されたコマンドに基づいて、それぞれスピーカ52、ランプ類16の駆動制御を行う。したがって、本実施の形態においては、メイン制御部60が請求項にいうメイン制御部となり、賞球制御部70が請求項にいう賞球制御部となる。
なお、賞球制御部70は、メイン制御部60と同様に、システムリセット信号及びユーザリセット信号を出力するリセット回路73(図3に図示)を備え、図柄制御部80、音声制御部90、ランプ制御部100は、システムリセット信号のみを出力するリセット回路82、92、102(図3に図示)を備える。
また、メイン制御部60から各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)へのデータ通信は、メイン制御部60から各制御部への1方向のみで行われる。これは、各制御部からメイン制御部60へのデータ送信を禁止することで、不正行為を防止するためである。
【0019】
次に、上記メイン制御部60、賞球制御部70、図柄制御部80、音声制御部90、ランプ制御部100に電源を供給する電源供給部110について図3に基づいて説明する。
電源供給部110は、図3に示すように、停電時に停電信号を出力する停電検出部112と、パチンコ機10に組付けられた各装置に所定の電位の電力を供給する電力供給部113等で構成される。
停電検出部112は、交流電源AC24Vに接続され、交流電源AC24Vの波形を監視することで停電を検出し、停電を検出するとメイン制御部60及び賞球制御部70に停電信号を出力する。具体的には、交流電源AC24Vの波形を整流回路により半波整流し、この半波整流した信号を(ツェナーダイオード等により)クリッピングすることでパルス波を生成する。そして、このパルス波を監視し、所定時間パルス波を検出できなかった場合に停電信号を出力するように構成されている。この停電検出部112から出力された停電信号は、バッファ回路122を介してメイン制御部60及び賞球制御部70に設けられたマイクロコンピュータ61,71のNMI端子に入力される。
また、バッファ回路122には、RAM消去スイッチ120が接続されており、このRAM消去スイッチ120から出力された信号は、バッファ回路122を介してマイクロコンピュータ61,71に入力されるようになっている。このRAM消去スイッチ120は、メイン制御部60及び賞球制御部70のRAM64、72の内容を消去したい場合(例えば、バックアップした内容を保持する必要がない場合等)に操作されるスイッチである。したがって、このRAM消去スイッチ120が操作され、その信号がメイン制御部60及び賞球制御部70に入力されると、これによりメイン制御部60及び賞球制御部70がRAM64、72の内容を消去する処理を行う。
【0020】
次に、電力供給部113の構成について説明する。電力供給部113は、交流電源ACの波形を整流する二つの整流部114,116と、整流部116により整流された脈流波形を平滑化し、平滑化された波形を定電圧化する定電圧部118と、停電時にメイン制御部60及び賞球制御部70にバックアップ用電源を供給するバックアップ用電源供給部124で構成される。
整流部114は、交流電源ACから入力された入力電流を整流することにより直流(脈流)+24Vをランプ類16に供給し、また、ランプ類16に供給される脈流+24Vの信号を一部分岐し平滑化することによって生成した直流+34Vを駆動装置(賞球装置54の賞球払出用モータ、大入賞口34の開閉蓋36を開放するソレノイド等)に供給する。具体的には、交流電源ACから入力された入力電流を2つのブリッジダイオードで構成された整流回路によって、先ず、直流(脈流)の+24Vの電流に変換する。この脈流+24Vは、ランプ類16に供給されるとともに、途中で分岐されダイオード及びコンデンサによって平滑化され、直流の+34Vに変換され駆動装置に供給される。
もう一方の整流部116も、交流電源ACから入力された入力電流を整流することにより直流(脈流)+24Vの電流とし、この脈流+24Vの電流を定電圧部118に供給する。
脈流+24Vが供給される定電圧部118は、並列に設けられた3つの定電圧回路を有し、それぞれ、各制御部60、70、80、90、100に供給される制御用+5V電源、パチンコ機10に配設されたスイッチ類等に供給される+12V電源、及び図柄表示器22・スピーカ52等に供給される+12V電源が生成される。具体的には、各定電圧回路に供給された脈流+24Vは、ダイオード及びコンデンサによって平滑化され、スイッチングレギュレータ(電圧安定化回路)により安定化されて所定の電位の電源に変換される。
なお、上記+5Vの電源は、バックアップ用電源供給部124を介してメイン制御部60及び賞球制御部70のバックアップ用出力端子VBBに接続される。バックアップ用電源供給部124は、図3に示すようにダイオードD1及びコンデンサC1により構成される。コンデンサC1には通電中に電力が備蓄され、このコンデンサC1に備蓄された電力は、停電時等においてメイン制御部60、賞球制御部70のRAM64、72に供給される。これにより、RAM64、72に記憶した情報が停電中保持できるように構成される。
また、上記+5Vの電源は、各制御部60,70,80,90,100に設けられたリセット回路68,73,82,92,102に供給される。
【0021】
次に、各制御部60〜100に設けられるリセット回路の構成について説明する。まず、メイン制御部60に設けたリセット回路68を図4及び図5に基づいて説明する。
リセット回路68は、リセットIC69aと、このリセットIC69aに接続されたシステムリセット生成回路69bと、システムリセット生成回路69bに遅延回路69cを介して接続されたユーザリセット生成回路69dで構成される。
リセットIC69aは、制御用の+5V電源と接続され、+5V電源から供給される電力によりリセットIC69aの電圧が所定の電圧(4.25V)以上となった場合にシステム生成回路69bにリセット信号を出力するIC(三菱電気社製:M51951BSL)である。
上記リセットIC69aに接続されるシステムリセット生成回路69bは、マイクロコンピュータ61のシステムリセット端子(XSRST端子)に接続される。そして、システムリセット生成回路69bは、リセットIC69aから出力されたリセット信号が入力すると、その信号に基づいてシステムリセット信号をシステムリセット端子に出力する。
また、システムリセット生成回路69bから出力されるシステムリセット信号は、遅延回路69cを介してユーザリセット生成回路69dに入力される。このユーザリセット生成回路69dは、マイクロコンピュータ61のユーザリセット端子(XURST端子)に接続され、システムリセット信号が入力されると遅延回路により規定される所定時間後にONされて、ユーザリセット端子にユーザリセット信号の出力を開始する。このユーザリセット信号は、所定周期毎にON‐OFFされる。
【0022】
ここで、本実施の形態のリセット回路68は上述のように構成されるため、リセット回路68は、図5のタイムチャートに示すタイミングでシステムリセット信号とユーザリセット信号をマイクロコンピュータ61に出力する。
すなわち、図5に示すように、パチンコ機10に電源投入により制御用電源+5VccからリセットIC69aに電力が供給され、リセットIC69aの電圧が所定の電圧Vth(リセットIC69aの検出電圧)となる。そして、リセットIC69aは、所定の電圧となった時点から所定時間t1(リセットIC69a内の遅延回路により決まる時間)だけ経過したときにリセット信号を出力する。リセットIC69aからリセット信号が出力されると、略同時にシステムリセット生成回路69bからシステムリセット信号が出力される。次に、システムリセット信号が出力されてから所定時間t2(遅延回路69cにより決まる時間)だけ経過したときにユーザリセット信号がONされ、所定の周期でユーザリセット信号がON‐OFFされる。
【0023】
また、賞球制御部70のリセット回路73は、上述したメイン制御部60におけるリセット回路68(図4に参照)と同様、リセットIC、システムリセット生成回路、遅延回路、ユーザリセット生成回路で構成される。ただし、賞球制御部70におけるユーザリセット生成回路は、定期的にユーザリセット信号をON‐OFFしない点が異なる。
また、図柄制御部80,音声制御部90,ランプ制御部100に設けたリセット回路82,92,102は、リセットICとシステムリセット生成回路により構成されており、ユーザリセット生成回路を有しない点で上述したメイン制御部60及び賞球制御部70のリセット回路68,73と相違する。
【0024】
次に、上記のように構成されるパチンコ機10において電源投入時(又は電源復帰時)のメイン制御部60,賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100の動作について図6乃至10を参照して説明する。まず、電源投入時に上述したように構成される各制御部60,70,80,90,100のリセット回路から出力される各種リセット信号の出力タイミングについて説明する。
図6は上から順に、上述した各制御部60〜100を駆動するための+5V電源(以下、単に+5V電源という)の波形、メイン制御部60のリセット回路から出力されるリセット信号の波形、システムリセット信号の波形、ユーザリセット信号の波形、次に賞球制御部70のリセット回路から出力されるリセット信号の波形、システムリセット信号の波形、ユーザリセット信号の波形、以下、図柄制御部80、音声制御部90,ランプ制御部100のシステムリセット信号の波形をそれぞれ示している。
図6に示すように、パチンコ機10に電源投入されると、+5V電源が立ち上がる。このため、+5V電源から各制御部60〜100に電力が供給され、各制御部60〜100のリセットICの電圧が所定の電圧VTHとなる。したがって、電圧VTHとなってからT1時間経過したときに各制御部60〜100のリセットICからリセット信号が出力され、これと略同時にシステムリセット信号が出力(lowレベル→highレベル)される。これにより、各制御部60〜100では後述する初期化処理が行われ、図柄制御部80、音声制御部90、ランプ制御部100はコマンド受信が可能な状態となる。
次に、メイン制御部60のリセット回路68は、システムリセット信号が出力されてからT22時間遅れたタイミングでユーザリセット信号がON(highレベル)となり、その後所定の周期でON‐OFFが繰り返される。このようなユーザリセット信号が出力されることで、メイン制御部60では、後述するコマンド作成処理やコマンド送信処理等の主要処理が開始される。
また、賞球制御部70のリセット回路73においても、システムリセット信号が出力されてからT32時間遅れたタイミングでユーザリセット信号がON(highレベル)となる。これにより、賞球制御部70は、コマンド受信可能な状態となる。
【0025】
ここで、図6に示すようにメイン制御部60の初期化処理に必要な時間T21は、賞球制御部70における初期化処理に必要な時間T31よりも短い。したがって、メイン制御部60におけるユーザリセット信号の出力タイミングをメイン制御部60の初期化処理時間T21に合せると、賞球制御部70が立上がる前にメイン制御部60の主要処理が開始されることとなる。このため、本実施の形態ではメイン制御部60におけるユーザリセット信号の出力タイミングを、賞球制御部70の初期化処理時間T31及びユーザリセット信号の出力タイミングT32よりも遅くなるように、メイン制御部60に設けたリセット回路68を構成する遅延回路68cの遅延時間を調整している。
これにより、本実施の形態では、メイン制御部60の主要処理が開始されるとき(ユーザリセット信号が出力されるとき)には、各制御部(賞球制御部70、図柄制御部80、音声制御部90、ランプ制御部100)がコマンド受信可能な状態となっている。
【0026】
次に、上述したように出力される各種リセット信号により処理が開始された後の各制御部60〜100の動作について説明する。まず、メイン制御部60の動作について図7に示すフローチャートに基づいて説明する。
メイン制御部60は、システムリセット信号が出力されると、図7に示すように、まず入出力ポートの初期設定等を行う(S10)。次に、RAM64に異常が発生しているか否かを判定する(S11)。具体的には、RAM64の先頭アドレスから順に足し算を行い、その加算値が参照値(採り得る値)と一致するか否かで判定する。すなわち、電源遮断時の処理が正常に終了している場合等にはこの加算値が正常な参照値と一致し、電源遮断時の処理が正常に終了していない場合にはこの加算値が参照値と相違する。したがって、この加算値からRAM64の異常の有無を判定する。
RAM64に異常がない場合〔ステップS11でYESの場合〕には、ステップS15の処理に進み、RAM64に異常がある場合〔ステップS11でNOの場合〕にはRAM64のバックアップエリアに異常があるか否かを判定する(S12)。すなわち、本実施の形態のパチンコ機10では、各処理の最終ステップ(図7においてS18の処理が終了した後)で、RAM64のワークエリアの情報をバックアップエリアにコピーする。そして、電源遮断時の処理が異常終了している場合(RAM64に異常がある場合)等には、このバックアップエリアの情報を利用し復帰処理を行うように構成されている。したがって、RAM64に異常がある場合には、まずバックアップエリアの情報が利用できるか否か(電源遮断時に壊れてしまったか否か)を判定するため、バックアップエリアの異常の有無が判定される。
バックアップエリアに異常がある場合〔ステップS12でYESの場合〕にはバックアップエリアの情報が利用できないためRAM64をクリアし(S13)、バックアップエリアに異常がない場合〔ステップS12でNOの場合〕にはバックアップエリアの情報をRAM64のワークエリアにコピーする。
以上のステップS10〜S14までの処理が終了することでメイン制御部60の初期化処理(立ち上げ処理)が終了する。そして、メイン制御部60は、ユーザリセット信号が出力されるまでその状態で待機して(S15)、ユーザリセット信号が出力されるとメイン制御部60はS16からの主要処理に移行する。
【0027】
主要処理に移行すると、まず、メイン制御部60は入出力処理を行う(S16)。具体的には、各入力ポートに信号を受信したか否かの確認、受信している場合には受信した信号をCPU62で取扱うことができる信号への変換、及び、必要に応じて駆動装置への駆動信号の出力処理(例えば、大入賞口36を開放するためのソレノイドの駆動等)を行う。
次に、ステップS16で受信した入力信号、RAM64の記憶内容等に基づいて、コマンドの作成処理を行う(S17)。例えば、始動口センサから出力された検出信号を受信している場合(受信フラグがONされている場合)には、図柄制御部80に送信するコマンド(変動パターン、左・中・右特別図柄の停止図柄を特定するためのコマンド等)や、音声制御部90に送信するコマンド(特別図柄の変動表示に併せて効果音を発生させるためのコマンド)等が作成される。
なお、電源投入時(又は電源復帰時)には、まず、メイン制御部60の立ち上げ処理が終了したことを各制御部70,80,90,100に伝達するためのレディコマンドを作成する。そして、次回の処理において、図柄表示器22にデモ画像(客待ち状態であることを示す画像)を表示するためのコマンド、スピーカ52からデモ効果音(客待ち状態であることを示す効果音)を発生させるためのコマンド、ランプ16にデモ効果光を発光するためのコマンドを作成する。
また、電源復帰時等においては、払出すべき賞球情報がバックアップされている場合には賞球コマンドを、あるいは、特別図柄の変動表示の保留がバックアップされている場合には、図柄表示器22に特別図柄を変動表示するためのコマンドや、スピーカ52から効果音を発生させるためのコマンド、ランプ16から効果光を発光するためのコマンドを作成する。これらの処理により作成されたコマンドは、RAM64の所定のアドレスに格納される。
【0028】
このステップS17で各制御部に送信するコマンドが作成されると、次に、その作成したコマンドを各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)に送信する(S18)。具体的には、RAM64に格納されているコマンドを出力ポート66にセットし、セレクト信号を各制御部70,80,90,100に出力する。しかる後、ライト信号を所定時間(各制御部70,80,90,100でコマンドを受信可能な時間)だけ出力する(S32)。これにより、各制御部70,80,90,100にコマンドが送信される。
そして、メイン制御部60は、ユーザリセット信号が出力されるまでその状態で待機して(S19)、ユーザリセット信号が出力されるとステップS16の処理に戻り、ステップS16からの処理を繰り返す。
【0029】
次に、各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)の電源投入時(又は電源復帰時)の動作について説明する。まず、賞球制御部70の処理について、図8乃至図10を参照して説明する。
賞球制御部70のリセット回路73よりシステムリセット信号が出力されると、賞球制御部70は、まず入出力ポートの初期設定等を行い(S20)、次にRAM72の異常の有無を判定する(S21)。具体的な方法は、メイン制御部60における方法と同一の方法で行う。
次に、RAM72に異常がない場合〔ステップS21でYESの場合〕には、ステップS25に進み、RAM72に異常がある場合〔ステップS21でNOの場合〕にはRAM72におけるバックアップエリアの異常の有無を判定する(S22)。そして、バックアップエリアに異常がある場合〔ステップS22でNOの場合〕にはRAM72の内容をクリアし(S23)、バックアップエリアに異常がない場合〔ステップS22でYESの場合〕にはバックアップエリアの情報をRAM72のワークエリアにコピーする(S24)。次に、メイン制御部60から送信されるレディコマンドの受信に備えて、レディコマンド受信フラグをクリアする(S25)。
以上、ステップS21〜S25までの処理が終了することで、賞球制御部70の初期化処理(立ち上げ処理)が終了する。そして、賞球制御部70は、メイン制御部60と同様、ユーザリセット信号が出力されるまでその状態で待機し、ユーザリセット信号が出力されるとステップS26からの処理に移行する。
【0030】
ユーザリセット信号を受信しコマンド受信が可能な状態となった後、メイン制御部60から出力されたライト信号を受信すると、賞球制御部70はコマンド受信処理を行う(S26)。具体的には、ライト信号の割り込み処理が合った場合、まずセレクト信号が出力されているかどうかを判定する。そして、セレクト信号が出力されていない場合は、メイン制御部60がコマンド送信している状態ではないと判断し、賞球制御部70の入力ポートに受信したコマンドデータを無視する。セレクト信号が出力されている場合は、メイン制御部60がコマンド送信している状態であると判断し、賞球制御部70の入力ポートに受信したコマンドを有効なコマンドとして受信バッファの記憶領域に書き込みを行う。
【0031】
次に、ステップS26で受信バッファの記憶領域に書き込んだコマンドのコマンド解析処理を行う(S27)。このコマンド解析処理について図9に基づいて説明する。
コマンド解析処理においては、まず、ステップS26で受信したコマンドがレディコマンドであるか否かを判定する(S31)。受信したコマンドがレディコマンドである場合〔ステップS31でYESの場合〕には、レディコマンド受信フラグをONする(S32)。
一方、受信したコマンドがレディコマンドでない場合〔ステップS31でNOの場合〕には、受信したコマンドが賞球コマンドであるか否かを判定する(S33)。受信したコマンドが賞球コマンドである場合〔ステップS33でYESの場合〕には賞球コマンド受信フラグをONし(S34)、受信したコマンドが賞球コマンドで無い場合〔ステップS33でNOの場合〕には受信したコマンドをRAM72に記憶することなく破棄しコマンド解析処理を終了する。
このようなコマンド解析処理により誤って受信したコマンドは破棄される。
【0032】
上述したコマンド解析処理が終了すると、図8に戻って賞球処理を行う(S28)。この賞球処理を図10に基づいて説明する。
賞球処理においては、まず、レディコマンド受信フラグがONになっているか否かが判断される(S35)。レディコマンド受信フラグがONになっている場合〔ステップS35でYESの場合〕には、賞球処理を行う(S36)。具体的には、賞球フラグがONになっている場合には、賞球装置54を動作させて賞球を払出し、次いで賞球フラグをクリアする処理を行う。また、賞球フラグがONとなっていない場合には、賞球を払出す処理を行うことなく処理を終了する。また、レディコマンド受信フラグがONになっていない場合〔ステップS33でNOの場合〕には、そのまま賞球処理を終了する。
したがって、本実施の形態によれば停電等により払出しが行われていない場合は、バックアップ処理により電源復帰後に払出が行われるが、その払出処理はメイン制御部60からレディコマンドを受信してから行われることとなる。
上述したステップS26〜S28までの処理が終了すると、賞球制御部70は再びコマンドを受信するまで(ライト信号の割込み処理が開始されるまで)そのまま待機し、ライト信号を受信するとステップS27の処理に戻り上述した処理を繰り返す。
【0033】
なお、図柄制御部80,音声制御部90,ランプ制御部100における処理も、基本的には上述した賞球制御部70における処理と同様に、初期化処理が行われた後、ライト信号の受信を待って主要処理を行う。ただし、これらの制御部80,90,100では、バックアップ処理がを行われないため図8に示すステップS22〜S25の処理が行われない点、及び、ユーザリセット信号の受信を待つことなくコマンド受信可能な状態となる点が異なる。
【0034】
上述したことからも明らかなように、本実施の形態のパチンコ機10においては、メイン制御部60は他の制御部70、80、90、100が立上がるまで、コマンド作成処理等の主要処理に移行しない。したがって、メイン制御部60がコマンド作成等を行う処理に移行したときには、サブ制御部70,80,90,100はコマンド受信が可能な状態となっている。このため、電源投入時(又は電源復帰時)において、メイン制御部60から送信されたコマンドは各制御部70、80、90、100において受信される。
また、本実施の形態のパチンコ機10では各制御部70、80、90、100は、メイン制御部60から送信されたレディコマンドを待って主要処理(例えば、賞球制御部70の払出処理、図柄制御部80の図柄表示処理、音声制御部90の効果音発生処理、ランプ制御部100の効果光発光処理)を開始する。したがって、メイン制御部60の立上がり時間が遅くても、他の制御部70、80、90、100は勝手に処理を開始せず、賞球装置54、図柄表示器22、スピーカ52、ランプ16の同期した動作が保証される。
さらに、本実施の形態のパチンコ機10では、電源投入時や電源復帰時にメイン制御部60から送信されたコマンドが図柄制御部80,音声制御部90,ランプ制御部100により確実に受信され、図柄表示器22にデモ画面、スピーカ52からデモ効果音、及びランプ16が発光し確実に客待ち状態となる。したがって、電源投入時等にコマンドの受信ミス等により各装置が動作せず、パチンコ機10が故障であると誤って判断されることはない。また、逆に電源投入時にデモ画面等が表示されないときは、パチンコ機に何らかの故障があると即座に判断することができる。
【0035】
(実施の形態II)次に、上述した実施の形態Iとは異なり、メイン制御部からサブ制御部へのコマンド送信をメイン制御部の制御プログラムにより所定時間禁止することでサブ制御部が確実にコマンドを受信できるようにした実施の形態について、図11及び図12に基づいて説明する。図11は以下に説明する実施の形態IIにおけるメイン制御部60の全体の処理のフローチャートであり、図12はコマンド送信処理のフローチャートを示す図である。
なお、以下に説明する実施の形態IIに係るパチンコ機においても、メイン制御部60における処理以外の点(例えば、パチンコ機のハード構成、各制御部70,80,90,100の構成、作用等)は、上述した実施の形態Iと同様であるのでその説明を省略し、以下の説明では相違点を中心に説明する。
【0036】
本実施の形態のメイン制御部60は、先述した実施の形態Iに係るパチンコ機(図2、図3参照)と同一構造を有するが、本実施の形態のメイン制御部60に設けられたマイクロコンピュータ61のROM63には、各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)毎にコマンド送信を禁止する時間を規定するコマンド送信禁止時間設定値(整数値)が記憶される。例えば、コマンド送信禁止時間設定値としてnを設定した場合、メイン制御部60の処理周期をt(=ユーザリセット生成回路69dの信号出力周期)とすると、コマンド送信を禁止する時間はn×tとなる。このコマンド送信を禁止する時間は、各制御部の電源投入時からコマンド受信が可能となるまでの時間(立ち上がり時間)よりも長くなるように設定されている。したがって、制御部毎にコマンド受信が可能となるまでの時間が違う場合には、コマンド送信禁止時間設定値は制御部毎に異なる値が設定される。
また、マイクロコンピュータ61のRAM64には、上述したコマンド送信禁止時間設定値により規定される時間をカウントするためのコマンド送信禁止カウンタが設けられ、このコマンド送信禁止カウンタにカウント値が記憶される。なお、コマンド送信禁止カウンタは、各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)毎に設けられる。
【0037】
上記のように構成されるパチンコ機10において、電源投入時(又は電源復帰時)のメイン制御部60の動作を図11,図12を参照して説明する。
パチンコ機10に電源投入されると、上述した各制御部(メイン制御部60,賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)に電源供給が開始される。そして、各制御部のリセット回路からシステムリセット信号が出力され、所定の処理(初期化処理)が開始される。なお、賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100における処理は、上述した実施の形態Iと同一であるので、以下の説明ではメイン制御部60における処理のみを説明する。
【0038】
メイン制御部60は、システムリセット信号が入力されると、図11に示すように、RAM64の異常有無のチェックや入出力ポートの初期化等の初期化処理が行われる(S40)。この処理は、図7に示すフロチャートにおけるS10〜S14までの処理に相当する。
初期化処理が行われると、次に、ROM63に記憶した各制御部毎に設定したコマンド送信禁止時間設定値をRAM64内に読み込み、その値をコマンド送信禁止カウンタに設定する(S41)。したがって、ステップS41の段階では、コマンド送信禁止カウンタに設定されるカウント値は、ROM63に記憶したコマンド送信不可設置値そのものである。
上述したステップS40、ステップS41の処理が終了すると、ユーザリセット信号を受信するまで待機処理を行い、ユーザリセット信号を受信すると次に説明する主要処理に移行する。
【0039】
主要処理に移行すると、まず、メイン制御部60は入出力処理を行い(S43)、次いでコマンド作成処理を行う(S44)。この入出力処理及びコマンド作成処理は、上述した実施の形態Iの処理(図7参照)と同一である。
このステップS44で各制御部に送信するコマンドが作成されると、次に、このコマンドを各制御部(賞球制御部70,図柄制御部80,音声制御部90,ランプ制御部100)に送信するコマンド送信処理が行われる(S45、46、47、48)。
なお、本実施の形態では、送信する制御部が相違してもコマンド送信処理の手順自体は相違しないため、ステップS45の図柄制御部80へのコマンド送信処理のみを、図12を参照して説明する。
【0040】
図12に示すように、コマンド送信処理では、まずRAM64に設けた図柄制御部80用のコマンド送信禁止カウンタの値が0となっている否かを判定する(S49)。ここで、主要処理に移行した最初の処理においては、コマンド送信禁止カウンタの値はROM64に設定したコマンド送信禁止時間設定値の値であるので、ROM64に設定した値が0でない限り、ステップS49の判定はNOとなる。
コマンド送信禁止カウンタの値が0でない場合〔ステップS49でNOの場合〕には、コマンド送信禁止カウンタの値を1減算する処理を行い(S55)、そのままコマンド送信処理を終了する。
一方、コマンド送信禁止カウンタの値が0の場合〔ステップS49でYESの場合〕には、送信コマンドが有るか否かを判定する。具体的には、上述した図11のステップS44のコマンド作成処理で図柄制御部80に送信するためのコマンドを作成しているかいなか(RAM64の所定のアドレスにコマンドが格納されているか否か)で判定する。
送信するコマンドが無い場合〔ステップS50でNOの場合〕には、そのままコマンド送信処理を終了し、一方送信するコマンドが有る場合〔ステップS50でYESの場合〕には、RAM64に格納されているコマンドをCPU62内に読み込む(S51)。次に、出力ポート66の所定の場所にステップS51で読み込んだコマンドをセットし(S52)、セレクト信号を図柄制御部80に出力する(S53)。しかる後、ライト信号を所定時間だけ出力する(S54)。これにより、図柄制御部80にコマンドが送信される。
図柄制御部80へのコマンドの送信処理が終了すると、図1に戻って、音声制御部90へのコマンド送信(S18)、ランプ制御部100へのコマンド送信(S19)、賞球制御部70へのコマンド送信(S20)を行う。そして、メイン制御部60は、ユーザリセット信号を受信するとステップS43の処理に戻り、再度ステップS43からステップS48までの処理を繰り返す。
【0041】
上述したことから明らかなように、本実施の形態のパチンコ機10においては、メイン制御部60はコマンド送信禁止カウンタの値が0となるまで図柄制御部80等にコマンドを送信しない。したがって、電源投入時(又は電源復帰時)にコマンド送信禁止カウンタに読み込まれる値(コマンド送信禁止時間設定値)を適宜設定してやることで、各サブ制御部へのコマンドの送信を遅らせることができる。このため、メイン制御部60からコマンドが送信されるときに、各制御部をコマンド受信可能な状態とすることができる。
また、本実施の形態ではメイン制御部60のROM63内に設定するコマンド送信禁止時間設定値によりコマンド送信を禁止する時間を設定するため、コマンド送信を禁止する時間の変更・修正を容易に行うことができる。
【0042】
以上、本発明の好適ないくつかの実施の形態について説明したが、本発明は上述した実施の形態に限られることなく、当業者の知識に基づいて種々の変更、改良を施した形態で実施することができ、例えば、次に示す各形態で実施することも可能である。
【0043】
(1)上述した実施の形態Iは、システムリセット信号とユーザリセット信号に基づいて処理を開始するメイン制御部60において、ユーザリセット信号を出力するタイミングを遅延することでメイン制御部からのコマンド送信のタイミングを遅らせるものであった。しかしながら本発明はこのような形態に限らず、例えば、図13に示すような形態も採ることができる。図13に示す例では、メイン制御部のシステムリセット信号を遅延回路により遅延させ、メイン制御部の初期化処理の開始そのものを遅延させるようにする。このような形式によっても本発明は実施することができる。
また、本発明はユーザリセット信号生成回路を有さず、システムリセット信号のみにより処理を開始する制御部にも適用することができる。この場合には、例えば図14に示すように、システムリセット信号の出力タイミングを遅延回路により遅らせることで、メイン制御部からサブ制御部へのコマンドの出力タイミングを遅らせれば良い。
【0044】
(2)上述した実施の形態Iは、メイン制御部の起動を遅らせることで、メイン制御部からコマンドが送信されるときまでにサブ制御部をコマンド受信可能な状態としたが、本発明は次の形態を採ることができる。
例えば、メイン制御部への電力の供給そのものが、サブ制御部がコマンド受信可能な状態となった後で行われるようにしてもよい。この場合には、メイン制御部に電力を供給する電力供給部と、サブ制御部に電力を供給する電力供給部を別々に設け、サブ制御部への電力供給を先に行い、しかる後メイン制御部への電力供給を行うようにすれば良い。なお、電力供給を制御する方法としては、スイッチングレギュレータ等の電圧安定回路にコントロール信号をON−OFFすることにより行うようにすることができる。
【0045】
(3)上述した実施の形態IIにおいては、各制御部70、80、90、100毎にコマンド送信禁止時間設定値を設定したが、このような構成ではなく、コマンド送信禁止時間設定値を一つだけ設定するようにしても良い。この場合は、ROM64に設定するコマンド送信禁止時間設定値は、最も立ち上げ処理に時間が必要となる制御部に応じて設定すれば良い。このような構成によっても、メイン制御部60から送信されたコマンドを各制御部において確実に受信することができる。
また、このような構成を採用した場合は、RAM64に設定するコマンド送信禁止カウンタも一つで済み、RAM64のメモリを有効に利用することができる。さらに、コマンド送信禁止カウンタが一つで済むため、コマンド送信禁止カウンタが0となったか否かの判定も1回で済む。
【0046】
(4)上述した実施の形態IIにおいては、RAM64に設けたコマンド送信禁止カウンタの値を減算していき0となったか否かでコマンド送信可能か否かを判断したが、このような構成に限られず、コマンド送信禁止カウンタに処理毎に1を足していき(カウントアップを行い)、この値がROM63に設定したコマンド送信禁止時間設定値と一致したときにコマンド送信可能と判断するようにしても良い。
【0047】
(5)上述した各実施の形態においては、メイン制御部60からコマンドを送信された各制御部(賞球制御部70、図柄制御部80、音声制御部90、ランプ制御部100)が直接電装装置(図柄表示器22、賞球装置54、スピーカ52、ランプ16)を制御するように構成した。しかしながら、本発明はこのような構成に限られず、メイン制御部から送信されたコマンドに基づいてサブ制御部が更にコマンドを作成し、このサブ制御部で作成・送信されるコマンドに基づいて各装置を制御する制御部(いわゆる、孫制御部)を設けるように構成しても良い。この場合には、上述した実施の形態I、IIのどちらかの方法で、孫制御部がコマンド受信可能な状態となるまでメイン制御部からサブ制御部へのコマンド送信を禁止するような構成としても良いし、又は、孫制御部がコマンド受信可能な状態となるまで、サブ制御部が孫制御部にコマンド送信することを禁止するような構成としても良い。
【0048】
(6)上述した実施の形態は、本発明を第1種パチンコ機に適用した例であったが、本発明はこの他にも、例えば、スロットマシン、アレンジホール機、雀球遊技機、テレビゲーム機等の各種遊技機に適用することもできる。
【図面の簡単な説明】
【図1】第1種パチンコ機の外観を示す正面図
【図2】図1に示すパチンコ機の制御システムを示すブロック図
【図3】各制御部に電源を供給する電源システムを示すブロック図
【図4】メイン制御部のリセット回路の構成を示す回路図
【図5】図4に示すリセット回路から出力される各信号のタイムチャート
【図6】各制御部のリセット回路から出力される各信号のタイムチャート
【図7】メイン制御部における処理のフローチャート
【図8】賞球制御部における処理のフローチャート
【図9】コマンド解析処理のフローチャート
【図10】賞球処理のフローチャート
【図11】実施の形態IIにおけるメイン制御部の処理のフローチャート
【図12】コマンド送信処理のフローチャート
【図13】他の実施の形態に係るリセット回路の構成を説明するための図面
【図14】他の実施の形態に係るリセット回路の構成を説明するための図面
【符号の説明】
10・・パチンコ機
16・・ランプ
22・・図柄表示器
52・・スピーカ
54・・賞球装置
60・・メイン制御部
70・・賞球制御部
80・・図柄制御部
90・・音声制御部
100・・ランプ制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine including a main control unit and a sub-control unit that controls an electrical device based on a command transmitted from the main control unit.
[0002]
[Prior art]
In recent years, in game machines such as so-called pachinko machines, as the game content becomes more complex, the main control unit that controls the entire game machine performs only predetermined processing such as command creation, and the electrical equipment installed in the game machine The control is performed by a control unit (hereinafter referred to as a sub-control unit) provided for each apparatus. That is, the main control unit creates and transmits a command to be transmitted to the sub-control unit, and the sub-control unit controls the electrical equipment based on the transmitted command.
[0003]
[Problems to be solved by the invention]
However, in the control system that controls the entire gaming machine by the main control unit and the sub control unit described above, the sub control unit may not receive the command transmitted from the main control unit when the power is turned on or the power is restored. Arise.
That is, in each control unit, the difference between the contents of the initialization process (preparation process) performed at the time of power-on, power recovery, etc., until the control process is started after the power is supplied to each control unit. Raise time is different. For this reason, when the sub control unit needs more start-up time than the main control unit, the sub control unit may not be started up yet when the command is transmitted from the main control unit. In such a case, a situation occurs in which the sub control unit cannot receive the command transmitted from the main control unit.
[0004]
The present invention has been made in view of the above-described circumstances, and an object of the present invention is to allow the sub-control unit to reliably receive a command transmitted from the main control unit when the power is turned on or when the power is restored. I will provide a.
[0005]
[Means, actions and effects for solving the problems]
To solve the above problemsThe gaming machine of the present application includes a main control unit, a prize ball control unit that controls the prize ball device based on a command transmitted from the main control unit, a main control unit, and a prize ball control unit that supplies power supplied from an external power source. A power supply unit for supplying to the power supply. The power supply unit includes a power failure detection unit that outputs a power failure signal to the main control unit and the prize ball control unit when a power failure is detected.
The main control unit has a main CPU, a main RAM for storing data when the main CPU executes the game control program, and the main CPU when the power is supplied from the power supply unit when the power is turned on. A first signal output circuit that outputs a first signal to the main CPU, and a second signal output circuit that periodically outputs a second signal to the main CPU at a predetermined cycle after a predetermined time has elapsed since the first signal was output. And. When the power failure signal is input, the main CPU performs a backup process for backing up the data stored in the main RAM. When the first signal is input when the power is turned on, the main CPU performs initial setting and whether the data backed up in the RAM is normal. Execute the initialization process to determine whether or not to clear the RAM contents, then wait until the second signal is input, and when the second signal is input, create a command and create it Is programmed to perform a main process of transmitting the command to the prize ball control unit. In the first main process after the power is turned on, the main CPU is programmed to send a ready command to the prize ball control unit.
The prize ball control unit includes a prize ball CPU, a prize ball RAM for storing data when the prize ball CPU executes the prize ball control program, and a predetermined voltage or higher by power supplied from the power supply unit when the power is turned on. Then, a third signal output circuit that outputs a third signal to the prize ball CPU, and a fourth signal output circuit that outputs a fourth signal to the prize ball CPU after a predetermined time has elapsed since the third signal was outputted. And. When the power failure signal is input, the prize ball CPU performs a backup process for backing up the data stored in the prize ball RAM, and when the third signal is inputted at the time of power-on, the initialization is performed and the data backed up in the RAM is normal. The initialization process for determining whether or not to clear the contents of the RAM is executed, and then waiting until the fourth signal is input. When the ready command is received after the fourth signal is input, It is programmed to start main processing for controlling the prize ball device based on a command transmitted from the CPU.
The timing at which the second signal is output from the second signal output circuit of the main control unit is adjusted to be later than the timing at which the fourth signal is output from the fourth signal output circuit of the prize ball control unit. .
In the above gaming machine,A command is transmitted from the main control unit after the winning ball control unit can receive the command.Therefore,Main control unitThe command sent fromPrize ball controllerSurely received.
[0013]
The technology of the present invention isMain control unitFromPrize ball controllerThis is particularly effective in a gaming machine configured to perform data communication only in one direction.
In the above configurationPrize ball controllerFromMain control unitData cannot be transmitted toPrize ball controllerWhether or notMain control unitIt is because it cannot be judged in.
[0014]
[Embodiment]
(Embodiment I)Invention of the present applicationAn embodiment of a first-type pachinko machine that embodies the above will be described with reference to FIGS. Here, FIG. 1 is a front view showing the appearance of the first type pachinko machine, FIG. 2 is a block diagram showing a control system of the pachinko machine shown in FIG. 1, and FIG. 3 is a configuration of the control system shown in FIG. 4 is a block diagram showing a power supply system that supplies power to each control unit, FIG. 4 is a diagram showing a configuration of a reset circuit provided in the main control unit / prize ball control unit, and FIG. 5 is a reset shown in FIG. 7 is a time chart of a system reset signal and a user reset signal output from the circuit, and FIG. 6 is a time chart of a signal output from the reset circuit of each control unit when power is turned on (or when power is restored). Is a flowchart of the main control unit, FIG. 8 is a flowchart of the prize ball control unit, FIG. 9 is a flowchart of command analysis processing in the prize ball control unit, and FIG. It is a flow chart of.
As shown in FIG. 1, on the
The first
[0015]
As shown in FIG. 1, a
The
In addition, although the liquid crystal display was used for the
[0016]
As shown in FIG. 1, in the
[0017]
Next, the configuration of a control system for realizing a pachinko game by the
As shown in FIG. 2, the control system of the
The
The
[0018]
The prize
As with the
Data communication from the
[0019]
Next, the
As shown in FIG. 3, the
The power
A RAM erase switch 120 is connected to the
[0020]
Next, the configuration of the power supply unit 113 will be described. The power supply unit 113 includes two
The rectifying
The other rectifying unit 116 also rectifies the input current input from the AC power supply AC to obtain a direct current (pulsating current) + 24V current, and supplies this pulsating current + 24V current to the
The
The + 5V power source is connected to the backup output terminal VBB of the
The + 5V power is supplied to reset
[0021]
Next, the structure of the reset circuit provided in each control part 60-100 is demonstrated. First, the
The
The reset IC 69a is connected to a control + 5V power supply, and outputs a reset signal to the system generation circuit 69b when the voltage of the reset IC 69a becomes equal to or higher than a predetermined voltage (4.25V) by the power supplied from the + 5V power supply. IC (Mitsubishi Electric Corporation: M51951BSL).
A system reset generation circuit 69b connected to the reset IC 69a is connected to a system reset terminal (XSRST terminal) of the
The system reset signal output from the system reset generation circuit 69b is input to the user
[0022]
Here, since the
That is, as shown in FIG. 5, when the
[0023]
In addition, the
The
[0024]
Next, in the
FIG. 6 shows, in order from the top, a waveform of a + 5V power source (hereinafter simply referred to as a + 5V power source) for driving each of the
As shown in FIG. 6, when the
Next, in the
In the
[0025]
Here, as shown in FIG. 6, the time T21 required for the initialization process of the
Thereby, in this Embodiment, when the main process of the
[0026]
Next, the operation of each of the
When the system reset signal is output, the
If there is no abnormality in the RAM 64 (YES in step S11), the process proceeds to step S15. If there is an abnormality in the RAM 64 (NO in step S11), whether or not there is an abnormality in the backup area of the
If there is an abnormality in the backup area (YES in step S12), the
When the processes from steps S10 to S14 are completed, the initialization process (start-up process) of the
[0027]
When shifting to the main process, first, the
Next, command creation processing is performed based on the input signal received in step S16, the contents stored in the
When the power is turned on (or when the power is restored), first, a ready command for transmitting to the
Further, when the power supply is restored, a prize ball command is backed up when prize ball information to be paid out is backed up, or a
[0028]
When a command to be transmitted to each control unit is created in step S17, the created command is then sent to each control unit (prize
Then, the
[0029]
Next, the operation of each control unit (prize
When a system reset signal is output from the
Next, if there is no abnormality in the RAM 72 (YES in step S21), the process proceeds to step S25, and if there is an abnormality in the RAM 72 (NO in step S21), whether there is an abnormality in the backup area in the
As described above, when the processes from Steps S21 to S25 are completed, the initialization process (start-up process) of the prize
[0030]
When the light signal output from the
[0031]
Next, command analysis processing of the command written in the storage area of the reception buffer in step S26 is performed (S27). This command analysis process will be described with reference to FIG.
In the command analysis process, first, it is determined whether or not the command received in step S26 is a ready command (S31). If the received command is a ready command (YES in step S31), the ready command reception flag is turned ON (S32).
On the other hand, if the received command is not a ready command (NO in step S31), it is determined whether or not the received command is a prize ball command (S33). If the received command is a prize ball command (YES in step S33), the prize ball command reception flag is turned ON (S34), and if the received command is not a prize ball command (NO in step S33). The received command is discarded without being stored in the
A command received in error by such command analysis processing is discarded.
[0032]
When the command analysis process described above is completed, the process returns to FIG. 8 to perform a prize ball process (S28). This prize ball process will be described with reference to FIG.
In the prize ball process, first, it is determined whether or not the ready command reception flag is ON (S35). If the ready command reception flag is ON (YES in step S35), a prize ball process is performed (S36). Specifically, if the prize ball flag is ON, the
Therefore, according to the present embodiment, when the payout is not performed due to a power failure or the like, the payout is performed after the power is restored by the backup process. However, the payout process is performed after receiving the ready command from the
When the processing from step S26 to S28 is completed, the winning
[0033]
Note that the processing in the
[0034]
As is clear from the above, in the
Further, in the
Further, in the
[0035]
(Embodiment II) Next, unlike the embodiment I described above, the sub control section can be surely prevented by prohibiting the command transmission from the main control section to the sub control section for a predetermined time by the control program of the main control section. An embodiment in which a command can be received will be described with reference to FIGS. FIG. 11 is a flowchart of the entire process of the
Also in the pachinko machine according to Embodiment II described below, points other than the processing in the main control unit 60 (for example, the hardware configuration of the pachinko machine, the configuration and operation of each
[0036]
The
The
[0037]
In the
When the
[0038]
When the system reset signal is input, the
When the initialization process is performed, the command transmission prohibition time setting value set for each control unit stored in the
When the processes in steps S40 and S41 described above are completed, standby processing is performed until a user reset signal is received, and when a user reset signal is received, the process proceeds to main processing described below.
[0039]
When shifting to the main processing, first, the
When a command to be transmitted to each control unit is created in step S44, this command is then transmitted to each control unit (prize
In the present embodiment, the command transmission processing procedure itself does not differ even if the transmission control unit is different. Therefore, only the command transmission processing to the
[0040]
As shown in FIG. 12, in the command transmission process, it is first determined whether or not the value of the command transmission prohibition counter for the
If the value of the command transmission prohibition counter is not 0 [NO in step S49], a process of subtracting 1 from the value of the command transmission prohibition counter is performed (S55), and the command transmission process is terminated.
On the other hand, if the value of the command transmission prohibition counter is 0 [YES in step S49], it is determined whether there is a transmission command. Specifically, whether or not a command to be transmitted to the
If there is no command to be transmitted (NO in step S50), the command transmission processing is terminated as it is. On the other hand, if there is a command to be transmitted (YES in step S50), the command stored in the
When the command transmission process to the
[0041]
As is clear from the above, in the
In the present embodiment, since the command transmission prohibition time is set by the command transmission prohibition time setting value set in the
[0042]
Although several preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications and improvements are made based on the knowledge of those skilled in the art. For example, the present invention can be implemented in the following forms.
[0043]
(1) In the above-described Embodiment I, the
The present invention can also be applied to a control unit that does not have a user reset signal generation circuit and starts processing only by a system reset signal. In this case, as shown in FIG. 14, for example, the output timing of the system reset signal may be delayed by a delay circuit to delay the output timing of the command from the main control unit to the sub control unit.
[0044]
(2) Embodiment I described aboveMain control unitBy delaying the startup ofMain control unitHowever, the present invention can take the following form.
For example,The power supply to the main control unit itself is performed after the sub control unit is ready to receive commands.You may do. In this case,Main control unitA power supply unit that supplies power to the sub-control unit and a power supply unit that supplies power to the sub-control unit are provided separately, and power is supplied to the sub-control unit first.Main control unitIt suffices to supply power to the power source. As a method for controlling the power supply, it can be performed by turning a control signal on and off in a voltage stabilizing circuit such as a switching regulator.
[0045]
(3) In the above-described Embodiment II, the command transmission prohibition time setting value is set for each of the
When such a configuration is adopted, only one command transmission prohibition counter is set in the
[0046]
(4) In the above-described Embodiment II, the value of the command transmission prohibition counter provided in the
[0047]
(5) In each embodiment described above, each control unit (prize
[0048]
(6) The embodiment described above is an example in which the present invention is applied to a first type pachinko machine. However, the present invention is not limited to this, for example, a slot machine, an arrangement hall machine, a sparrow ball game machine, a television set. It can also be applied to various gaming machines such as game machines.
[Brief description of the drawings]
FIG. 1 is a front view showing the appearance of a first type pachinko machine.
FIG. 2 is a block diagram showing a control system of the pachinko machine shown in FIG.
FIG. 3 is a block diagram illustrating a power supply system that supplies power to each control unit.
FIG. 4 is a circuit diagram showing a configuration of a reset circuit of a main control unit.
5 is a time chart of each signal output from the reset circuit shown in FIG.
FIG. 6 is a time chart of each signal output from the reset circuit of each control unit.
FIG. 7 is a flowchart of processing in the main control unit.
FIG. 8 is a flowchart of processing in a prize ball control unit.
FIG. 9 is a flowchart of command analysis processing;
FIG. 10 is a flowchart of prize ball processing.
FIG. 11 is a flowchart of processing of the main control unit in the embodiment II.
FIG. 12 is a flowchart of command transmission processing.
FIG. 13 is a diagram for explaining the configuration of a reset circuit according to another embodiment;
FIG. 14 is a diagram for explaining the configuration of a reset circuit according to another embodiment;
[Explanation of symbols]
10. Pachinko machine
16. Lamp
22. Pattern display
52 .. Speaker
54 ・ ・ Prize ball device
60 .. Main control part
70 ... Prize ball control unit
80..Design control part
90 .. Voice control unit
100 .. Lamp control part
Claims (1)
メイン制御部から送信されたコマンドに基づいて賞球装置を制御する賞球制御部と、
外部電源から供給される電力をメイン制御部と賞球制御部に供給する電源供給部と、を備えており、
(1)電源供給部は、停電を検出するとメイン制御部と賞球制御部に停電信号を出力する停電検出部を備えており、
(2)メイン制御部は、
メインCPUと、
メインCPUが遊技制御プログラムを実行する際にデータを格納するメインRAMと、
電源投入時において電源供給部から供給される電力によって所定の電圧以上となると、メインCPUに第1信号を出力する第1信号出力回路と、
第1信号が出力されてから所定時間が経過した後、メインCPUに所定の周期で定期的に第2信号を出力する第2信号出力回路と、を備えており、
メインCPUは、
停電信号が入力すると、メインRAMに格納されたデータをバックアップするバックアップ処理を行い、
電源投入時に第1信号が入力すると、初期設定を行うと共にRAMにバックアップされたデータが正常か否かを判断してRAMの内容をクリアするか否かを決定する初期化処理を実行し、次いで、第2信号が入力するまで待機し、
第2信号が入力すると、コマンドを作成してその作成したコマンドを賞球制御部に送信する主要処理を行うようプログラムされており、
電源投入後の最初の主要処理では、メインCPUから賞球制御部にレディコマンドを送信するようプログラムされており、
(3)賞球制御部は、
賞球CPUと、
賞球CPUが賞球制御プログラムを実行する際にデータを格納する賞球RAMと、
電源投入時において電源供給部から供給される電力によって所定の電圧以上となると、賞球CPUに第3信号を出力する第3信号出力回路と、
第3信号が出力されてから所定時間が経過した後、賞球CPUに第4信号を出力する第4信号出力回路と、を備えており、
賞球CPUは、
停電信号が入力すると、賞球RAMに格納されたデータをバックアップするバックアップ処理を行い、
電源投入時に第3信号が入力すると、初期設定を行うと共にRAMにバックアップされたデータが正常か否かを判断してRAMの内容をクリアするか否かを決定する初期化処理を実行し、次いで、第4信号が入力するまで待機し、
第4信号入力後にレディコマンドを受信すると、メインCPUから送信されるコマンドに基づいて賞球装置を制御する主要処理を開始するようプログラムされており、
(4)メイン制御部の第2信号出力回路から第2信号が出力されるタイミングが、賞球制御部の第4信号出力回路から第4信号が出力されるタイミングより遅くなるように調整されていることを特徴とする遊技機。 A main control unit ;
A prize ball control unit that controls the prize ball device based on a command transmitted from the main control unit ;
A power supply unit that supplies power supplied from an external power source to the main control unit and the prize ball control unit,
(1) The power supply unit includes a power failure detection unit that outputs a power failure signal to the main control unit and the prize ball control unit when a power failure is detected.
(2) The main control unit
A main CPU;
A main RAM for storing data when the main CPU executes the game control program;
A first signal output circuit that outputs a first signal to the main CPU when the power is supplied from the power supply unit when the power is turned on and exceeds a predetermined voltage;
A second signal output circuit that periodically outputs a second signal to the main CPU at a predetermined cycle after a predetermined time has elapsed since the first signal was output;
The main CPU
When a power failure signal is input, a backup process is performed to back up the data stored in the main RAM.
When the first signal is input when the power is turned on, initialization is performed, and it is determined whether or not the data backed up in the RAM is normal and whether or not the contents of the RAM are to be cleared is executed. , Wait until the second signal is input,
When the second signal is input, it is programmed to perform a main process of creating a command and transmitting the created command to the prize ball control unit,
In the first main process after power-on, the main CPU is programmed to send a ready command to the prize ball control unit,
(3) The prize ball control unit
Prize ball CPU,
A prize ball RAM for storing data when the prize ball CPU executes the prize ball control program;
A third signal output circuit that outputs a third signal to the winning ball CPU when the power is supplied from the power supply unit when the power is turned on and becomes a predetermined voltage or higher;
A fourth signal output circuit that outputs a fourth signal to the winning ball CPU after a predetermined time has elapsed since the third signal was output;
Prize ball CPU
When a power failure signal is input, a backup process is performed to back up the data stored in the prize ball RAM.
When the third signal is input when the power is turned on, initialization is performed, and whether or not the data backed up in the RAM is normal is determined to determine whether or not to clear the contents of the RAM. , Wait until the fourth signal is input,
When a ready command is received after the fourth signal is input, it is programmed to start main processing for controlling the prize ball device based on the command transmitted from the main CPU,
(4) The timing at which the second signal is output from the second signal output circuit of the main control unit is adjusted to be later than the timing at which the fourth signal is output from the fourth signal output circuit of the prize ball control unit. A gaming machine characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000146620A JP4370445B2 (en) | 2000-05-18 | 2000-05-18 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000146620A JP4370445B2 (en) | 2000-05-18 | 2000-05-18 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001321544A JP2001321544A (en) | 2001-11-20 |
JP4370445B2 true JP4370445B2 (en) | 2009-11-25 |
Family
ID=18652946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000146620A Expired - Fee Related JP4370445B2 (en) | 2000-05-18 | 2000-05-18 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4370445B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004024450A (en) * | 2002-06-24 | 2004-01-29 | Sankyo Kk | Game machine |
JP2008086368A (en) * | 2006-09-29 | 2008-04-17 | Sansei R & D:Kk | Game machine |
JP5141241B2 (en) * | 2007-10-17 | 2013-02-13 | 株式会社三洋物産 | Game machine |
JP5481663B2 (en) * | 2009-03-02 | 2014-04-23 | 株式会社オリンピア | Game machine |
JP5000693B2 (en) * | 2009-08-25 | 2012-08-15 | 株式会社サンセイアールアンドディ | Game machine |
JP5629199B2 (en) * | 2010-12-04 | 2014-11-19 | 株式会社平和 | Game machine |
JP2014158889A (en) * | 2014-03-10 | 2014-09-04 | Fujishoji Co Ltd | Game machine |
JP6240884B2 (en) * | 2016-04-01 | 2017-12-06 | 株式会社ソフイア | Game machine |
-
2000
- 2000-05-18 JP JP2000146620A patent/JP4370445B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001321544A (en) | 2001-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4317960B2 (en) | Game machine | |
JPH11299968A (en) | Pachinko machine | |
JP2002143523A (en) | Game machine | |
JP4370445B2 (en) | Game machine | |
JP4441778B2 (en) | Game machine | |
JP5282211B2 (en) | Game machine | |
JP2001212338A (en) | Game machine | |
JP2002336507A (en) | Game machine | |
JP3859129B2 (en) | Game machine | |
JP2011104072A (en) | Game machine | |
JP2002177479A (en) | Power saving device for game machine | |
JP2001347043A (en) | Game machine | |
JP2001340606A (en) | Game machine | |
JP5296858B2 (en) | Game machine | |
JP2001327666A (en) | Game machine | |
JP2005040280A (en) | Game machine | |
JP2002172215A (en) | Game machine | |
JP4493298B2 (en) | Game machine | |
JP2002136754A (en) | Game machine | |
JP3938495B2 (en) | Game machine | |
JP4346064B2 (en) | Game machine | |
JP4375508B2 (en) | Game machine | |
JP2002035240A (en) | Game machine | |
JP2001276325A (en) | Game machine | |
JP4157249B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150911 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |