JP4369219B2 - Matrix optical switch - Google Patents

Matrix optical switch Download PDF

Info

Publication number
JP4369219B2
JP4369219B2 JP2003417466A JP2003417466A JP4369219B2 JP 4369219 B2 JP4369219 B2 JP 4369219B2 JP 2003417466 A JP2003417466 A JP 2003417466A JP 2003417466 A JP2003417466 A JP 2003417466A JP 4369219 B2 JP4369219 B2 JP 4369219B2
Authority
JP
Japan
Prior art keywords
electric heater
electric
optical
substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003417466A
Other languages
Japanese (ja)
Other versions
JP2005181362A (en
Inventor
光宏 牧原
佐藤  誠
房男 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003417466A priority Critical patent/JP4369219B2/en
Publication of JP2005181362A publication Critical patent/JP2005181362A/en
Application granted granted Critical
Publication of JP4369219B2 publication Critical patent/JP4369219B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、光通信システム等における光路の設定や切替に用いられるマトリクス光スイッチに関し、特に大規模なマトリクス型に適用すると有効である。   The present invention relates to a matrix optical switch used for setting or switching an optical path in an optical communication system or the like, and is particularly effective when applied to a large-scale matrix type.

互いに交差する光導波路の交差部に設けられた空隙に、光導波路と等しい屈折率整合液を封入し、この屈折率整合液を空隙内で移動させることにより、光導波路の交差部で光路の切り替えを行う光スイッチは、現在までに種々のものが提案されている。   The optical path is switched at the intersection of the optical waveguides by enclosing the refractive index matching liquid equal to the optical waveguide in the gap provided at the intersection of the optical waveguides that intersect each other and moving this refractive index matching liquid within the gap. Various optical switches have been proposed so far.

例えば、特開平9−133932号公報では、基板中で互いに交差しないm本の光導波路と、互いに交差しないn本の光導波路とが互いに交差し、各交差点部に前記光導波路の光軸と所定の角度をなす壁面を持つ空隙と、この空隙内の一部に封入された前記光導波路の屈折率に近似した屈折率を有する光学的に透明な液体と、前記空隙付近に発熱する手段とを備え、この発熱手段を発熱させて前記空隙内の液体を移動させることにより、光路の切替を行う光スイッチを提案している。   For example, in Japanese Patent Application Laid-Open No. 9-133932, m optical waveguides that do not intersect with each other and n optical waveguides that do not intersect with each other intersect each other, and the optical axis of the optical waveguide is predetermined at each intersection. A gap having an angled wall surface, an optically transparent liquid having a refractive index approximate to the refractive index of the optical waveguide enclosed in a part of the gap, and means for generating heat near the gap. And an optical switch that switches the optical path by moving the liquid in the gap by generating heat from the heating means.

また、特開平10−73775号公報には、上記公報で提案されている光スイッチの組立方法が開示されている。具体的には、図2に示すように、シリコン製の基板31上に石英系の光導波路層32を形成し、この光導波路層32上にチタン、クロム等の比較的高抵抗を有する金属の薄膜及び金等の低抵抗を有する金属の薄膜をスパッタ法や真空蒸着法等で堆積させ、フォトリソグラフィとドライエッチングとを組み合わせた手法等により、電気ヒータ36、電気配線35、スリットを製作した後、その上にシリコン層を堆積させ、シリコン層とパイレックスガラス製(なお「パイレックス」は登録商標であり、酸化ホウ素を添加した珪ホウ酸ガラスの代表的な商品である)の基板37とを陽極接合により接合してスリットを当該基板37で蓋することにより、光導波路33の交差部に空隙34を形成したら、光導波路層32または基板37の接合面にあらかじめ形成しておいた注入管路39の注入口40から屈折率整合液41を圧力制御法等の手法により空隙34内に精密に適量注入した後、この注入口40をエポキシ樹脂等で閉塞することにより、上述したような光スイッチが得られる。なお38は迂回管路である。   Japanese Patent Laid-Open No. 10-73775 discloses a method for assembling an optical switch proposed in the above publication. Specifically, as shown in FIG. 2, a silica-based optical waveguide layer 32 is formed on a silicon substrate 31, and a metal having a relatively high resistance such as titanium or chromium is formed on the optical waveguide layer 32. After a thin film and a metal thin film having a low resistance such as gold are deposited by a sputtering method, a vacuum evaporation method, or the like, and after manufacturing the electric heater 36, the electric wiring 35, and the slit by a technique combining photolithography and dry etching, etc. Then, a silicon layer is deposited thereon, and a silicon layer and a substrate 37 made of Pyrex glass (“Pyrex” is a registered trademark and is a representative product of silicoborate glass to which boron oxide is added) and an anode When the gap 34 is formed at the intersection of the optical waveguide 33 by bonding and bonding the slits with the substrate 37, the optical waveguide layer 32 or the substrate 37 has a bonding surface. After the refractive index matching liquid 41 is accurately injected into the gap 34 from the injection port 40 of the injection line 39 formed in advance by a pressure control method or the like, the injection port 40 is closed with an epoxy resin or the like. By doing so, the optical switch as described above is obtained. Reference numeral 38 denotes a bypass duct.

特開平9−133932号公報JP-A-9-133932 特開平10−73775号公報Japanese Patent Laid-Open No. 10-73775

前述したような従来の光スイッチを大規模なマトリクス型の光スイッチに適用する場合には以下のような問題があった。   When the conventional optical switch as described above is applied to a large-scale matrix type optical switch, there are the following problems.

上述した光スイッチにおいては、一エレメント、つまり一空隙34内の屈折率整合液41をその空隙34内で移動させるために少なくとも二つの電気ヒータ36が必要であり、これらの電気ヒータ36に独立して電力を供給するためには少なくとも三本の電気配線が必要となる。このため、n本のエレメントを一列に配置した場合、電気配線35は各電気ヒータ36のグランドを共通させたとしても、2n+1本が必要となってしまう。さらに、n個のエレメントをm列で配置した場合(n×m)、電気配線35は、(2n+1)×m本が必要となってしまう。   In the optical switch described above, at least two electric heaters 36 are required to move the refractive index matching liquid 41 in one element, that is, one air gap 34, in the air gap 34, and these electric heaters 36 are independent of each other. In order to supply electric power, at least three electric wires are required. For this reason, when n elements are arranged in a row, 2n + 1 electric wirings 35 are required even if the ground of each electric heater 36 is shared. Furthermore, when n elements are arranged in m rows (n × m), (2n + 1) × m electrical wirings 35 are required.

また、電気ヒータ36の駆動回路等を搭載した電気回路ボードにマトリクス型の光スイッチを混載する場合、光スイッチの電気配線35と電気回路ボード上の電気配線とをワイヤボンディング等の手法により接続できるように、光スイッチの電気配線35を光スイッチの光導波路層32の端面に展開させておく必要があるため、エレメント同士の間隔を必要十分に広げて電気配線35を配置しなければならない。このため、光スイッチのサイズが非常に大きくなってしまい、フォトリソグラフィとドライエッチングとを組み合わせた手法等による上記電気配線35等の製作が困難になってしまう。 When a matrix type optical switch is mounted on an electric circuit board on which a drive circuit for the electric heater 36 is mounted, the electric wiring 35 of the optical switch and the electric wiring on the electric circuit board can be connected by a technique such as wire bonding. As described above, since the electrical wiring 35 of the optical switch needs to be developed on the end face of the optical waveguide layer 32 of the optical switch, the electrical wiring 35 must be disposed with a necessary and sufficient gap between elements. For this reason, the size of the optical switch becomes very large, and it becomes difficult to manufacture the electrical wiring 35 and the like by a technique combining photolithography and dry etching.

配線を2層に重ねて1層目に縦方向、2層目に横方向とし、その交点にヒータを挿入する電気的な配線を採用することで、8×8規模のマトリクス光スイッチでは、横配線をGNDとして合計24本の配線で目的のヒータを駆動させることが、不完全ではあるができる。不完全とは、配線が網目状に組まれているために目的のヒータ以外にも電流が流れることを意味する。   In the 8 × 8 scale matrix optical switch, the wiring is stacked in two layers, the vertical direction is the first layer, the horizontal direction is the second layer, and electrical wiring is used to insert a heater at the intersection. Driving the target heater with a total of 24 wires with the wires as GND can be incomplete. Incomplete means that the current flows in addition to the target heater because the wiring is assembled in a mesh.

この不要の回り込み電流を削除する方法として、整流器すなわちダイオードをヒータに直列に接続することが有効である(特開2001−311888)。さらに、液晶表示器の製造で使われている薄膜トランジスタを使った記憶回路(フリップフロップ回路)とヒータの駆動回路(電流スイッチ)を各ヒータ毎に組み込むことで配線をさらに削減することが考えられる。   As a method of eliminating this unnecessary sneak current, it is effective to connect a rectifier, that is, a diode in series with a heater (Japanese Patent Laid-Open No. 2001-311888). Further, it is conceivable to further reduce wiring by incorporating a memory circuit (flip-flop circuit) using a thin film transistor used in the manufacture of a liquid crystal display and a heater drive circuit (current switch) for each heater.

8×8規模のマトリクス光スイッチでは、電源線とGND線(接地線)の他に行列の指定に最低24本必要である。ダイオードアレイの縦横指定の線ではヒータ駆動の電流が流れるためそれに見合った太さが必要であるが、トランジスタを用いたアレイではこれとは異なり、行列指定は論理回路なので電流はほとんど流れず配線抵抗の高いポリシリコン配線でも構わないし、細線で十分である。もちろん、ダイオードアレイでもトランジスタアレイでも配線層数は2層以上になることは避けられない。   In an 8 × 8 scale matrix optical switch, in addition to the power supply line and the GND line (ground line), at least 24 lines are required for specifying the matrix. In the diode array vertical and horizontal specified lines, the heater drive current flows, so the appropriate thickness is required, but in the array using transistors, the matrix specification is a logic circuit, so almost no current flows and the wiring resistance A high-density polysilicon wiring may be used, and a thin wire is sufficient. Of course, it is inevitable that the number of wiring layers is two or more in both the diode array and the transistor array.

これら半導体素子を平面光回路に造り込むことは液晶表示器の例もあり一見可能に思えるが、液晶表示器の駆動電流はマイクロアンペア以下と極めて低いのに対して、本発明で対象とするマトリクス光スイッチでのヒータ駆動電流は数十ミリアンペアと4桁以上の電流量の開きが有り、ガラス表層に堆積したポリシリコンやアモルファスシリコンでは、百ミクロン角程度の小面積で実現できる電流容量ではない。したがって、薄膜トランジスタを使った技術はマトリクス光スイッチには全く適用できないのである。   Although it seems that it is possible to build these semiconductor elements in a planar optical circuit with an example of a liquid crystal display, the driving current of the liquid crystal display is extremely low, less than a microampere, whereas the matrix targeted by the present invention is The heater driving current in the optical switch has a current amount of several tens of milliamperes and 4 digits or more. Polysilicon and amorphous silicon deposited on the glass surface layer are not current capacities that can be realized in a small area of about 100 microns square. Therefore, the technique using the thin film transistor cannot be applied to the matrix optical switch at all.

シリコン基板上に通常のICと類似の技術で上記のダイオードアレイやトランジスタアレイを製作することは比較的容易である。しかしながら、ヒータを同時に造り込む場合、シリコンの熱伝導率が平面光回路の石英ガラスに比べ1桁程度大きいことから、ヒータの熱はシリコン基板に奪われる。そのため、光スイッチを駆動させるためには、ガラスで覆われている場合よりヒータに流す電流を増大させる必要があるだけでなく、半導体素子を誤動作させる虞があるため、ヒータの近傍に半導体素子を形成することができないという問題があった。また、これら半導体素子を溝や注入パスなどの微細な構造を維持しつつ平面光回路に密着して接合することも困難であった。   It is relatively easy to fabricate the above diode array and transistor array on a silicon substrate by a technique similar to a normal IC. However, when the heater is built at the same time, the heat conductivity of silicon is about an order of magnitude higher than that of quartz glass of a planar optical circuit, so the heat of the heater is taken away by the silicon substrate. Therefore, in order to drive the optical switch, it is necessary not only to increase the current flowing to the heater than when it is covered with glass, but also to cause a malfunction of the semiconductor element. There was a problem that it could not be formed. It is also difficult to closely bond these semiconductor elements to a planar optical circuit while maintaining a fine structure such as a groove and an injection path.

このようなことから、本発明は、大規模なマトリクス型であっても小型化および小電力化を図ることができるマトリクス光スイッチを提供することを目的とする。   Accordingly, an object of the present invention is to provide a matrix optical switch that can be reduced in size and power even in a large-scale matrix type.

上記課題を解決する本発明の構成は、互いに交差する光導波路の交差部に設けられた空隙に所定の光学特性をもつ液体が封入され、当該空隙の近傍に設けられた電気ヒータに給電して当該液体を加熱することにより、当該液体を当該空隙内で移動させて、前記光導波路の前記交差部で光路を切り替えるエレメントを行方向と列方向とに複数有するマトリクス型の光スイッチにおいて、
シリコン基板上に形成された互いに交差する光導波路の交差部に設けられた空隙を持つ平面光回路基板の表面にシリコン層が堆積され、そのシリコン層に密着して珪ホウ酸ガラス板が陽極接合された基板と、
シリコン基板上に電気ヒータとそのヒータに通電する為の電気回路が形成された半導体素子基板とが、接着されて固定され
各々の電気ヒータにFETが直列に接続され、この電気ヒータとFETとでなる直列回路の端子のうちの一端が、正電圧が印加される格子状に形成された第一の電気配線に接続されており、前記直列回路の端子のうちの他端が、接地電位に接続される格子状に形成された第二の電気配線に接続されており、
更に、前記電気ヒータと前記半導体素子基板側との間に断熱構造を有し、
平面的に見た場合に、前記第一の電気配線及び前記第二の電気配線が前記電気ヒータを囲む状態となっており、しかも、平面的に見た場合に、前記空隙は電気的に分離された一対の電気ヒータにより囲まれていることを特徴とする。
In the configuration of the present invention that solves the above-described problems, a liquid having a predetermined optical characteristic is sealed in a gap provided at an intersection of optical waveguides that cross each other, and power is supplied to an electric heater provided in the vicinity of the gap. In a matrix-type optical switch having a plurality of elements in a row direction and a column direction that move the liquid in the gap by switching the optical path by heating the liquid in the intersecting portion of the optical waveguide.
A silicon layer is deposited on the surface of a planar optical circuit substrate having a gap provided at the intersection of optical waveguides that intersect each other formed on a silicon substrate, and the silicoborate glass plate is anodically bonded to the silicon layer. A substrate,
An electric heater and a semiconductor element substrate on which an electric circuit for energizing the heater is formed on a silicon substrate are bonded and fixed ,
FETs are connected in series to each electric heater, and one end of a series circuit terminal composed of the electric heater and FET is connected to a first electric wiring formed in a grid shape to which a positive voltage is applied. And the other end of the terminals of the series circuit is connected to a second electrical wiring formed in a grid connected to the ground potential,
Furthermore, it has a heat insulating structure between the electric heater and the semiconductor element substrate side,
When viewed in a plan view, the first electrical wiring and the second electrical wiring surround the electric heater, and when viewed in a plan view, the gap is electrically separated. It is characterized by being surrounded by a pair of electric heaters .

また本発明の構成は、互いに交差する光導波路の交差部に設けられた空隙に所定の光学特性をもつ液体が封入され、当該空隙の近傍に設けられた電気ヒータに給電して当該液体を加熱することにより、当該液体を当該空隙内で移動させて、前記光導波路の前記交差部で光路を切り替えるエレメントを行方向と列方向とに複数有するマトリクス型の光スイッチにおいて、
シリコン基板上に形成された互いに交差する光導波路の交差部に設けられた空隙を持つ平面光回路基板の表面に接合用シリコン層が堆積された基板と、
シリコン基板上に電気ヒータとそのヒータに通電する為の電気回路が形成された半導体素子基板の表面にシリコン、アルミニウム、クロム、およびチタニウムのいずれかからなる層と接合用珪ホウ酸ガラスの層がこの順に堆積された基板とが、陽極接合により前記接合用珪ホウ酸ガラスの層と前記接合用シリコン層を密着して固定され、
各々の電気ヒータにFETが直列に接続され、この電気ヒータとFETとでなる直列回路の端子のうちの一端が、正電圧が印加される格子状に形成された第一の電気配線に接続されており、前記直列回路の端子のうちの他端が、接地電位に接続される格子状に形成された第二の電気配線に接続されており、
更に、前記電気ヒータと前記半導体素子基板側との間に断熱構造を有し、
平面的に見た場合に、前記第一の電気配線及び前記第二の電気配線が前記電気ヒータを囲む状態となっており、しかも、平面的に見た場合に、前記空隙は電気的に分離された一対の電気ヒータにより囲まれていることを特徴とする。
Further, according to the configuration of the present invention, a liquid having a predetermined optical characteristic is sealed in a gap provided at the intersection of the optical waveguides that cross each other, and the liquid is heated by supplying power to an electric heater provided in the vicinity of the gap. In the matrix-type optical switch having a plurality of elements in the row direction and the column direction that move the liquid in the gap and switch the optical path at the intersection of the optical waveguides.
A substrate in which a bonding silicon layer is deposited on the surface of a planar optical circuit substrate having a gap provided at an intersection of optical waveguides that intersect with each other formed on a silicon substrate;
On the surface of the semiconductor element substrate on which an electric heater and an electric circuit for energizing the heater are formed on a silicon substrate , a layer made of any one of silicon, aluminum, chromium, and titanium and a layer of bonding borosilicate glass The substrate deposited in this order is fixed in close contact with the bonding silicon borosilicate glass layer and the bonding silicon layer by anodic bonding,
FETs are connected in series to each electric heater, and one end of a series circuit terminal composed of the electric heater and FET is connected to a first electric wiring formed in a grid shape to which a positive voltage is applied. And the other end of the terminals of the series circuit is connected to a second electrical wiring formed in a grid connected to the ground potential,
Furthermore, it has a heat insulating structure between the electric heater and the semiconductor element substrate side,
When viewed in a plan view, the first electrical wiring and the second electrical wiring surround the electric heater, and when viewed in a plan view, the gap is electrically separated. It is characterized by being surrounded by a pair of electric heaters.

また本発明の構成は、前記電気ヒータと前記半導体素子基板側との間に厚み2000Å以上、熱分解温度350°C以上、熱伝達率が0.2W/mK以下のポリイミド膜からなる断熱構造を有することを特徴とする。   The structure of the present invention is a heat insulating structure comprising a polyimide film having a thickness of 2000 mm or more, a thermal decomposition temperature of 350 ° C. or more, and a heat transfer coefficient of 0.2 W / mK or less between the electric heater and the semiconductor element substrate side. It is characterized by having.

また本発明の構成は、前記電気ヒータと前記半導体素子基板側との間に厚み5μm以上の石英層が部分的に埋め込まれた断熱構造を有することを特徴とする。   The structure of the present invention is characterized in that it has a heat insulating structure in which a quartz layer having a thickness of 5 μm or more is partially embedded between the electric heater and the semiconductor element substrate side.

本発明によれば、互いに交差する光導波路の交差部に封入した所定の光学特性を有する液体を電気ヒータで加熱して移動させることにより、光路を切り替えるエレメントを行方向と列方向とに複数有するマトリクス型光スイッチの小型化、小電力化および生産性の容易化を図ることができる。   According to the present invention, the liquid having predetermined optical characteristics enclosed in the intersecting portions of the optical waveguides that intersect with each other is heated and moved by the electric heater, thereby having a plurality of elements for switching the optical path in the row direction and the column direction. The matrix type optical switch can be reduced in size, power consumption, and productivity.

以下に、本発明を実施するための最良の形態を、実施例を参照しつつ説明する。   The best mode for carrying out the present invention will be described below with reference to examples.

図1(a),図1(b)は、本発明の実施例1に係るマトリクス光スイッチを示す構造図である。図1(a)の断面図には1素子のみが記載されているが、奥行き方向に複数の素子が集積されている。図1(b)は半導体素子基板の回路構成を平面的に示す概略構造図である。   FIGS. 1A and 1B are structural views showing a matrix optical switch according to Embodiment 1 of the present invention. Although only one element is shown in the sectional view of FIG. 1A, a plurality of elements are integrated in the depth direction. FIG. 1B is a schematic structural diagram showing the circuit configuration of the semiconductor element substrate in a plan view.

実施例1では、基板Iと、半導体素子基板IIとを、接着剤17により接着・固定して構成したものである。しかも、基板Iの溝3の上方位置に、半導体素子基板IIの電気ヒータ4が近接して配置されるように位置合わせして接着・固定されている。   In the first embodiment, the substrate I and the semiconductor element substrate II are bonded and fixed with an adhesive 17. In addition, the electric heater 4 of the semiconductor element substrate II is aligned and bonded and fixed above the groove 3 of the substrate I so as to be disposed in close proximity.

基板Iは、平面光回路基板Iaを有している。この平面光回路基板Iaでは、シリコン基板8上に、光導波路1が交差して形成されており、この交差部に溝(空隙)3が形成されている。この平面光回路基板Iaの表面には、接合用シリコン層9が堆積され、接合用シリコン層9に密着してパイレックス板7が陽極接合されている。また溝3内には、この溝内で移動する屈折率整合液(オイル)Lが封入されている。この屈折率整合液Lは、コア2の屈折率と等しい屈折率を有している。   The substrate I has a planar optical circuit substrate Ia. In the planar optical circuit board Ia, the optical waveguide 1 is formed so as to intersect on the silicon substrate 8, and a groove (gap) 3 is formed at the intersecting portion. A bonding silicon layer 9 is deposited on the surface of the planar optical circuit board Ia, and the Pyrex plate 7 is anodically bonded in close contact with the bonding silicon layer 9. In the groove 3, a refractive index matching liquid (oil) L that moves in the groove is sealed. This refractive index matching liquid L has a refractive index equal to the refractive index of the core 2.

半導体素子基板IIでは、FET基板(シリコン基板)12上に、電気ヒータ4と、この電気ヒータ4に通電するための電気回路が形成されている。この電気回路としては、FET(電界効果型トランジスタ)13,ドレン電極配線14,ゲート電極配線15,ソース電極配線16や、第一の電気配線5−1,第二の電気配線5−2がある。また、この半導体素子基板IIには、絶縁層6,断熱層18,シリカ絶縁層19が備えられている。電気配線5−1と電気配線5−2は上下方向に離間しつつ電気的に絶縁されている。そして、電気配線5−1,5−2のうちの一方に正電圧が印加され、他方が接地電位に接続されている。   In the semiconductor element substrate II, an electric heater 4 and an electric circuit for energizing the electric heater 4 are formed on an FET substrate (silicon substrate) 12. As this electric circuit, there are an FET (field effect transistor) 13, a drain electrode wiring 14, a gate electrode wiring 15, a source electrode wiring 16, a first electric wiring 5-1 and a second electric wiring 5-2. . The semiconductor element substrate II includes an insulating layer 6, a heat insulating layer 18, and a silica insulating layer 19. The electrical wiring 5-1 and the electrical wiring 5-2 are electrically insulated while being spaced apart in the vertical direction. A positive voltage is applied to one of the electrical wirings 5-1 and 5-2, and the other is connected to the ground potential.

更に詳述すると、図1(b)に示すように、各々の電気ヒータ4にはFET13が直列に接続されている。しかもFET13の端子のうち、ヒータ側の端子は格子状に形成された第一の電気配線5−1に接続され、反ヒータ側の端子は格子状に形成された第二の電気配線5−2に接続されている。即ち、電気ヒータ4とFET13とを直列接続してなる直列回路は、その一端が第一の電気配線5−1に接続され、その他端が第二の電気配線5−1に接続されている。このように電気配線5−1,5−2を格子状に形成することにより、電気配線5−1,5−2での電気抵抗ひいては、電気配線5−1,5−2での電圧降下を抑制でき、各FET13及び電気ヒータ4に対して均等に電圧を印加することが可能となり、各電気ヒータ4の発熱量が均等になる。また電気配線5−1,5−2を格子状にしているため、平面的に見た場合に、電気配線5−1,5−2が電気ヒータ4に重なることなく電気ヒータ4を囲む状態となっているため、電気ヒータ4から電気配線5−1,5−2への熱伝達を抑制でき、電気ヒータ4の発熱を効率的に利用することができる。そして、FET13が導通状態になると電気ヒータ4に電流が流れて発熱し、FET13が遮断状態になると電流が遮断されて電気ヒータ4の発熱が停止される。   More specifically, as shown in FIG. 1B, each electric heater 4 has an FET 13 connected in series. Moreover, among the terminals of the FET 13, the heater side terminal is connected to the first electric wiring 5-1 formed in a grid pattern, and the non-heater side terminal is the second electric wiring 5-2 formed in a grid pattern. It is connected to the. That is, the series circuit formed by connecting the electric heater 4 and the FET 13 in series has one end connected to the first electric wiring 5-1 and the other end connected to the second electric wiring 5-1. Thus, by forming the electric wirings 5-1 and 5-2 in a lattice shape, the electric resistance in the electric wirings 5-1 and 5-2, and thus the voltage drop in the electric wiring 5-1 and 5-2 is reduced. The voltage can be applied to each FET 13 and the electric heater 4 evenly, and the amount of heat generated by each electric heater 4 is equalized. In addition, since the electric wirings 5-1 and 5-2 are in a lattice shape, the electric wirings 5-1 and 5-2 surround the electric heater 4 without overlapping with the electric heater 4 when viewed in a plan view. Therefore, heat transfer from the electric heater 4 to the electric wirings 5-1 and 5-2 can be suppressed, and the heat generated by the electric heater 4 can be used efficiently. When the FET 13 is turned on, a current flows through the electric heater 4 to generate heat, and when the FET 13 is turned off, the current is cut off and heating of the electric heater 4 is stopped.

図1(a)に示すように上下方向で見ると電気ヒータ4は溝3の上方に位置しているが、図1(b)に示すように平面的に見ると、溝3は電気的に分離された一対(二つ)の電気ヒータ4により囲まれている(溝3の長手方向に関して右側に一方の電気ヒータ4を、左側に他方の電気ヒータ4を配置している)。このため、一対の電気ヒータ4を交互に作動(発熱)させて、溝3内に封入した屈折率整合液Lに局所的な温度勾配を与え、温度の違いによる表面張力を利用して屈折率整合液Lを溝3内で移動させることができる。このように屈折率整合液Lを溝3内で移動させることにより光スイッチ動作ができる。この結果、溝3の位置で相互に交差する光導波路1,1のうち、一方の光導波路1で光伝搬ができる時には、これに交差する他方の光導波路1では光遮断がされる。   As shown in FIG. 1A, the electric heater 4 is positioned above the groove 3 when viewed in the vertical direction. However, when viewed in plan as shown in FIG. It is surrounded by a pair of (two) separated electric heaters 4 (one electric heater 4 is arranged on the right side and the other electric heater 4 is arranged on the left side in the longitudinal direction of the groove 3). For this reason, the pair of electric heaters 4 are alternately operated (heat generation) to give a local temperature gradient to the refractive index matching liquid L sealed in the groove 3, and the refractive index is obtained by utilizing the surface tension due to the temperature difference. The matching liquid L can be moved in the groove 3. Thus, the optical switch operation can be performed by moving the refractive index matching liquid L in the groove 3. As a result, when light propagation is possible in one of the optical waveguides 1 and 1 that intersect each other at the position of the groove 3, light is blocked in the other optical waveguide 1 that intersects with this.

また、FET13のゲート電極配線15は、駆動させたいヒータ4を選択するためのドライバ回路と微細配線で繋がっている(図示なし)。また、電気ヒータ4と半導体素子基板側との間には、厚さ1μm、熱分解温度350°C以上、熱電伝導率が0.2W/mKのポリイミド膜からなる断熱構造(断熱層)18が形成されている。   Further, the gate electrode wiring 15 of the FET 13 is connected to a driver circuit for selecting the heater 4 to be driven by a fine wiring (not shown). Further, between the electric heater 4 and the semiconductor element substrate side, there is a heat insulating structure (heat insulating layer) 18 made of a polyimide film having a thickness of 1 μm, a thermal decomposition temperature of 350 ° C. or more, and a thermoelectric conductivity of 0.2 W / mK. Is formed.

図3は断熱層の厚みと電気ヒータの上昇温度との関係を示す図である。シリコン基板上に直接電気ヒータが形成された場合には、シリコンの熱伝導率が平面光回路の石英ガラスに比べ一桁程度大きいことから、電気ヒータの熱はシリコン基板に奪われる。そのため、電気ヒータの上昇温度は、石英ガラスで覆われている場合と大きく異なり、光スイッチを動作させるには不十分である。   FIG. 3 is a diagram showing the relationship between the thickness of the heat insulating layer and the rising temperature of the electric heater. When the electric heater is formed directly on the silicon substrate, the heat of the electric heater is taken away by the silicon substrate because the thermal conductivity of silicon is about an order of magnitude higher than that of the quartz glass of the planar optical circuit. For this reason, the temperature rise of the electric heater is greatly different from the case where it is covered with quartz glass, which is insufficient for operating the optical switch.

光スイッチを駆動させるためには、ガラスで覆われている場合より電気ヒータに流す電流を増大させればよいが、そのためにはFET素子や配線を大きくしなければならないし、また半導体素子自身の温度上昇は誤動作させる虞があるためヒータの近傍に半導体素子を形成することができないという問題が発生する。   In order to drive the optical switch, it is only necessary to increase the current flowing to the electric heater as compared with the case where it is covered with glass. For this purpose, the FET element and the wiring must be enlarged, and the semiconductor element itself Since a rise in temperature may cause a malfunction, a problem that a semiconductor element cannot be formed in the vicinity of the heater occurs.

これを回避するために、実施例1では、電気ヒータ4と半導体素子基板側との間に断熱層18を設けることで、石英系ガラスで覆われている場合と同等以下の電流でスイッチ動作を可能にできる。また、薄膜による断熱が可能になり、多層配線を形成することも容易にできる。膜厚が大きい場合、形成時に段差が発生し配線切れや絶縁不良の問題が発生する。   In order to avoid this, in the first embodiment, by providing the heat insulating layer 18 between the electric heater 4 and the semiconductor element substrate side, the switching operation can be performed with a current equal to or less than that in the case of being covered with quartz glass. It can be made possible. Further, heat insulation by a thin film is possible, and multilayer wiring can be easily formed. When the film thickness is large, a step is generated at the time of formation, which causes a problem of wiring breakage or insulation failure.

また、本実施例1では、平面光回路側の密閉溝構造を形成するために陽極接合により、パイレックス板7を平面光回路Iaの表面へ接合し、基板Iと半導体素子基板IIとの接合は、別途、接着剤17を用いて行う。平面光回路Iaの表面には、陽極接合用のシリコン層9が堆積され、これにパイレックス(パイレックス板7)の薄い基板を重ねて陽極接合を行う。陽極接合が完了した後、表面をさらに研削、研磨を施し、パイレックスの厚さを10μm以下にまで薄くする。   In Example 1, the Pyrex plate 7 is bonded to the surface of the planar optical circuit Ia by anodic bonding to form a sealed groove structure on the planar optical circuit side, and the substrate I and the semiconductor element substrate II are bonded to each other. Separately, the adhesive 17 is used. A silicon layer 9 for anodic bonding is deposited on the surface of the planar optical circuit Ia, and a thin Pyrex (pyrex plate 7) is stacked on the silicon layer 9 for anodic bonding. After the anodic bonding is completed, the surface is further ground and polished to reduce the thickness of the Pyrex to 10 μm or less.

このパイレックス板7の上に、接着剤17で半導体素子基板IIを密着固定することで光スイッチを構成する。この実施例1では、製造工程において半導体素子(FET13)に対し、加熱、電圧印加を行わないので、製造工程において半導体素子へダメージを与えることを避けることができる。   An optical switch is configured by closely fixing the semiconductor element substrate II on the Pyrex plate 7 with an adhesive 17. In Example 1, since heating and voltage application are not performed on the semiconductor element (FET 13) in the manufacturing process, it is possible to avoid damaging the semiconductor element in the manufacturing process.

図4は、本発明の実施例2に係るマトリクス光スイッチを示す断面構造図である。本実施例2も実施例1と同様、断面図には1素子のみが記載されているが、奥行き方向に複数の素子が集積されている。   FIG. 4 is a sectional view showing a matrix optical switch according to Embodiment 2 of the present invention. Similarly to Example 1, Example 2 also shows only one element in the cross-sectional view, but a plurality of elements are integrated in the depth direction.

実施例2では、平面光回路基板IIIと、半導体素子基板IVとを陽極接合により密着して固定している。半導体素子基板IVの回路構成は、実施例1の半導体素子基板IIとほぼ同様である。
この実施例2が実施例1と異なるのは、電気ヒータ4と半導体素子基板IVとの断熱構造(断熱層18A)、および、平面光回路基板IIIと半導体素子基板IVとの固定方法の2点である。このため、実施例1と同一部分には同一符号を付し、重複する部分の説明は省略し、異なる部分を中心に説明をする。
In the second embodiment, the planar optical circuit substrate III and the semiconductor element substrate IV are closely attached and fixed by anodic bonding. The circuit configuration of the semiconductor element substrate IV is substantially the same as that of the semiconductor element substrate II of the first embodiment.
The second embodiment differs from the first embodiment in two points: a heat insulating structure (heat insulating layer 18A) between the electric heater 4 and the semiconductor element substrate IV, and a method of fixing the planar optical circuit substrate III and the semiconductor element substrate IV. It is. For this reason, the same parts as those in the first embodiment are denoted by the same reference numerals, the description of the overlapping parts is omitted, and different parts are mainly described.

まずはじめに、電気ヒータ4と半導体素子基板IVとの断熱構造についてであるが、半導体素子形成後に、ヒータ形成部分をエッチングして窪みを形成し、石英ガラスをスパッタリングにより5μm以上堆積後、表面を研磨して平坦化させた後に、配線やヒータを形成する。このようにして、石英ガラスを堆積・研磨・平坦化させて断熱層18Aを形成している。   First, regarding the heat insulation structure between the electric heater 4 and the semiconductor element substrate IV, after forming the semiconductor element, the heater forming portion is etched to form a recess, and quartz glass is deposited by sputtering over 5 μm, and then the surface is polished. Then, after flattening, wiring and a heater are formed. In this manner, the heat insulating layer 18A is formed by depositing, polishing, and planarizing the quartz glass.

次に、平面光回路基板IIIと半導体素子基板IVとの固定方法について説明する。実施例2では、半導体素子基板IVを密着固定する前の平面光回路基板IIIの表層には堆積された1μm程度の厚さの接合用シリコン層9が接合用として堆積されている。   Next, a method for fixing the planar optical circuit substrate III and the semiconductor element substrate IV will be described. In the second embodiment, a bonding silicon layer 9 having a thickness of about 1 μm is deposited for bonding on the surface layer of the planar optical circuit substrate III before the semiconductor element substrate IV is firmly fixed.

半導体素子基板IVには、実施例1と同様、ヒータのアレイとそのヒータをFETで個々に駆動制御する回路が形成されている。半導体素子基板IVの表面は、シリカ絶縁層19で埋め込まれ、その上にシリコン層20、接合用パイレックスガラス21の順に堆積されている。パイレックスガラス21の下層のシリコン層20は陽極接合する際に、パイレックスガラス21に対する電極として機能する。半導体素子基板IVの表面のパイレックスガラス21の層の厚さは数μmの厚さである。   On the semiconductor element substrate IV, as in the first embodiment, an array of heaters and a circuit for individually controlling the heaters by FETs are formed. The surface of the semiconductor element substrate IV is embedded with a silica insulating layer 19, and a silicon layer 20 and a Pyrex glass 21 for bonding are sequentially deposited thereon. The silicon layer 20 under the Pyrex glass 21 functions as an electrode for the Pyrex glass 21 when anodic bonding is performed. The thickness of the Pyrex glass 21 layer on the surface of the semiconductor element substrate IV is several μm.

そして、半導体素子基板IV側の陽極接合用パイレックスガラス21の層と、平面光回路基板III側の接合用シリコン層9を密着させて、数百°Cの温度に加熱しながら半導体素子基板IV側の電極用シリコン層20に陰極を電気的に接触させると共に、平面光回路基板III側の接合用シリコン層9に陽極を電気的に接触させて電圧を印加することで陽極接合が行われる。   Then, the layer of Pyrex glass 21 for anodic bonding on the semiconductor element substrate IV side and the silicon layer 9 for bonding on the planar optical circuit board III side are brought into close contact with each other and heated to a temperature of several hundred degrees C. The cathode is electrically contacted with the electrode silicon layer 20 and the anode is electrically contacted with the bonding silicon layer 9 on the planar optical circuit board III side to apply a voltage to perform anodic bonding.

この構成では、半導体素子基板IV側が陰極となるため、パイレックスガラス21内部のナトリウムイオンは半導体素子基板IV側へ電界で加速されることになる。しかし、本発明の構成では、パイレックスガラス21と半導体素子の間にシリコン層20が挟まれており、かつ、ナトリウムイオンの電位が陽極となっている。パイレックスガラス21の下層の電極となっているシリコン層20の電位が最も高いため、加速されたナトリウムイオンはこのシリコン層20に捕獲され、その下のシリカ絶縁層19を突き抜けて半導体素子にまで拡散することを防止することができる。 In this configuration, since the semiconductor element substrate IV side serves as a cathode, sodium ions inside the Pyrex glass 21 are accelerated to the semiconductor element substrate IV side by an electric field. However, in the configuration of the present invention, the silicon layer 20 is sandwiched between the Pyrex glass 21 and the semiconductor element, and the potential of sodium ions is the anode. Since the potential of the silicon layer 20 serving as the lower electrode of the Pyrex glass 21 is the highest, the accelerated sodium ions are captured by the silicon layer 20 and penetrate through the underlying silica insulating layer 19 and diffuse to the semiconductor element. Can be prevented.

この電極となるシリコン層20とともに半導体素子基板IVを陽極に接触させて同電位にすれば半導体内部の電界は外部からシールドされて完全に同電位となりナトリウムの浸入をさらに確実に防止することができる。   When the semiconductor element substrate IV is brought into contact with the anode together with the silicon layer 20 serving as the electrode to have the same potential, the electric field inside the semiconductor is shielded from the outside and becomes completely the same potential, so that the penetration of sodium can be prevented more reliably. .

なお、電極となるシリコン層20を、他の金属材料に置き換えても良い。例えば、アルミニウム、クロム、チタニウムなど、ガラスとの密着性の高い金属はこの目的に適している。   Note that the silicon layer 20 serving as an electrode may be replaced with another metal material. For example, metals with high adhesion to glass, such as aluminum, chromium, and titanium, are suitable for this purpose.

本発明の実施例1に係るマトリクス光スイッチを示す断面図。Sectional drawing which shows the matrix optical switch which concerns on Example 1 of this invention. 本発明の実施例1に係るマトリクス光スイッチの半導体素子基板に形成する回路構成を平面的に示す概略構成図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic configuration diagram illustrating a planar configuration of a circuit formed on a semiconductor element substrate of a matrix optical switch according to Embodiment 1 of the present invention. 従来の光スイッチの一例を示す概略構造図。The schematic structure figure showing an example of the conventional optical switch. 断熱膜の厚みとヒータの上昇温度との関係を示す特性図。The characteristic view which shows the relationship between the thickness of a heat insulation film | membrane, and the raise temperature of a heater. 本発明の実施例2に係るマトリクス光スイッチを示す概略構造図。FIG. 5 is a schematic structural diagram showing a matrix optical switch according to Embodiment 2 of the present invention.

符号の説明Explanation of symbols

1 光導波路
2 コア
3 溝
4 電気ヒータ
5−1 第一の電気配線
5−2 第二の電気配線
6 絶縁層
7 パイレックス板
8 シリコン基板
9 接合用シリコン層
12 FET基板
13 FET
14 ドレン電極配線
15 ゲート電極配線
16 ソース電極配線
17 接着材
18,18A 断熱層
19 シリカ絶縁層
20 シリコン層
21 接合用パイレックスガラス
31 シリコン基板
32 石英系光導波路層
33 光導波路
34 空隙
35 電気配線
36 電気ヒータ
37 パイレックスガラス基板
38 迂回管路
39 注入管路
40 注入口
41 屈折率整合液
I 基板
Ia 平面光回路基板
II 半導体素子基板
III 平面光回路基板
IV 半導体素子基板
L 屈折率整合液
DESCRIPTION OF SYMBOLS 1 Optical waveguide 2 Core 3 Groove 4 Electric heater 5-1 1st electric wiring 5-2 2nd electric wiring 6 Insulating layer 7 Pyrex board 8 Silicon substrate 9 Bonding silicon layer 12 FET substrate 13 FET
14 Drain electrode wiring 15 Gate electrode wiring 16 Source electrode wiring 17 Adhesive 18, 18A Thermal insulation layer 19 Silica insulating layer 20 Silicon layer 21 Pyrex glass for bonding 31 Silicon substrate 32 Quartz-based optical waveguide layer 33 Optical waveguide 34 Void 35 Electrical wiring 36 Electric heater 37 Pyrex glass substrate 38 Detour pipe 39 Injection pipe 40 Inlet 41 Refractive index matching liquid I Substrate Ia Planar optical circuit board II Semiconductor element substrate III Planar optical circuit board IV Semiconductor element substrate L Refractive index matching liquid

Claims (4)

互いに交差する光導波路の交差部に設けられた空隙に所定の光学特性をもつ液体が封入され、当該空隙の近傍に設けられた電気ヒータに給電して当該液体を加熱することにより、当該液体を当該空隙内で移動させて、前記光導波路の前記交差部で光路を切り替えるエレメントを行方向と列方向とに複数有するマトリクス型の光スイッチにおいて、
シリコン基板上に形成された互いに交差する光導波路の交差部に設けられた空隙を持つ平面光回路基板の表面にシリコン層が堆積され、そのシリコン層に密着して珪ホウ酸ガラス板が陽極接合された基板と、
シリコン基板上に電気ヒータとそのヒータに通電する為の電気回路が形成された半導体素子基板とが、接着されて固定され、
各々の電気ヒータにFETが直列に接続され、この電気ヒータとFETとでなる直列回路の端子のうちの一端が、正電圧が印加される格子状に形成された第一の電気配線に接続されており、前記直列回路の端子のうちの他端が、接地電位に接続される格子状に形成された第二の電気配線に接続されており、
更に、前記電気ヒータと前記半導体素子基板側との間に断熱構造を有し、
平面的に見た場合に、前記第一の電気配線及び前記第二の電気配線が前記電気ヒータを囲む状態となっており、しかも、平面的に見た場合に、前記空隙は電気的に分離された一対の電気ヒータにより囲まれていることを特徴とするマトリクス光スイッチ。
A liquid having a predetermined optical characteristic is sealed in a gap provided at the intersection of the optical waveguides that cross each other, and the liquid is heated by supplying power to an electric heater provided in the vicinity of the gap. In a matrix-type optical switch that has a plurality of elements in a row direction and a column direction that are moved in the gap and switch an optical path at the intersection of the optical waveguides,
A silicon layer is deposited on the surface of a planar optical circuit substrate having a gap provided at the intersection of optical waveguides that intersect each other formed on a silicon substrate, and the silicoborate glass plate is anodically bonded to the silicon layer. A substrate,
An electric heater and a semiconductor element substrate on which an electric circuit for energizing the heater is formed on a silicon substrate are bonded and fixed,
FETs are connected in series to each electric heater, and one end of a series circuit terminal composed of the electric heater and FET is connected to a first electric wiring formed in a grid shape to which a positive voltage is applied. And the other end of the terminals of the series circuit is connected to a second electrical wiring formed in a grid connected to the ground potential,
Furthermore, it has a heat insulating structure between the electric heater and the semiconductor element substrate side,
When viewed in a plan view, the first electrical wiring and the second electrical wiring surround the electric heater, and when viewed in a plan view, the gap is electrically separated. A matrix optical switch surrounded by a pair of electric heaters.
互いに交差する光導波路の交差部に設けられた空隙に所定の光学特性をもつ液体が封入され、当該空隙の近傍に設けられた電気ヒータに給電して当該液体を加熱することにより、当該液体を当該空隙内で移動させて、前記光導波路の前記交差部で光路を切り替えるエレメントを行方向と列方向とに複数有するマトリクス型の光スイッチにおいて、
シリコン基板上に形成された互いに交差する光導波路の交差部に設けられた空隙を持つ平面光回路基板の表面に接合用シリコン層が堆積された基板と、
シリコン基板上に電気ヒータとそのヒータに通電する為の電気回路が形成された半導体素子基板の表面にシリコン、アルミニウム、クロム、およびチタニウムのいずれかからなる層と接合用珪ホウ酸ガラスの層がこの順に堆積された基板とが、陽極接合により前記接合用珪ホウ酸ガラスの層と前記接合用シリコン層を密着して固定され、
各々の電気ヒータにFETが直列に接続され、この電気ヒータとFETとでなる直列回路の端子のうちの一端が、正電圧が印加される格子状に形成された第一の電気配線に接続されており、前記直列回路の端子のうちの他端が、接地電位に接続される格子状に形成された第二の電気配線に接続されており、
更に、前記電気ヒータと前記半導体素子基板側との間に断熱構造を有し、
平面的に見た場合に、前記第一の電気配線及び前記第二の電気配線が前記電気ヒータを囲む状態となっており、しかも、平面的に見た場合に、前記空隙は電気的に分離された一対の電気ヒータにより囲まれていることを特徴とするマトリクス光スイッチ。
A liquid having a predetermined optical characteristic is sealed in a gap provided at the intersection of the optical waveguides that cross each other, and the liquid is heated by supplying power to an electric heater provided in the vicinity of the gap. In a matrix-type optical switch that has a plurality of elements in a row direction and a column direction that are moved in the gap and switch an optical path at the intersection of the optical waveguides,
A substrate in which a bonding silicon layer is deposited on the surface of a planar optical circuit substrate having a gap provided at an intersection of optical waveguides that intersect with each other formed on a silicon substrate;
On the surface of the semiconductor element substrate on which an electric heater and an electric circuit for energizing the heater are formed on a silicon substrate , a layer made of any one of silicon, aluminum, chromium, and titanium and a layer of bonding borosilicate glass The substrate deposited in this order is fixed in close contact with the bonding silicon borosilicate glass layer and the bonding silicon layer by anodic bonding,
FETs are connected in series to each electric heater, and one end of a series circuit terminal composed of the electric heater and FET is connected to a first electric wiring formed in a grid shape to which a positive voltage is applied. And the other end of the terminals of the series circuit is connected to a second electrical wiring formed in a grid connected to the ground potential,
Furthermore, it has a heat insulating structure between the electric heater and the semiconductor element substrate side,
When viewed in a plan view, the first electrical wiring and the second electrical wiring surround the electric heater, and when viewed in a plan view, the gap is electrically separated. A matrix optical switch surrounded by a pair of electric heaters.
前記電気ヒータと前記半導体素子基板側との間に厚み2000Å以上、熱分解温度350°C以上、熱伝達率が0.2W/mK以下のポリイミド膜からなる断熱構造を有することを特徴とする請求項1または請求項2に記載のマトリクス光スイッチ。   A heat insulating structure made of a polyimide film having a thickness of 2000 mm or more, a thermal decomposition temperature of 350 ° C or more, and a heat transfer coefficient of 0.2 W / mK or less is provided between the electric heater and the semiconductor element substrate side. The matrix optical switch according to claim 1 or 2. 前記電気ヒータと前記半導体素子基板側との間に厚み5μm以上の石英層が部分的に埋め込まれた断熱構造を有することを特徴とする請求項1または請求項2に記載のマトリクス光スイッチ。   3. The matrix optical switch according to claim 1, wherein the matrix optical switch has a heat insulating structure in which a quartz layer having a thickness of 5 μm or more is partially embedded between the electric heater and the semiconductor element substrate side.
JP2003417466A 2003-12-16 2003-12-16 Matrix optical switch Expired - Fee Related JP4369219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003417466A JP4369219B2 (en) 2003-12-16 2003-12-16 Matrix optical switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003417466A JP4369219B2 (en) 2003-12-16 2003-12-16 Matrix optical switch

Publications (2)

Publication Number Publication Date
JP2005181362A JP2005181362A (en) 2005-07-07
JP4369219B2 true JP4369219B2 (en) 2009-11-18

Family

ID=34779952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003417466A Expired - Fee Related JP4369219B2 (en) 2003-12-16 2003-12-16 Matrix optical switch

Country Status (1)

Country Link
JP (1) JP4369219B2 (en)

Also Published As

Publication number Publication date
JP2005181362A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US8515219B2 (en) Optical device
US6885781B2 (en) Thin film electro-optical deflector device and a method of fabrication of such a device
KR20060102531A (en) Liquid crystal lens and optical device
JP5685549B2 (en) Optical device
CN109448570A (en) Display panel and display module
KR102518916B1 (en) micro device transfer device
KR101153299B1 (en) Liquid Crystal Display Device and Fabrication method thereof
CN108649036A (en) A kind of array substrate and preparation method thereof
JP4369219B2 (en) Matrix optical switch
JP2008058468A (en) Display substrate and method of manufacturing display substrate
CN106292061A (en) The circuit arrangement dispelled the heat and the back light unit including this circuit arrangement
JP2019046931A (en) Semiconductor device, light-emitting device and method for manufacturing the semiconductor device
US20080107370A1 (en) Resistive heater including wire resistor
JP2002090771A (en) Structure of control signal part and liquid crystal display device
US6396974B1 (en) Optical switch
TW201426139A (en) An active liquid crystal array device and the fabrication method thereof
JP2001311888A (en) Optical switch
KR100294971B1 (en) How to crystallize silicon thin film
JP4359493B2 (en) Optical waveguide component and manufacturing method thereof
KR20170008374A (en) Flexible display device
US6600848B2 (en) Integrated thermo-optical silica switch
JP2007248892A (en) Liquid crystal display device
JP3089819B2 (en) Optical active matrix
JP4726428B2 (en) Semiconductor device
JPH0511294B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees