JP4366798B2 - 情報処理装置、ｉｃカード及びリーダライタ - Google Patents
情報処理装置、ｉｃカード及びリーダライタ Download PDFInfo
- Publication number
- JP4366798B2 JP4366798B2 JP36039099A JP36039099A JP4366798B2 JP 4366798 B2 JP4366798 B2 JP 4366798B2 JP 36039099 A JP36039099 A JP 36039099A JP 36039099 A JP36039099 A JP 36039099A JP 4366798 B2 JP4366798 B2 JP 4366798B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- signal
- gain
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、ＩＣカード及びリーダライタに関し、例えば非接触型ＩＣカードシステムに適用することができる。本発明は、レジスタ等に保持されたデータにより分周比を切り換えてデータ転送用クロック、データ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応して生産することができるようにする。
【従来の技術】
従来、非接触型ＩＣカードシステムにおいては、例えば駅の改札システムに適用され、ＩＣカードとリーダライタとの間で、無線通信により所望のデータを送受して、このＩＣカードに記録したデータを読み出し、必要に応じてＩＣカードに記録したデータを更新するようになされている。
【０００２】
すなわち図６は、ＩＣカードシステムを示すブロック図である。このＩＣカード２は、非接触型のＩＣカード２、このＩＣカード２をアクセスするリーダライタ３、ホストコンピュータ４により構成される。ここでホストコンピュータ４は、リーダライタ３によるＩＣカード２のアクセス結果を処理して例えば部屋の入退出、駅の改札等を管理する。
【０００３】
リーダライタ３において、ディジタル信号処理回路５は、このホストコンピュータ４の制御によりＩＣカード２に送出するシリアルデータによる送信データＤ１を出力し、また受信回路６より出力されるシリアルデータによる受信データＤ２を処理する。ディジタル信号処理回路５は、これら送信データＤ１、受信データＤ２の入出力により、ＩＣカード２に応答を呼びかけ、ＩＣカード２との間の相互認証等の処理を実行する。さらにこれらの処理によりＩＣカード２に記録したデータを読み出してホストコンピュータ４に出力し、またホストコンピュータ４の指示によりＩＣカード２の内容を更新する。
【０００４】
送信回路７は、ディジタル信号処理回路５より出力される送信データＤ１をこのＩＣカード２との間の無線通信に適した方式により変調し、送信データＤ１に応じて信号レベルが変化する送信信号Ｓ１を生成して出力する。なおここでこの変調方式は、例えばマンチェスタ符号系列による変調方式が適用される。またマンチェスタ符号系列にあっては、図７（Ａ）及び（Ｂ）に示すように、ビットセルの中央を境にして信号レベルが反転する位相変調による符号系列であり、論理０と論理１とで信号レベルが反転するものである。
【０００５】
無線インターフェース部８は、この送信信号Ｓ１により所定の搬送波信号を振幅変調してなる変調信号を生成すると供に、この変調信号によりアンテナを駆動し、これにより送信信号Ｓ１をＩＣカード２に送信する。なおリーダライタ３においては、例えば、一定振幅の搬送波信号をアンテナに供給し、このアンテナの終端インピーダンスを送信信号Ｓ１により切り換えることにより、この振幅変調信号を生成してアンテナを駆動する。
【０００６】
さらに無線インターフェース部８は、一定振幅の搬送波信号をアンテナに供給した状態で、このアンテナに誘起される高周波数信号を振幅検波し、検波信号を生成する。さらに無線インターフェース部８は、この検波信号を２値化して受信信号Ｓ２を生成する。
【０００７】
受信回路６は、この受信信号Ｓ２よりデータ復号用クロックを再生し、このデータ復号用クロックを基準にして受信信号Ｓ２を順次ラッチすることにより、ＩＣカード２より送信された受信データＤ２を復号する。これらによりリーダライタ３は、ＩＣカード２との間で無線通信により所望のデータを送受するようになされている。
【０００８】
これに対してＩＣカード２において、無線インターフェース部１０は、アンテナに誘起される高周波信号を検波して同様に検波信号を生成し、さらにこの検波信号を２値化して受信信号Ｓ３を出力する。かくするつき、この受信信号Ｓ３は、リーダライタ３にＩＣカード２が接近してアンテナに誘起される高周波信号の振幅が所定値以上に増大すると、送信データＤ１の論理レベルを正しく反映して信号レベルが切り換わることになる。
【０００９】
さらに無線インターフェース部１０は、送信回路１１より出力される送信信号Ｓ４により所定の搬送波信号を振幅変調してなる変調信号を生成すると共に、この変調信号によりアンテナを駆動し、これにより送信信号Ｓ４をリーダライタ３に送信する。なおＩＣカード２においては、例えば、アンテナの終端インピーダンスを送信信号Ｓ４により切り換えることにより、アンテナに誘起される高周波信号を振幅変調して送信信号Ｓ４をリーダライタ３に送信する。
【００１０】
受信回路１２は、受信信号Ｓ３よりデータ復号用クロックを再生し、このデータ復号用クロックを基準にして受信信号Ｓ３を順次ラッチすることにより、リーダライタ３の送信データＤ１に対応する受信データＤ３を復号する。
【００１１】
ディジタル信号処理回路１３は、この受信データＤ３に応動して送信データＤ４を送信回路１１に送出することにより、リーダライタ３からの呼びかけに対して応答し、さらにリーダライタ３との間で相互認証の処理を実行する。さらにこれらの処理により内蔵のメモリに記録したデータを読み出してリーダライタ３に送出し、さらにリーダライタ３の指示によりこのメモリの内容を更新する。
【００１２】
送信回路１１は、ディジタル信号処理回路１３より出力される送信データＤ４を変調し、これにより送信データＤ４に応じて信号レベルが変化する送信信号Ｓ４を生成する。なおここでこの変調方式は、リーダライタ３における変調方式と同一の例えばマンチェスタ符号系列による変調方式が適用される。これらによりＩＣカードシステム１では、リーダライタ３とＩＣカード２との間で、無線通信により所望のデータを送受するようになされている。
【００１３】
図８は、送信回路７及び１１を示すブロック図である。送信回路７及び１１において、バッファ２１は、送信データＤ１を格納し、発振回路２２より出力されるデータ転送用クロックＣＫ１（図９（Ａ））を基準にして順次出力する。
【００１４】
ここで発振回路２２は、このＩＣカードシステム１に適用するデータ転送速度に対応する周波数によりデータ転送用クロックＣＫ１を生成して出力する。なおリーダライタ３側においては、例えば水晶発振回路と分周回路により発振回路２２が構成されるのに対し、ＩＣカード２側においては、アンテナに誘起される高周波信号を基準にしてデータ転送用クロックＣＫ１が生成される。
【００１５】
データ送出回路２３は、データ転送用クロックＣＫ１を基準にして、バッファ２１より出力される送信データＤ１、Ｄ４（図９（Ｃ））を符号化処理して送信信号Ｓ１、Ｓ４（図９（Ｂ））を生成する。これにより送信回路７は、このシステムに設定されたデータ転送速度により順次送信信号Ｓ１、Ｓ４を送出するようになされている。
【００１６】
このようにして送信信号Ｓ１、Ｓ４を送出するにつき、送信回路７は、バッファ２１へのデータの設定により、又はデータ送出回路２３の設定により、図１０に示すように、プリアンブル、シンクに続いて送信データＤ１、Ｄ４によるデータ本体が連続するように送信信号Ｓ１、Ｓ４を送出する。なおここでプリアンブルは、数バイト分、同一のパターンが繰り返されて作成される。またシンクは、固有のパターンが割り当てられて作成される。これにより送信回路７は、受信側にて、プリアンブルにより受信信号Ｓ２、Ｓ３に同期したデータ復号用クロックを再生できるようになされ、またシンクによりデータ本体の開始を検出できるようになされている。
【００１７】
図１１は、受信回路６及び１２を示すブロック図である。受信回路６、１２は、図１２に示すように、クロック生成回路２５において受信信号Ｓ２、Ｓ３（図１２（Ｂ））よりデータ復号用クロックＣＫ２を再生する（図１２（Ｄ））。さらにこのデータ復号用クロックＣＫ２を基準にしてラッチパルスＲＰ（図１２（Ｃ））が生成され、ラッチ回路２６において、このラッチパルスＲＰを基準にして受信信号Ｓ２、Ｓ３を順次ラッチすることにより、受信データＤ２、Ｄ３（図１２（Ａ））が復号される。
【００１８】
ここでクロック生成回路２５は、図１３に示すように、発振回路２７により所定周波数の基準信号ＳＲを生成する（図１３（Ａ））。カウンタ２８は、基準信号ＳＲをカウントするリングカウンタにより構成され、これにより基準信号ＳＲを分周してデータ復号用クロックＣＫ２を出力する（図１３（Ｂ）及び（Ｃ））。このときカウンタ２８は、位相比較回路２９より出力される制御信号ＳＣによりカウント値を切り換え、これによりこの制御信号ＳＣにより分周比を切り換える。なおこの図１３（Ｂ）における数字は、カウンタ２８のカウント値である。
【００１９】
位相比較回路１９は、このデータ復号用クロックＣＫ２と受信信号Ｓ２、Ｓ３を位相比較し、その位相比較結果を制御信号ＳＣとして出力する。ラッチパルス生成回路３０は、このデータ復号用クロックＣＫ２を波形整形し、ラッチパルスＲＰを生成して出力する。
【００２０】
これらによりクロック生成回路２５は、図１３（Ｃ）及び（Ｄ）により示すように、受信信号Ｓ２、Ｓ３に同期したデータ復号用クロックＣＫ２を生成し、受信信号Ｓ２、Ｓ３よりデータ復号用クロックＣＫ２を再生するようになされている。
【００２１】
すなわち図１４に示すように、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３より遅れ位相の場合（図１４（Ｃ）及び（Ｄ））、クロック生成回路２５においては、分周比が小さくなるようにカウンタ２８におけるカウント値が切り換えられ（図１４（Ａ）及び（Ｂ））、これにより位相差Δが小さくなるように制御されて遅れ位相が補正される。また図１５に示すように、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３より進み位相の場合（図１５（Ｃ）及び（Ｄ））、クロック生成回路２５においては、分周比が大きくなるようにカウンタ２８におけるカウント値が切り換えられ（図１５（Ａ）及び（Ｂ））、これにより位相差Δが小さくなるように制御されて進み位相が補正される。
【００２２】
これらにより受信回路６、１２では、正しいタイミングで受信信号Ｓ２、Ｓ３をラッチして受信データＤ２、Ｄ３を正しく復号できるようになされている。
【００２３】
【発明が解決しようとする課題】
ところでこの種のＩＣカードシステムにおいては、用途に応じてＩＣカード及びリーダライタ間におけるデータ転送速度が種々に選定されることが考えられる。この場合に、各データ転送速度に対応するように送信回路、受信回路を構成したのでは、製造ラインにおける管理がその分煩雑になる問題がある。また製造するＩＣカードの切り換えに時間を要することになり、その分製造ラインにおける製造効率が低下することになる。
【００２４】
本発明は以上の点を考慮してなされたもので、複数種類のデータ転送速度に柔軟に対応して生産することができる情報処理装置、ＩＣカード、リーダライタを提案しようとするものである。
【００２５】
【課題を解決するための手段】
かかる課題を解決するため請求項１、請求項２又は請求項５の発明においては、情報処理装置、ＩＣカード又はリーダライタに適用して、基準信号を分周してデータ転送用クロックを生成するようにし、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定する。
【００２６】
また請求項８、請求項１２又は請求項１６の発明においては、情報処理装置、ＩＣカード又はリーダライタに適用して、一定周波数の基準信号を分周してデータ復号用クロックを出力するようにし、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定する。
【００２７】
請求項１、請求項２又は請求項５の構成によれば、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定することにより、この分周比のデータの選定によりデータ転送用クロックの周波数を種々に設定することができる。これにより複数種類のデータ転送速度に柔軟に対応して生産することができる。
【００２８】
また請求項８、請求項１２又は請求項１６の構成によれば、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定することにより、この分周比のデータの選定によりデータ復号用クロックの周波数を種々に設定することができる。これにより複数種類のデータ転送速度に柔軟に対応して生産することができる。
【００２９】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００３０】
（１）実施の形態の構成
図８との対比により示す図１は、本発明の実施の形態に係るＩＣカード、リーダライタに適用される送信回路を示すブロック図である。この送信回路４１は、第１又は第２のデータ転送速度によりデータ交換するＩＣカード、リーダライタに適用される。なおこの図１において、図８の送信回路７、１１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３１】
この送信回路４１において、発振回路４２は、上述した第１及び第２のデータ転送速度に対応するデータ転送用クロックを分周により生成可能な、第１及び第２のデータ転送速度による周波数に対して、高い周波数であって、一定周波数による基準信号ＳＲ１を生成する。
【００３２】
レジスタ４３は、リーダライタ、ＩＣカードの製造時、所定のインターフェースを介して、第１又は第２のデータ転送速度に対応する分周比のデータＤＢ１が記録される。
【００３３】
クロック生成回路４４は、図２に示すように、発振回路４２から出力される基準信号ＳＲ１（図２（Ａ））をカウントし、これにより基準信号ＳＲ１を分周してデータ転送用クロックＣＫ１（図２（Ｃ−１）及び（Ｃ−２））を出力する。このときクロック生成回路４４は、レジスタ４３にセットされた分周比データＤＢ１によるカウント値を基準にして基準信号ＳＲ１をカウントし（図２（Ｂ−１）及び（Ｂ−２））、これによりレジスタ４３に事前に設定された分周比により第１又は第２のデータ転送速度に対応するデータ転送用クロックＣＫ１を出力する。
【００３４】
すなわちクロック生成回路４４において、カウンタ４４Ａは、基準信号ＳＲ１をカウントしてカウント値ＣＴを出力し、比較回路４４Ｂより出力されるリセット信号ＲＳＴによりカウント値ＣＴをリセットする。比較回路４４Ｂは、レジスタ４３に保持された分周比データＤＢ１とカウント値ＣＴとを比較し、カウント値が分周比データＤＢ１の値になるとリセット信号ＲＳＴを出力する。これによりカウンタ４４Ａ及び比較回路４４Ｂは、分周比データＤＢ１により決まるカウント値により基準信号ＳＲ２をカウントするリングカウンタを構成する。フリップフロップ（Ｆ／Ｆ）４４Ｃは、このリセット信号ＲＳＴに応じて出力の極性を切り換え、クロック生成回路４４は、このフリップフロップ４４Ｃの出力をデータ転送用クロックＣＫ１として出力する。
【００３５】
これによりクロック生成回路４４は、図３に示す処理手順により動作してデータ転送用クロックＣＫ１を生成する。すなわちクロック生成回路４４は、ステップＳＰ１からステップＳＰ２に移り、カウンタ４４Ａのカウント値ＣＴを値０にセットする。続いてクロック生成回路４４は、ステップＳＰ３に移り、カウンタ４４Ａにおいて、基準信号ＳＲ１のエッジを検出した後、続くステップＳＰ４において、エッジを検出できたか否か判断する。ここで否定結果が得られると、クロック生成回路４４は、ステップＳＰ３に戻るのに対し、肯定結果が得られると、ステップＳＰ５に移り、カウンタ４４Ａにおいてカウント値をインクリメントする。
【００３６】
続いてクロック生成回路４４は、ステップＳＰ６に移り、比較回路４４Ｂにおいて、カウント値ＣＴが分周比データＤＢ１による設定値になったか否か判断し、否定結果が得られると、ステップＳＰ３に戻る。これによりクロック生成回路４４は、カウンタ４４Ａにより基準信号ＳＲ１を順次カウントし、カウント値ＣＴが分周比データＤＢ１による設定値になると、ステップＳＰ６で肯定結果が得られることにより、ステップＳＰ７に移る。ここでクロック生成回路４４は、フリップフロップ４４Ｃにおいて、出力の極性を反転し、続くステップＳＰ８でカウント値を値０にセットしてステップＳＰ３に戻る。これによりクロック生成回路４４は、レジスタ４３にセットした分周比データＤＢ１によるカウント値により順次基準信号ＳＲ１を分周して、第１又は第２のデータ転送速度に対応するデューティー比５０〔％〕によるデータ転送用クロックＣＫ１を生成するようになされている。
【００３７】
これによりこの送信回路４１が適用されるＩＣカード、リーダライタにおいては、製造工程の最後で、分周比データＤＢ１を設定することにより、第１又は第２のデータ転送速度によるＩＣカード、リーダライタを作成することができ、その分複数種類のデータ転送速度に柔軟に対応して生産することができるようになされている。
【００３８】
図１１との対比により示す図４は、本発明の実施の形態に係るＩＣカード、リーダライタに適用される受信回路を示すブロック図である。この受信回路５１は、図１について上述した送信回路４１と対応して、第１又は第２のデータ転送速度によりデータ交換するＩＣカード、リーダライタに適用される。なおこの図４において、図１１の受信回路６、１２と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３９】
この受信回路５１のクロック生成回路５２において、発振回路５３は、上述した第１及び第２のデータ転送速度に対応するデータ転送用クロックを分周により生成可能な、第１及び第２のデータ転送速度による周波数に対して、高い周波数であって、一定周波数による基準信号ＳＲ２を生成する。なお発振回路５３は、システムによっては、送信回路４１の発振回路４２により兼用される場合もある。
【００４０】
レジスタ５４は、リーダライタ、ＩＣカードの製造時、所定のインターフェースを介して、第１又は第２のデータ転送速度に対応する分周比のデータＤＢ２が記録される。なおレジスタ５４は、システムによっては、送信回路４１のレジスタ４３により兼用される場合もある。これに対してレジスタ５５は、レジスタ５４と同様に、ＩＣカードの製造時、所定のインターフェースを介して、分周比のデータＤＢ２に対応する利得のデータＤＧが記録される。
【００４１】
カウンタ５７は、基準信号ＳＲ２をカウントしてカウント値ＣＴ１を出力し、比較回路５８より出力されるリセット信号ＲＳＴ１によりカウント値ＣＴ１をリセットする。比較回路５８は、レジスタ５４に保持された分周比データＤＢ２とカウント値ＣＴ１とを比較し、カウント値ＣＴ１が分周比データＤＢ２の値になるとリセット信号ＲＳＴ１を出力する。
【００４２】
さらに比較回路５８は、位相比較回路２９より出力される制御信号ＳＣにより、分周比データＤＢ１によるカウント値を変更し、これにより受信信号Ｓ２、Ｓ３に対する位相差を補正する。さらに比較回路５８は、レジスタ５５に保持された利得のデータＤＧに応じて、分周比データＤＢ１を補正する際の制御信号ＳＣにより補正値を変更し、これにより受信信号Ｓ２、Ｓ３に位相同期するようにしてデータ復号用クロックＣＫ２を生成し、さらにこのときデータ転送速度に応じて位相同期における制御利得を切り換える。これによりカウンタ５７及び比較回路５８は、分周比データＤＢ２、制御信号ＳＣ、利得制御データＤＧにより決まるカウント値により基準信号ＳＲ２をカウントするリングカウンタを構成する。
【００４３】
フリップフロップ（Ｆ／Ｆ）５９は、このリセット信号ＲＳＴ１に応じて出力の極性を切り換え、クロック生成回路４４は、このフリップフロップ５９の出力をデータ復号用クロックＣＫ２として出力する。
【００４４】
これによりクロック生成回路５２は、図５に示す処理手順を実行してデータ復号用クロックＣＫ２を生成し、このときこのデータ復号用クロックＣＫ２によるデータ転送速度に応じた適切な利得により位相制御してデータ復号用クロックＣＫ２を受信信号Ｓ２、Ｓ３に位相同期させる。
【００４５】
すなわちクロック生成回路５２は、ステップＳＰ１１からステップＳＰ１２に移り、カウンタ５７のカウント値ＣＴ１を値０にセットする。続いてクロック生成回路５２は、ステップＳＰ１３に移り、カウンタ５７において、基準信号ＳＲ２のエッジを検出した後、続くステップＳＰ１４において、エッジを検出できたか否か判断する。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１３に戻るのに対し、肯定結果が得られると、ステップＳＰ１５に移り、カウンタ５７Ａにおいてカウント値をインクリメントする。
【００４６】
続いてクロック生成回路５２は、ステップＳＰ１６に移り、位相比較回路２９より位相を補正する指示が入力されているか否か判断する。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１７に移り、比較回路５８において、カウント値ＣＴ１が分周比データＤＢ２により設定された分周比になったか否か判断し、否定結果が得られると、ステップＳＰ１３に戻る。これに対してステップＳＰ１７において肯定結果が得られると、クロック生成回路５２は、ステップＳＰ１８に移ってカウント値ＣＴ１をリセットした後、ステップＳＰ１３に戻る。これによりクロック生成回路５２は、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３に位相同期している場合には、分周比のデータＤＢ１に応じた分周比により基準信号ＳＲ２の分周を繰り返してデータ復号用クロックＣＫ２を生成する。
【００４７】
これに対してステップＳＰ１６において否定結果が得られると、クロック生成回路５２は、ステップＳＰ１９に移り、カウント値ＣＴ１か所定値か否か判定する。なおここでこの判定は、カウント値ＣＴ１が、制御信号ＳＣによる制御値、制御利得のデータＤＧにより分周比データＤＢ１によるカウント値を補正した値になったか否か判断することにより実行される。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１３に戻るのに対し、肯定結果が得られると、ステップＳＰ１８に移り、カウント値ＣＴ１をリセットしてステップＳＰ１３に戻る。これによりクロック生成回路５２は、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３に位相同期していない場合には、位相比較結果に応じて、利得制御データＤＧに応じた利得により位相を補正してデータ復号用クロックＣＫ２を生成するようになされている。
【００４８】
（２）実施の形態の動作
以上の構成において、このＩＣカードシステムでは（図１１参照）、リーダライタ３にＩＣカード２が接近すると、このＩＣカード２のアンテナにリーダライタ３より送信された高周波信号が誘起され、この高周波信号の信号処理によりリーダライタ３からの呼びかけがＩＣカード２で受信される。これによりアンテナを終端するインピーダンスが切り換えられて、この呼びかけによる応答がＩＣカード２より送信される。さらにこの応答によりリーダライタ３側でアンテナを終端するインピーダンスが切り換えられ、相互認証に必要なデータがＩＣカード２に送信される。またこの送信されたデータに対してＩＣカード２より同様にして所望のデータが送信され、これらの繰り返しによりリーダライタ３、ＩＣカード２間でデータ交換され、さらにＩＣカード２に保持されたメモリがアクセスされる。
【００４９】
このようにしてデータ交換するにつき、ＩＣカード２及びリーダライタ３においては（図１）、送信回路４１のクロック生成回路４４によりデータ転送用クロックＣＫ１が生成され、このデータ転送用クロックＣＫ１によりバッファ２１に保持された送信データＤ１、Ｄ４が順次読み出されてデータ送出回路２３により符号化処理されて送信信号Ｓ１、Ｓ４が生成される。さらにこの送信信号Ｓ１、Ｓ４が無線インターフェース部８、１０により変調されてアンテナが駆動されることにより、送信データＤ１、Ｄ４が伝送対象に送出される。これによりＩＣカード２及びリーダライタ３においては、このデータ転送用クロックＣＫ１によるデータ転送速度で伝送対象に送出される。
【００５０】
ＩＣカード２及びリーダライタ３においては、発振回路４２で生成された基準信号ＳＲ１がカウンタ４４Ａによりカウントされ、カウント値ＣＴが所定値になると比較回路４４Ｂによりカウンタ４４Ａのカウント値がリセットされ、またフリップフロップ４４Ｃの出力が切り換えられることにより、基準信号ＳＲ１を分周してデータ転送用クロックＣＫ１が生成される。さらにこの比較回路４４Ｂにおいては、カウント値ＣＴとレジスタ４３に保持した分周比のデータＤＢ１との比較結果によりカウンタ４４Ａのカウント値がリセットされ、またフリップフロップ４４Ｃの出力が切り換えられる。
【００５１】
これによりＩＣカード２及びリーダライタ３においては、このレジスタ４３に保持した分周比のデータＤＢ１に応じたデータ転送速度により送信データＤ１、Ｄ４を伝送対象に送出することができる。従って製造工程において、このレジスタ４３の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、送信データＤ１、Ｄ４に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００５２】
これに対して受信側においては、無線インターフェース部８及び１０において、アンテナに誘起される高周波信号が検波され、その結果得られる検波信号が２値化されて受信信号Ｓ２、Ｓ３が生成される。さらにこの受信信号Ｓ２、Ｓ３より受信回路５１でデータ復号用クロックＣＫ２が生成され、このデータ復号用クロックＣＫ２を基準にして受信信号Ｓ２、Ｓ３を順次ラッチすることにより、それぞれリーダライタ３、ＩＣカード２より送信されたデータが復号される。
【００５３】
この処理において、受信回路５１では（図４）、発振回路５３で生成された基準信号ＳＲ２がカウンタ５７によりカウントされ、そのカウント値が所定値になると、比較回路５８によりカウンタ５７のカウント値がリセットされ、またフリップフロップ５９の出力が切り換えられ、これにより基準信号ＳＲ２を分周してデータ復号用クロックＣＫ２が生成される。
【００５４】
またこのようにして生成されるデータ復号用クロックＣＫ２が位相比較回路２９で受信信号Ｓ２、Ｓ３と位相比較されて位相誤差が検出され、この位相誤差による比較回路５８の制御により受信信号Ｓ２、Ｓ３に位相同期するようにデータ復号用クロックＣＫ２が位相制御される。
【００５５】
このようにしてデータ復号用クロックＣＫ２を生成するにつき、比較回路４４Ｂにおいては、カウンタ５７のカウント値ＣＴ１とレジスタ５４に保持した分周比のデータＤＢ２との比較結果によりカウンタ５７のカウント値ＣＴ１がリセットされて、またフリップフロップ５９の出力が切り換えられてデータ復号用クロックＣＫ２が生成される。
【００５６】
これによりＩＣカード２及びリーダライタ３においては、このレジスタ５４に保持した分周比のデータＤＢ２に応じたデータ転送速度により受信データＤ２、Ｄ３を復号することができる。従って製造工程において、このレジスタ５４の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、受信データＤ２、Ｄ３に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００５７】
また位相比較回路２９による位相制御においては、このようにしてレジスタ５４に保持した分周比のデータＤＢ２によるカウント値が、比較回路５８において、位相誤差分だけ補正され、カウンタ５７のカウント値ＣＴ１がこの補正されたカウント値になると、カウンタ５７のカウント値ＣＴ１がリセットされ、またフリップフロップ５９の出力が切り換えられる。これにより受信回路５１では、位相誤差が少なくなるように位相制御されてデータ復号用クロックＣＫ２が生成される。
【００５８】
受信回路５１では、このようにして分周比のデータＤＢ２によるカウント値を位相誤差分だけ補正する際に、位相比較回路２９より出力される制御信号ＳＣがレジスタ５５に保持された制御利得のデータＤＧにより補正され、この補正値により分周比のデータＤＢ２によるカウント値が補正され、これによりこのレジスタ５５に格納された制御利得のデータＤＧに応じた制御利得によりデータ復号用クロックＣＫ２が位相制御される。
【００５９】
これによりＩＣカード２及びリーダライタ３においては、レジスタ５４に設定した分周比のデータＤＢ２に対応するように、レジスタ５５に利得制御のデータＤＧ１を設定することにより、データ転送速度に応じた制御利得によりデータ復号用クロックＣＫ２を位相制御して受信データＤ２、Ｄ３を復号することができる。従って製造工程において、このレジスタ５５の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、受信データＤ２、Ｄ３に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００６０】
かくするにつき、このような制御利得が適切に設定されていない場合、この種のデータ復号用クロックＣＫ２においては、ノイズに過剰に応答して同期が外れ易くなったり、またこれとは逆にポストアンブルだけでは同期を確立できなくなり、結局、ＩＣカードとリーダライタとの間で、安定したデータ交換が困難になる。これによりこの実施の形態では、データ転送速度に応じた制御利得によりデータ復号用クロックＣＫ２を位相制御して、確実にＩＣカード及びリーダライタ間でデータ交換できるようになされている。
【００６１】
（３）実施の形態の効果
以上の構成によれば、レジスタに保持された分周比のデータにより分周比を切り換えてデータ転送用クロックを生成することにより、また同様にしてデータ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応してＩＣカード及びリーダライタを生産することができる。
【００６２】
また、レジスタに保持された位相制御のデータにより、位相制御の利得を切り換えることによっても、複数種類のデータ転送速度に柔軟に対応してＩＣカード及びリーダライタを生産することができる。
【００６３】
（４）他の実施の形態
なお上述の実施の形態においては、レジスタに分周比のデータ、制御利得のデータを保持する場合について述べたが、本発明はこれに限らず、例えば配線パターンにおけるジャンパの設定等によって、これら分周比のデータ、制御利得のデータを記録して保持するようにしてもよい。なおこのようなジャンパの設定による場合には、分周比のデータ、制御利得のデータを製造工程で後加工可能なハードウエアの構成により記録することになる。
【００６４】
また上述の実施の形態においては、分周比と共に制御利得を設定する場合について述べたが、本発明はこれに限らず、例えば設定するデータ転送速度が大きく異ならない場合等であって、実用上十分な制御特性を確保することができる場合には、制御利得の設定を省略するようにしてもよい。
【００６５】
また上述の実施の形態においては、第１又は第２のデータ転送速度によりデータ交換する場合について述べたが、本発明はこれに限らず、データ転送速度を対応するＩＣカード、対応するリーダライタに応じて切り換えるようにしてもよい。なおこの場合、このデータ転送速度の切り換えに対応するように、第１及び第２の分周比のデータ、第１及び第２の制御利得のデータをレジスタ等に保持し、これら第１及び第２のデータを選択的にカウンタ比較回路にセットすることになる。また、このようなセットは、例えば受信信号を第１及び第２のデータ転送速度に対応するバンドパスフィルタにより帯域制限して信号レベルを判定する等の受信信号を基準にした処理により実行することができる。
【００６６】
また上述の実施の形態においては、振幅変調によりデータを送受する場合について述べたが、本発明はこれに限らず、例えば周波数変調によりデータを送受する場合等、種々の変調方式による場合に広く適用することができる。
【００６７】
また上述の実施の形態においては、データ復号用クロックを基準にして受信信号をラッチして受信データを復号する場合について述べたが、本発明はこれに限らず、例えばビタビ復号による場合のように、データ復号用クロックを基準にして検波信号を処理して受信データを復号する場合にも広く適用することができる。
【００６８】
また上述の実施の形態においては、マンチェスタ符号により符号化してデータ交換する場合について述べたが、本発明はこれに限らず、種々の符号化方式によりデータ交換する場合に広く適用することができる。
【００６９】
また上述の実施の形態においては、本発明をＩＣカードシステムに適用する場合について述べたが、本発明はこれに限らず、無線伝送されたデータを処理する種々の情報処理装置に広く適用することができる。
【００７０】
【発明の効果】
上述のように本発明によれば、レジスタ等に保持されたデータにより分周比を切り換えてデータ転送用クロックを生成することにより、また同様にして、データ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応して生産することができる情報処理装置、ＩＣカード、リーダライタを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＩＣカード、リーダライタに適用される送信回路を示すブロック図ある。
【図２】図１の送信回路の動作の説明に供するタイムチャートである。
【図３】図１の送信回路の動作の説明に供するフローチャートである。
【図４】本発明の実施の形態に係るＩＣカード、リーダライタに適用される受信回路を示すブロック図ある。
【図５】図４の受信回路の動作の説明に供するフローチャートである。
【図６】従来のＩＣカードシステムを示すブロック図である。
【図７】図６のＩＣカードシステムに適用されるマンチェスタ符号の説明に供するタイムチャートである。
【図８】図６のＩＣカードシステムに適用される送信回路を示すブロック図である。
【図９】図８の送信回路の動作の説明に供するタイムチャートである。
【図１０】図８の送信回路により送出される送信信号を示すタイムチャートである。
【図１１】図６のＩＣカードシステムに適用される受信回路を示すブロック図である。
【図１２】図１１の受信回路の動作の説明に供するタイムチャートである。
【図１３】図１１の受信回路における位相制御の説明に供するタイムチャートである。
【図１４】遅れ位相の場合について、図１１の受信回路における位相制御の説明に供するタイムチャートである。
【図１５】進み位相の場合について、図１１の受信回路における位相制御の説明に供するタイムチャートである。
【符号の説明】
１……ＩＣカードシステム、２……ＩＣカード、３……リーダライタ、６、１２、５１……受信回路、７、１１、４１……送信回路、２５、４４、５２……クロック生成回路、４３、５４、５５……レジスタ
【発明の属する技術分野】
本発明は、情報処理装置、ＩＣカード及びリーダライタに関し、例えば非接触型ＩＣカードシステムに適用することができる。本発明は、レジスタ等に保持されたデータにより分周比を切り換えてデータ転送用クロック、データ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応して生産することができるようにする。
【従来の技術】
従来、非接触型ＩＣカードシステムにおいては、例えば駅の改札システムに適用され、ＩＣカードとリーダライタとの間で、無線通信により所望のデータを送受して、このＩＣカードに記録したデータを読み出し、必要に応じてＩＣカードに記録したデータを更新するようになされている。
【０００２】
すなわち図６は、ＩＣカードシステムを示すブロック図である。このＩＣカード２は、非接触型のＩＣカード２、このＩＣカード２をアクセスするリーダライタ３、ホストコンピュータ４により構成される。ここでホストコンピュータ４は、リーダライタ３によるＩＣカード２のアクセス結果を処理して例えば部屋の入退出、駅の改札等を管理する。
【０００３】
リーダライタ３において、ディジタル信号処理回路５は、このホストコンピュータ４の制御によりＩＣカード２に送出するシリアルデータによる送信データＤ１を出力し、また受信回路６より出力されるシリアルデータによる受信データＤ２を処理する。ディジタル信号処理回路５は、これら送信データＤ１、受信データＤ２の入出力により、ＩＣカード２に応答を呼びかけ、ＩＣカード２との間の相互認証等の処理を実行する。さらにこれらの処理によりＩＣカード２に記録したデータを読み出してホストコンピュータ４に出力し、またホストコンピュータ４の指示によりＩＣカード２の内容を更新する。
【０００４】
送信回路７は、ディジタル信号処理回路５より出力される送信データＤ１をこのＩＣカード２との間の無線通信に適した方式により変調し、送信データＤ１に応じて信号レベルが変化する送信信号Ｓ１を生成して出力する。なおここでこの変調方式は、例えばマンチェスタ符号系列による変調方式が適用される。またマンチェスタ符号系列にあっては、図７（Ａ）及び（Ｂ）に示すように、ビットセルの中央を境にして信号レベルが反転する位相変調による符号系列であり、論理０と論理１とで信号レベルが反転するものである。
【０００５】
無線インターフェース部８は、この送信信号Ｓ１により所定の搬送波信号を振幅変調してなる変調信号を生成すると供に、この変調信号によりアンテナを駆動し、これにより送信信号Ｓ１をＩＣカード２に送信する。なおリーダライタ３においては、例えば、一定振幅の搬送波信号をアンテナに供給し、このアンテナの終端インピーダンスを送信信号Ｓ１により切り換えることにより、この振幅変調信号を生成してアンテナを駆動する。
【０００６】
さらに無線インターフェース部８は、一定振幅の搬送波信号をアンテナに供給した状態で、このアンテナに誘起される高周波数信号を振幅検波し、検波信号を生成する。さらに無線インターフェース部８は、この検波信号を２値化して受信信号Ｓ２を生成する。
【０００７】
受信回路６は、この受信信号Ｓ２よりデータ復号用クロックを再生し、このデータ復号用クロックを基準にして受信信号Ｓ２を順次ラッチすることにより、ＩＣカード２より送信された受信データＤ２を復号する。これらによりリーダライタ３は、ＩＣカード２との間で無線通信により所望のデータを送受するようになされている。
【０００８】
これに対してＩＣカード２において、無線インターフェース部１０は、アンテナに誘起される高周波信号を検波して同様に検波信号を生成し、さらにこの検波信号を２値化して受信信号Ｓ３を出力する。かくするつき、この受信信号Ｓ３は、リーダライタ３にＩＣカード２が接近してアンテナに誘起される高周波信号の振幅が所定値以上に増大すると、送信データＤ１の論理レベルを正しく反映して信号レベルが切り換わることになる。
【０００９】
さらに無線インターフェース部１０は、送信回路１１より出力される送信信号Ｓ４により所定の搬送波信号を振幅変調してなる変調信号を生成すると共に、この変調信号によりアンテナを駆動し、これにより送信信号Ｓ４をリーダライタ３に送信する。なおＩＣカード２においては、例えば、アンテナの終端インピーダンスを送信信号Ｓ４により切り換えることにより、アンテナに誘起される高周波信号を振幅変調して送信信号Ｓ４をリーダライタ３に送信する。
【００１０】
受信回路１２は、受信信号Ｓ３よりデータ復号用クロックを再生し、このデータ復号用クロックを基準にして受信信号Ｓ３を順次ラッチすることにより、リーダライタ３の送信データＤ１に対応する受信データＤ３を復号する。
【００１１】
ディジタル信号処理回路１３は、この受信データＤ３に応動して送信データＤ４を送信回路１１に送出することにより、リーダライタ３からの呼びかけに対して応答し、さらにリーダライタ３との間で相互認証の処理を実行する。さらにこれらの処理により内蔵のメモリに記録したデータを読み出してリーダライタ３に送出し、さらにリーダライタ３の指示によりこのメモリの内容を更新する。
【００１２】
送信回路１１は、ディジタル信号処理回路１３より出力される送信データＤ４を変調し、これにより送信データＤ４に応じて信号レベルが変化する送信信号Ｓ４を生成する。なおここでこの変調方式は、リーダライタ３における変調方式と同一の例えばマンチェスタ符号系列による変調方式が適用される。これらによりＩＣカードシステム１では、リーダライタ３とＩＣカード２との間で、無線通信により所望のデータを送受するようになされている。
【００１３】
図８は、送信回路７及び１１を示すブロック図である。送信回路７及び１１において、バッファ２１は、送信データＤ１を格納し、発振回路２２より出力されるデータ転送用クロックＣＫ１（図９（Ａ））を基準にして順次出力する。
【００１４】
ここで発振回路２２は、このＩＣカードシステム１に適用するデータ転送速度に対応する周波数によりデータ転送用クロックＣＫ１を生成して出力する。なおリーダライタ３側においては、例えば水晶発振回路と分周回路により発振回路２２が構成されるのに対し、ＩＣカード２側においては、アンテナに誘起される高周波信号を基準にしてデータ転送用クロックＣＫ１が生成される。
【００１５】
データ送出回路２３は、データ転送用クロックＣＫ１を基準にして、バッファ２１より出力される送信データＤ１、Ｄ４（図９（Ｃ））を符号化処理して送信信号Ｓ１、Ｓ４（図９（Ｂ））を生成する。これにより送信回路７は、このシステムに設定されたデータ転送速度により順次送信信号Ｓ１、Ｓ４を送出するようになされている。
【００１６】
このようにして送信信号Ｓ１、Ｓ４を送出するにつき、送信回路７は、バッファ２１へのデータの設定により、又はデータ送出回路２３の設定により、図１０に示すように、プリアンブル、シンクに続いて送信データＤ１、Ｄ４によるデータ本体が連続するように送信信号Ｓ１、Ｓ４を送出する。なおここでプリアンブルは、数バイト分、同一のパターンが繰り返されて作成される。またシンクは、固有のパターンが割り当てられて作成される。これにより送信回路７は、受信側にて、プリアンブルにより受信信号Ｓ２、Ｓ３に同期したデータ復号用クロックを再生できるようになされ、またシンクによりデータ本体の開始を検出できるようになされている。
【００１７】
図１１は、受信回路６及び１２を示すブロック図である。受信回路６、１２は、図１２に示すように、クロック生成回路２５において受信信号Ｓ２、Ｓ３（図１２（Ｂ））よりデータ復号用クロックＣＫ２を再生する（図１２（Ｄ））。さらにこのデータ復号用クロックＣＫ２を基準にしてラッチパルスＲＰ（図１２（Ｃ））が生成され、ラッチ回路２６において、このラッチパルスＲＰを基準にして受信信号Ｓ２、Ｓ３を順次ラッチすることにより、受信データＤ２、Ｄ３（図１２（Ａ））が復号される。
【００１８】
ここでクロック生成回路２５は、図１３に示すように、発振回路２７により所定周波数の基準信号ＳＲを生成する（図１３（Ａ））。カウンタ２８は、基準信号ＳＲをカウントするリングカウンタにより構成され、これにより基準信号ＳＲを分周してデータ復号用クロックＣＫ２を出力する（図１３（Ｂ）及び（Ｃ））。このときカウンタ２８は、位相比較回路２９より出力される制御信号ＳＣによりカウント値を切り換え、これによりこの制御信号ＳＣにより分周比を切り換える。なおこの図１３（Ｂ）における数字は、カウンタ２８のカウント値である。
【００１９】
位相比較回路１９は、このデータ復号用クロックＣＫ２と受信信号Ｓ２、Ｓ３を位相比較し、その位相比較結果を制御信号ＳＣとして出力する。ラッチパルス生成回路３０は、このデータ復号用クロックＣＫ２を波形整形し、ラッチパルスＲＰを生成して出力する。
【００２０】
これらによりクロック生成回路２５は、図１３（Ｃ）及び（Ｄ）により示すように、受信信号Ｓ２、Ｓ３に同期したデータ復号用クロックＣＫ２を生成し、受信信号Ｓ２、Ｓ３よりデータ復号用クロックＣＫ２を再生するようになされている。
【００２１】
すなわち図１４に示すように、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３より遅れ位相の場合（図１４（Ｃ）及び（Ｄ））、クロック生成回路２５においては、分周比が小さくなるようにカウンタ２８におけるカウント値が切り換えられ（図１４（Ａ）及び（Ｂ））、これにより位相差Δが小さくなるように制御されて遅れ位相が補正される。また図１５に示すように、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３より進み位相の場合（図１５（Ｃ）及び（Ｄ））、クロック生成回路２５においては、分周比が大きくなるようにカウンタ２８におけるカウント値が切り換えられ（図１５（Ａ）及び（Ｂ））、これにより位相差Δが小さくなるように制御されて進み位相が補正される。
【００２２】
これらにより受信回路６、１２では、正しいタイミングで受信信号Ｓ２、Ｓ３をラッチして受信データＤ２、Ｄ３を正しく復号できるようになされている。
【００２３】
【発明が解決しようとする課題】
ところでこの種のＩＣカードシステムにおいては、用途に応じてＩＣカード及びリーダライタ間におけるデータ転送速度が種々に選定されることが考えられる。この場合に、各データ転送速度に対応するように送信回路、受信回路を構成したのでは、製造ラインにおける管理がその分煩雑になる問題がある。また製造するＩＣカードの切り換えに時間を要することになり、その分製造ラインにおける製造効率が低下することになる。
【００２４】
本発明は以上の点を考慮してなされたもので、複数種類のデータ転送速度に柔軟に対応して生産することができる情報処理装置、ＩＣカード、リーダライタを提案しようとするものである。
【００２５】
【課題を解決するための手段】
かかる課題を解決するため請求項１、請求項２又は請求項５の発明においては、情報処理装置、ＩＣカード又はリーダライタに適用して、基準信号を分周してデータ転送用クロックを生成するようにし、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定する。
【００２６】
また請求項８、請求項１２又は請求項１６の発明においては、情報処理装置、ＩＣカード又はリーダライタに適用して、一定周波数の基準信号を分周してデータ復号用クロックを出力するようにし、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定する。
【００２７】
請求項１、請求項２又は請求項５の構成によれば、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定することにより、この分周比のデータの選定によりデータ転送用クロックの周波数を種々に設定することができる。これにより複数種類のデータ転送速度に柔軟に対応して生産することができる。
【００２８】
また請求項８、請求項１２又は請求項１６の構成によれば、分周比のデータを記録して保持し、該記録した分周比のデータにより分周手段の分周比を設定することにより、この分周比のデータの選定によりデータ復号用クロックの周波数を種々に設定することができる。これにより複数種類のデータ転送速度に柔軟に対応して生産することができる。
【００２９】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００３０】
（１）実施の形態の構成
図８との対比により示す図１は、本発明の実施の形態に係るＩＣカード、リーダライタに適用される送信回路を示すブロック図である。この送信回路４１は、第１又は第２のデータ転送速度によりデータ交換するＩＣカード、リーダライタに適用される。なおこの図１において、図８の送信回路７、１１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３１】
この送信回路４１において、発振回路４２は、上述した第１及び第２のデータ転送速度に対応するデータ転送用クロックを分周により生成可能な、第１及び第２のデータ転送速度による周波数に対して、高い周波数であって、一定周波数による基準信号ＳＲ１を生成する。
【００３２】
レジスタ４３は、リーダライタ、ＩＣカードの製造時、所定のインターフェースを介して、第１又は第２のデータ転送速度に対応する分周比のデータＤＢ１が記録される。
【００３３】
クロック生成回路４４は、図２に示すように、発振回路４２から出力される基準信号ＳＲ１（図２（Ａ））をカウントし、これにより基準信号ＳＲ１を分周してデータ転送用クロックＣＫ１（図２（Ｃ−１）及び（Ｃ−２））を出力する。このときクロック生成回路４４は、レジスタ４３にセットされた分周比データＤＢ１によるカウント値を基準にして基準信号ＳＲ１をカウントし（図２（Ｂ−１）及び（Ｂ−２））、これによりレジスタ４３に事前に設定された分周比により第１又は第２のデータ転送速度に対応するデータ転送用クロックＣＫ１を出力する。
【００３４】
すなわちクロック生成回路４４において、カウンタ４４Ａは、基準信号ＳＲ１をカウントしてカウント値ＣＴを出力し、比較回路４４Ｂより出力されるリセット信号ＲＳＴによりカウント値ＣＴをリセットする。比較回路４４Ｂは、レジスタ４３に保持された分周比データＤＢ１とカウント値ＣＴとを比較し、カウント値が分周比データＤＢ１の値になるとリセット信号ＲＳＴを出力する。これによりカウンタ４４Ａ及び比較回路４４Ｂは、分周比データＤＢ１により決まるカウント値により基準信号ＳＲ２をカウントするリングカウンタを構成する。フリップフロップ（Ｆ／Ｆ）４４Ｃは、このリセット信号ＲＳＴに応じて出力の極性を切り換え、クロック生成回路４４は、このフリップフロップ４４Ｃの出力をデータ転送用クロックＣＫ１として出力する。
【００３５】
これによりクロック生成回路４４は、図３に示す処理手順により動作してデータ転送用クロックＣＫ１を生成する。すなわちクロック生成回路４４は、ステップＳＰ１からステップＳＰ２に移り、カウンタ４４Ａのカウント値ＣＴを値０にセットする。続いてクロック生成回路４４は、ステップＳＰ３に移り、カウンタ４４Ａにおいて、基準信号ＳＲ１のエッジを検出した後、続くステップＳＰ４において、エッジを検出できたか否か判断する。ここで否定結果が得られると、クロック生成回路４４は、ステップＳＰ３に戻るのに対し、肯定結果が得られると、ステップＳＰ５に移り、カウンタ４４Ａにおいてカウント値をインクリメントする。
【００３６】
続いてクロック生成回路４４は、ステップＳＰ６に移り、比較回路４４Ｂにおいて、カウント値ＣＴが分周比データＤＢ１による設定値になったか否か判断し、否定結果が得られると、ステップＳＰ３に戻る。これによりクロック生成回路４４は、カウンタ４４Ａにより基準信号ＳＲ１を順次カウントし、カウント値ＣＴが分周比データＤＢ１による設定値になると、ステップＳＰ６で肯定結果が得られることにより、ステップＳＰ７に移る。ここでクロック生成回路４４は、フリップフロップ４４Ｃにおいて、出力の極性を反転し、続くステップＳＰ８でカウント値を値０にセットしてステップＳＰ３に戻る。これによりクロック生成回路４４は、レジスタ４３にセットした分周比データＤＢ１によるカウント値により順次基準信号ＳＲ１を分周して、第１又は第２のデータ転送速度に対応するデューティー比５０〔％〕によるデータ転送用クロックＣＫ１を生成するようになされている。
【００３７】
これによりこの送信回路４１が適用されるＩＣカード、リーダライタにおいては、製造工程の最後で、分周比データＤＢ１を設定することにより、第１又は第２のデータ転送速度によるＩＣカード、リーダライタを作成することができ、その分複数種類のデータ転送速度に柔軟に対応して生産することができるようになされている。
【００３８】
図１１との対比により示す図４は、本発明の実施の形態に係るＩＣカード、リーダライタに適用される受信回路を示すブロック図である。この受信回路５１は、図１について上述した送信回路４１と対応して、第１又は第２のデータ転送速度によりデータ交換するＩＣカード、リーダライタに適用される。なおこの図４において、図１１の受信回路６、１２と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３９】
この受信回路５１のクロック生成回路５２において、発振回路５３は、上述した第１及び第２のデータ転送速度に対応するデータ転送用クロックを分周により生成可能な、第１及び第２のデータ転送速度による周波数に対して、高い周波数であって、一定周波数による基準信号ＳＲ２を生成する。なお発振回路５３は、システムによっては、送信回路４１の発振回路４２により兼用される場合もある。
【００４０】
レジスタ５４は、リーダライタ、ＩＣカードの製造時、所定のインターフェースを介して、第１又は第２のデータ転送速度に対応する分周比のデータＤＢ２が記録される。なおレジスタ５４は、システムによっては、送信回路４１のレジスタ４３により兼用される場合もある。これに対してレジスタ５５は、レジスタ５４と同様に、ＩＣカードの製造時、所定のインターフェースを介して、分周比のデータＤＢ２に対応する利得のデータＤＧが記録される。
【００４１】
カウンタ５７は、基準信号ＳＲ２をカウントしてカウント値ＣＴ１を出力し、比較回路５８より出力されるリセット信号ＲＳＴ１によりカウント値ＣＴ１をリセットする。比較回路５８は、レジスタ５４に保持された分周比データＤＢ２とカウント値ＣＴ１とを比較し、カウント値ＣＴ１が分周比データＤＢ２の値になるとリセット信号ＲＳＴ１を出力する。
【００４２】
さらに比較回路５８は、位相比較回路２９より出力される制御信号ＳＣにより、分周比データＤＢ１によるカウント値を変更し、これにより受信信号Ｓ２、Ｓ３に対する位相差を補正する。さらに比較回路５８は、レジスタ５５に保持された利得のデータＤＧに応じて、分周比データＤＢ１を補正する際の制御信号ＳＣにより補正値を変更し、これにより受信信号Ｓ２、Ｓ３に位相同期するようにしてデータ復号用クロックＣＫ２を生成し、さらにこのときデータ転送速度に応じて位相同期における制御利得を切り換える。これによりカウンタ５７及び比較回路５８は、分周比データＤＢ２、制御信号ＳＣ、利得制御データＤＧにより決まるカウント値により基準信号ＳＲ２をカウントするリングカウンタを構成する。
【００４３】
フリップフロップ（Ｆ／Ｆ）５９は、このリセット信号ＲＳＴ１に応じて出力の極性を切り換え、クロック生成回路４４は、このフリップフロップ５９の出力をデータ復号用クロックＣＫ２として出力する。
【００４４】
これによりクロック生成回路５２は、図５に示す処理手順を実行してデータ復号用クロックＣＫ２を生成し、このときこのデータ復号用クロックＣＫ２によるデータ転送速度に応じた適切な利得により位相制御してデータ復号用クロックＣＫ２を受信信号Ｓ２、Ｓ３に位相同期させる。
【００４５】
すなわちクロック生成回路５２は、ステップＳＰ１１からステップＳＰ１２に移り、カウンタ５７のカウント値ＣＴ１を値０にセットする。続いてクロック生成回路５２は、ステップＳＰ１３に移り、カウンタ５７において、基準信号ＳＲ２のエッジを検出した後、続くステップＳＰ１４において、エッジを検出できたか否か判断する。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１３に戻るのに対し、肯定結果が得られると、ステップＳＰ１５に移り、カウンタ５７Ａにおいてカウント値をインクリメントする。
【００４６】
続いてクロック生成回路５２は、ステップＳＰ１６に移り、位相比較回路２９より位相を補正する指示が入力されているか否か判断する。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１７に移り、比較回路５８において、カウント値ＣＴ１が分周比データＤＢ２により設定された分周比になったか否か判断し、否定結果が得られると、ステップＳＰ１３に戻る。これに対してステップＳＰ１７において肯定結果が得られると、クロック生成回路５２は、ステップＳＰ１８に移ってカウント値ＣＴ１をリセットした後、ステップＳＰ１３に戻る。これによりクロック生成回路５２は、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３に位相同期している場合には、分周比のデータＤＢ１に応じた分周比により基準信号ＳＲ２の分周を繰り返してデータ復号用クロックＣＫ２を生成する。
【００４７】
これに対してステップＳＰ１６において否定結果が得られると、クロック生成回路５２は、ステップＳＰ１９に移り、カウント値ＣＴ１か所定値か否か判定する。なおここでこの判定は、カウント値ＣＴ１が、制御信号ＳＣによる制御値、制御利得のデータＤＧにより分周比データＤＢ１によるカウント値を補正した値になったか否か判断することにより実行される。ここで否定結果が得られると、クロック生成回路５２は、ステップＳＰ１３に戻るのに対し、肯定結果が得られると、ステップＳＰ１８に移り、カウント値ＣＴ１をリセットしてステップＳＰ１３に戻る。これによりクロック生成回路５２は、データ復号用クロックＣＫ２が受信信号Ｓ２、Ｓ３に位相同期していない場合には、位相比較結果に応じて、利得制御データＤＧに応じた利得により位相を補正してデータ復号用クロックＣＫ２を生成するようになされている。
【００４８】
（２）実施の形態の動作
以上の構成において、このＩＣカードシステムでは（図１１参照）、リーダライタ３にＩＣカード２が接近すると、このＩＣカード２のアンテナにリーダライタ３より送信された高周波信号が誘起され、この高周波信号の信号処理によりリーダライタ３からの呼びかけがＩＣカード２で受信される。これによりアンテナを終端するインピーダンスが切り換えられて、この呼びかけによる応答がＩＣカード２より送信される。さらにこの応答によりリーダライタ３側でアンテナを終端するインピーダンスが切り換えられ、相互認証に必要なデータがＩＣカード２に送信される。またこの送信されたデータに対してＩＣカード２より同様にして所望のデータが送信され、これらの繰り返しによりリーダライタ３、ＩＣカード２間でデータ交換され、さらにＩＣカード２に保持されたメモリがアクセスされる。
【００４９】
このようにしてデータ交換するにつき、ＩＣカード２及びリーダライタ３においては（図１）、送信回路４１のクロック生成回路４４によりデータ転送用クロックＣＫ１が生成され、このデータ転送用クロックＣＫ１によりバッファ２１に保持された送信データＤ１、Ｄ４が順次読み出されてデータ送出回路２３により符号化処理されて送信信号Ｓ１、Ｓ４が生成される。さらにこの送信信号Ｓ１、Ｓ４が無線インターフェース部８、１０により変調されてアンテナが駆動されることにより、送信データＤ１、Ｄ４が伝送対象に送出される。これによりＩＣカード２及びリーダライタ３においては、このデータ転送用クロックＣＫ１によるデータ転送速度で伝送対象に送出される。
【００５０】
ＩＣカード２及びリーダライタ３においては、発振回路４２で生成された基準信号ＳＲ１がカウンタ４４Ａによりカウントされ、カウント値ＣＴが所定値になると比較回路４４Ｂによりカウンタ４４Ａのカウント値がリセットされ、またフリップフロップ４４Ｃの出力が切り換えられることにより、基準信号ＳＲ１を分周してデータ転送用クロックＣＫ１が生成される。さらにこの比較回路４４Ｂにおいては、カウント値ＣＴとレジスタ４３に保持した分周比のデータＤＢ１との比較結果によりカウンタ４４Ａのカウント値がリセットされ、またフリップフロップ４４Ｃの出力が切り換えられる。
【００５１】
これによりＩＣカード２及びリーダライタ３においては、このレジスタ４３に保持した分周比のデータＤＢ１に応じたデータ転送速度により送信データＤ１、Ｄ４を伝送対象に送出することができる。従って製造工程において、このレジスタ４３の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、送信データＤ１、Ｄ４に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００５２】
これに対して受信側においては、無線インターフェース部８及び１０において、アンテナに誘起される高周波信号が検波され、その結果得られる検波信号が２値化されて受信信号Ｓ２、Ｓ３が生成される。さらにこの受信信号Ｓ２、Ｓ３より受信回路５１でデータ復号用クロックＣＫ２が生成され、このデータ復号用クロックＣＫ２を基準にして受信信号Ｓ２、Ｓ３を順次ラッチすることにより、それぞれリーダライタ３、ＩＣカード２より送信されたデータが復号される。
【００５３】
この処理において、受信回路５１では（図４）、発振回路５３で生成された基準信号ＳＲ２がカウンタ５７によりカウントされ、そのカウント値が所定値になると、比較回路５８によりカウンタ５７のカウント値がリセットされ、またフリップフロップ５９の出力が切り換えられ、これにより基準信号ＳＲ２を分周してデータ復号用クロックＣＫ２が生成される。
【００５４】
またこのようにして生成されるデータ復号用クロックＣＫ２が位相比較回路２９で受信信号Ｓ２、Ｓ３と位相比較されて位相誤差が検出され、この位相誤差による比較回路５８の制御により受信信号Ｓ２、Ｓ３に位相同期するようにデータ復号用クロックＣＫ２が位相制御される。
【００５５】
このようにしてデータ復号用クロックＣＫ２を生成するにつき、比較回路４４Ｂにおいては、カウンタ５７のカウント値ＣＴ１とレジスタ５４に保持した分周比のデータＤＢ２との比較結果によりカウンタ５７のカウント値ＣＴ１がリセットされて、またフリップフロップ５９の出力が切り換えられてデータ復号用クロックＣＫ２が生成される。
【００５６】
これによりＩＣカード２及びリーダライタ３においては、このレジスタ５４に保持した分周比のデータＤＢ２に応じたデータ転送速度により受信データＤ２、Ｄ３を復号することができる。従って製造工程において、このレジスタ５４の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、受信データＤ２、Ｄ３に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００５７】
また位相比較回路２９による位相制御においては、このようにしてレジスタ５４に保持した分周比のデータＤＢ２によるカウント値が、比較回路５８において、位相誤差分だけ補正され、カウンタ５７のカウント値ＣＴ１がこの補正されたカウント値になると、カウンタ５７のカウント値ＣＴ１がリセットされ、またフリップフロップ５９の出力が切り換えられる。これにより受信回路５１では、位相誤差が少なくなるように位相制御されてデータ復号用クロックＣＫ２が生成される。
【００５８】
受信回路５１では、このようにして分周比のデータＤＢ２によるカウント値を位相誤差分だけ補正する際に、位相比較回路２９より出力される制御信号ＳＣがレジスタ５５に保持された制御利得のデータＤＧにより補正され、この補正値により分周比のデータＤＢ２によるカウント値が補正され、これによりこのレジスタ５５に格納された制御利得のデータＤＧに応じた制御利得によりデータ復号用クロックＣＫ２が位相制御される。
【００５９】
これによりＩＣカード２及びリーダライタ３においては、レジスタ５４に設定した分周比のデータＤＢ２に対応するように、レジスタ５５に利得制御のデータＤＧ１を設定することにより、データ転送速度に応じた制御利得によりデータ復号用クロックＣＫ２を位相制御して受信データＤ２、Ｄ３を復号することができる。従って製造工程において、このレジスタ５５の内容を設定するだけで、所望のデータ転送速度によるＩＣカード２、リーダライタ３を製造することができ、これによりこの実施の形態では、受信データＤ２、Ｄ３に関して、複数種類のデータ転送速度に柔軟に対応してＩＣカード２、リーダライタ３を生産することができる。
【００６０】
かくするにつき、このような制御利得が適切に設定されていない場合、この種のデータ復号用クロックＣＫ２においては、ノイズに過剰に応答して同期が外れ易くなったり、またこれとは逆にポストアンブルだけでは同期を確立できなくなり、結局、ＩＣカードとリーダライタとの間で、安定したデータ交換が困難になる。これによりこの実施の形態では、データ転送速度に応じた制御利得によりデータ復号用クロックＣＫ２を位相制御して、確実にＩＣカード及びリーダライタ間でデータ交換できるようになされている。
【００６１】
（３）実施の形態の効果
以上の構成によれば、レジスタに保持された分周比のデータにより分周比を切り換えてデータ転送用クロックを生成することにより、また同様にしてデータ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応してＩＣカード及びリーダライタを生産することができる。
【００６２】
また、レジスタに保持された位相制御のデータにより、位相制御の利得を切り換えることによっても、複数種類のデータ転送速度に柔軟に対応してＩＣカード及びリーダライタを生産することができる。
【００６３】
（４）他の実施の形態
なお上述の実施の形態においては、レジスタに分周比のデータ、制御利得のデータを保持する場合について述べたが、本発明はこれに限らず、例えば配線パターンにおけるジャンパの設定等によって、これら分周比のデータ、制御利得のデータを記録して保持するようにしてもよい。なおこのようなジャンパの設定による場合には、分周比のデータ、制御利得のデータを製造工程で後加工可能なハードウエアの構成により記録することになる。
【００６４】
また上述の実施の形態においては、分周比と共に制御利得を設定する場合について述べたが、本発明はこれに限らず、例えば設定するデータ転送速度が大きく異ならない場合等であって、実用上十分な制御特性を確保することができる場合には、制御利得の設定を省略するようにしてもよい。
【００６５】
また上述の実施の形態においては、第１又は第２のデータ転送速度によりデータ交換する場合について述べたが、本発明はこれに限らず、データ転送速度を対応するＩＣカード、対応するリーダライタに応じて切り換えるようにしてもよい。なおこの場合、このデータ転送速度の切り換えに対応するように、第１及び第２の分周比のデータ、第１及び第２の制御利得のデータをレジスタ等に保持し、これら第１及び第２のデータを選択的にカウンタ比較回路にセットすることになる。また、このようなセットは、例えば受信信号を第１及び第２のデータ転送速度に対応するバンドパスフィルタにより帯域制限して信号レベルを判定する等の受信信号を基準にした処理により実行することができる。
【００６６】
また上述の実施の形態においては、振幅変調によりデータを送受する場合について述べたが、本発明はこれに限らず、例えば周波数変調によりデータを送受する場合等、種々の変調方式による場合に広く適用することができる。
【００６７】
また上述の実施の形態においては、データ復号用クロックを基準にして受信信号をラッチして受信データを復号する場合について述べたが、本発明はこれに限らず、例えばビタビ復号による場合のように、データ復号用クロックを基準にして検波信号を処理して受信データを復号する場合にも広く適用することができる。
【００６８】
また上述の実施の形態においては、マンチェスタ符号により符号化してデータ交換する場合について述べたが、本発明はこれに限らず、種々の符号化方式によりデータ交換する場合に広く適用することができる。
【００６９】
また上述の実施の形態においては、本発明をＩＣカードシステムに適用する場合について述べたが、本発明はこれに限らず、無線伝送されたデータを処理する種々の情報処理装置に広く適用することができる。
【００７０】
【発明の効果】
上述のように本発明によれば、レジスタ等に保持されたデータにより分周比を切り換えてデータ転送用クロックを生成することにより、また同様にして、データ復号用クロックを生成することにより、複数種類のデータ転送速度に柔軟に対応して生産することができる情報処理装置、ＩＣカード、リーダライタを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＩＣカード、リーダライタに適用される送信回路を示すブロック図ある。
【図２】図１の送信回路の動作の説明に供するタイムチャートである。
【図３】図１の送信回路の動作の説明に供するフローチャートである。
【図４】本発明の実施の形態に係るＩＣカード、リーダライタに適用される受信回路を示すブロック図ある。
【図５】図４の受信回路の動作の説明に供するフローチャートである。
【図６】従来のＩＣカードシステムを示すブロック図である。
【図７】図６のＩＣカードシステムに適用されるマンチェスタ符号の説明に供するタイムチャートである。
【図８】図６のＩＣカードシステムに適用される送信回路を示すブロック図である。
【図９】図８の送信回路の動作の説明に供するタイムチャートである。
【図１０】図８の送信回路により送出される送信信号を示すタイムチャートである。
【図１１】図６のＩＣカードシステムに適用される受信回路を示すブロック図である。
【図１２】図１１の受信回路の動作の説明に供するタイムチャートである。
【図１３】図１１の受信回路における位相制御の説明に供するタイムチャートである。
【図１４】遅れ位相の場合について、図１１の受信回路における位相制御の説明に供するタイムチャートである。
【図１５】進み位相の場合について、図１１の受信回路における位相制御の説明に供するタイムチャートである。
【符号の説明】
１……ＩＣカードシステム、２……ＩＣカード、３……リーダライタ、６、１２、５１……受信回路、７、１１、４１……送信回路、２５、４４、５２……クロック生成回路、４３、５４、５５……レジスタ
Claims (9)
- アンテナに誘起された高周波信号を検波して、検波信号を出力する検波手段と、
前記検波信号を２値化して、前記検波信号に応じた位相を有する受信信号を出力する２値化手段と、
前記受信信号よりデータ復号用クロックを生成するクロック生成手段と、
前記データ復号用クロックを基準にして、前記検波信号又は前記受信信号を処理して前記高周波信号を介して伝送されたデータを復号する復号手段とを備え、
前記クロック生成手段は、
一定周波数の基準信号を出力する基準信号生成手段と、
前記基準信号を分周して、前記データ復号用クロックを出力する分周手段と、
分周比のデータを記録して保持し、該分周比のデータにより前記分周手段の分周比を設定する分周比設定手段とを有し、
前記クロック生成手段は、
前記データ復号用クロックと前記受信信号とを位相比較して、前記データ復号用クロックを前記受信信号に位相同期させる制御手段と、
利得のデータを記録して保持し、該利得のデータにより前記制御手段による位相同期の利得を設定する利得設定手段とを有する
ことを特徴とする情報処理装置。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換える
ことを特徴とする請求項１に記載の情報処理装置。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換え、
前記利得設定手段は、
前記第１及び第２の分周比のデータに対応して、第１及び第２の利得のデータを記録して保持し、前記分周手段における分周比に対応して、前記制御手段による位相同期の利得を前記第１又は第２の利得のデータに応じて設定する
ことを特徴とする請求項１に記載の情報処理装置。 - アンテナに誘起された高周波信号を検波して、検波信号を出力する検波手段と、
前記検波信号を２値化して、前記検波信号に応じた位相を有する受信信号を出力する２値化手段と、
前記受信信号よりデータ復号用クロックを生成するクロック生成手段と、
前記データ復号用クロックを基準にして、前記検波信号又は前記受信信号を処理して、前記高周波信号を介して伝送されたデータを復号する復号手段とを備え、
前記クロック生成手段は、
一定周波数の基準信号を出力する基準信号生成手段と、
前記基準信号を分周して、前記データ復号用クロックを出力する分周手段と、
分周比のデータを記録して保持し、該記録した分周比のデータにより前記分周手段の分周比を設定する分周比設定手段とを有し、
前記クロック生成手段は、
前記データ復号用クロックと前記受信信号とを位相比較して、前記データ復号用クロックを前記受信信号に位相同期させる制御手段と、
利得のデータを記録して保持し、該利得のデータにより前記制御手段による位相同期の利得を設定する利得設定手段とを有する
ことを特徴とするＩＣカード。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換える
ことを特徴とする請求項４に記載のＩＣカード。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換え、
前記利得設定手段は、
前記第１及び第２の分周比のデータに対応して、第１及び第２の利得のデータを記録して保持し、前記分周手段における分周比に対応して、前記制御手段による位相同期の利得を前記第１又は第２の利得のデータに応じて設定する
ことを特徴とする請求項４に記載のＩＣカード。 - アンテナに誘起された高周波信号を検波して、検波信号を出力する検波手段と、
前記検波信号を２値化して、前記検波信号に応じた位相を有する受信信号を出力する２値化手段と、
前記受信信号よりデータ復号用クロックを生成するクロック生成手段と、
前記データ復号用クロックを基準にして、前記検波信号又は前記受信信号を処理して、前記高周波信号を介して伝送されたデータを復号する復号手段とを備え、
前記クロック生成手段は、
一定周波数の基準信号を出力する基準信号生成手段と、
前記基準信号を分周して、前記データ復号用クロックを出力する分周手段と、
分周比のデータを記録して保持し、該記録した分周比のデータにより前記分周手段の分周比を設定する分周比設定手段とを有し、
前記クロック生成手段は、
前記データ復号用クロックと前記受信信号とを位相比較して、前記データ復号用クロックを前記受信信号に位相同期させる制御手段と、
利得のデータを記録して保持し、該利得のデータにより前記制御手段による位相同期の利得を設定する利得設定手段とを有する
ことを特徴とするリードライタ。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換える
ことを特徴とする請求項７に記載のリードライタ。 - 前記分周比設定手段は、
第１及び第２の分周比のデータを記録して保持し、前記分周手段の分周比を前記第１及び第２の分周比のデータに応じて切り換え、
前記利得設定手段は、
前記第１及び第２の分周比のデータに対応して、第１及び第２の利得のデータを記録して保持し、前記分周手段における分周比に対応して、前記制御手段による位相同期の利得を前記第１又は第２の利得のデータに応じて設定する
ことを特徴とする請求項７に記載のリードライタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36039099A JP4366798B2 (ja) | 1999-12-20 | 1999-12-20 | 情報処理装置、ｉｃカード及びリーダライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36039099A JP4366798B2 (ja) | 1999-12-20 | 1999-12-20 | 情報処理装置、ｉｃカード及びリーダライタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001175825A JP2001175825A (ja) | 2001-06-29 |
| JP4366798B2 true JP4366798B2 (ja) | 2009-11-18 |
Family
ID=18469212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36039099A Expired - Lifetime JP4366798B2 (ja) | 1999-12-20 | 1999-12-20 | 情報処理装置、ｉｃカード及びリーダライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366798B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006016401A1 (ja) * | 2004-08-10 | 2006-02-16 | Mitsubishi Denki Kabushiki Kaisha | 通信システム、リーダライタ装置及びｒｆ−ｉｄタグ |
| JP4593621B2 (ja) * | 2005-07-14 | 2010-12-08 | 富士通株式会社 | データ復号方法及び，これを適用するデータ復号装置 |
| JP2010200220A (ja) * | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | タイミング調整回路及びその調整方法 |
-
1999
- 1999-12-20 JP JP36039099A patent/JP4366798B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001175825A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4265487B2 (ja) | リーダー装置、その装置の送信方法及びタグ | |
| JP3790471B2 (ja) | 複数プロトコル・スマートカード通信装置 | |
| US8325786B2 (en) | Semiconductor device and communication device | |
| US20070205871A1 (en) | RFID tag clock synchronization | |
| US8616456B2 (en) | Passive RFID transponder and RFID reader | |
| JP4341127B2 (ja) | 情報処理装置、ｉｃカード及びリーダライタ | |
| JP4275623B2 (ja) | 通信局によるトランスポンダインベントリ方法 | |
| CN102257767A (zh) | 在基于磁场的低频无线通信中配置物理层的方法，以及存储执行该方法的程序的计算机可读记录介质 | |
| JP4366798B2 (ja) | 情報処理装置、ｉｃカード及びリーダライタ | |
| JP5312886B2 (ja) | 符号化復号化システム、符号化回路、復号化回路およびタグ通信装置 | |
| JP4807978B2 (ja) | 通信装置および通信方法 | |
| JP2003018043A (ja) | 通信装置 | |
| JPH10145443A (ja) | データ通信方式、無線ｉｃカードおよび無線ｉｃカードシステム | |
| JP4821788B2 (ja) | リーダー装置、その装置の送信方法及びタグ | |
| JP2005079783A (ja) | 通信システム，情報記憶媒体，および通信装置 | |
| US6631848B1 (en) | Method of controlling an electronic circuit | |
| CN109474554A (zh) | 一种pr-ask调制方法及装置 | |
| EP4109770A1 (en) | Systems and methods for supporting both pulse amplitude modulation and quadrature amplitude modulation | |
| JPH11274919A (ja) | Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 | |
| JP3972812B2 (ja) | 非接触ｉｃカード用リーダライタ | |
| JP2008289197A (ja) | 無線タグ読取り装置 | |
| JP2004220117A (ja) | 非接触型情報媒体のリーダライタ | |
| JP2000041028A (ja) | 無線送信装置、受信装置および送受信システム | |
| JPH0774674A (ja) | 無線式データキャリア装置 | |
| KR20040089726A (ko) | 통신 스테이션 및 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090319 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4366798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |