JP4364481B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor Download PDF

Info

Publication number
JP4364481B2
JP4364481B2 JP2002119031A JP2002119031A JP4364481B2 JP 4364481 B2 JP4364481 B2 JP 4364481B2 JP 2002119031 A JP2002119031 A JP 2002119031A JP 2002119031 A JP2002119031 A JP 2002119031A JP 4364481 B2 JP4364481 B2 JP 4364481B2
Authority
JP
Japan
Prior art keywords
film
thin film
film transistor
region
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002119031A
Other languages
Japanese (ja)
Other versions
JP2003318108A (en
JP2003318108A5 (en
Inventor
剛司 野田
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002119031A priority Critical patent/JP4364481B2/en
Publication of JP2003318108A publication Critical patent/JP2003318108A/en
Publication of JP2003318108A5 publication Critical patent/JP2003318108A5/ja
Application granted granted Critical
Publication of JP4364481B2 publication Critical patent/JP4364481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタの作製方法に関するものであり、当該薄膜トランジスタを使用しうる全ての技術分野に属する。即ち、LCD(液晶ディスプレイ)、ELD(エレクトロルミネッセンスディスプレイ)もしくはFED(フィールドエミッションディスプレイ)等に代表されるディスプレイに係る技術分野又はCMOSセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【0002】
【従来の技術】
薄膜トランジスタは、半導体からなる活性層中を移動するキャリア(電子または正孔)を制御することによりスイッチング動作を行う半導体素子であり、その半導体としてシリコン膜が一般的に用いられている。特に、近年においては、安価なガラス基板上に多結晶シリコン膜(ポリシリコン膜ともいう。)を形成して薄膜トランジスタの活性層とする開発が進み、注目されている。ガラス基板上に多結晶シリコン膜を作製する場合、ガラス基板の耐熱性による制限があるため、如何に低温で結晶性の高い多結晶シリコン膜を得るかが薄膜トランジスタの特性向上の鍵を握っている。
【0003】
このような状況において、ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザー光の照射による結晶化技術が開発されている。レーザー光の照射による結晶化(以下、レーザー結晶化という。)は、非晶質シリコン膜にレーザー光のエネルギーを吸収させることにより膜のみを瞬間的に溶融させ、再結晶化させる技術であり、極めて短時間のうちに処理が終了することから、基板に熱の影響を与えることがなく、ガラス基板上に容易に多結晶シリコン膜を形成することが可能である。
【0004】
最近では、連続発振のレーザー光を用いて非常に結晶性の高い多結晶シリコン膜を得る技術が発表されている(Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization;A.Hara, F.Takeuchi, M.Takei, K.Yoshino, K.Suga and N.Sasaki, AMLCD'01 Tech.Dig.,2001,pp.227-230)。この技術は、非晶質シリコン膜上において連続発振のレーザー光を走査し、半導体の固液界面を移動させることで膜中に温度差を形成し、その温度差を利用してシリコン膜を結晶化する技術である。しかしながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまい結晶化が不十分となるといった点でプロセスマージンが狭いという問題を有している。
【0005】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、より簡易な方法でシリコン膜中に温度差を形成し、その温度差を利用して結晶性の高いシリコン膜を形成すると共に、半導体膜を活性層とするスイッチング特性の良い薄膜トランジスタを作製する技術を提供することを課題とする。さらに、本発明を実施した薄膜トランジスタを集積化した動作性能の高い半導体装置を作製する技術を提供することを課題とする。
【0006】
また、上記簡易な方法で半導体膜中に温度差を形成するために、ゲート電極を利用したレーザー結晶化技術を提供することを課題とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明の薄膜トランジスタの作製方法は、非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用し、非晶質シリコン膜中に選択的に結晶質シリコン膜を形成するにあたって、該非晶質シリコン膜の一部の上に設けられた金属膜(好ましくはゲート電極)をマスクとして用いることを特徴としている。具体的には、非晶質シリコン膜上に金属膜で形成されたマスクを設け、そのマスクの上方、即ち非晶質シリコン膜の上方からレーザー光を照射(1回目のレーザー光照射)して非晶質シリコン膜の一部を結晶化し、次いでマスクを除去した後又は前記非晶質シリコン膜の下方から再びレーザー光を照射(2回目のレーザー光照射)して先の工程で結晶化させた部分を核にして残りの非晶質部分(前記非晶質シリコン膜の一部)をラテラル成長(横成長ともいう。)させることを特徴とする。
【0008】
前掲のように非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用するにあたって、2回目の照射に用いるレーザー光の光源としては、波長400〜600nm(好ましくは450〜550nm)の光を発振しうるレーザー、典型的には固体レーザー(代表的にはNd:YAGレーザーもしくはNd:YVO4レーザー等の第2高調波やアルゴンレーザー等を用いることが好ましい。特に固体レーザーの第2高調波を用いた場合、非晶質部分を優先的に溶融させることが可能であり、その結果、非晶質部分と結晶質部分の間に簡易に温度差を形成することができる。これは、図5に示すように、吸収係数の波長依存性が非晶質シリコン膜と結晶質シリコン膜とで異なる様相を呈するからである。即ち、図5からは波長400〜600nmの領域において、明らかに結晶質シリコン(poly-Siと表記)の方が非晶質シリコン(a-Siと表記)に比べて吸収係数(αと表記)が小さい。なお、この傾向はシリコンゲルマニウム(SiGe)膜でも同様であるため、本発明は半導体膜としてシリコンゲルマニウム膜を用いても同様の効果が得られる。
【0009】
また、本発明は、特に金属膜として熱伝導率の低い金属、具体的には熱伝導率が2.0W/Kcm以下、好ましくは1.0W/Kcm以下の金属膜を用いることが望ましい。かくすると、マスクエッジ部における放熱を最小限に抑えられるため、エッジ部直下の結晶性を損なわずに済む。例えば、図6に示すのは、マスクとしてアルミニウム膜を用いた場合、チタン膜を用いた場合、そしてマスクを用いなかった場合の3通りのパターンをシミュレーションで調べた測定結果である。シミュレーションは、熱伝導方程式をトランジェントに解くことにより温度分布の時間変化を調べた。レーザーは、パルス幅20ns、エネルギー密度100MJ/cm2のエネルギーを注入するとして計算した。また、アルミニウム膜及びチタン膜の熱伝導率は、それぞれ2.38W/Kcm、0.22W/Kcmとした。
【0010】
その結果、レーザー照射後20秒の状態において、レーザー照射領域とメタルマスク領域の境界付近におけるアルミニウム膜を用いた場合の曲線のみ緩やかに変化していることが判明した。即ち、アルミニウム膜の熱伝導性が高いため、マスクエッジ部における熱拡散が進んで温度分布が緩やかになっているのである。温度分布が緩やかになるということは、結晶粒が小さくなり、結晶性が劣ることを意味している。一方、メタルマスクとしてチタン膜を用いた場合、マスクを設けなかった場合とほぼ同じ温度分布を示しており、熱拡散によらず温度分布の急峻性を確保できることが判った。
【0011】
なお、熱伝導率が2.0W/Kcm以下の金属膜としては、典型的にはチタン(Ti)、タンタル(Ta)もしくはこれらの窒化物からなる金属(具体的には、窒化チタン(TiN)もしくは窒化タンタル(TaN))、またはクロム(Cr)もしくは白金(Pt)からなる金属膜、またはタングステン(W)、モリブデン(Mo)もしくはタングステン−モリブデン合金(W−Mo)からなる金属膜を用いることができる。特に、熱伝導率が約0.10W/Kcmの窒化タンタル膜、約0.22W/Kcmのチタン膜もしくは約0.28W/Kcmの窒化チタン膜が望ましい。
【0012】
以上のように、本発明を実施すると簡易な手段で結晶性の高い結晶質シリコン膜の形成が可能となり、薄膜トランジスタの少なくともチャネル形成領域として当該結晶質シリコン膜を用いれば、電界効果移動度(モビリティ)の向上及びS値(サブスレッショルド係数)の改善が達成される。また、モビリティやS値といった電気特性の向上した薄膜トランジスタを素子として用いた集積回路を搭載する半導体装置は、全体として動作速度の向上や駆動能力の向上といった動作性能の向上が達成される。
【0013】
【発明の実施の形態】
〔実施の形態1〕
本実施の形態は、本発明を用いて薄膜トランジスタを作製した例である。具体的な説明は、図1を用いて行う。
【0014】
図1(A)において、101は薄膜トランジスタを作製する基体、102は下地膜、103は非晶質シリコン膜である。基体101としては、公知の如何なる基体を用いても良いが、本発明は特に基体101としてガラス基板、プラスチック基板(プラスチックフィルムを含む。)を用いる際に有用である。下地膜102は、基体101からの可動イオンの拡散防止、非晶質シリコン膜103の密着性向上等を目的としたものであり、公知の酸化シリコン膜や窒化シリコン膜を用いれば良い。非晶質シリコン膜103としては、非晶質シリコン膜もしくは非晶質シリコンゲルマニウム膜その他のシリコンを主成分とする非晶質シリコン膜を用いることができる。
【0015】
次に、図1(B)において、104はストッパ膜、105はマスクである。ストッパ膜104は、後にマスク105を除去する際、下の半導体膜がエッチングされないようにするエッチングストッパとしての機能とマスク105の密着性を向上させる効果を兼ねている。具体的には、酸化シリコン膜、酸化窒化シリコン膜(SiONで示される。)もしくは酸化アルミニウム膜を用いることができる。勿論、ストッパ膜104は、後に照射されるレーザー光を透過する膜でなければならない。マスク105は、前掲の熱伝導率の低い金属膜を用いれば良い。なお、マスク105としては、レーザー光に対する遮蔽効果さえあれば目的は達成されるため、熱伝導率の高い金属膜であっても本発明に適用できることは言うまでもない。
【0016】
次に、図1(C)において、106a、106bは、1回目のレーザー光の照射により結晶化された第1の結晶質シリコン領域、107は非晶質シリコン領域である。レーザー光は、マスク105によって反射もしくは吸収されるため、その直下には非晶質シリコン領域107が残存し、レーザー光の照射された領域のみが第1の結晶質シリコン領域106a、106bとなる。即ち、マスク105のエッジ部の直下に境界を形成するように、第1の結晶質シリコン領域106a、106bと非晶質シリコン領域107が接する。なお、レーザー光としては、公知の如何なるレーザーから発振された光を用いても良い。また、レーザー照射条件に特に制限はなく、実施者が適宜決定すれば良い。
【0017】
次に、図1(D)において、108は、2回目のレーザー光の照射により結晶化された第2の結晶質シリコン領域である。図1(D)においては、マスク105を除去した後にレーザー光の照射が行われる。このレーザー光の照射により結晶質シリコン領域106a、106bを核として非晶質シリコン領域107のラテラル成長が行われ、非常に結晶性の高い第2の結晶質シリコン領域108が得られる。なお、ここで用いるレーザーとしては、固体レーザー(代表的にはNd:YAGレーザーもしくはNd:YVO4レーザー等)の第2高調波が望ましい。特に、連続発振の固体レーザーを光源に用い、その半導体膜上における照射領域が、該半導体膜が消失せず、かつ、結晶化が可能な範囲の走査速度(20〜60cm/秒)で移動するような条件を選択すると良い。
【0018】
図1(A)〜(D)に示した工程を経た後、公知の作製方法に従って薄膜トランジスタを作製すれば良い。勿論、少なくともチャネル形成領域は、前掲の第2の結晶質シリコン領域を用いることが重要である。以上のように、本発明を実施することにより簡易な手段で結晶性の高い結晶質シリコン領域の形成が可能となり、その結晶質シリコン領域をチャネル形成領域に用いることで電界効果移動度の向上及びS値の改善された薄膜トランジスタが得られる。
【0019】
〔実施の形態2〕
本実施の形態は、実施の形態1において、ストッパ膜104及びマスク105をそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であり、2回目のレーザー光の照射方向を異なるものとしたことを特徴とする。具体的な説明は、図2を用いて行うものとし、必要に応じて図1と同一の符号を用いる。また、本実施の形態は、実施の形態1における工程順序の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1を組み合わせて考えれば良い。
【0020】
まず、実施の形態1と同様に、基体101、下地膜102及び非晶質シリコン膜103を形成した後(図2(A))、ゲート絶縁膜201として50〜150nmの厚さの酸化シリコン膜を形成する。ゲート絶縁膜201の材料は、公知の材料を用いれば良く、膜厚等の条件は実施者が適宜設定すれば良い。さらに、ゲート絶縁膜201の上にはゲート電極(マスクとして機能する。)202を形成する。ゲート電極202の材料は、実施の形態1と同様で良い(図2(B))。
【0021】
次に、実施の形態1と同様に、1回目のレーザー光の照射を行い、第1の結晶質シリコン領域106a、106b及び非晶質シリコン領域107を画定する(図2(C))。そして、ゲート電極202を残したまま基体101側から半導体膜の裏面に対して2回目のレーザー光の照射を行い、第2の結晶質シリコン領域203を形成する(図2(D))。このとき、基体101としては、2回目に照射されるレーザー光を透過する材料用いなければならない。2回目のレーザー光の光源としてNd:YAGレーザーやNd:YVO4レーザーを用いる場合、一般的なガラス基板であれば問題なく透過する。
【0022】
そして、図2(A)〜(D)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成できる上、さらに実施の形態1に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。
【0023】
〔実施の形態3〕
本実施の形態は、実施の形態2と同様に、ストッパ膜及びマスクをそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であるが、実施の形態2がトップゲート型薄膜トランジスタ(具体的にはプレーナ型薄膜トランジスタ)に適用したのに対し、本実施の形態は、ボトムゲート型薄膜トランジスタ(具体的には逆スタガ型薄膜トランジスタ)に適用した例である。具体的な説明は、図3を用いて行う。また、本実施の形態は、実施の形態1における工程順序及びトランジスタ構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1を組み合わせて考えれば良い。
【0024】
まず、基体301の上にゲート電極302を形成する。ゲート電極302の材料は、実施の形態1で述べた材料を用いれば良い。ゲート電極302の上にはゲート絶縁膜303及び非晶質シリコン膜304を形成する。ゲート絶縁膜303は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜もしくはこれらの積層膜を用いれば良く、特に基体301及びゲート電極302に接する第1層目は、窒化珪素膜を用いることが好ましい。これは、窒化珪素膜により基体301から可動イオン等が拡散することを防ぐ効果を期待できるからである。非晶質シリコン膜304は、公知の技術で成膜すれば良いが、ゲート絶縁膜303を大気解放することなく同一装置内で連続的に形成してしまうことが望ましい。なお、基体301、ゲート絶縁膜303及び非晶質シリコン膜304は特にここで示した材料に限定する必要はない(図3(A))。
【0025】
次に、基体301側から非晶質シリコン膜304の裏面に対して1回目のレーザー光の照射を行う。その際、ゲート電極302がマスクとして機能するため、第1の結晶質シリコン領域305a、305b及び非晶質シリコン領域306が画定する(図3(B))。
【0026】
次に、第1の結晶性シリコン領域305a、305b及び非晶質シリコン領域306の上方から2回目のレーザー光の照射を行い、第2の結晶質シリコン領域307を形成する。このとき、2回目のレーザー光の光源としてNd:YAGレーザーやNd:YVO4レーザーの第2高調波を用いることが好ましい。また、この2回目のレーザー光の照射は、第1の結晶性シリコン領域305a、305b及び非晶質シリコン領域306の上に酸化シリコン膜等の保護膜を設けた後に行っても良い(図3(C))。
【0027】
そして、図3(A)〜(C)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成できる上、さらに実施の形態1に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。さらに、2回目のレーザー光の照射を半導体膜に直接行うことができるため、レーザー光のエネルギー密度の制御が容易となり、プロセスマージンが向上するという利点もある。
【0028】
〔実施の形態4〕
実施の形態1〜3によれば、二つの第1の結晶性シリコン領域を核としたラテラル成長により第2の結晶性シリコン領域が形成されるため、互いにラテラル成長してきた二つの結晶性シリコン領域は、ゲート電極の直下もしくは直上に結晶粒界(ここではラテラル成長した結晶粒のぶつかり合った境界を指す。)を生じる。この結晶粒界は、キャリアの移動方向に対して垂直に1本だけ形成されるものであり、薄膜トランジスタの電気特性に悪影響を与えるようなものではないが、多少はキャリアを捕獲してしまう可能性を否定できない。
【0029】
そこで、本実施の形態では、実施の形態2において、ゲート電極のパターニングを2回に分けることによりチャネル形成領域中に結晶粒界が形成されない構成とした例を示す。具体的な説明は、図4を用いて行うものとし、必要に応じて図1及び図2と同一の符号を用いる。また、本実施の形態は、実施の形態2におけるゲート電極の構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1及び2を組み合わせて考えれば良い。
【0030】
まず実施の形態1の手順に従って、図4(A)の状態を形成したら、ゲート絶縁膜201及び後にゲート電極を構成する導電膜401を形成する。導電膜401の材料については、実施の形態1を参照すればよ良い。導電膜401の紙面に向かって横方向の長さは、少なくともチャネル形成領域の2倍以上の長さであることが好ましい。2倍以上であれば、最終的にチャネル形成領域内に結晶粒界を形成しないで済む。
【0031】
次に、1回目のレーザー光の照射を行い、第1の結晶性シリコン領域402及び非晶質シリコン領域403を画定し(図4(C))、さらに第1の結晶性シリコン領域402及び非晶質シリコン領域403の裏面側から2回目のレーザー光の照射を行い、第2の結晶性シリコン領域404を形成する(図4(D))。このとき、ラテラル成長の距離にも限界があるため、本実施の形態は、チャネル形成領域の長さ(キャリアの移動方向における長さ)が3μm以下(好ましくは2μm以下)の薄膜トランジスタの作製において有効な技術と言える。
【0032】
次に、導電膜401を再度パターニングしてゲート電極405を形成する(図4(E))。そして、図4(A)〜(E)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、チャネル形成領域に結晶粒界を形成せずに済むため、実施の形態1及び2の効果に加え、電界効果移動度のさらなる向上を期待できる。
【0033】
【実施例】
〔実施例1〕
本実施例では、実施の形態1に示した作製工程に従って第2の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図7を用いて説明する。なお、本実施例に示す作製工程は、公知の薄膜トランジスタの作製工程であり、本発明の適用を限定するものではない。また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。
【0034】
まず、実施の形態1及び図1に示した工程に従って、図1(D)の状態を得たら、ゲート絶縁膜701として酸化シリコン膜を150nmの厚さに形成し、さらにタングステンとモリブデンの合金からなるゲート電極702を250nmの厚さに形成する(図7(A))。
【0035】
次に、フォトレジスト(図示せず)またはゲート電極702をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域703、ドレイン領域704、チャネル形成領域705及びLDD(ライトドープトドレイン)領域706a、706bを形成する。勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。さらに、第1保護膜707として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う(図7(B))。
【0036】
次に、第1保護膜707上に層間絶縁膜708として酸化シリコン膜を90nmの厚さに形成し、層間絶縁膜708にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極709及びドレイン電極710を形成する。膜厚は、40nmとすれば良い。これらソース電極709及びドレイン電極710を覆って第2保護膜711として窒化シリコン膜を20nmの厚さに設けて図7(C)に示す薄膜トランジスタが完成する。
【0037】
以上のように形成した薄膜トランジスタは、結晶性の高い結晶質シリコン領域をチャネル形成領域として有するため、電界効果移動度が向上し、S値が改善するという優れた効果を有するものとなる。
【0038】
なお、実施の形態2により第2の結晶性シリコン領域を形成した場合は、ゲート電極202をそのまま活用することができるため、本実施例に示した図7(B)以降の工程に従えば良い。また、実施の形態4により第2の結晶性シリコン領域を形成した場合は、本実施例の図7(A)以降の工程に従えば良い。
【0039】
〔実施例2〕
本実施例では、実施の形態3に示した作製工程に従って第2の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図8を用いて説明する。なお、本実施例に示す作製工程は、デュアルゲート構造(上下二つのゲート電極でチャネル形成領域を挟んだ構造)の薄膜トランジスタの作製工程を示す一例であり、本発明の適用を限定するものではない。また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。
【0040】
まず、実施の形態3及び図3に示した工程に従って、図3(C)の状態を得たら、ゲート絶縁膜801として酸化シリコン膜を150nmの厚さに形成し、さらにタングステンとモリブデンの合金からなる第2ゲート電極802を250nmの厚さに形成する(図8(A))。
【0041】
次に、フォトレジスト(図示せず)または第2ゲート電極802をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域803、ドレイン領域804、チャネル形成領域805及びLDD(ライトドープトドレイン)領域806a、806bを形成する。勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。さらに、第1保護膜807として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う(図8(B))。
【0042】
次に、第1保護膜807上に層間絶縁膜808として酸化シリコン膜を90nmの厚さに形成し、層間絶縁膜808にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極809及びドレイン電極810を形成する。膜厚は、40nmとすれば良い。これらソース電極809及びドレイン電極810を覆って第2保護膜811として窒化シリコン膜を20nmの厚さに設けて図8(C)に示すデュアルゲート構造の薄膜トランジスタが完成する。
【0043】
以上のように形成したデュアルゲート構造の薄膜トランジスタは、第1ゲート電極302、第1ゲート絶縁膜303、チャネル形成領域805、第2ゲート絶縁膜801及び第2ゲート電極802を有するため、構造的にも電界効果移動度の向上が望めるが、本実施例においては、さらに当該チャネル形成領域として結晶性の高い結晶質シリコン領域を有するため、さらなるオン電流の増加及びS値の改善が図れる。
【0044】
なお、本実施例では、チャネル形成領域を挟んで上下にゲート電極を設けたデュアルゲート構造とした例を示したが、第2ゲート電極802を設けなければ、公知のボトムゲート構造の薄膜トランジスタ(具体的には、逆スタガ型薄膜トランジスタ)を作製可能であることは言うまでもない。
【0045】
〔実施例3〕
本実施例では、本発明を実施して得た半導体装置の一例として、EL素子を含む発光装置を作製した例について説明する。図9はアクティブマトリクス型の発光装置の断面図である。なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【0046】
図9において、901は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。基板901の上には画素部911および駆動回路912が設けられている。ここで、まず画素部911について説明する。
【0047】
画素部911は画像表示を行う領域であり、複数の画素を有し、各画素にはEL素子に流れる電流を制御するためのTFT(以下、電流制御TFTという)902およびEL素子900が設けられている。なお、ここでは電流制御TFT902しか図示していないが、電流制御TFTのゲートに加わる電圧を制御するためのTFT(以下、スイッチングTFTという)を設けている。
【0048】
また、電流制御TFT902は、ここではpチャネル型TFTを用いることが好ましい。nチャネル型TFTとすることも可能であるが、図9の構造のようにEL素子の陽極に電流制御TFTを接続する場合は、pチャネル型TFTにした方が消費電力を抑えることができる。但し、スイッチングTFT(図示せず)はnチャネル型TFTでもpチャネル型TFTでも良い。
【0049】
また、電流制御TFT902のドレインには画素電極903が電気的に接続されている。ここでは、画素電極903の材料として仕事関数が4.5〜5.5eVの導電性材料を用いるため、画素電極903はEL素子910の陽極として機能する。画素電極903として代表的には、酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらの化合物を用いれば良い。
【0050】
また、画素電極903の端部は絶縁体904の上にはEL層905が設けられている。なお、本明細書においてEL層とはEL素子の構成に含まれる有機化合物もしくは無機化合物からなる積層体であり、発光層に正孔注入層、正孔輸送層、正孔ブロッキング層、電子注入層、電子輸送層もしくは電子ブロッキング層として機能する有機化合物もしくは無機化合物を積層した層の総称を指す。但し、EL層には発光層を単層で用いた場合も含む。
【0051】
次に、EL層905の上には陰極906が設けられる。陰極906の材料としては仕事関数が2.5〜3.5eVの導電性材料を用いる。陰極906として代表的には周期表の1族もしくは2族に属する元素を含む導電膜もしくはそれにアルミニウム合金を積層して用いれば良い。
【0052】
また、画素電極903、EL層905および陰極906からなるEL素子910は、保護膜907で覆われている。保護膜907はEL素子900を酸素および水から保護するために設けられる。保護膜907の材料としては、窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、酸化タンタル膜もしくは炭素膜(具体的にはダイヤモンドライクカーボン膜)を用いる。
【0053】
次に、駆動回路912について説明する。駆動回路912は画素部911に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタが設けられている。ここでは、これらの回路の基本単位としてnチャネル型TFT908およびpチャネル型TFT909からなるCMOS回路を示している。
【0054】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタの回路構成は公知のもので良い。また、図9では同一の基板上に画素部911および駆動回路912を設けているが、駆動回路912を設けずにICやLSIを電気的に接続することも可能である。
【0055】
また、ここでは電流制御TFT902にEL素子900の陽極が電気的に接続されているが、EL素子900の陰極が電流制御TFTに電気的に接続された構造とすることもできる。その場合、画素電極を陰極906と同様の材料で形成し、陰極を画素電極903と同様の材料で形成すれば良い。また、その場合、電流制御TFT902はnチャネル型TFTとすることが好ましい。
【0056】
本発明を実施して得た薄膜トランジスタは、上記電流制御TFT902、スイッチングTFT(図示せず)、nチャネル型TFT908及びpチャネル型TFT909に用いることが可能である。また、画素部911に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路912に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【0057】
本発明を実施して得た発光装置は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、発光装置の動作性能の向上につながり、画質の良い表示が可能となる。なお、当該発光装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものがエレクトロルミネッセンスディスプレイである。
【0058】
〔実施例4〕
本実施例では、本発明を実施して得た半導体装置の一例として、液晶素子を含む液晶表示装置を作製した例について説明する。図10はアクティブマトリクス型の液晶表示装置の断面図である。なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【0059】
図10において、601は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。基板601の上には画素部611および駆動回路612が設けられている。ここで、まず画素部611について説明する。
【0060】
画素部611は画像表示を行う領域であり、複数の画素を有し、各画素には液晶素子に印加する電圧のオン/オフを制御するためのTFT(以下、スイッチングTFTという)602および液晶素子600が設けられている。このスイッチングTFT602のドレインには画素電極603が電気的に接続されている。ここでは、画素電極603の材料としてITO(酸化インジウムと酸化スズの化合物)を用いるが、反射型液晶表示装置とする場合は、アルミニウム合金等の反射率の高い金属を用いれば良い。また、画素電極603上には図示されないが、配向膜が設けられている。勿論、ラビング処理の必要ない配向処理が可能であれば、特に配向膜を設ける必要はない。さらに、図示しない配向膜の上には樹脂からなるスペーサ604が設けられている。これは球状のスペーサを散布することによっても代用できる。
【0061】
605は対向基板であり、その上にはITO膜で形成された対向電極606及びクロム膜で形成された遮光マスク607が設けられている。遮光マスク607は、後に液晶セルを組んだ際に各画素のスイッチングTFT上に配置されず、かつ、駆動回路612を遮光できるように予めパターン形成されている。なお、対向電極606及び遮光マスク607上には図示しないが配向膜が設けられている。
【0062】
これらの基板601と対向基板605を図示しないシール材で接着し、該シール材に囲まれた領域に液晶608を注入して液晶表示装置が完成する。液晶セルの組み立て工程は、公知の技術を用いれば良い。
【0063】
次に、駆動回路612について説明する。駆動回路612は画素部611に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタが設けられている。ここでは、これらの回路の基本単位としてnチャネル型TFT609およびpチャネル型TFT610からなるCMOS回路を示している。
【0064】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタの回路構成は公知のもので良い。また、図10では同一の基板上に画素部611および駆動回路612を設けているが、駆動回路612を設けずにICやLSIを電気的に接続することも可能である。
【0065】
本発明を実施して得た薄膜トランジスタは、上記スイッチングTFT602、、nチャネル型TFT609及びpチャネル型TFT610に用いることが可能である。また、画素部611に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路612に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【0066】
本発明を実施して得た液晶表示装置は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、液晶表示装置の動作性能の向上につながり、画質の良い表示が可能となる。なお、当該液晶表示装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものが液晶ディスプレイである。
【0067】
〔実施例5〕
本実施例では、本発明を実施して得た半導体装置の一例として、センサを含む半導体集積回路を作製した例について説明する。図11はセンサの断面図である。なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【0068】
図11において、501は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。基板501の上には画素部511および駆動回路512が設けられている。ここで、まず画素部511について説明する。
【0069】
画素部511は画像表示を行う領域であり、複数の画素を有し、各画素には光電変換素子で発生した電圧を増幅するためのTFT(以下、増幅TFTという)502および光電変換素子500が設けられている。この増幅TFT502のドレインには画素電極503が電気的に接続されている。ここでは、画素電極503の材料としてITO(酸化インジウムと酸化スズの化合物)を用いるが、金属を用いても良い。
【0070】
画素電極503上には光電変換層504及び対向電極505が設けられる。本実施例において、光電変換層504は、P型半導体層、I型(真性)半導体層及びN型半導体層の積層構造からなる積層体であるが、いわゆる太陽電池等に用いられるあらゆる積層構造を用いることが可能である。また、対向電極505としては、透明なITO膜等を用いても良いし、金属膜を用いても良い。即ち、画素電極側もしくは対向電極側から光入射が行われるように構成されれば、電極材料は特に限定されない。そして、最後に光電変換素子500を覆って保護膜505を設ける。保護膜505としては、窒化シリコン膜もしくは酸化シリコン膜を用いれば良い。
【0071】
次に、駆動回路512について説明する。駆動回路512は画素部511に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御したり、画素部511で読み取られた信号を演算したりする領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)、レベルシフタ、補正回路もしくは演算回路が設けられている。ここでは、これらの回路の基本単位としてnチャネル型TFT506およびpチャネル型TFT507からなるCMOS回路を示している。
【0072】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)、レベルシフタ、補正回路もしくは演算回路の回路構成は公知のもので良い。また、図11では同一の基板上に画素部511および駆動回路512を設けているが、駆動回路512を設けずにICやLSIを電気的に接続することも可能である。
【0073】
本発明を実施して得た薄膜トランジスタは、上記スイッチングTFT502、、nチャネル型TFT506及びpチャネル型TFT507に用いることが可能である。また、画素部511に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路512に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【0074】
本発明を実施して得た半導体集積回路は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、センサの動作性能の向上につながり、解像度の高い読み取り性能を有するセンサを得ることが可能となる。
【0075】
【発明の効果】
本発明を実施することにより簡易な方法で結晶性の高い結晶質シリコン膜を得ることが可能となり、さらに当該結晶質シリコン膜を薄膜トランジスタのチャネル形成領域として用いることで、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成することができる。また、当該作製方法を用いて作製された薄膜トランジスタを用いることにより発光装置もしくは液晶表示装置の画質の向上を図ることが可能である。さらに、当該作製方法を用いて作製された薄膜トランジスタを用いることによりセンサとしての読み取り解像度を向上させることが可能である。
【図面の簡単な説明】
【図1】 結晶質シリコン膜の作製方法を示す図。
【図2】 結晶質シリコン膜の作製方法を示す図。
【図3】 結晶質シリコン膜の作製方法を示す図。
【図4】 結晶質シリコン膜の作製方法を示す図。
【図5】 非晶質シリコンと結晶質シリコンの吸収係数の波長依存性を示す図。
【図6】 メタルマスクの材料による温度分布の相違を示すシミュレーション結果を示す図。
【図7】 薄膜トランジスタの作製方法を示す図。
【図8】 薄膜トランジスタの作製方法を示す図。
【図9】 発光装置の断面構造を示す図。
【図10】 液晶表示装置の断面構造を示す図。
【図11】 センサの断面構造を示す図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a thin film transistor, and belongs to all technical fields in which the thin film transistor can be used. That is, a technical field related to a display typified by LCD (liquid crystal display), ELD (electroluminescence display) or FED (field emission display) or a technical field related to a sensor typified by a CMOS sensor or the like. It belongs to the technical field related to all semiconductor devices to be mounted.
[0002]
[Prior art]
A thin film transistor is a semiconductor element that performs a switching operation by controlling carriers (electrons or holes) moving in an active layer made of a semiconductor, and a silicon film is generally used as the semiconductor. In particular, in recent years, the development of forming an active layer of a thin film transistor by forming a polycrystalline silicon film (also referred to as a polysilicon film) on an inexpensive glass substrate has attracted attention. When producing a polycrystalline silicon film on a glass substrate, there is a limitation due to the heat resistance of the glass substrate, so how to obtain a polycrystalline silicon film with high crystallinity at low temperatures is the key to improving the characteristics of thin film transistors. .
[0003]
Under such circumstances, a crystallization technique using laser light irradiation has been developed as a technique for forming a polycrystalline silicon film on a glass substrate at a low temperature. Crystallization by laser light irradiation (hereinafter referred to as laser crystallization) is a technology that instantaneously melts and recrystallizes the amorphous silicon film by absorbing the energy of the laser light. Since the processing is completed within an extremely short time, it is possible to easily form a polycrystalline silicon film on a glass substrate without affecting the substrate.
[0004]
Recently, a technology to obtain a highly crystalline polycrystalline silicon film using continuous wave laser light has been announced (Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization; A. Hara, F. Takeuchi, M. Takei, K. Yoshino, K. Suga and N. Sasaki, AMLCD'01 Tech.Dig., 2001, pp. 227-230). In this technology, a continuous wave laser beam is scanned on an amorphous silicon film, a temperature difference is formed in the film by moving the solid-liquid interface of the semiconductor, and the silicon film is crystallized using the temperature difference. Technology. However, if the scanning speed is low, the film itself bumps and disappears, and if the scanning speed is high, the movement speed of the solid-liquid interface is exceeded, resulting in insufficient crystallization. Have.
[0005]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and forms a temperature difference in a silicon film by a simpler method, forms a highly crystalline silicon film using the temperature difference, and forms a semiconductor film. It is an object of the present invention to provide a technique for manufacturing a thin film transistor with good switching characteristics, in which an active layer is used. It is another object of the present invention to provide a technique for manufacturing a semiconductor device with high operating performance in which thin film transistors according to the present invention are integrated.
[0006]
It is another object of the present invention to provide a laser crystallization technique using a gate electrode in order to form a temperature difference in a semiconductor film by the above simple method.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, a method for manufacturing a thin film transistor according to the present invention uses a difference in absorption rate of laser light between an amorphous silicon film and a crystalline silicon film, and selectively crystallizes the amorphous silicon film. In forming a crystalline silicon film, a metal film (preferably a gate electrode) provided on a part of the amorphous silicon film is used as a mask. Specifically, a mask made of a metal film is provided on the amorphous silicon film, and laser light is irradiated from above the mask, that is, from above the amorphous silicon film (first laser light irradiation). After crystallizing a part of the amorphous silicon film and then removing the mask or from below the amorphous silicon film, laser light is irradiated again (second laser light irradiation) to crystallize in the previous step. The remaining amorphous portion (a part of the amorphous silicon film) is laterally grown (also referred to as lateral growth) with the remaining portion as a nucleus.
[0008]
As described above, when utilizing the difference in the absorption rate of the laser light between the amorphous silicon film and the crystalline silicon film, the light source of the laser light used for the second irradiation is 400 to 600 nm (preferably 450 to 550 nm). ), Typically a solid-state laser (typically Nd: YAG laser or Nd: YVO) Four It is preferable to use a second harmonic such as a laser or an argon laser. In particular, when the second harmonic of the solid laser is used, the amorphous part can be preferentially melted, and as a result, a temperature difference is easily formed between the amorphous part and the crystalline part. be able to. This is because, as shown in FIG. 5, the wavelength dependency of the absorption coefficient is different between the amorphous silicon film and the crystalline silicon film. That is, from FIG. 5, in the wavelength region of 400 to 600 nm, crystalline silicon (denoted as poly-Si) clearly has an absorption coefficient (denoted as α) compared to amorphous silicon (denoted as a-Si). Is small. Since this tendency is the same for the silicon germanium (SiGe) film, the present invention can provide the same effect even when the silicon germanium film is used as the semiconductor film.
[0009]
In the present invention, it is particularly desirable to use a metal having a low thermal conductivity, specifically a metal film having a thermal conductivity of 2.0 W / Kcm or less, preferably 1.0 W / Kcm or less, as the metal film. In this way, since heat radiation at the mask edge portion can be minimized, the crystallinity immediately below the edge portion is not impaired. For example, FIG. 6 shows measurement results obtained by examining three patterns in a case where an aluminum film is used as a mask, a case where a titanium film is used, and a case where no mask is used. In the simulation, the temporal change of the temperature distribution was investigated by transiently solving the heat conduction equation. The laser has a pulse width of 20 ns and an energy density of 100 MJ / cm. 2 Calculated as injecting energy. The thermal conductivities of the aluminum film and titanium film were 2.38 W / Kcm and 0.22 W / Kcm, respectively.
[0010]
As a result, it was found that only the curve when using an aluminum film in the vicinity of the boundary between the laser irradiation region and the metal mask region slowly changes in the state 20 seconds after the laser irradiation. That is, since the aluminum film has a high thermal conductivity, the thermal diffusion at the mask edge portion advances and the temperature distribution becomes gentle. The gentle temperature distribution means that the crystal grains are small and the crystallinity is inferior. On the other hand, when a titanium film is used as the metal mask, the temperature distribution is almost the same as when the mask is not provided, and it has been found that the steepness of the temperature distribution can be ensured regardless of thermal diffusion.
[0011]
The metal film having a thermal conductivity of 2.0 W / Kcm or less is typically a metal composed of titanium (Ti), tantalum (Ta) or a nitride thereof (specifically, titanium nitride (TiN)). Alternatively, a metal film made of tantalum nitride (TaN)), chromium (Cr) or platinum (Pt), or a metal film made of tungsten (W), molybdenum (Mo), or tungsten-molybdenum alloy (W-Mo) is used. Can do. In particular, a tantalum nitride film having a thermal conductivity of about 0.10 W / Kcm, a titanium film of about 0.22 W / Kcm, or a titanium nitride film of about 0.28 W / Kcm is desirable.
[0012]
As described above, when the present invention is implemented, a crystalline silicon film with high crystallinity can be formed by a simple means. When the crystalline silicon film is used as at least a channel formation region of a thin film transistor, field effect mobility (mobility) is achieved. ) And S value (subthreshold coefficient) are improved. In addition, a semiconductor device including an integrated circuit using a thin film transistor with improved electrical characteristics such as mobility and S value as an element achieves improvement in operation performance such as improvement in operation speed and improvement in driving ability as a whole.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
This embodiment is an example in which a thin film transistor is manufactured using the present invention. A specific description will be given with reference to FIG.
[0014]
In FIG. 1A, reference numeral 101 denotes a base for manufacturing a thin film transistor, 102 denotes a base film, and 103 denotes an amorphous silicon film. As the substrate 101, any known substrate may be used, but the present invention is particularly useful when a glass substrate or a plastic substrate (including a plastic film) is used as the substrate 101. The base film 102 is used for the purpose of preventing diffusion of mobile ions from the substrate 101 and improving the adhesion of the amorphous silicon film 103, and a known silicon oxide film or silicon nitride film may be used. As the amorphous silicon film 103, an amorphous silicon film, an amorphous silicon germanium film, or another amorphous silicon film mainly containing silicon can be used.
[0015]
Next, in FIG. 1B, 104 is a stopper film and 105 is a mask. The stopper film 104 has a function as an etching stopper for preventing the lower semiconductor film from being etched when the mask 105 is removed later and an effect of improving the adhesion of the mask 105. Specifically, a silicon oxide film, a silicon oxynitride film (indicated by SiON), or an aluminum oxide film can be used. Of course, the stopper film 104 must be a film that transmits laser light to be irradiated later. The mask 105 may be formed using the metal film having low thermal conductivity described above. Note that the object can be achieved as the mask 105 as long as it has a shielding effect against laser light. Therefore, it goes without saying that even a metal film having high thermal conductivity can be applied to the present invention.
[0016]
Next, in FIG. 1C, 106a and 106b are first crystalline silicon regions crystallized by the first laser light irradiation, and 107 is an amorphous silicon region. Since the laser light is reflected or absorbed by the mask 105, the amorphous silicon region 107 remains immediately below, and only the regions irradiated with the laser light become the first crystalline silicon regions 106a and 106b. That is, the first crystalline silicon regions 106a and 106b and the amorphous silicon region 107 are in contact with each other so as to form a boundary immediately below the edge portion of the mask 105. As the laser light, light oscillated from any known laser may be used. Moreover, there is no restriction | limiting in particular in laser irradiation conditions, A practitioner should just determine suitably.
[0017]
Next, in FIG. 1D, reference numeral 108 denotes a second crystalline silicon region crystallized by the second laser light irradiation. In FIG. 1D, laser light irradiation is performed after the mask 105 is removed. By this laser light irradiation, the amorphous silicon region 107 is laterally grown with the crystalline silicon regions 106a and 106b serving as nuclei, and the second crystalline silicon region 108 having very high crystallinity is obtained. The laser used here is a solid laser (typically Nd: YAG laser or Nd: YVO). Four The second harmonic of a laser or the like is desirable. In particular, a continuous wave solid-state laser is used as a light source, and an irradiation region on the semiconductor film moves at a scanning speed (20 to 60 cm / second) within a range where the semiconductor film is not lost and can be crystallized. It is recommended to select such conditions.
[0018]
After passing through the steps shown in FIGS. 1A to 1D, a thin film transistor may be manufactured according to a known manufacturing method. Of course, it is important to use the second crystalline silicon region described above at least for the channel formation region. As described above, by implementing the present invention, it is possible to form a crystalline silicon region having high crystallinity by a simple means. By using the crystalline silicon region as a channel formation region, the field effect mobility can be improved and A thin film transistor having an improved S value is obtained.
[0019]
[Embodiment 2]
This embodiment is an example in which the stopper film 104 and the mask 105 are used as they are as a gate insulating film and a gate electrode of a thin film transistor in Embodiment 1, and the second laser light irradiation direction is different. Features. The specific description is made with reference to FIG. 2, and the same reference numerals as those in FIG. 1 are used as necessary. In addition, since this embodiment is an invention related to the modification of the process sequence in Embodiment 1, the constituent material of the thin film, the laser irradiation conditions, and the like may be combined with Embodiment 1.
[0020]
First, as in Embodiment Mode 1, after the base 101, the base film 102, and the amorphous silicon film 103 are formed (FIG. 2A), a silicon oxide film with a thickness of 50 to 150 nm is formed as the gate insulating film 201. Form. As a material of the gate insulating film 201, a known material may be used, and conditions such as a film thickness may be appropriately set by a practitioner. Further, a gate electrode (functioning as a mask) 202 is formed over the gate insulating film 201. The material of the gate electrode 202 may be the same as that in Embodiment 1 (FIG. 2B).
[0021]
Next, similarly to Embodiment Mode 1, the first laser light irradiation is performed to define the first crystalline silicon regions 106a and 106b and the amorphous silicon region 107 (FIG. 2C). Then, the second crystalline silicon region 203 is formed by irradiating the back surface of the semiconductor film with the second laser light from the substrate 101 side while leaving the gate electrode 202 (FIG. 2D). At this time, the substrate 101 must be made of a material that transmits the laser light irradiated for the second time. Nd: YAG laser or Nd: YVO as the light source of the second laser beam Four When a laser is used, a general glass substrate can be transmitted without any problem.
[0022]
Then, after the steps shown in FIGS. 2A to 2D, a thin film transistor may be manufactured according to a known manufacturing method as in Embodiment Mode 1. According to this embodiment mode, the field effect mobility and the S value of the thin film transistor can be improved, and the process of removing the mask can be reduced as compared with the first embodiment mode. Productivity can be improved.
[0023]
[Embodiment 3]
This embodiment is an example in which the stopper film and the mask are used as they are as the gate insulating film and the gate electrode of the thin film transistor as in the second embodiment, but the second embodiment is a top-gate thin film transistor (specifically, In this embodiment, the present invention is applied to a bottom gate thin film transistor (specifically, an inverted staggered thin film transistor). A specific description will be given with reference to FIG. Further, since this embodiment is an invention related to the process sequence and the transistor structure modification in Embodiment 1, the constituent material of the thin film, laser irradiation conditions, and the like may be combined with Embodiment 1.
[0024]
First, the gate electrode 302 is formed on the substrate 301. The material described in Embodiment 1 may be used for the gate electrode 302. A gate insulating film 303 and an amorphous silicon film 304 are formed on the gate electrode 302. As the gate insulating film 303, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a stacked film thereof may be used. In particular, a silicon nitride film is used for the first layer in contact with the substrate 301 and the gate electrode 302. preferable. This is because the effect of preventing the mobile ions and the like from diffusing from the substrate 301 by the silicon nitride film can be expected. The amorphous silicon film 304 may be formed by a known technique, but it is preferable that the gate insulating film 303 be continuously formed in the same apparatus without releasing it to the atmosphere. Note that the base 301, the gate insulating film 303, and the amorphous silicon film 304 are not necessarily limited to the materials shown here (FIG. 3A).
[0025]
Next, the first laser light irradiation is performed from the substrate 301 side to the back surface of the amorphous silicon film 304. At that time, since the gate electrode 302 functions as a mask, the first crystalline silicon regions 305a and 305b and the amorphous silicon region 306 are defined (FIG. 3B).
[0026]
Next, second laser irradiation is performed from above the first crystalline silicon regions 305 a and 305 b and the amorphous silicon region 306 to form a second crystalline silicon region 307. At this time, Nd: YAG laser or Nd: YVO is used as the light source of the second laser beam. Four It is preferable to use the second harmonic of the laser. Further, the second laser light irradiation may be performed after a protective film such as a silicon oxide film is provided over the first crystalline silicon regions 305a and 305b and the amorphous silicon region 306 (FIG. 3). (C)).
[0027]
Then, after the steps shown in FIGS. 3A to 3C, a thin film transistor may be manufactured according to a known manufacturing method as in Embodiment Mode 1. According to this embodiment mode, the field effect mobility and the S value of the thin film transistor can be improved, and the process of removing the mask can be reduced as compared with the first embodiment mode. Productivity can be improved. Furthermore, since the second laser light irradiation can be performed directly on the semiconductor film, there is an advantage that the energy density of the laser light can be easily controlled and the process margin is improved.
[0028]
[Embodiment 4]
According to the first to third embodiments, since the second crystalline silicon region is formed by lateral growth using the two first crystalline silicon regions as nuclei, the two crystalline silicon regions that have grown laterally from each other are formed. Produces a grain boundary (here, refers to a boundary where the laterally grown crystal grains collide) immediately below or just above the gate electrode. This single crystal grain boundary is formed perpendicularly to the direction of carrier movement, and does not adversely affect the electrical characteristics of the thin film transistor. Cannot be denied.
[0029]
Therefore, in this embodiment mode, an example in which the crystal grain boundary is not formed in the channel formation region by dividing the patterning of the gate electrode into twice in Embodiment Mode 2 is described. The specific description will be made with reference to FIG. 4, and the same reference numerals as those in FIGS. 1 and 2 are used as necessary. In addition, since this embodiment is an invention related to the modification of the structure of the gate electrode in the second embodiment, the constituent material of the thin film, the laser irradiation conditions, and the like may be considered in combination with the first and second embodiments. .
[0030]
First, after the state of FIG. 4A is formed in accordance with the procedure of Embodiment Mode 1, a gate insulating film 201 and a conductive film 401 which later forms a gate electrode are formed. For the material of the conductive film 401, Embodiment 1 may be referred to. The length of the conductive film 401 in the horizontal direction toward the paper surface is preferably at least twice as long as the channel formation region. If it is twice or more, it is not necessary to finally form a crystal grain boundary in the channel formation region.
[0031]
Next, first laser light irradiation is performed to define the first crystalline silicon region 402 and the amorphous silicon region 403 (FIG. 4C), and further, the first crystalline silicon region 402 and the non-crystalline silicon region 402 A second laser light irradiation is performed from the back side of the crystalline silicon region 403 to form a second crystalline silicon region 404 (FIG. 4D). At this time, since the distance for lateral growth is limited, this embodiment is effective in manufacturing a thin film transistor in which the length of the channel formation region (the length in the carrier movement direction) is 3 μm or less (preferably 2 μm or less). Technology.
[0032]
Next, the conductive film 401 is patterned again to form the gate electrode 405 (FIG. 4E). After the steps shown in FIGS. 4A to 4E, a thin film transistor may be manufactured according to a known manufacturing method as in Embodiment Mode 1. According to this embodiment, since it is not necessary to form a crystal grain boundary in the channel formation region, it is possible to expect further improvement in field effect mobility in addition to the effects of the first and second embodiments.
[0033]
【Example】
[Example 1]
In this example, steps from the formation of the second crystalline silicon region in accordance with the manufacturing process described in Embodiment 1 to the completion of the thin film transistor are described with reference to FIGS. Note that the manufacturing process shown in this embodiment is a known manufacturing process of a thin film transistor, and does not limit application of the present invention. Any known material can be used as the thin film material constituting the thin film transistor.
[0034]
First, after the state shown in FIG. 1D is obtained in accordance with the steps shown in Embodiment Mode 1 and FIG. 1, a silicon oxide film is formed to a thickness of 150 nm as the gate insulating film 701, and an alloy of tungsten and molybdenum is further formed. A gate electrode 702 to be formed is formed to a thickness of 250 nm (FIG. 7A).
[0035]
Next, a source region 703, a drain region 704, a channel formation region 705, and LDD (lightly doped drain) regions 706a and 706b are formed by ion implantation or ion doping using a photoresist (not shown) or the gate electrode 702 as a mask. Form. Needless to say, these impurity regions may be formed by adding phosphorus, arsenic, or boron and then performing heat treatment for activation. Further, a silicon nitride film is provided as the first protective film 707, and heat treatment is performed to hydrogenate the silicon region (FIG. 7B).
[0036]
Next, a silicon oxide film having a thickness of 90 nm is formed as an interlayer insulating film 708 on the first protective film 707, contact holes are formed in the interlayer insulating film 708, and then a titanium nitride film, an aluminum alloy film, and a titanium film are formed. A source electrode 709 and a drain electrode 710 each including a stack are formed. The film thickness may be 40 nm. A silicon nitride film having a thickness of 20 nm is provided as the second protective film 711 so as to cover the source electrode 709 and the drain electrode 710, whereby the thin film transistor shown in FIG. 7C is completed.
[0037]
Since the thin film transistor formed as described above has a crystalline silicon region with high crystallinity as a channel formation region, the field effect mobility is improved and the S value is improved.
[0038]
Note that in the case where the second crystalline silicon region is formed in accordance with Embodiment Mode 2, the gate electrode 202 can be used as it is, and therefore, the steps after FIG. . In the case where the second crystalline silicon region is formed according to Embodiment Mode 4, the steps after FIG.
[0039]
[Example 2]
In this example, a process until a thin film transistor is completed after the second crystalline silicon region is formed in accordance with the manufacturing process described in Embodiment Mode 3 is described with reference to FIGS. Note that the manufacturing process described in this embodiment is an example of a manufacturing process of a thin film transistor having a dual gate structure (a structure in which a channel formation region is sandwiched between two upper and lower gate electrodes), and does not limit the application of the present invention. . Any known material can be used as the thin film material constituting the thin film transistor.
[0040]
First, when the state of FIG. 3C is obtained in accordance with the steps shown in Embodiment Mode 3 and FIG. 3, a silicon oxide film is formed to a thickness of 150 nm as the gate insulating film 801, and an alloy of tungsten and molybdenum is further formed. A second gate electrode 802 is formed to a thickness of 250 nm (FIG. 8A).
[0041]
Next, a source region 803, a drain region 804, a channel formation region 805, and an LDD (lightly doped drain) region 806a by ion implantation or ion doping using a photoresist (not shown) or the second gate electrode 802 as a mask, 806b is formed. Needless to say, these impurity regions may be formed by adding phosphorus, arsenic, or boron and then performing heat treatment for activation. Further, a silicon nitride film is provided as the first protective film 807, and heat treatment is performed to hydrogenate the silicon region (FIG. 8B).
[0042]
Next, a silicon oxide film having a thickness of 90 nm is formed as an interlayer insulating film 808 on the first protective film 807, contact holes are formed in the interlayer insulating film 808, and then a titanium nitride film, an aluminum alloy film, and a titanium film are formed. A source electrode 809 and a drain electrode 810 which are stacked are formed. The film thickness may be 40 nm. A silicon nitride film having a thickness of 20 nm is provided as the second protective film 811 so as to cover the source electrode 809 and the drain electrode 810, whereby the dual-gate thin film transistor shown in FIG. 8C is completed.
[0043]
Since the dual-gate thin film transistor formed as described above includes the first gate electrode 302, the first gate insulating film 303, the channel formation region 805, the second gate insulating film 801, and the second gate electrode 802, it is structurally However, in this embodiment, since the crystalline silicon region having high crystallinity is further provided as the channel formation region, the ON current can be further increased and the S value can be improved.
[0044]
Note that in this embodiment, an example of a dual gate structure in which gate electrodes are provided above and below a channel formation region is shown. However, if the second gate electrode 802 is not provided, a known bottom gate thin film transistor (specifically, Needless to say, an inverted staggered thin film transistor can be manufactured.
[0045]
Example 3
In this example, an example of manufacturing a light-emitting device including an EL element will be described as an example of a semiconductor device obtained by implementing the present invention. FIG. 9 is a cross-sectional view of an active matrix light-emitting device. Note that in this example, the top-gate thin film transistor described in Example 1 (including the manufacturing methods of Embodiments 1, 2, and 4) is described as an example; however, the dual-gate structure or the bottom illustrated in Example 2 is used. A thin film transistor having a gate structure can also be manufactured.
[0046]
In FIG. 9, reference numeral 901 denotes a substrate, which can be a glass substrate, a quartz substrate, a crystallized glass substrate, a plastic substrate (including a plastic film), or another substrate that transmits visible light. A pixel portion 911 and a driver circuit 912 are provided over the substrate 901. Here, the pixel portion 911 will be described first.
[0047]
The pixel portion 911 is an area for displaying an image, and includes a plurality of pixels. Each pixel is provided with a TFT (hereinafter referred to as a current control TFT) 902 and an EL element 900 for controlling a current flowing through the EL element. ing. Although only the current control TFT 902 is shown here, a TFT (hereinafter referred to as a switching TFT) for controlling the voltage applied to the gate of the current control TFT is provided.
[0048]
The current control TFT 902 is preferably a p-channel TFT here. Although an n-channel TFT can be used, when a current control TFT is connected to the anode of an EL element as in the structure of FIG. 9, power consumption can be suppressed by using a p-channel TFT. However, the switching TFT (not shown) may be an n-channel TFT or a p-channel TFT.
[0049]
A pixel electrode 903 is electrically connected to the drain of the current control TFT 902. Here, since a conductive material having a work function of 4.5 to 5.5 eV is used as a material of the pixel electrode 903, the pixel electrode 903 functions as an anode of the EL element 910. As the pixel electrode 903, typically, indium oxide, tin oxide, zinc oxide, or a compound thereof may be used.
[0050]
In addition, an EL layer 905 is provided over the insulator 904 at an end portion of the pixel electrode 903. In this specification, the EL layer is a laminate composed of an organic compound or an inorganic compound included in the structure of the EL element, and the light emitting layer has a hole injection layer, a hole transport layer, a hole blocking layer, and an electron injection layer. The generic term of the layer which laminated | stacked the organic compound or inorganic compound which functions as an electron carrying layer or an electron blocking layer. However, the EL layer includes a case where the light emitting layer is used as a single layer.
[0051]
Next, a cathode 906 is provided over the EL layer 905. As a material for the cathode 906, a conductive material having a work function of 2.5 to 3.5 eV is used. As the cathode 906, typically, a conductive film containing an element belonging to Group 1 or 2 of the periodic table or an aluminum alloy may be stacked.
[0052]
In addition, an EL element 910 including the pixel electrode 903, the EL layer 905, and the cathode 906 is covered with a protective film 907. The protective film 907 is provided to protect the EL element 900 from oxygen and water. As a material for the protective film 907, a silicon nitride film, a silicon nitride oxide film, an aluminum oxide film, a tantalum oxide film, or a carbon film (specifically, a diamond-like carbon film) is used.
[0053]
Next, the drive circuit 912 will be described. The driver circuit 912 is an area for controlling the timing of signals (gate signal and data signal) transmitted to the pixel portion 911, and is provided with a shift register, a buffer, a latch, an analog switch (transfer gate), or a level shifter. Here, a CMOS circuit including an n-channel TFT 908 and a p-channel TFT 909 is shown as a basic unit of these circuits.
[0054]
The circuit configuration of the shift register, buffer, latch, analog switch (transfer gate) or level shifter may be a known one. In FIG. 9, the pixel portion 911 and the driver circuit 912 are provided over the same substrate; however, an IC or an LSI can be electrically connected without providing the driver circuit 912.
[0055]
Here, the anode of the EL element 900 is electrically connected to the current control TFT 902; however, a structure in which the cathode of the EL element 900 is electrically connected to the current control TFT may be employed. In that case, the pixel electrode may be formed using the same material as the cathode 906 and the cathode may be formed using the same material as the pixel electrode 903. In that case, the current control TFT 902 is preferably an n-channel TFT.
[0056]
A thin film transistor obtained by implementing the present invention can be used for the current control TFT 902, the switching TFT (not shown), the n-channel TFT 908, and the p-channel TFT 909. In addition, a structure in which the inverted staggered thin film transistor described in Embodiment 2 is formed in the pixel portion 911 and the dual gate thin film transistor described in Embodiment 2 is formed in the driver circuit 912 is also possible.
[0057]
A light-emitting device obtained by implementing the present invention can be formed using a thin film transistor with high switching performance and high operating speed because the field effect mobility of each thin film transistor is high and the S value is improved. Therefore, the operation performance of the light emitting device is improved, and display with good image quality is possible. Note that an electroluminescent display is a display in which a light emitting device provided with an input terminal or an output terminal is incorporated in a housing.
[0058]
Example 4
In this example, an example of manufacturing a liquid crystal display device including a liquid crystal element will be described as an example of a semiconductor device obtained by implementing the present invention. FIG. 10 is a cross-sectional view of an active matrix liquid crystal display device. Note that in this example, the top-gate thin film transistor described in Example 1 (including the manufacturing methods of Embodiments 1, 2, and 4) is described as an example; however, the dual-gate structure or the bottom illustrated in Example 2 is used. A thin film transistor having a gate structure can also be manufactured.
[0059]
In FIG. 10, reference numeral 601 denotes a substrate, which can be a glass substrate, a quartz substrate, a crystallized glass substrate, a plastic substrate (including a plastic film), or another substrate that transmits visible light. A pixel portion 611 and a driver circuit 612 are provided over the substrate 601. Here, the pixel portion 611 will be described first.
[0060]
The pixel portion 611 is a region for displaying an image, and includes a plurality of pixels. Each pixel has a TFT (hereinafter referred to as a switching TFT) 602 for controlling on / off of a voltage applied to the liquid crystal element, and a liquid crystal element. 600 is provided. A pixel electrode 603 is electrically connected to the drain of the switching TFT 602. Here, ITO (compound of indium oxide and tin oxide) is used as the material of the pixel electrode 603. However, when a reflective liquid crystal display device is used, a metal having high reflectivity such as an aluminum alloy may be used. Further, although not shown in the drawing, an alignment film is provided on the pixel electrode 603. Of course, it is not necessary to provide an alignment film as long as an alignment process that does not require a rubbing process is possible. Further, a spacer 604 made of resin is provided on the alignment film (not shown). This can be substituted by spraying spherical spacers.
[0061]
Reference numeral 605 denotes a counter substrate, on which a counter electrode 606 formed of an ITO film and a light shielding mask 607 formed of a chromium film are provided. The light shielding mask 607 is not arranged on the switching TFT of each pixel when a liquid crystal cell is assembled later, and is patterned in advance so that the driving circuit 612 can be shielded from light. Note that an alignment film (not shown) is provided over the counter electrode 606 and the light shielding mask 607.
[0062]
The substrate 601 and the counter substrate 605 are bonded with a sealing material (not shown), and liquid crystal 608 is injected into a region surrounded by the sealing material to complete a liquid crystal display device. A known technique may be used for the assembly process of the liquid crystal cell.
[0063]
Next, the drive circuit 612 will be described. The driver circuit 612 is an area for controlling the timing of signals (gate signal and data signal) transmitted to the pixel portion 611, and is provided with a shift register, a buffer, a latch, an analog switch (transfer gate), or a level shifter. Here, a CMOS circuit including an n-channel TFT 609 and a p-channel TFT 610 is shown as a basic unit of these circuits.
[0064]
The circuit configuration of the shift register, buffer, latch, analog switch (transfer gate) or level shifter may be a known one. In FIG. 10, the pixel portion 611 and the driver circuit 612 are provided over the same substrate; however, an IC or an LSI can be electrically connected without providing the driver circuit 612.
[0065]
A thin film transistor obtained by implementing the present invention can be used for the switching TFT 602, the n-channel TFT 609, and the p-channel TFT 610. Alternatively, a structure in which the thin film transistor having the inverted stagger structure described in Embodiment 2 is formed in the pixel portion 611 and the thin film transistor having the dual gate structure shown in Embodiment 2 is formed in the driver circuit 612 is also possible.
[0066]
The liquid crystal display device obtained by carrying out the present invention should be formed of a thin film transistor with good switching performance and high operating speed because the field effect mobility of each thin film transistor is high and the S value is improved. Therefore, the operation performance of the liquid crystal display device is improved, and display with good image quality is possible. Note that a liquid crystal display is a display in which a liquid crystal display device provided with an input terminal or an output terminal is incorporated in a housing.
[0067]
Example 5
In this embodiment, an example of manufacturing a semiconductor integrated circuit including a sensor will be described as an example of a semiconductor device obtained by implementing the present invention. FIG. 11 is a sectional view of the sensor. Note that in this example, the top-gate thin film transistor described in Example 1 (including the manufacturing methods of Embodiments 1, 2, and 4) is described as an example; however, the dual-gate structure or the bottom illustrated in Example 2 is used. A thin film transistor having a gate structure can also be manufactured.
[0068]
In FIG. 11, reference numeral 501 denotes a substrate, which can be a glass substrate, a quartz substrate, a crystallized glass substrate, a plastic substrate (including a plastic film), or another substrate that transmits visible light. A pixel portion 511 and a driver circuit 512 are provided over the substrate 501. Here, the pixel portion 511 will be described first.
[0069]
The pixel portion 511 is an area for displaying an image, and includes a plurality of pixels. Each pixel includes a TFT 502 (hereinafter referred to as an amplification TFT) 502 and a photoelectric conversion element 500 for amplifying a voltage generated by the photoelectric conversion element. Is provided. A pixel electrode 503 is electrically connected to the drain of the amplification TFT 502. Here, ITO (compound of indium oxide and tin oxide) is used as the material of the pixel electrode 503, but a metal may be used.
[0070]
A photoelectric conversion layer 504 and a counter electrode 505 are provided over the pixel electrode 503. In this embodiment, the photoelectric conversion layer 504 is a stacked body including a stacked structure of a P-type semiconductor layer, an I-type (intrinsic) semiconductor layer, and an N-type semiconductor layer. It is possible to use. Further, as the counter electrode 505, a transparent ITO film or the like may be used, or a metal film may be used. That is, the electrode material is not particularly limited as long as light is incident from the pixel electrode side or the counter electrode side. Finally, a protective film 505 is provided to cover the photoelectric conversion element 500. As the protective film 505, a silicon nitride film or a silicon oxide film may be used.
[0071]
Next, the drive circuit 512 will be described. The driver circuit 512 is an area for controlling the timing of signals (gate signals and data signals) transmitted to the pixel portion 511 and calculating signals read by the pixel portion 511, and includes a shift register, a buffer, a latch, An analog switch (transfer gate), a level shifter, a correction circuit, or an arithmetic circuit is provided. Here, a CMOS circuit including an n-channel TFT 506 and a p-channel TFT 507 is shown as a basic unit of these circuits.
[0072]
The circuit configuration of the shift register, buffer, latch, analog switch (transfer gate), level shifter, correction circuit, or arithmetic circuit may be a known one. In FIG. 11, the pixel portion 511 and the drive circuit 512 are provided over the same substrate; however, an IC or an LSI can be electrically connected without providing the drive circuit 512.
[0073]
Thin film transistors obtained by implementing the present invention can be used for the switching TFT 502, the n-channel TFT 506, and the p-channel TFT 507. Alternatively, a structure in which the thin film transistor having the inverted stagger structure described in Embodiment 2 is formed in the pixel portion 511 and the thin film transistor having the dual gate structure shown in Embodiment 2 is formed in the driver circuit 512 is possible.
[0074]
A semiconductor integrated circuit obtained by practicing the present invention should be formed of a thin film transistor with good switching performance and high operating speed because the field effect mobility of each thin film transistor is high and the S value is improved. Therefore, it is possible to improve the operation performance of the sensor and to obtain a sensor having high resolution reading performance.
[0075]
【The invention's effect】
By implementing the present invention, a crystalline silicon film with high crystallinity can be obtained by a simple method. Further, by using the crystalline silicon film as a channel formation region of a thin film transistor, the field effect mobility of the thin film transistor can be improved. Improvements and improvements in S value can be achieved. In addition, by using a thin film transistor manufactured using the manufacturing method, the image quality of the light-emitting device or the liquid crystal display device can be improved. Furthermore, by using a thin film transistor manufactured using the manufacturing method, reading resolution as a sensor can be improved.
[Brief description of the drawings]
FIG. 1 is a view showing a method for manufacturing a crystalline silicon film.
FIG. 2 is a view showing a method for manufacturing a crystalline silicon film.
FIGS. 3A and 3B are diagrams illustrating a method for manufacturing a crystalline silicon film. FIGS.
FIGS. 4A and 4B illustrate a method for manufacturing a crystalline silicon film. FIGS.
FIG. 5 is a graph showing the wavelength dependence of absorption coefficients of amorphous silicon and crystalline silicon.
FIG. 6 is a diagram showing a simulation result showing a difference in temperature distribution depending on a metal mask material.
7A to 7C illustrate a method for manufacturing a thin film transistor.
FIG. 8 illustrates a method for manufacturing a thin film transistor.
FIG 9 illustrates a cross-sectional structure of a light-emitting device.
10 is a cross-sectional view of a liquid crystal display device.
FIG. 11 is a diagram showing a cross-sectional structure of a sensor.

Claims (3)

基体上に非晶質シリコン膜を形成し、
前記非晶質シリコン膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にチャネル形成領域の2倍以上の長さの導電膜を形成し、
前記導電膜をマスクとして前記非晶質シリコン膜の上方から1回目のレーザー光照射を行い前記導電膜にマスクされていない領域の前記非晶質シリコン膜を選択的に結晶化して第1の結晶質シリコン領域を形成し、
前記非晶質シリコン膜の下方から2回目のレーザー光照射を行い前記非晶質シリコン膜を結晶化して前記第1の結晶質シリコン領域からラテラル成長した第2の結晶質シリコン領域を形成し、
前記導電膜をパターニングすることによって、前記第2の結晶質シリコン領域に前記チャネル形成領域を前記ラテラル成長の方向とキャリアの移動方向が同じになるように形成することを特徴とする薄膜トランジスタの作製方法。
Forming an amorphous silicon film on the substrate;
Forming a gate insulating film on the amorphous silicon film;
Forming a conductive film having a length more than twice the channel formation region on the gate insulating film;
Using the conductive film as a mask, a first laser light irradiation is performed from above the amorphous silicon film to selectively crystallize the amorphous silicon film in a region not masked by the conductive film. Forming a quality silicon region,
Irradiating a second laser beam from below the amorphous silicon film to crystallize the amorphous silicon film to form a second crystalline silicon region laterally grown from the first crystalline silicon region;
A method for manufacturing a thin film transistor, wherein the channel formation region is formed in the second crystalline silicon region so that a lateral growth direction and a carrier movement direction are the same by patterning the conductive film .
請求項1において、
前記チャネル形成領域の長さは、3μm以下であることを特徴とする薄膜トランジスタの作製方法。
In claim 1,
A method for manufacturing a thin film transistor, wherein a length of the channel formation region is 3 μm or less.
請求項1または請求項2において、
前記導電膜は、熱伝導率が2.0W/Kcm以下であることを特徴とする薄膜トランジスタの作製方法。
In claim 1 or claim 2,
The method for manufacturing a thin film transistor, wherein the conductive film has a thermal conductivity of 2.0 W / Kcm or less.
JP2002119031A 2002-04-22 2002-04-22 Method for manufacturing thin film transistor Expired - Fee Related JP4364481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119031A JP4364481B2 (en) 2002-04-22 2002-04-22 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119031A JP4364481B2 (en) 2002-04-22 2002-04-22 Method for manufacturing thin film transistor

Publications (3)

Publication Number Publication Date
JP2003318108A JP2003318108A (en) 2003-11-07
JP2003318108A5 JP2003318108A5 (en) 2005-09-22
JP4364481B2 true JP4364481B2 (en) 2009-11-18

Family

ID=29535705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119031A Expired - Fee Related JP4364481B2 (en) 2002-04-22 2002-04-22 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP4364481B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173881A (en) * 2003-12-10 2005-06-30 Sanyo Electric Co Ltd El display device
KR101316633B1 (en) * 2004-07-28 2013-10-15 삼성디스플레이 주식회사 Mask for making polysilicon, method of making the same, and method of making thin film transistor using the same
JP2007324425A (en) 2006-06-02 2007-12-13 Sony Corp Thin film semiconductor device, manufacturing method therefor, and display device
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN103311129A (en) * 2013-06-17 2013-09-18 深圳市华星光电技术有限公司 Thin-film transistor array substrate and channel formation method therefor

Also Published As

Publication number Publication date
JP2003318108A (en) 2003-11-07

Similar Documents

Publication Publication Date Title
US6166397A (en) Display device with inverted type transistors in the peripheral and pixel portions
KR101230299B1 (en) Thin film transistor array panel
US5886364A (en) Semiconductor device and process for fabricating the same
JP4386978B2 (en) Method for manufacturing semiconductor device
KR101021479B1 (en) Thin film transistors, methods thereof and flat pannel display devices having the same
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
JP2000156504A (en) Semiconductor device with semiconductor circuit consisting of semiconductor element and its manufacture
JPH10510955A (en) Manufacturing of electronic devices
US20060006391A1 (en) Image display devices
US20110175535A1 (en) Semiconductor device, method for manufacturing same and display device
JP4364481B2 (en) Method for manufacturing thin film transistor
JP2009290168A (en) Thin film transistor, thin film transistor array board, method of manufacturing the transistor and the board, and display device
JP4545260B2 (en) Method for manufacturing semiconductor device
JP4035019B2 (en) Manufacturing method of semiconductor device
US20210036163A1 (en) Thin film transistor and production method therefor
JPH0582552A (en) Manufacture of thin film transistor
JP2000243974A (en) Semiconductor device and manufacture thereof
JP3765936B2 (en) Method for manufacturing semiconductor device
JP3845566B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2001067019A (en) Active matrix substrate, and manufacture of it
JP3242867B2 (en) Method for manufacturing semiconductor element and method for manufacturing liquid crystal display device
JPH0534723A (en) Active matrix substrate and production of active matrix substrate
JP2007288122A (en) Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment
JP2006032630A (en) Semiconductor device and method for manufacturing the same
JPH10189499A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees