JP4364481B2 - A method for manufacturing a thin film transistor - Google Patents

A method for manufacturing a thin film transistor Download PDF

Info

Publication number
JP4364481B2
JP4364481B2 JP2002119031A JP2002119031A JP4364481B2 JP 4364481 B2 JP4364481 B2 JP 4364481B2 JP 2002119031 A JP2002119031 A JP 2002119031A JP 2002119031 A JP2002119031 A JP 2002119031A JP 4364481 B2 JP4364481 B2 JP 4364481B2
Authority
JP
Japan
Prior art keywords
film
region
thin film
film transistor
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002119031A
Other languages
Japanese (ja)
Other versions
JP2003318108A (en
JP2003318108A5 (en
Inventor
昌彦 早川
剛司 野田
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2002119031A priority Critical patent/JP4364481B2/en
Publication of JP2003318108A publication Critical patent/JP2003318108A/en
Publication of JP2003318108A5 publication Critical patent/JP2003318108A5/ja
Application granted granted Critical
Publication of JP4364481B2 publication Critical patent/JP4364481B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、薄膜トランジスタの作製方法に関するものであり、当該薄膜トランジスタを使用しうる全ての技術分野に属する。 The present invention relates to a method for manufacturing a thin film transistor, belonging to all technical fields which can use the thin film transistor. 即ち、LCD(液晶ディスプレイ)、ELD(エレクトロルミネッセンスディスプレイ)もしくはFED(フィールドエミッションディスプレイ)等に代表されるディスプレイに係る技術分野又はCMOSセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。 That, LCD (liquid crystal display), ELD (the electroluminescent display) or FED (Field Emission Display) art other semiconductor integrated circuit according to the sensor typified by art or CMOS sensor or the like according to a display typified by It belongs to a technical field relating to any semiconductor device to be mounted.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
薄膜トランジスタは、半導体からなる活性層中を移動するキャリア(電子または正孔)を制御することによりスイッチング動作を行う半導体素子であり、その半導体としてシリコン膜が一般的に用いられている。 Thin film transistor, a semiconductor element that performs a switching operation by controlling the carrier (electron or hole) to move the active layer made of a semiconductor, a silicon film is generally used as a semiconductor. 特に、近年においては、安価なガラス基板上に多結晶シリコン膜(ポリシリコン膜ともいう。)を形成して薄膜トランジスタの活性層とする開発が進み、注目されている。 In particular, in recent years, inexpensive (also referred to as a polysilicon film.) On a glass substrate a polycrystalline silicon film is formed advances is the development of an active layer of a thin film transistor, has attracted attention. ガラス基板上に多結晶シリコン膜を作製する場合、ガラス基板の耐熱性による制限があるため、如何に低温で結晶性の高い多結晶シリコン膜を得るかが薄膜トランジスタの特性向上の鍵を握っている。 When making polycrystalline silicon film on a glass substrate, because of limitations due to the heat resistance of the glass substrate, how do obtain high crystallinity polycrystalline silicon film at a low temperature is the key to improve characteristics of the thin film transistor .
【0003】 [0003]
このような状況において、ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザー光の照射による結晶化技術が開発されている。 In such circumstances, as a technique for forming a polycrystalline silicon film at a low temperature on a glass substrate, crystallization techniques have been developed by irradiation with a laser beam. レーザー光の照射による結晶化(以下、レーザー結晶化という。)は、非晶質シリコン膜にレーザー光のエネルギーを吸収させることにより膜のみを瞬間的に溶融させ、再結晶化させる技術であり、極めて短時間のうちに処理が終了することから、基板に熱の影響を与えることがなく、ガラス基板上に容易に多結晶シリコン膜を形成することが可能である。 Crystallization by laser light irradiation (hereinafter,. As laser crystallization) is instantaneously melted only film by absorbing energy of the laser beam to the amorphous silicon film, a technique for recrystallization, since the ends very process in a short time is, without thermally affecting the substrate, it is possible to easily form the polycrystalline silicon film on a glass substrate.
【0004】 [0004]
最近では、連続発振のレーザー光を用いて非常に結晶性の高い多結晶シリコン膜を得る技術が発表されている(Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization;A.Hara, F.Takeuchi, M.Takei, K.Yoshino, K.Suga and N.Sasaki, AMLCD'01 Tech.Dig.,2001,pp.227-230)。 Recently, techniques to obtain a highly crystalline polycrystalline silicon film with a continuous wave laser beam have been published (Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization; A.Hara, F.Takeuchi, M.Takei, K.Yoshino, K.Suga and N.Sasaki, AMLCD'01 Tech.Dig., 2001, pp.227-230). この技術は、非晶質シリコン膜上において連続発振のレーザー光を走査し、半導体の固液界面を移動させることで膜中に温度差を形成し、その温度差を利用してシリコン膜を結晶化する技術である。 This technique scans the laser beam of the continuous oscillation on the amorphous silicon film, a temperature difference is formed in the film by moving the semiconductor of the solid-liquid interface, the crystalline silicon film by utilizing the temperature difference it is a technique for reduction. しかしながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまい結晶化が不十分となるといった点でプロセスマージンが狭いという問題を有している。 However, the scanning speed will be lost by a slow and film itself bumping, the problem of a narrow process margin at a point such as would crystallize beyond the moving speed of solid-liquid interface and the scanning speed is high is insufficient It has.
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
本発明は、上記問題に鑑みてなされたものであり、より簡易な方法でシリコン膜中に温度差を形成し、その温度差を利用して結晶性の高いシリコン膜を形成すると共に、半導体膜を活性層とするスイッチング特性の良い薄膜トランジスタを作製する技術を提供することを課題とする。 The present invention has been made in view of the above problems, with a temperature difference is formed in the silicon film to form a highly crystalline silicon film by utilizing the temperature difference by a simpler method, the semiconductor film the it is an object to provide a technique for making a good thin film transistor switching characteristics of the active layer. さらに、本発明を実施した薄膜トランジスタを集積化した動作性能の高い半導体装置を作製する技術を提供することを課題とする。 Further, to provide a technique for manufacturing a semiconductor device with high operation performance of the thin film transistor embodying the present invention integrated with problem.
【0006】 [0006]
また、上記簡易な方法で半導体膜中に温度差を形成するために、ゲート電極を利用したレーザー結晶化技術を提供することを課題とする。 Further, in order to form a temperature differential in the semiconductor film by the above simple method, and to provide a laser crystallization technique using a gate electrode.
【0007】 [0007]
【課題を解決するための手段】 In order to solve the problems]
上記課題を解決するために、本発明の薄膜トランジスタの作製方法は、非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用し、非晶質シリコン膜中に選択的に結晶質シリコン膜を形成するにあたって、該非晶質シリコン膜の一部の上に設けられた金属膜(好ましくはゲート電極)をマスクとして用いることを特徴としている。 In order to solve the above problem, a method for manufacturing a thin film transistor of the present invention, by utilizing the difference in absorption of the laser beam of the amorphous silicon film and crystalline silicon film is selectively crystallized the amorphous silicon film in forming the quality silicon film, a metal film provided on a portion of the amorphous silicon film (preferably a gate electrode) it is characterized by using as a mask. 具体的には、非晶質シリコン膜上に金属膜で形成されたマスクを設け、そのマスクの上方、即ち非晶質シリコン膜の上方からレーザー光を照射(1回目のレーザー光照射)して非晶質シリコン膜の一部を結晶化し、次いでマスクを除去した後又は前記非晶質シリコン膜の下方から再びレーザー光を照射(2回目のレーザー光照射)して先の工程で結晶化させた部分を核にして残りの非晶質部分(前記非晶質シリコン膜の一部)をラテラル成長(横成長ともいう。)させることを特徴とする。 Specifically, a mask formed with a metal film on the amorphous silicon film is provided, above the mask, i.e. upwardly from the irradiation with laser light (laser light irradiation th one) of the amorphous silicon film to a portion of the amorphous silicon film is crystallized, then, after removing the mask or the irradiation again laser beam from below the amorphous silicon film (second laser beam irradiation) and crystallized in the previous step and the portion in the nucleus (also referred to as a lateral growth.) the remaining (part of the amorphous silicon film) amorphous portion lateral be grown, characterized in that.
【0008】 [0008]
前掲のように非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用するにあたって、2回目の照射に用いるレーザー光の光源としては、波長400〜600nm(好ましくは450〜550nm)の光を発振しうるレーザー、典型的には固体レーザー(代表的にはNd:YAGレーザーもしくはNd:YVO 4レーザー等の第2高調波やアルゴンレーザー等を用いることが好ましい。特に固体レーザーの第2高調波を用いた場合、非晶質部分を優先的に溶融させることが可能であり、その結果、非晶質部分と結晶質部分の間に簡易に温度差を形成することができる。これは、図5に示すように、吸収係数の波長依存性が非晶質シリコン膜と結晶質シリコン膜とで異なる様相を呈するからである。即ち、図5からは波長40 When utilizing the difference in the laser beam absorption rate of the amorphous silicon film and crystalline silicon film as supra, as a laser light source used in the irradiation of the second, wavelength 400 to 600 nm (preferably 450~550nm laser capable of oscillating light of), typically a solid laser (typically Nd: YAG laser or Nd:. YVO 4 using the second harmonic and argon laser or the like of the laser and the like are preferable in particular solid-state lasers when using the second harmonic, it is possible to melt the amorphous part preferentially, so that it is possible to form a temperature difference easily between amorphous portion and a crystalline portion. This is because, as shown in FIG. 5, the wavelength dependency of the absorption coefficient because exhibit different appearance in the amorphous silicon film and crystalline silicon film. that is, the wavelength 40 from FIG. 5 〜600nmの領域において、明らかに結晶質シリコン(poly-Siと表記)の方が非晶質シリコン(a-Siと表記)に比べて吸収係数(αと表記)が小さい。なお、この傾向はシリコンゲルマニウム(SiGe)膜でも同様であるため、本発明は半導体膜としてシリコンゲルマニウム膜を用いても同様の効果が得られる。 In the region of ~600Nm, apparently absorption coefficient it is compared to amorphous silicon (a-Si hereinafter) of the crystalline silicon (poly-Si hereinafter) (alpha hereinafter) is small. Incidentally, the trend is because it is also a silicon germanium (SiGe) film, the present invention is the same effect can be obtained by using a silicon-germanium film as the semiconductor film.
【0009】 [0009]
また、本発明は、特に金属膜として熱伝導率の低い金属、具体的には熱伝導率が2.0W/Kcm以下、好ましくは1.0W/Kcm以下の金属膜を用いることが望ましい。 Further, the present invention is a low thermal conductivity metal, specifically, the thermal conductivity is a particularly metal film 2.0 W / Kcm or less, preferably using the following metal film 1.0 W / Kcm. かくすると、マスクエッジ部における放熱を最小限に抑えられるため、エッジ部直下の結晶性を損なわずに済む。 When Thus, for minimizing the heat radiation at the mask edge portion, it is not necessary to impair the crystallinity immediately below the edge portion. 例えば、図6に示すのは、マスクとしてアルミニウム膜を用いた場合、チタン膜を用いた場合、そしてマスクを用いなかった場合の3通りのパターンをシミュレーションで調べた測定結果である。 For example, what is shown in FIG. 6, the case of using the aluminum film as a mask, when using the titanium film, and a measurement result of examining the pattern of three different cases of using no mask simulation. シミュレーションは、熱伝導方程式をトランジェントに解くことにより温度分布の時間変化を調べた。 The simulation examined the temporal change in the temperature distribution by solving the heat conduction equation in the transient. レーザーは、パルス幅20ns、エネルギー密度100MJ/cm 2のエネルギーを注入するとして計算した。 Laser was calculated pulse width 20 ns, the energy of the energy density of 100 MJ / cm 2 as injected. また、アルミニウム膜及びチタン膜の熱伝導率は、それぞれ2.38W/Kcm、0.22W/Kcmとした。 The thermal conductivity of the aluminum film and a titanium film were respectively 2.38W / Kcm, and 0.22 W / Kcm.
【0010】 [0010]
その結果、レーザー照射後20秒の状態において、レーザー照射領域とメタルマスク領域の境界付近におけるアルミニウム膜を用いた場合の曲線のみ緩やかに変化していることが判明した。 As a result, in the state of 20 seconds after the laser irradiation, it is only changes gradually curve in the case of using the aluminum film in the vicinity of the boundary of the laser irradiation region and the metal mask region has been found. 即ち、アルミニウム膜の熱伝導性が高いため、マスクエッジ部における熱拡散が進んで温度分布が緩やかになっているのである。 That is, since the high thermal conductivity of the aluminum film is the temperature distribution becomes gentle progressed thermal diffusion in the mask edges. 温度分布が緩やかになるということは、結晶粒が小さくなり、結晶性が劣ることを意味している。 That the temperature distribution becomes gentle, crystal grains is reduced, which means that the crystallinity is poor. 一方、メタルマスクとしてチタン膜を用いた場合、マスクを設けなかった場合とほぼ同じ温度分布を示しており、熱拡散によらず温度分布の急峻性を確保できることが判った。 On the other hand, in the case of using the titanium film as a metal mask, shows almost the same temperature distribution as when not provided a mask, it was found that can secure steepness of the temperature distribution regardless of the thermal diffusion.
【0011】 [0011]
なお、熱伝導率が2.0W/Kcm以下の金属膜としては、典型的にはチタン(Ti)、タンタル(Ta)もしくはこれらの窒化物からなる金属(具体的には、窒化チタン(TiN)もしくは窒化タンタル(TaN))、またはクロム(Cr)もしくは白金(Pt)からなる金属膜、またはタングステン(W)、モリブデン(Mo)もしくはタングステン−モリブデン合金(W−Mo)からなる金属膜を用いることができる。 As the following metal film thermal conductivity of 2.0 W / Kcm, typically a metal (specifically made of titanium (Ti), tantalum (Ta) or their nitrides, titanium nitride (TiN) or a tantalum nitride (TaN)), or chromium (Cr) or platinum (Pt) metal film made of or tungsten, (W), molybdenum (Mo), tungsten - the use of a metal film made of molybdenum alloy (W-Mo) can. 特に、熱伝導率が約0.10W/Kcmの窒化タンタル膜、約0.22W/Kcmのチタン膜もしくは約0.28W/Kcmの窒化チタン膜が望ましい。 In particular, the thermal conductivity of about 0.10 W / Kcm tantalum nitride film, about 0.22 W / Kcm titanium film or about 0.28 W / Kcm titanium nitride film is desired.
【0012】 [0012]
以上のように、本発明を実施すると簡易な手段で結晶性の高い結晶質シリコン膜の形成が可能となり、薄膜トランジスタの少なくともチャネル形成領域として当該結晶質シリコン膜を用いれば、電界効果移動度(モビリティ)の向上及びS値(サブスレッショルド係数)の改善が達成される。 As described above, the formation of highly crystalline crystalline silicon film by simple means when practicing the present invention it becomes possible, by using the crystalline silicon film as at least a channel formation region of a thin film transistor, the field effect mobility (mobility improved improved and S value (sub-threshold coefficient) of) is achieved. また、モビリティやS値といった電気特性の向上した薄膜トランジスタを素子として用いた集積回路を搭載する半導体装置は、全体として動作速度の向上や駆動能力の向上といった動作性能の向上が達成される。 The semiconductor device mounting the integrated circuit using the improved thin-film transistor as an element of the electrical characteristics such as mobility and S value, improvement of the operating performance, such as improvement of improvement and drive capability of the operating speed as a whole can be achieved.
【0013】 [0013]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
〔実施の形態1〕 [Embodiment 1]
本実施の形態は、本発明を用いて薄膜トランジスタを作製した例である。 This embodiment is an example in which a thin film transistor is manufactured using the present invention. 具体的な説明は、図1を用いて行う。 Specific description will be made with reference to FIG.
【0014】 [0014]
図1(A)において、101は薄膜トランジスタを作製する基体、102は下地膜、103は非晶質シリコン膜である。 In FIG. 1 (A), the substrate 101 for manufacturing the thin film transistor, 102 is the base film, 103 is an amorphous silicon film. 基体101としては、公知の如何なる基体を用いても良いが、本発明は特に基体101としてガラス基板、プラスチック基板(プラスチックフィルムを含む。)を用いる際に有用である。 As the substrate 101, it may be used any known substrate, but the present invention is particularly useful when using a glass substrate, a plastic substrate (including a plastic film.) As the substrate 101. 下地膜102は、基体101からの可動イオンの拡散防止、非晶質シリコン膜103の密着性向上等を目的としたものであり、公知の酸化シリコン膜や窒化シリコン膜を用いれば良い。 The base film 102, the diffusion preventing mobile ions from the substrate 101, which has the purpose of improving adhesion or the like of the amorphous silicon film 103 may be a known silicon oxide film or a silicon nitride film. 非晶質シリコン膜103としては、非晶質シリコン膜もしくは非晶質シリコンゲルマニウム膜その他のシリコンを主成分とする非晶質シリコン膜を用いることができる。 The amorphous silicon film 103, it is possible to use an amorphous silicon film mainly containing amorphous silicon film or an amorphous silicon germanium film other silicon.
【0015】 [0015]
次に、図1(B)において、104はストッパ膜、105はマスクである。 Next, in FIG. 1 (B), 104 is the stopper film, 105 is a mask. ストッパ膜104は、後にマスク105を除去する際、下の半導体膜がエッチングされないようにするエッチングストッパとしての機能とマスク105の密着性を向上させる効果を兼ねている。 Stopper film 104, after removing the mask 105, also serves as the effect of improving the adhesion function and the mask 105 as an etching stopper to under the semiconductor film from being etched. 具体的には、酸化シリコン膜、酸化窒化シリコン膜(SiONで示される。)もしくは酸化アルミニウム膜を用いることができる。 Specifically, a silicon oxide film (indicated by SiON.) Silicon oxynitride film or can be used an aluminum oxide film. 勿論、ストッパ膜104は、後に照射されるレーザー光を透過する膜でなければならない。 Of course, the stopper film 104 must be film that transmits laser light emitted later. マスク105は、前掲の熱伝導率の低い金属膜を用いれば良い。 Mask 105 may be used with low metal films supra thermal conductivity. なお、マスク105としては、レーザー光に対する遮蔽効果さえあれば目的は達成されるため、熱伝導率の高い金属膜であっても本発明に適用できることは言うまでもない。 As the mask 105, since the object is achieved if they have a shielding effect with respect to the laser beam, even at high thermal conductivity metal layer can of course be applied to the present invention.
【0016】 [0016]
次に、図1(C)において、106a、106bは、1回目のレーザー光の照射により結晶化された第1の結晶質シリコン領域、107は非晶質シリコン領域である。 Next, in FIG. 1 (C), 106a, 106b, the first crystalline silicon region that has been crystallized by the irradiation of the first laser beam, 107 is an amorphous silicon region. レーザー光は、マスク105によって反射もしくは吸収されるため、その直下には非晶質シリコン領域107が残存し、レーザー光の照射された領域のみが第1の結晶質シリコン領域106a、106bとなる。 Laser light to be reflected or absorbed by the mask 105, the amorphous silicon region 107 is left in the immediately below, only the irradiated area of ​​the laser beam first crystalline silicon region 106a, a 106b. 即ち、マスク105のエッジ部の直下に境界を形成するように、第1の結晶質シリコン領域106a、106bと非晶質シリコン領域107が接する。 That is, so as to form a boundary immediately below the edge portion of the mask 105, the first crystalline silicon region 106a, 106b and the amorphous silicon region 107 is in contact. なお、レーザー光としては、公知の如何なるレーザーから発振された光を用いても良い。 As the laser beam may be used a light oscillated from any known laser. また、レーザー照射条件に特に制限はなく、実施者が適宜決定すれば良い。 There is no particular limitation on the laser irradiation conditions, the practitioner may be appropriately determined.
【0017】 [0017]
次に、図1(D)において、108は、2回目のレーザー光の照射により結晶化された第2の結晶質シリコン領域である。 Next, in FIG. 1 (D), 108 is a second crystalline silicon region that has been crystallized by the irradiation of the second laser beam. 図1(D)においては、マスク105を除去した後にレーザー光の照射が行われる。 In FIG. 1 (D), the laser light irradiation is performed after removing the mask 105. このレーザー光の照射により結晶質シリコン領域106a、106bを核として非晶質シリコン領域107のラテラル成長が行われ、非常に結晶性の高い第2の結晶質シリコン領域108が得られる。 Crystalline silicon region 106a by irradiation of the laser beam, 106b and is performed lateral growth of the amorphous silicon region 107 as a nucleus, a very high crystallinity second crystalline silicon region 108 is obtained. なお、ここで用いるレーザーとしては、固体レーザー(代表的にはNd:YAGレーザーもしくはNd:YVO 4レーザー等)の第2高調波が望ましい。 As the laser used here (typically Nd: YAG laser or Nd: YVO 4 laser, or the like) solid state laser second harmonic is desirable. 特に、連続発振の固体レーザーを光源に用い、その半導体膜上における照射領域が、該半導体膜が消失せず、かつ、結晶化が可能な範囲の走査速度(20〜60cm/秒)で移動するような条件を選択すると良い。 In particular, using a solid-state laser of a continuous oscillation light source, the irradiation region on the semiconductor film, without losing the semiconductor film, and moves at a scanning speed in the range capable of crystallization (20~60cm / sec) it may be selected to such conditions.
【0018】 [0018]
図1(A)〜(D)に示した工程を経た後、公知の作製方法に従って薄膜トランジスタを作製すれば良い。 After the process shown in FIG. 1 (A) ~ (D), it may be a thin film transistor according to a known manufacturing method. 勿論、少なくともチャネル形成領域は、前掲の第2の結晶質シリコン領域を用いることが重要である。 Of course, at least the channel formation region, it is important to use a second crystalline silicon region supra. 以上のように、本発明を実施することにより簡易な手段で結晶性の高い結晶質シリコン領域の形成が可能となり、その結晶質シリコン領域をチャネル形成領域に用いることで電界効果移動度の向上及びS値の改善された薄膜トランジスタが得られる。 As described above, formation of high crystallinity crystalline silicon region becomes possible by simple means by implementing the present invention, improving field by using the crystalline silicon region in a channel forming region and improved thin film transistor S value is obtained.
【0019】 [0019]
〔実施の形態2〕 [Embodiment 2]
本実施の形態は、実施の形態1において、ストッパ膜104及びマスク105をそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であり、2回目のレーザー光の照射方向を異なるものとしたことを特徴とする。 This embodiment, in the first embodiment, an example using an stopper film 104 and the mask 105 as a gate insulating film and a gate electrode of the thin film transistor as it is, that it has a radiation direction of the second laser beam differ and features. 具体的な説明は、図2を用いて行うものとし、必要に応じて図1と同一の符号を用いる。 Specific description is intended to carry out with reference to FIG. 2, the same reference numerals as in FIG. 1 as needed. また、本実施の形態は、実施の形態1における工程順序の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1を組み合わせて考えれば良い。 Further, in the present embodiment, since an invention according to a modification of the process sequence in the first embodiment, for such construction materials and laser irradiation conditions of the thin film, may be considered a combination of the first embodiment.
【0020】 [0020]
まず、実施の形態1と同様に、基体101、下地膜102及び非晶質シリコン膜103を形成した後(図2(A))、ゲート絶縁膜201として50〜150nmの厚さの酸化シリコン膜を形成する。 First, as in the first embodiment, the substrate 101, the base film 102 and the amorphous after the silicon film 103 is formed (FIG. 2 (A)), a silicon oxide film having a thickness of 50~150nm as the gate insulating film 201 to form. ゲート絶縁膜201の材料は、公知の材料を用いれば良く、膜厚等の条件は実施者が適宜設定すれば良い。 The material of the gate insulating film 201 may be a known material, conditions such as thickness may be set practitioner as appropriate. さらに、ゲート絶縁膜201の上にはゲート電極(マスクとして機能する。)202を形成する。 Further, on the gate insulating film 201 (which functions as a mask.) The gate electrode 202 to form a. ゲート電極202の材料は、実施の形態1と同様で良い(図2(B))。 Material of the gate electrode 202 may be the same as the first embodiment (FIG. 2 (B)).
【0021】 [0021]
次に、実施の形態1と同様に、1回目のレーザー光の照射を行い、第1の結晶質シリコン領域106a、106b及び非晶質シリコン領域107を画定する(図2(C))。 Then, as in the first embodiment, it performs irradiation of first laser beam, defining a first crystalline silicon region 106a, 106b and the amorphous silicon region 107 (FIG. 2 (C)). そして、ゲート電極202を残したまま基体101側から半導体膜の裏面に対して2回目のレーザー光の照射を行い、第2の結晶質シリコン領域203を形成する(図2(D))。 Then, a radiation of second laser beam to the back surface of the semiconductor film from leaving the substrate 101 side leaving the gate electrode 202, a second crystalline silicon region 203 (FIG. 2 (D)). このとき、基体101としては、2回目に照射されるレーザー光を透過する材料用いなければならない。 At this time, the substrate 101 must use materials transmit laser light irradiated for the second time. 2回目のレーザー光の光源としてNd:YAGレーザーやNd:YVO 4レーザーを用いる場合、一般的なガラス基板であれば問題なく透過する。 As the second laser light source Nd: YAG laser or Nd: When using a YVO 4 laser, passes through without problems as long as common glass substrate.
【0022】 [0022]
そして、図2(A)〜(D)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。 Then, after the process shown in FIG. 2 (A) ~ (D), similarly to the first embodiment, it may be a thin film transistor according to a known manufacturing method. 本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成できる上、さらに実施の形態1に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。 According to this embodiment, on the achievable improvement improved and the S value of the field-effect mobility of the thin film transistor, for the step of removing the mask further than in the first embodiment is reduced, the manufacturing process of a thin film transistor it is possible to improve the productivity.
【0023】 [0023]
〔実施の形態3〕 [Embodiment 3]
本実施の形態は、実施の形態2と同様に、ストッパ膜及びマスクをそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であるが、実施の形態2がトップゲート型薄膜トランジスタ(具体的にはプレーナ型薄膜トランジスタ)に適用したのに対し、本実施の形態は、ボトムゲート型薄膜トランジスタ(具体的には逆スタガ型薄膜トランジスタ)に適用した例である。 This embodiment, similarly to the second embodiment is an example to use the stopper film and the mask as it is as a thin film transistor gate insulating film and the gate electrode of the second embodiment is a top gate thin film transistor (specifically Embodiment while applied to a planar type thin film transistor), the present embodiment, the bottom-gate type thin film transistor (specifically an example applied to an inverted staggered thin film transistor). 具体的な説明は、図3を用いて行う。 Specific description will be made with reference to FIG. また、本実施の形態は、実施の形態1における工程順序及びトランジスタ構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1を組み合わせて考えれば良い。 Further, in the present embodiment, since an invention according to a modification of the process sequence and the transistor structure in the first embodiment, for such construction materials and laser irradiation conditions of the thin film, may be considered a combination of the first embodiment.
【0024】 [0024]
まず、基体301の上にゲート電極302を形成する。 First, a gate electrode 302 on the substrate 301. ゲート電極302の材料は、実施の形態1で述べた材料を用いれば良い。 Material of the gate electrode 302, it may be used materials described in the first embodiment. ゲート電極302の上にはゲート絶縁膜303及び非晶質シリコン膜304を形成する。 On the gate electrode 302 to form the gate insulating film 303 and the amorphous silicon film 304. ゲート絶縁膜303は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜もしくはこれらの積層膜を用いれば良く、特に基体301及びゲート電極302に接する第1層目は、窒化珪素膜を用いることが好ましい。 The gate insulating film 303, a silicon oxide film, a silicon nitride film, a silicon oxynitride film or may be used a laminated film of these, particularly the first layer in contact with the substrate 301 and the gate electrode 302, the use of silicon nitride film preferable. これは、窒化珪素膜により基体301から可動イオン等が拡散することを防ぐ効果を期待できるからである。 This movable ions and the like from the substrate 301 of silicon nitride film is can be expected an effect of preventing diffusion. 非晶質シリコン膜304は、公知の技術で成膜すれば良いが、ゲート絶縁膜303を大気解放することなく同一装置内で連続的に形成してしまうことが望ましい。 Amorphous silicon film 304 may be deposited at a known technology, it is desirable to become continuously formed in the same apparatus without the gate insulating film 303 to release air. なお、基体301、ゲート絶縁膜303及び非晶質シリコン膜304は特にここで示した材料に限定する必要はない(図3(A))。 Incidentally, the substrate 301, the gate insulating film 303 and the amorphous silicon film 304 need not be limited to the materials, especially shown here (Figure 3 (A)).
【0025】 [0025]
次に、基体301側から非晶質シリコン膜304の裏面に対して1回目のレーザー光の照射を行う。 Next, the irradiation of the first laser beam from the substrate 301 side with respect to the rear surface of the amorphous silicon film 304. その際、ゲート電極302がマスクとして機能するため、第1の結晶質シリコン領域305a、305b及び非晶質シリコン領域306が画定する(図3(B))。 At that time, since the gate electrode 302 functions as a mask, the first crystalline silicon region 305a, 305b and the amorphous silicon region 306 define (Fig. 3 (B)).
【0026】 [0026]
次に、第1の結晶性シリコン領域305a、305b及び非晶質シリコン領域306の上方から2回目のレーザー光の照射を行い、第2の結晶質シリコン領域307を形成する。 Then, the first crystalline silicon region 305a, performs irradiation of the second laser light from above the 305b and the amorphous silicon region 306, forming a second crystalline silicon region 307. このとき、2回目のレーザー光の光源としてNd:YAGレーザーやNd:YVO 4レーザーの第2高調波を用いることが好ましい。 At this time, Nd as the second laser light source: YAG laser or Nd: YVO 4 it is preferable to use the second harmonic of the laser. また、この2回目のレーザー光の照射は、第1の結晶性シリコン領域305a、305b及び非晶質シリコン領域306の上に酸化シリコン膜等の保護膜を設けた後に行っても良い(図3(C))。 The irradiation of the second laser beam is first crystalline silicon region 305a, it may be carried out after providing the 305b and a protective film such as a silicon oxide film on the amorphous silicon region 306 (FIG. 3 (C)).
【0027】 [0027]
そして、図3(A)〜(C)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。 Then, after the process shown in FIG. 3 (A) ~ (C), similarly to the first embodiment, it may be a thin film transistor according to a known manufacturing method. 本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成できる上、さらに実施の形態1に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。 According to this embodiment, on the achievable improvement improved and the S value of the field-effect mobility of the thin film transistor, for the step of removing the mask further than in the first embodiment is reduced, the manufacturing process of a thin film transistor it is possible to improve the productivity. さらに、2回目のレーザー光の照射を半導体膜に直接行うことができるため、レーザー光のエネルギー密度の制御が容易となり、プロセスマージンが向上するという利点もある。 Further, there it is possible to perform direct irradiation of the second laser light to the semiconductor film, it is easy to control the energy density of the laser beam, an advantage that the process margin is increased.
【0028】 [0028]
〔実施の形態4〕 [Embodiment 4]
実施の形態1〜3によれば、二つの第1の結晶性シリコン領域を核としたラテラル成長により第2の結晶性シリコン領域が形成されるため、互いにラテラル成長してきた二つの結晶性シリコン領域は、ゲート電極の直下もしくは直上に結晶粒界(ここではラテラル成長した結晶粒のぶつかり合った境界を指す。)を生じる。 According to the first to third embodiments, since the second crystalline silicon region is formed by lateral growth as nuclei two first crystalline silicon region, two of the crystalline silicon region has been laterally grown together the crystal grain boundary just below or just above the gate electrode (in this case refers to the boundary collide lateral grown crystal grains.) produce. この結晶粒界は、キャリアの移動方向に対して垂直に1本だけ形成されるものであり、薄膜トランジスタの電気特性に悪影響を与えるようなものではないが、多少はキャリアを捕獲してしまう可能性を否定できない。 The grain boundaries, which are formed by one perpendicular to the moving direction of the carrier, but not adversely affect the electrical characteristics of the thin film transistor, a possibility that some are captured carrier not deny.
【0029】 [0029]
そこで、本実施の形態では、実施の形態2において、ゲート電極のパターニングを2回に分けることによりチャネル形成領域中に結晶粒界が形成されない構成とした例を示す。 Therefore, in this embodiment, in the second embodiment, an example where the structure crystal grain boundary in the channel forming region is not formed by dividing the patterning of the gate electrode 2 times. 具体的な説明は、図4を用いて行うものとし、必要に応じて図1及び図2と同一の符号を用いる。 Specific description is intended to carry out with reference to FIG. 4, the same reference numerals as in FIG. 1 and FIG. 2 as necessary. また、本実施の形態は、実施の形態2におけるゲート電極の構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態1及び2を組み合わせて考えれば良い。 Further, in the present embodiment, since an invention according to a modification of the structure of the gate electrode in the second embodiment, for such construction materials and laser irradiation conditions of the thin film, may be considered a combination of the first and second embodiments .
【0030】 [0030]
まず実施の形態1の手順に従って、図4(A)の状態を形成したら、ゲート絶縁膜201及び後にゲート電極を構成する導電膜401を形成する。 According First procedure of the first embodiment, after forming the state of FIG. 4 (A), a conductive film 401 constituting the gate electrode in the gate insulating film 201 and after. 導電膜401の材料については、実施の形態1を参照すればよ良い。 The material of the conductive film 401, may by referring to the first embodiment. 導電膜401の紙面に向かって横方向の長さは、少なくともチャネル形成領域の2倍以上の長さであることが好ましい。 Length in the horizontal direction toward the paper surface of the conductive film 401 is preferably twice or more the length of at least the channel formation region. 2倍以上であれば、最終的にチャネル形成領域内に結晶粒界を形成しないで済む。 If more than twice, and finally into the channel formation region need not form a crystal grain boundary.
【0031】 [0031]
次に、1回目のレーザー光の照射を行い、第1の結晶性シリコン領域402及び非晶質シリコン領域403を画定し(図4(C))、さらに第1の結晶性シリコン領域402及び非晶質シリコン領域403の裏面側から2回目のレーザー光の照射を行い、第2の結晶性シリコン領域404を形成する(図4(D))。 Next, the irradiation of the first laser beam, defining a first crystalline silicon region 402 and the amorphous silicon region 403 (FIG. 4 (C)), further the first crystalline silicon region 402 and non irradiation is performed from the back side of the Si region 403 of the second laser beam to form a second crystalline silicon region 404 (FIG. 4 (D)). このとき、ラテラル成長の距離にも限界があるため、本実施の形態は、チャネル形成領域の長さ(キャリアの移動方向における長さ)が3μm以下(好ましくは2μm以下)の薄膜トランジスタの作製において有効な技術と言える。 At this time, since there is a limit to the distance of the lateral growth, the present embodiment, the length of the channel formation region (the length in the moving direction of the carrier) is 3μm or less (preferably 2μm or less) effective in manufacturing a thin film transistor of it can be said that such technology.
【0032】 [0032]
次に、導電膜401を再度パターニングしてゲート電極405を形成する(図4(E))。 Next, by patterning the conductive film 401 again to form a gate electrode 405 (FIG. 4 (E)). そして、図4(A)〜(E)に示した工程を経た後、実施の形態1と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。 Then, after the process shown in FIG. 4 (A) ~ (E), similarly to the first embodiment, it may be a thin film transistor according to a known manufacturing method. 本実施の形態によれば、チャネル形成領域に結晶粒界を形成せずに済むため、実施の形態1及び2の効果に加え、電界効果移動度のさらなる向上を期待できる。 According to this embodiment, since unnecessary to form a crystal grain boundary in the channel forming region, in addition to the effects of the first and second embodiments, it can be expected to further improve the field effect mobility.
【0033】 [0033]
【実施例】 【Example】
〔実施例1〕 Example 1
本実施例では、実施の形態1に示した作製工程に従って第2の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図7を用いて説明する。 In this embodiment, after forming the second crystalline silicon region in accordance with the manufacturing steps shown in the first embodiment, steps required until completing the thin film transistor will be described with reference to FIG. なお、本実施例に示す作製工程は、公知の薄膜トランジスタの作製工程であり、本発明の適用を限定するものではない。 Incidentally, manufacturing process of this embodiment is a manufacturing process of a known thin-film transistor and are not intended to limit the application of the present invention. また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。 The thin-film materials constituting the thin film transistor can be used any known material.
【0034】 [0034]
まず、実施の形態1及び図1に示した工程に従って、図1(D)の状態を得たら、ゲート絶縁膜701として酸化シリコン膜を150nmの厚さに形成し、さらにタングステンとモリブデンの合金からなるゲート電極702を250nmの厚さに形成する(図7(A))。 First, according to the process described in Embodiment 1 and FIG. 1 embodiment, when obtaining the state of FIG. 1 (D), a silicon oxide film formed to a thickness of 150nm as gate insulating film 701, a further tungsten and molybdenum alloys the gate electrode 702 made formed to a thickness of 250 nm (FIG. 7 (a)).
【0035】 [0035]
次に、フォトレジスト(図示せず)またはゲート電極702をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域703、ドレイン領域704、チャネル形成領域705及びLDD(ライトドープトドレイン)領域706a、706bを形成する。 Then, the source region 703 by ion implantation or ion doping using a photoresist (not shown) or the gate electrode 702 as a mask, the drain region 704, a channel forming region 705 and LDD (lightly doped drain) regions 706a, the 706b Form. 勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。 Of course, when the formation of these impurity regions, after the addition of phosphorus or arsenic, or boron, may be activated by heat treatment. さらに、第1保護膜707として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う(図7(B))。 Further, the silicon nitride film formed as the first protective film 707, carry out the hydrogenation process of the silicon region by performing a heat treatment (FIG. 7 (B)).
【0036】 [0036]
次に、第1保護膜707上に層間絶縁膜708として酸化シリコン膜を90nmの厚さに形成し、層間絶縁膜708にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極709及びドレイン電極710を形成する。 Next, a silicon oxide film formed to a thickness of 90nm on the first protective film 707 as an interlayer insulating film 708, after forming a contact hole in the interlayer insulating film 708, a titanium nitride film, aluminum alloy film and a titanium film forming a source electrode 709 and a drain electrode 710 made of laminated. 膜厚は、40nmとすれば良い。 The film thickness, may be set to 40nm. これらソース電極709及びドレイン電極710を覆って第2保護膜711として窒化シリコン膜を20nmの厚さに設けて図7(C)に示す薄膜トランジスタが完成する。 Covering the source electrode 709 and drain electrode 710 is provided a silicon nitride film as the second protective layer 711 to a thickness of 20nm is a thin film transistor shown in FIG. 7 (C) is completed.
【0037】 [0037]
以上のように形成した薄膜トランジスタは、結晶性の高い結晶質シリコン領域をチャネル形成領域として有するため、電界効果移動度が向上し、S値が改善するという優れた効果を有するものとなる。 Forming the thin film transistor as described above, since it has a high crystallinity crystalline silicon region as a channel formation region, and improving field effect mobility, it comes to have an excellent effect that S value is improved.
【0038】 [0038]
なお、実施の形態2により第2の結晶性シリコン領域を形成した場合は、ゲート電極202をそのまま活用することができるため、本実施例に示した図7(B)以降の工程に従えば良い。 In the case of forming the second crystalline silicon region by the second embodiment, it is possible to directly utilize the gate electrode 202, may follow in FIG 7 (B) after the step shown in this example . また、実施の形態4により第2の結晶性シリコン領域を形成した場合は、本実施例の図7(A)以降の工程に従えば良い。 Further, the fourth embodiment when the formation of the second crystalline silicon region may follow in FIG 7 (A) and subsequent steps of this embodiment.
【0039】 [0039]
〔実施例2〕 Example 2
本実施例では、実施の形態3に示した作製工程に従って第2の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図8を用いて説明する。 In this embodiment, after forming the second crystalline silicon region in accordance with the manufacturing steps shown in the third embodiment, steps required until completing the thin film transistor will be described with reference to FIG. なお、本実施例に示す作製工程は、デュアルゲート構造(上下二つのゲート電極でチャネル形成領域を挟んだ構造)の薄膜トランジスタの作製工程を示す一例であり、本発明の適用を限定するものではない。 Incidentally, manufacturing process of this embodiment is an example showing a manufacturing process of a thin film transistor of the dual gate structure (structure sandwiching a channel forming region in the two upper and lower gate electrodes) are not intended to limit the application of the present invention . また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。 The thin-film materials constituting the thin film transistor can be used any known material.
【0040】 [0040]
まず、実施の形態3及び図3に示した工程に従って、図3(C)の状態を得たら、ゲート絶縁膜801として酸化シリコン膜を150nmの厚さに形成し、さらにタングステンとモリブデンの合金からなる第2ゲート電極802を250nmの厚さに形成する(図8(A))。 First, according to the process described in Embodiment 3 and FIG. 3 of the embodiment, after obtaining the state of FIG. 3 (C), the silicon oxide film formed to a thickness of 150nm as gate insulating film 801, a further tungsten and molybdenum alloys the second gate electrode 802 is formed to a thickness of 250nm composed (Fig. 8 (a)).
【0041】 [0041]
次に、フォトレジスト(図示せず)または第2ゲート電極802をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域803、ドレイン領域804、チャネル形成領域805及びLDD(ライトドープトドレイン)領域806a、806bを形成する。 Next, a photoresist (not shown) or the source region 803 by ion implantation or ion doping using the second gate electrode 802 as a mask, the drain region 804, a channel forming region 805 and LDD (lightly doped drain) regions 806a, to form a 806b. 勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。 Of course, when the formation of these impurity regions, after the addition of phosphorus or arsenic, or boron, may be activated by heat treatment. さらに、第1保護膜807として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う(図8(B))。 Further, the silicon nitride film formed as the first protective film 807, carry out the hydrogenation process of the silicon region by performing a heat treatment (FIG. 8 (B)).
【0042】 [0042]
次に、第1保護膜807上に層間絶縁膜808として酸化シリコン膜を90nmの厚さに形成し、層間絶縁膜808にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極809及びドレイン電極810を形成する。 Next, a silicon oxide film formed to a thickness of 90nm on the first protective film 807 as an interlayer insulating film 808, after forming a contact hole in the interlayer insulating film 808, a titanium nitride film, aluminum alloy film and a titanium film forming a source electrode 809 and a drain electrode 810 made of laminated. 膜厚は、40nmとすれば良い。 The film thickness, may be set to 40nm. これらソース電極809及びドレイン電極810を覆って第2保護膜811として窒化シリコン膜を20nmの厚さに設けて図8(C)に示すデュアルゲート構造の薄膜トランジスタが完成する。 The thin film transistor of the dual gate structure shown in FIG. 8 (C) is provided as the second protective film 811 covers the source electrode 809 and drain electrode 810 of the silicon nitride film to a thickness of 20nm is completed.
【0043】 [0043]
以上のように形成したデュアルゲート構造の薄膜トランジスタは、第1ゲート電極302、第1ゲート絶縁膜303、チャネル形成領域805、第2ゲート絶縁膜801及び第2ゲート電極802を有するため、構造的にも電界効果移動度の向上が望めるが、本実施例においては、さらに当該チャネル形成領域として結晶性の高い結晶質シリコン領域を有するため、さらなるオン電流の増加及びS値の改善が図れる。 The thin film transistor of the dual gate structure formed as described above, the first gate electrode 302, a first gate insulating film 303, a channel formation region 805, since it has a second gate insulating film 801 and the second gate electrode 802, structurally is also overlook is improving field, in the present embodiment, since further comprising a high crystallinity crystalline silicon region as the channel formation region, thereby improved and increased S value of additional on-current.
【0044】 [0044]
なお、本実施例では、チャネル形成領域を挟んで上下にゲート電極を設けたデュアルゲート構造とした例を示したが、第2ゲート電極802を設けなければ、公知のボトムゲート構造の薄膜トランジスタ(具体的には、逆スタガ型薄膜トランジスタ)を作製可能であることは言うまでもない。 In this embodiment, an example in which a dual gate structure in which a gate electrode vertically sandwiching the channel forming region, to be provided a second gate electrode 802, a thin film transistor (specifically known bottom-gate structure specifically, the we are needless to say be made an inverted staggered thin film transistor).
【0045】 [0045]
〔実施例3〕 Example 3
本実施例では、本発明を実施して得た半導体装置の一例として、EL素子を含む発光装置を作製した例について説明する。 In this embodiment, as an example of a semiconductor device obtained by implementing the present invention, an example of manufacturing a light emitting device including an EL element. 図9はアクティブマトリクス型の発光装置の断面図である。 Figure 9 is a cross-sectional view of an active matrix light-emitting device. なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。 Although it is shown in the example of the thin film transistor of the top gate structure shown in the examples in the first embodiment (. Including manufacturing method of Embodiment 1, 2, 4), a dual-gate structure or a bottom as shown in Example 2 It can also be prepared in a thin film transistor gate structure.
【0046】 [0046]
図9において、901は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。 9, 901 is a substrate, a substrate which transmits the glass substrate, a quartz substrate, or other visible light crystallized glass substrate or a plastic substrate (including a plastic film). 基板901の上には画素部911および駆動回路912が設けられている。 Pixel portion 911 and driving circuit 912 is provided on the substrate 901. ここで、まず画素部911について説明する。 Here, first described pixel portion 911.
【0047】 [0047]
画素部911は画像表示を行う領域であり、複数の画素を有し、各画素にはEL素子に流れる電流を制御するためのTFT(以下、電流制御TFTという)902およびEL素子900が設けられている。 Pixel portion 911 is a region for displaying an image having a plurality of pixels, TFT for the pixel to control the current flowing through the EL element (hereinafter, referred to as current controlling TFT) 902 and EL element 900 is provided ing. なお、ここでは電流制御TFT902しか図示していないが、電流制御TFTのゲートに加わる電圧を制御するためのTFT(以下、スイッチングTFTという)を設けている。 Here, although not shown only the current control TFT 902, TFT (hereinafter, referred to as switching TFT) for controlling a voltage applied to the gate of the current control TFT are provided.
【0048】 [0048]
また、電流制御TFT902は、ここではpチャネル型TFTを用いることが好ましい。 Further, the current control TFT902, it is preferable to use a p-channel TFT here. nチャネル型TFTとすることも可能であるが、図9の構造のようにEL素子の陽極に電流制御TFTを接続する場合は、pチャネル型TFTにした方が消費電力を抑えることができる。 Although it is possible to an n-channel TFT, when connecting the current control TFT to the anode of the EL element as in the structure of Figure 9, who was a p-channel type TFT can be suppressed power consumption. 但し、スイッチングTFT(図示せず)はnチャネル型TFTでもpチャネル型TFTでも良い。 However, the switching TFT (not shown) may be p-channel type TFT even n-channel type TFT.
【0049】 [0049]
また、電流制御TFT902のドレインには画素電極903が電気的に接続されている。 The pixel electrode 903 is electrically connected to the drain of the current control TFT 902. ここでは、画素電極903の材料として仕事関数が4.5〜5.5eVの導電性材料を用いるため、画素電極903はEL素子910の陽極として機能する。 Here, the work function as the material of the pixel electrode 903 for using a conductive material 4.5 to 5.5 eV, the pixel electrode 903 functions as an anode of the EL element 910. 画素電極903として代表的には、酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらの化合物を用いれば良い。 Typically as the pixel electrode 903, indium oxide, tin oxide, may be used zinc oxide or their compounds.
【0050】 [0050]
また、画素電極903の端部は絶縁体904の上にはEL層905が設けられている。 The end portion of the pixel electrode 903 is an EL layer 905 is provided on the insulator 904. なお、本明細書においてEL層とはEL素子の構成に含まれる有機化合物もしくは無機化合物からなる積層体であり、発光層に正孔注入層、正孔輸送層、正孔ブロッキング層、電子注入層、電子輸送層もしくは電子ブロッキング層として機能する有機化合物もしくは無機化合物を積層した層の総称を指す。 Note that the EL layer in the present specification is a laminate consisting of an organic compound or an inorganic compound included in the configuration of the EL element, a hole injection layer to the light-emitting layer, a hole transport layer, a hole blocking layer, an electron injection layer refers to a generic name of a layer formed by stacking an organic compound or inorganic compound functions as an electron transporting layer or an electron blocking layer. 但し、EL層には発光層を単層で用いた場合も含む。 However, the EL layer includes also the case of using a light-emitting layer as a single layer.
【0051】 [0051]
次に、EL層905の上には陰極906が設けられる。 Next, a cathode 906 is provided on the EL layer 905. 陰極906の材料としては仕事関数が2.5〜3.5eVの導電性材料を用いる。 The material of the cathode 906 work function using a conductive material 2.5 to 3.5 eV. 陰極906として代表的には周期表の1族もしくは2族に属する元素を含む導電膜もしくはそれにアルミニウム合金を積層して用いれば良い。 Representative conductive film or it contains an element belonging to Group 1 or Group 2 of the periodic table as the cathode 906 may be used an aluminum alloy laminated.
【0052】 [0052]
また、画素電極903、EL層905および陰極906からなるEL素子910は、保護膜907で覆われている。 Further, EL element 910 consisting of a pixel electrode 903, EL layer 905 and the cathode 906 is covered with a protective film 907. 保護膜907はEL素子900を酸素および水から保護するために設けられる。 Protective film 907 is provided to protect the EL element 900 from oxygen and water. 保護膜907の材料としては、窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、酸化タンタル膜もしくは炭素膜(具体的にはダイヤモンドライクカーボン膜)を用いる。 As the material of the protective film 907, a silicon nitride film, a silicon nitride oxide film, an aluminum oxide film, an oxide tantalum film or a carbon film (specifically, diamond-like carbon film).
【0053】 [0053]
次に、駆動回路912について説明する。 Next, an explanation will be made for a driving circuit 912. 駆動回路912は画素部911に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタが設けられている。 Driving circuit 912 is a region for controlling timing of a signal transmitted to the pixel portion 911 (gate signal and data signal), a shift register, a buffer, a latch, an analog switch (transfer gate) or level shifter is provided. ここでは、これらの回路の基本単位としてnチャネル型TFT908およびpチャネル型TFT909からなるCMOS回路を示している。 Shown here is a CMOS circuit composed of an n-channel type TFT908 and p-channel type TFT909 as a basic unit of these circuits.
【0054】 [0054]
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタの回路構成は公知のもので良い。 Note that the shift register, the buffer, the latch, the circuit configuration of the analog switch (transfer gate) or level shifter may be a known. また、図9では同一の基板上に画素部911および駆動回路912を設けているが、駆動回路912を設けずにICやLSIを電気的に接続することも可能である。 Further, is provided with the pixel portion 911 and the driving circuit 912 on the same substrate 9, it is also possible to electrically connect the IC or LSI without providing the driving circuit 912.
【0055】 [0055]
また、ここでは電流制御TFT902にEL素子900の陽極が電気的に接続されているが、EL素子900の陰極が電流制御TFTに電気的に接続された構造とすることもできる。 Also, here is an anode of the EL element 900 is electrically connected to the current controlling TFT 902, it is also possible to the cathode of the EL element 900 is electrically connected to each structure to the current control TFT. その場合、画素電極を陰極906と同様の材料で形成し、陰極を画素電極903と同様の材料で形成すれば良い。 In that case, the pixel electrode is formed of the same material as the cathode 906 may be formed a cathode of the same material as the pixel electrode 903. また、その場合、電流制御TFT902はnチャネル型TFTとすることが好ましい。 In that case, the current control TFT902 is preferably an n-channel TFT.
【0056】 [0056]
本発明を実施して得た薄膜トランジスタは、上記電流制御TFT902、スイッチングTFT(図示せず)、nチャネル型TFT908及びpチャネル型TFT909に用いることが可能である。 A thin film transistor obtained by implementing the present invention, the current control TFT 902, (not shown) switching TFT, it is possible to use the n-channel type TFT908 and p-channel type TFT909. また、画素部911に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路912に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。 Further, to form a thin film transistor of a reverse stagger structure shown in the pixel portion 911 to the second embodiment, configurations are possible, such a thin film transistor of the dual gate structure shown in Example 2 to the drive circuit 912.
【0057】 [0057]
本発明を実施して得た発光装置は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、発光装置の動作性能の向上につながり、画質の良い表示が可能となる。 Emitting device obtained by implementing the present invention has a high field-effect mobility of the individual thin film transistor, and because the S value is improved, good switching performance, and be formed at an early TFT operation speed possible, therefore, it leads to improvement of the operating performance of the light emitting device, thereby enabling good display image quality is. なお、当該発光装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものがエレクトロルミネッセンスディスプレイである。 Incidentally, those with the display incorporate one provided an input terminal or output terminal to the light emitting device in the housing is a electroluminescence display.
【0058】 [0058]
〔実施例4〕 Example 4
本実施例では、本発明を実施して得た半導体装置の一例として、液晶素子を含む液晶表示装置を作製した例について説明する。 In this embodiment, as an example of a semiconductor device obtained by implementing the present invention, an example of manufacturing a liquid crystal display device including a liquid crystal element. 図10はアクティブマトリクス型の液晶表示装置の断面図である。 Figure 10 is a cross-sectional view of an active matrix type liquid crystal display device. なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。 Although it is shown in the example of the thin film transistor of the top gate structure shown in the examples in the first embodiment (. Including manufacturing method of Embodiment 1, 2, 4), a dual-gate structure or a bottom as shown in Example 2 It can also be prepared in a thin film transistor gate structure.
【0059】 [0059]
図10において、601は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。 10, 601 is a substrate, a substrate which transmits the glass substrate, a quartz substrate, or other visible light crystallized glass substrate or a plastic substrate (including a plastic film). 基板601の上には画素部611および駆動回路612が設けられている。 Pixel portion 611 and driving circuit 612 is provided on the substrate 601. ここで、まず画素部611について説明する。 Here, first described pixel portion 611.
【0060】 [0060]
画素部611は画像表示を行う領域であり、複数の画素を有し、各画素には液晶素子に印加する電圧のオン/オフを制御するためのTFT(以下、スイッチングTFTという)602および液晶素子600が設けられている。 Pixel portion 611 is a region for displaying an image having a plurality of pixels, TFT for the pixel for controlling the voltage of the on / off to be applied to the liquid crystal element (hereinafter, referred to as switching TFT) 602 and a liquid crystal element 600 is provided. このスイッチングTFT602のドレインには画素電極603が電気的に接続されている。 Pixel electrode 603 is electrically connected to the drain of the switching TFT 602. ここでは、画素電極603の材料としてITO(酸化インジウムと酸化スズの化合物)を用いるが、反射型液晶表示装置とする場合は、アルミニウム合金等の反射率の高い金属を用いれば良い。 Here, a ITO (compound of indium oxide and tin oxide) as the material of the pixel electrode 603, but if the reflection type liquid crystal display device may be used having a high reflectivity such as aluminum alloy metal. また、画素電極603上には図示されないが、配向膜が設けられている。 Although not illustrated on the pixel electrode 603, an alignment film is provided. 勿論、ラビング処理の必要ない配向処理が可能であれば、特に配向膜を設ける必要はない。 Of course, not necessary orientation treatment rubbing treatment is possible, not necessary to particularly specify an alignment film. さらに、図示しない配向膜の上には樹脂からなるスペーサ604が設けられている。 Furthermore, on the alignment film (not shown) spacer 604 made of resin is provided. これは球状のスペーサを散布することによっても代用できる。 It can be substituted also by spraying spherical spacers.
【0061】 [0061]
605は対向基板であり、その上にはITO膜で形成された対向電極606及びクロム膜で形成された遮光マスク607が設けられている。 605 is a counter substrate, the light-shielding mask 607 is provided thereon formed in the opposing electrode 606 and chromium film formed by ITO film. 遮光マスク607は、後に液晶セルを組んだ際に各画素のスイッチングTFT上に配置されず、かつ、駆動回路612を遮光できるように予めパターン形成されている。 Shielding mask 607 is not disposed on the switching TFT of each pixel when teamed the liquid crystal cell after, and is pre-patterned to allow shield the drive circuit 612. なお、対向電極606及び遮光マスク607上には図示しないが配向膜が設けられている。 Incidentally, on the counter electrode 606 and the light-shielding mask 607 is not shown is provided with an alignment film.
【0062】 [0062]
これらの基板601と対向基板605を図示しないシール材で接着し、該シール材に囲まれた領域に液晶608を注入して液晶表示装置が完成する。 Adhering these substrates 601 and the counter substrate 605 by a sealing material (not shown), a liquid crystal display device is completed by injecting a liquid crystal 608 in a region surrounded by the said sealing material. 液晶セルの組み立て工程は、公知の技術を用いれば良い。 Assembling process of the liquid crystal cell may be a known technique.
【0063】 [0063]
次に、駆動回路612について説明する。 Next, an explanation will be made for a driving circuit 612. 駆動回路612は画素部611に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタが設けられている。 Driving circuit 612 is a region for controlling timing of a signal transmitted to the pixel portion 611 (gate signal and data signal), a shift register, a buffer, a latch, an analog switch (transfer gate) or level shifter is provided. ここでは、これらの回路の基本単位としてnチャネル型TFT609およびpチャネル型TFT610からなるCMOS回路を示している。 Shown here is a CMOS circuit composed of an n-channel type TFT609 and p-channel type TFT610 as a basic unit of these circuits.
【0064】 [0064]
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)もしくはレベルシフタの回路構成は公知のもので良い。 Note that the shift register, the buffer, the latch, the circuit configuration of the analog switch (transfer gate) or level shifter may be a known. また、図10では同一の基板上に画素部611および駆動回路612を設けているが、駆動回路612を設けずにICやLSIを電気的に接続することも可能である。 Further, is provided with the pixel portion 611 and the driving circuit 612 in FIG. 10 the same substrate, it is possible to electrically connect the IC or LSI without providing the driving circuit 612.
【0065】 [0065]
本発明を実施して得た薄膜トランジスタは、上記スイッチングTFT602、、nチャネル型TFT609及びpチャネル型TFT610に用いることが可能である。 A thin film transistor obtained by implementing the present invention, the switching TFT 602,, it is possible to use the n-channel type TFT609 and p-channel type TFT 610. また、画素部611に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路612に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。 Further, to form a thin film transistor of a reverse stagger structure shown in the pixel portion 611 to the second embodiment, configurations are possible, such a thin film transistor of the dual gate structure shown in Example 2 to the drive circuit 612.
【0066】 [0066]
本発明を実施して得た液晶表示装置は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、液晶表示装置の動作性能の向上につながり、画質の良い表示が可能となる。 The liquid crystal display device obtained by implementing the present invention has a high field-effect mobility of the individual thin film transistor, and because the S value is improved, good switching performance, and be formed at an early TFT operation speed is possible, therefore, it leads to improvement of the operating performance of the liquid crystal display device, thereby enabling good display image quality is. なお、当該液晶表示装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものが液晶ディスプレイである。 Incidentally, those with the display incorporate one provided an input terminal or output terminal in the liquid crystal display device in a housing is a liquid crystal display.
【0067】 [0067]
〔実施例5〕 [Example 5]
本実施例では、本発明を実施して得た半導体装置の一例として、センサを含む半導体集積回路を作製した例について説明する。 In this embodiment, as an example of a semiconductor device obtained by implementing the present invention, an example of manufacturing a semiconductor integrated circuit including a sensor. 図11はセンサの断面図である。 Figure 11 is a cross-sectional view of the sensor. なお、本実施例では実施例1(実施の形態1、2、4の作製方法を含む。)に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例2に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。 Although it is shown in the example of the thin film transistor of the top gate structure shown in the examples in the first embodiment (. Including manufacturing method of Embodiment 1, 2, 4), a dual-gate structure or a bottom as shown in Example 2 It can also be prepared in a thin film transistor gate structure.
【0068】 [0068]
図11において、501は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板(プラスチックフィルムを含む)その他の可視光を透過する基板を用いることができる。 11, 501 is a substrate, a substrate which transmits the glass substrate, a quartz substrate, or other visible light crystallized glass substrate or a plastic substrate (including a plastic film). 基板501の上には画素部511および駆動回路512が設けられている。 Pixel portion 511 and driving circuit 512 is provided on the substrate 501. ここで、まず画素部511について説明する。 Here, first described pixel portion 511.
【0069】 [0069]
画素部511は画像表示を行う領域であり、複数の画素を有し、各画素には光電変換素子で発生した電圧を増幅するためのTFT(以下、増幅TFTという)502および光電変換素子500が設けられている。 Pixel portion 511 is a region for displaying an image having a plurality of pixels, TFT for the pixel to amplify the voltage generated by the photoelectric conversion element (hereinafter, referred to as amplification TFT) 502 and the photoelectric conversion element 500 It is provided. この増幅TFT502のドレインには画素電極503が電気的に接続されている。 Pixel electrode 503 is electrically connected to the drain of the amplifier TFT 502. ここでは、画素電極503の材料としてITO(酸化インジウムと酸化スズの化合物)を用いるが、金属を用いても良い。 Here, a ITO (compound of indium oxide and tin oxide) as the material of the pixel electrode 503, but may be a metal.
【0070】 [0070]
画素電極503上には光電変換層504及び対向電極505が設けられる。 The photoelectric conversion layer 504 and the counter electrode 505 is provided on the pixel electrode 503. 本実施例において、光電変換層504は、P型半導体層、I型(真性)半導体層及びN型半導体層の積層構造からなる積層体であるが、いわゆる太陽電池等に用いられるあらゆる積層構造を用いることが可能である。 In this embodiment, the photoelectric conversion layer 504, P-type semiconductor layer, is a laminate having a laminated structure of the I-type (intrinsic) semiconductor layer and the N-type semiconductor layer, any layered structure used in a so-called solar cells it is possible to use. また、対向電極505としては、透明なITO膜等を用いても良いし、金属膜を用いても良い。 As the counter electrode 505 may be a transparent ITO film or the like may be used a metal film. 即ち、画素電極側もしくは対向電極側から光入射が行われるように構成されれば、電極材料は特に限定されない。 That is, it is configured such that light incident is made from the pixel electrode side or the counter electrode side, the electrode material is not particularly limited. そして、最後に光電変換素子500を覆って保護膜505を設ける。 Finally, over the photoelectric conversion element 500 provided with a protective film 505. 保護膜505としては、窒化シリコン膜もしくは酸化シリコン膜を用いれば良い。 As the protective film 505, it may be used silicon nitride film or silicon oxide film.
【0071】 [0071]
次に、駆動回路512について説明する。 Next, an explanation will be made for a driving circuit 512. 駆動回路512は画素部511に伝送される信号(ゲート信号およびデータ信号)のタイミングを制御したり、画素部511で読み取られた信号を演算したりする領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)、レベルシフタ、補正回路もしくは演算回路が設けられている。 Driving circuit 512 is a region or computed to control the timing of the signal transmitted to the pixel portion 511 (gate signal and data signal), a signal read by the pixel unit 511, a shift register, a buffer, a latch, analog switch (transfer gate), a level shifter, a correction circuit or arithmetic circuit is provided. ここでは、これらの回路の基本単位としてnチャネル型TFT506およびpチャネル型TFT507からなるCMOS回路を示している。 Shown here is a CMOS circuit composed of an n-channel type TFT506 and p-channel type TFT507 as a basic unit of these circuits.
【0072】 [0072]
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ(トランスファゲート)、レベルシフタ、補正回路もしくは演算回路の回路構成は公知のもので良い。 Note that the shift register, a buffer, a latch, an analog switch (transfer gate), a level shifter circuit configuration of a correction circuit or arithmetic circuit may be a known. また、図11では同一の基板上に画素部511および駆動回路512を設けているが、駆動回路512を設けずにICやLSIを電気的に接続することも可能である。 Further, is provided with the pixel portion 511 and the driving circuit 512 on the same substrate 11, it is also possible to electrically connect the IC or LSI without providing the driving circuit 512.
【0073】 [0073]
本発明を実施して得た薄膜トランジスタは、上記スイッチングTFT502、、nチャネル型TFT506及びpチャネル型TFT507に用いることが可能である。 A thin film transistor obtained by implementing the present invention, the switching TFT 502,, it is possible to use the n-channel type TFT506 and p-channel type TFT507. また、画素部511に実施例2に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路512に実施例2に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。 Further, to form a thin film transistor of a reverse stagger structure shown in the pixel portion 511 to the second embodiment, configurations are possible, such a thin film transistor of the dual gate structure shown in Example 2 to the drive circuit 512.
【0074】 [0074]
本発明を実施して得た半導体集積回路は、個々の薄膜トランジスタの電界効果移動度が高く、またS値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、センサの動作性能の向上につながり、解像度の高い読み取り性能を有するセンサを得ることが可能となる。 The semiconductor integrated circuit obtained by implementing the present invention has a high field-effect mobility of the individual thin film transistor, and because the S value is improved, good switching performance, and be formed at an early TFT operation speed is possible, therefore, leads to improvement of the operating performance of the sensor, it is possible to obtain a sensor having a high resolution reading performance.
【0075】 [0075]
【発明の効果】 【Effect of the invention】
本発明を実施することにより簡易な方法で結晶性の高い結晶質シリコン膜を得ることが可能となり、さらに当該結晶質シリコン膜を薄膜トランジスタのチャネル形成領域として用いることで、薄膜トランジスタの電界効果移動度の向上及びS値の改善を達成することができる。 Possible to obtain highly crystalline crystalline silicon film in a simple manner by carrying out the present invention and will, further by using the crystalline silicon film as a channel formation region of the thin film transistor, the field effect mobility of the thin film transistor it is possible to achieve improved enhancement and S values. また、当該作製方法を用いて作製された薄膜トランジスタを用いることにより発光装置もしくは液晶表示装置の画質の向上を図ることが可能である。 Further, it is possible to improve the image quality of the light emitting device or a liquid crystal display device by using a thin film transistor manufactured using the manufacturing method. さらに、当該作製方法を用いて作製された薄膜トランジスタを用いることによりセンサとしての読み取り解像度を向上させることが可能である。 Furthermore, it is possible to improve the reading resolution of the sensor by using a thin film transistor manufactured using the manufacturing method.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 結晶質シリコン膜の作製方法を示す図。 FIG. 1 is a diagram illustrating a method for manufacturing a crystalline silicon film.
【図2】 結晶質シリコン膜の作製方法を示す図。 Figure 2 illustrates a method for manufacturing a crystalline silicon film.
【図3】 結晶質シリコン膜の作製方法を示す図。 FIG. 3 shows a method for manufacturing a crystalline silicon film.
【図4】 結晶質シリコン膜の作製方法を示す図。 4 is a diagram showing a manufacturing method of a crystalline silicon film.
【図5】 非晶質シリコンと結晶質シリコンの吸収係数の波長依存性を示す図。 5 is a diagram showing the wavelength dependence of the amorphous silicon and the absorption coefficient of crystalline silicon.
【図6】 メタルマスクの材料による温度分布の相違を示すシミュレーション結果を示す図。 6 shows a simulation result showing a difference in temperature distribution due to the metal mask material.
【図7】 薄膜トランジスタの作製方法を示す図。 7 is a diagram showing a method for manufacturing a thin film transistor.
【図8】 薄膜トランジスタの作製方法を示す図。 8 shows a method for manufacturing a thin film transistor.
【図9】 発光装置の断面構造を示す図。 9 is a diagram showing a sectional structure of a light emitting device.
【図10】 液晶表示装置の断面構造を示す図。 10 is a view showing a sectional structure of a liquid crystal display device.
【図11】 センサの断面構造を示す図。 11 is a diagram showing a sectional structure of the sensor.

Claims (3)

  1. 基体上に非晶質シリコン膜を形成し、 An amorphous silicon film formed on a substrate,
    前記非晶質シリコン膜上にゲート絶縁膜を形成し、 Forming a gate insulating film on the amorphous silicon film,
    前記ゲート絶縁膜上にチャネル形成領域の2倍以上の長さの導電膜を形成し、 More than twice the length of the conductive film of the channel forming region is formed on the gate insulating film,
    前記導電膜をマスクとして前記非晶質シリコン膜の上方から1回目のレーザー光照射を行い前記導電膜にマスクされていない領域の前記非晶質シリコン膜を選択的に結晶化して第1の結晶質シリコン領域を形成し、 The first crystals were selectively crystallizing the amorphous silicon film in the region not masked in the conductive film is performed with a laser beam irradiated upward from th one of the amorphous silicon layer using the conductive film as a mask to form a quality silicon area,
    前記非晶質シリコン膜の下方から2回目のレーザー光照射を行い前記非晶質シリコン膜を結晶化して前記第1の結晶質シリコン領域からラテラル成長した第2の結晶質シリコン領域を形成し、 Wherein forming a second second crystalline silicon regions lateral growth from the first crystalline silicon region by crystallizing the amorphous silicon film subjected to laser beam irradiation from below the amorphous silicon film,
    前記導電膜をパターニングすることによって、前記第2の結晶質シリコン領域に前記チャネル形成領域を前記ラテラル成長の方向とキャリアの移動方向が同じになるように形成することを特徴とする薄膜トランジスタの作製方法。 By patterning the conductive film, a method for manufacturing a thin film transistor, wherein the moving direction of the second direction and the carrier of the channel formation region in the crystalline silicon region and the lateral growth is formed to be the same .
  2. 請求項1において、 According to claim 1,
    前記チャネル形成領域の長さは、3μm以下であることを特徴とする薄膜トランジスタの作製方法。 The length of the channel forming region, a method for manufacturing a thin film transistor, characterized in that it is 3μm or less.
  3. 請求項1または請求項2において、 According to claim 1 or claim 2,
    前記導電膜は、熱伝導率が2.0W/Kcm以下であることを特徴とする薄膜トランジスタの作製方法。 The conductive film is a method for manufacturing a thin film transistor thermal conductivity equal to or less than 2.0 W / Kcm.
JP2002119031A 2002-04-22 2002-04-22 A method for manufacturing a thin film transistor Expired - Fee Related JP4364481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119031A JP4364481B2 (en) 2002-04-22 2002-04-22 A method for manufacturing a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119031A JP4364481B2 (en) 2002-04-22 2002-04-22 A method for manufacturing a thin film transistor

Publications (3)

Publication Number Publication Date
JP2003318108A JP2003318108A (en) 2003-11-07
JP2003318108A5 JP2003318108A5 (en) 2005-09-22
JP4364481B2 true JP4364481B2 (en) 2009-11-18

Family

ID=29535705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119031A Expired - Fee Related JP4364481B2 (en) 2002-04-22 2002-04-22 A method for manufacturing a thin film transistor

Country Status (1)

Country Link
JP (1) JP4364481B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316633B1 (en) * 2004-07-28 2013-10-15 삼성디스플레이 주식회사 Mask for making polysilicon, method of making the same, and method of making thin film transistor using the same
JP2007324425A (en) 2006-06-02 2007-12-13 Sony Corp Thin film semiconductor device, manufacturing method therefor, and display device
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103311129A (en) * 2013-06-17 2013-09-18 深圳市华星光电技术有限公司 Thin-film transistor array substrate and channel formation method therefor

Also Published As

Publication number Publication date
JP2003318108A (en) 2003-11-07

Similar Documents

Publication Publication Date Title
US5817548A (en) Method for fabricating thin film transistor device
US6429059B2 (en) Semiconductor device and method for producing it
US6310362B1 (en) Electro-optical device
US7098088B2 (en) Semiconductor device having semiconductor circuit formed by semiconductor elements and method for manufacturing the same
US8232124B2 (en) Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
KR100305004B1 (en) A semiconductor device
KR100260063B1 (en) Manufacturing method of an insulated gate thin film transistor
CN101997025B (en) Organic light emitting diode display and method of manufacturing the same
US7391054B2 (en) Semiconductor device and manufacturing method thereof
KR100561991B1 (en) Method for making thin film transistor
US7479657B2 (en) Semiconductor device including active matrix circuit
US5920772A (en) Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JP4275336B2 (en) A method for manufacturing a semiconductor device
US20020058364A1 (en) Semiconductor device and manufacturing method thereof
US20050282317A1 (en) Thin film semiconductor apparatus and method for driving the same
EP2162920B1 (en) Inverter manufacturing method and inverter
US5581092A (en) Gate insulated semiconductor device
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
US6097038A (en) Semiconductor device utilizing annealed semiconductor layer as channel region
US5962897A (en) Semiconductor device and method for forming the same
Bhat et al. Effects of longitudinal grain boundaries on the performance of MILC-TFTs
US5605847A (en) Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
US20030109085A1 (en) Semiconductor device, and method of forming the same
JP3150840B2 (en) A method for manufacturing a semiconductor device
KR100216940B1 (en) Semiconductor integrated circuit and a manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees