JP4363922B2 - Limiter circuit - Google Patents

Limiter circuit Download PDF

Info

Publication number
JP4363922B2
JP4363922B2 JP2003203928A JP2003203928A JP4363922B2 JP 4363922 B2 JP4363922 B2 JP 4363922B2 JP 2003203928 A JP2003203928 A JP 2003203928A JP 2003203928 A JP2003203928 A JP 2003203928A JP 4363922 B2 JP4363922 B2 JP 4363922B2
Authority
JP
Japan
Prior art keywords
signal
input
input terminal
line side
limiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003203928A
Other languages
Japanese (ja)
Other versions
JP2005051364A (en
Inventor
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003203928A priority Critical patent/JP4363922B2/en
Priority to US10/785,064 priority patent/US7009462B2/en
Publication of JP2005051364A publication Critical patent/JP2005051364A/en
Application granted granted Critical
Publication of JP4363922B2 publication Critical patent/JP4363922B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H01P1/227—Strip line attenuators

Description

【０００１】
【発明の属する技術分野】
本発明は、パルスレーダ装置等に用いられるリミッタ回路に関する。
【０００２】
【従来の技術】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばパルスレーダ装置において、レーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接レーダ受信機に印加されないようにして、レーダ受信機を保護する回路である。この種のリミッタ回路として、リミッタ素子にＰＩＮダイオードを用いた事例が開示されている（例えば、特許文献１参照。）。この特許文献１に開示された事例は、ＰＩＮダイオードのＤＣリターン用素子にインピーダンス整合機能を持たせて、小信号入力時に高周波領域においても低い挿入損失を実現している。
【０００３】
所望の周波数においてインピーダンス整合がなされた、従来のリミッタ回路の一例を、図２に示す。このリミッタ回路は、ＰＩＮダイオード１１及び１２、ＤＣリターン線路１３及び１４、ならびに、信号線側導体１５ａ及び共通線側導体１５ｂからなるλ／４（λは波長を表わす）の長さの伝送線路１５から構成されている。また、信号線側入力端子１６ａ及び共通線側入力端子１６ｂからなる入力端子１６、信号線側出力端子１７ａ及び共通線側出力端子１７ｂからなる出力端子１７を有している。
【０００４】
信号線側入力端子１６ａと共通線側入力端子１６ｂとの間には、ＰＩＮダイオード１１及びＤＣリターン線路１３が接続されている。ここで、ＰＩＮダイオード１１のアノード電極は信号線側入力端子１６ａに、カソード電極は共通線側入力端子１６ｂにそれぞれ接続されている。また、信号線側出力端子１７ａと共通線側出力端子１７ｂとの間には、ＰＩＮダイオード１２及びＤＣリターン線路１４が接続されている。ここで、ＰＩＮダイオード１２のアノード電極は信号線側出力端子１７ａに、カソード電極は共通線側出力端子１７ｂにそれぞれ接続されている。そして、信号線側入力端子１６ａと信号線側出力端子１７ａとの間には、伝送線路１５の信号線側導体１５ａが、また、共通線側入力端子１６ｂと共通線側出力端子１７ｂとの間には、伝送線路１５の共通線側導体１５ｂが、それぞれ接続されている。
【０００５】
上記した構成の回路において、まず、低レベルの高周波信号が入力端子１６に入力されると、２つのＰＩＮダイオード１１及び１２がいずれも非導通状態、また２つのＤＣリターン線路１３及び１４は高周波信号に対してはいずれも高インピーダンスを有する。従って、入力された高周波信号は伝送線路１５を伝搬してほとんど減衰することなく出力端子１７に現れる。
【０００６】
一方、高レベルの高周波信号が入力された場合には、ＰＩＮダイオード１１及び１２にはＤＣリターン線路１３及び１４を介して整流電流１８ａ及び１８ｂが流れ、これらＰＩＮダイオード１１及び１２はどちらも導通状態になるとともに、伝送線路１５は高周波信号に対して高インピーダンスとなる。従って、入力された高周波信号はほとんど反射されて出力端子１５にはわずかな高周波信号しか出力されない。
【０００７】
このようにして、このリミッタ回路は、後段に接続された例えばレーダ受信機等への過大入力を阻止している。
【０００８】
【特許文献１】
特開平５−２３５６７７号公報（第３頁、図５）
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のリミッタ回路においては、高レベルの高周波信号が入力された場合、この信号は入力端子１６から前段に向かって反射される。すなわち、入力端子１６におけるリミッタ回路の電圧定在波比が大幅に悪化する。反射された信号は、前段に接続された例えば、アンテナ回路、分配回路、送受信切換回路などの機器に向かってさらに進んでいく。そして、これらの機器内に高レベルのまま混入することによって他の高周波信号系に干渉し、その信号処理動作や信号処理結果等に影響を与えていた。
【００１０】
特に、例えばアレイアンテナと組み合わせた複数のレーダ受信機を有する場合には、このリミッタ回路で反射された信号が前段に接続された機器を通して他のレーダ受信機の入力信号に混入して干渉する。その結果、所期のアンテナパターンやアンテナ利得を得ることが困難であった。
【００１１】
本発明は、上述の事情を考慮してなされたものであり、高レベルの高周波信号の入力時においても入力信号を前段に接続された機器に反射することなく、入力側の電圧定在波比が良好なリミッタ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明のリミッタ回路は、高レベルの信号の通過を阻止するリミッタ回路において、一方の端部が前記リミッタ回路の入力端子に、また他方の端部が前記リミッタ回路の出力端子にそれぞれ接続された、所定の特性インピーダンスを有し信号線側導体と共通線側導体とから成る長さが１／４波長の伝送線路と、この伝送線路の前記入力端子側の端部において前記信号線側導体と前記共通線側導体との間に前記所定の特性インピーダンスを有する終端器を通して接続された第１のリミッタ素子と、このリミッタ素子と並列に接続された第１のＤＣリターン素子と、前記伝送線路の前記出力端子側の端部において前記信号線側導体と前記共通線側導体との間に接続された第２のリミッタ素子と、このリミッタ素子と並列に接続された第２のＤＣリターン素子とを具備し、前記高レベルの信号が前記入力端子側に印加された際は、前記第１及び第２のリミッタ素子を導通状態とし前記入力端子側からのインピーダンスを前記終端器の有する所定の特性インピーダンスとしたことを特徴とする。
【００１３】
本発明によれば、高レベルの高周波信号の入力時においても入力信号を前段に接続された機器に反射することなく、入力側の電圧定在波比が良好なリミッタ回路を得ることができる。
【００１４】
【発明の実施の形態】
以下に、本発明に係るリミッタ回路の実施の形態を、図１を参照して説明する。
【００１５】
図１は、本発明に係るリミッタ回路の一実施の形態を示す回路図である。このリミッタ回路は、終端器１、第１のリミッタ素子としてのＰＩＮダイオード２、第２のリミッタ素子としてのＰＩＮダイオード３、第１のＤＣリターン素子としてのＤＣリターン線路４、第２のＤＣリターン素子としてのＤＣリターン線路５、及び所定の特性インピーダンスを有するλ／４の長さの伝送線路６から構成されている。ここで、伝送線路６は信号線側導体６ａ及び共通線側導体６ｂから構成されている。また、入力端子７及び出力端子８を備えている。ここで、入力端子７は、信号線側入力端子７ａ、及び共通線側入力端子７ｂから構成され、出力端子８は、信号線側出力端子８ａ、及び共通線側出力端子８ｂから構成されている。
【００１６】
終端器１は、信号線側入力端子７ａと後述するＰＩＮダイオード２のアノード電極との間に接続され、高レベルの高周波信号入力時に入力端子７を所定の特性インピーダンスで終端する。ＰＩＮダイオード２は、終端器１の一端ととの間に接続され、低レベルの高周波信号入力時は非導通状態であるが、高レベル時は導通状態になって終端器１の一端を共通線側入力端子７ｂに接続する。本実施の形態においては、ＰＩＮダイオード２の極性は、終端器１側をアノード電極、共通線側入力端子７ｂ側をカソード電極としている。ＰＩＮダイオード３は、信号線側出力端子８ａと共通線側出力端子８ｂとの間に接続され、低レベルの高周波信号入力時は非導通状態であるが、高レベル時は導通状態になって信号線側出力端子８ａと共通線側出力端子８ｂとの間を短絡する。本実施の形態においては、ＰＩＮダイオード３の極性は、信号線側出力端子８ａ側をアノード電極、共通線側出力端子端子８ｂ側をカソード電極としている。
【００１７】
ＤＣリターン線路４は、ＰＩＮダイオード２に並列に接続され、高レベルの高周波信号入力時にＰＩＮダイオード２に流れる整流電流の経路となる。本実施の形態においては、このＤＣリターン線路４は、長さがλ／４の高特性インピーダンス線路により構成され、入力された高周波信号に対しては常に高インピーダンスを有している。ＤＣリターン線路５は、ＰＩＮダイオード３に並列に接続され、高レベルの高周波信号入力時にＰＩＮダイオード３に流れる整流電流の経路となる。本実施の形態においては、このＤＣリターン線路５も長さがλ／４の高特性インピーダンス線路により構成され、伝送線路６を通過する高周波信号に対しては常に高インピーダンスを有している。このように、２つのＤＣリターン線路４及びＤＣリターン線路５を分布定数線路で構成することにより、高周波領域においても安定した整流電流の経路を形成することができる。
【００１８】
伝送線路６を構成する信号線側導体６ａは、その一端が信号線側入力端子７ａに、他端が信号線側出力端子８ａにそれぞれ接続され、共通線側導体６ｂは、その一端が共通線側入力端子７ｂに、他端が共通線側出力端子８ｂにそれぞれ接続されている。そして、伝送線路６は、低レベルの高周波信号入力時には、所定の特性インピーダンスを有する伝送線路として入力端子７に入力された高周波信号を出力端子８に伝送する。また、高レベルの高周波信号入力時には、高インピーダンスとなって入力端子７と出力端子８との間を遮断する。
【００１９】
次に、上述のように構成された本実施の形態のリミッタ回路の動作を図１を参照して説明する。
【００２０】
まず、リミットがかからない低レベルの高周波信号が入力端子７から入力された場合、ＰＩＮダイオード２は、非導通状態を維持している。このため、入力端子７側に接続されている終端器１はその一端が開放状態となって機能せず、ＤＣリターン線路４も入力された高周波信号に対して高インピーダンスを有している。また、ＰＩＮダイオード３も非導通状態を維持しており、ＤＣリターン線路５も入力された高周波信号に対して高インピーダンスを有している。従って、入力端子７から入力された高周波信号は、伝送線路６を伝搬してほとんど減衰することなく出力端子８から出力される。このときには、このリミッタ回路は、単に所定の特性インピーダンス持った伝送線路として動作しているため、入力された高周波信号が前段の機器に向けて反射されることもない。
【００２１】
一方、リミットがかかる高レベルの高周波信号が入力端子７から入力された場合、ＰＩＮダイオード２にはＤＣリターン線路４を介して整流電流９ａが流れ、ＰＩＮダイオード２は導通状態となる。このため、終端器１が信号線側入力端子７ａと共通線側入力端子７ｂとの間に接続される。また、ＰＩＮダイオード３にもＤＣリターン線路５を介して整流電流９ｂが流れ、ＰＩＮダイオード３は導通状態となる。
【００２２】
このときに、Ａ点、すなわち伝送線路６の入力端子７に近い側から出力端子８方向を見ると、この伝送線路６は、先端がＰＩＮダイオード３により短絡されたλ／４の長さの伝送線路となるため、高インピーダンスとなる。従って、Ａ点と出力端子８との間は高周波的に遮断され、出力端子８からは大幅に減衰した高周波信号が出力される。
【００２３】
また、Ｂ点、すなわち入力端子７から出力端子８方向を見ると、終端器１と伝送線路６が接続されているが、伝送線路６は上記したとおり高インピーダンスとなるため、入力端子７は、終端器１により所定の特性インピーダンスで終端された状態となる。従って、入力端子７に入力された高レベルの高周波信号は終端器１により終端され、前段の機器への反射が抑えられる。
【００２４】
以上説明したように、本実施の形態によるリミッタ回路においては、所定の特性インピーダンスを有するλ／４長の伝送線路６の一端を入力端、他端を出力端として、入力端には終端器１を通してＰＩＮダイオード２を、また出力端にはＰＩＮダイオード３を、それぞれ伝送線路６に並列に接続している。これら２つのＰＩＮダイオード２及び３は、ともに低レベルの高周波信号に対しては非導通状態、高レベルの高周波信号に対しては導通状態となる。
【００２５】
これにより、低レベルの高周波信号に対しては、伝送線路６を所定の特性インピーダンスを有する伝送線路として動作させ、良好な電圧定在波比を得ることができる。一方、高レベルの高周波信号に対しては、伝送線路６を高インピーダンスの線路として動作させることにより、入力された信号を大幅に減衰させて出力するとともに、入力端を終端器１で終端して前段の機器への反射を抑え、良好な電圧定在波比を得ることができる。
【００２６】
また、ＰＩＮダイオード２及びＰＩＮダイオード３にそれぞれ並列に接続されたＤＣリターン線路４及びＤＣリターン線路５を、高特性インピーダンスを有する長さがλ／４の分布定数線路により構成している。これにより、ＰＩＮダイオード２及びＰＩＮダイオード３が導通状態の時に流れる整流電流の経路を、高周波領域においても周囲との干渉が少ない安定したものとすることができる。
【００２７】
なお、本実施の形態においては、ＰＩＮダイオード２及びＰＩＮダイオード３の接続の極性を、いずれも共通線側導体６ｂ側をカソード電極としたが、この極性を入れ替えて共通線側導体６ｂ側をアノード電極としても同様の効果を得ることができる。
【００２８】
【発明の効果】
本発明によれば、高レベルの高周波信号が入力されたときも、この入力信号を前段に接続された機器に反射することなく、入力側の電圧定在波比が良好なリミッタ回路を得ることができる。
【図面の簡単な説明】
【図１】 本発明に係るリミッタ回路の一実施の形態を示す回路図。
【図２】 従来のリミッタ回路の一例を示す回路図。
【符号の説明】
１ 終端器
２、３ ＰＩＮダイオード
４、５ ＤＣリターン線路
６ 伝送線路
７ 入力端子
８ 出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a limiter circuit used in a pulse radar device or the like.
[0002]
[Prior art]
A limiter circuit used in a high frequency band such as a microwave band is disposed between a radar antenna and a radar receiver in a pulse radar device, for example, and is reflected from a transmission signal leaked at the time of radar pulse transmission or a short-range target. This circuit protects a radar receiver by preventing an excessive level signal such as a radar pulse signal from being directly applied to the radar receiver. As this type of limiter circuit, an example in which a PIN diode is used as a limiter element is disclosed (for example, see Patent Document 1). In the example disclosed in Patent Document 1, an impedance matching function is provided to a DC return element of a PIN diode to realize a low insertion loss even in a high frequency region when a small signal is input.
[0003]
FIG. 2 shows an example of a conventional limiter circuit in which impedance matching is performed at a desired frequency. This limiter circuit includes a PIN diode 11 and 12, DC return lines 13 and 14, and a transmission line 15 having a length of λ / 4 (λ represents a wavelength) composed of a signal line side conductor 15a and a common line side conductor 15b. It is composed of Further, it has an input terminal 16 consisting of a signal line side input terminal 16a and a common line side input terminal 16b, and an output terminal 17 consisting of a signal line side output terminal 17a and a common line side output terminal 17b.
[0004]
The PIN diode 11 and the DC return line 13 are connected between the signal line side input terminal 16a and the common line side input terminal 16b. Here, the anode electrode of the PIN diode 11 is connected to the signal line side input terminal 16a, and the cathode electrode is connected to the common line side input terminal 16b. A PIN diode 12 and a DC return line 14 are connected between the signal line side output terminal 17a and the common line side output terminal 17b. Here, the anode electrode of the PIN diode 12 is connected to the signal line side output terminal 17a, and the cathode electrode is connected to the common line side output terminal 17b. And between the signal line side input terminal 16a and the signal line side output terminal 17a, the signal line side conductor 15a of the transmission line 15 is also between the common line side input terminal 16b and the common line side output terminal 17b. Are connected to the common line side conductor 15b of the transmission line 15, respectively.
[0005]
In the circuit having the above-described configuration, first, when a low-level high-frequency signal is input to the input terminal 16, the two PIN diodes 11 and 12 are both non-conductive, and the two DC return lines 13 and 14 are high-frequency signals. Both have high impedance. Accordingly, the input high frequency signal propagates through the transmission line 15 and appears at the output terminal 17 with almost no attenuation.
[0006]
On the other hand, when a high-level high-frequency signal is input, rectified currents 18a and 18b flow through the PIN diodes 11 and 12 via the DC return lines 13 and 14, and both the PIN diodes 11 and 12 are in a conductive state. At the same time, the transmission line 15 has a high impedance with respect to the high-frequency signal. Accordingly, the input high frequency signal is almost reflected and only a small number of high frequency signals are output to the output terminal 15.
[0007]
In this way, this limiter circuit prevents an excessive input to, for example, a radar receiver connected to the subsequent stage.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 5-235679 (page 3, FIG. 5)
[0009]
[Problems to be solved by the invention]
However, in the conventional limiter circuit described above, when a high-level high-frequency signal is input, this signal is reflected from the input terminal 16 toward the previous stage. That is, the voltage standing wave ratio of the limiter circuit at the input terminal 16 is greatly deteriorated. The reflected signal further proceeds toward devices such as an antenna circuit, a distribution circuit, and a transmission / reception switching circuit connected to the preceding stage. Then, mixing in these devices with a high level interferes with other high-frequency signal systems, affecting the signal processing operation and the signal processing result.
[0010]
In particular, for example, when a plurality of radar receivers combined with an array antenna are provided, a signal reflected by the limiter circuit is mixed with an input signal of another radar receiver through an apparatus connected to the preceding stage and interferes. As a result, it has been difficult to obtain the desired antenna pattern and antenna gain.
[0011]
The present invention has been made in consideration of the above-mentioned circumstances, and even when a high-level high-frequency signal is input, the input signal voltage standing wave ratio is not reflected on the device connected to the previous stage. It is an object of the present invention to provide a limiter circuit having a satisfactory level.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a limiter circuit according to the present invention is a limiter circuit that blocks passage of a high-level signal, one end being an input terminal of the limiter circuit and the other end being the limiter circuit. A transmission line having a predetermined characteristic impedance and comprising a signal line side conductor and a common line side conductor and having a length of ¼ wavelength, and an end of the transmission line on the input terminal side A first limiter element connected through the terminator having the predetermined characteristic impedance between the signal line side conductor and the common line side conductor, and a first DC connected in parallel with the limiter element and the return element, the second limiter element connected between the end of the output terminal side of the transmission line and the signal line side conductor and the common line side conductor, the limiter element and parallel ; And a connected second DC return element, when a signal of the high level is applied to the input terminal side, from the input terminal side of the first and second limiter element in a conductive state The impedance is set to a predetermined characteristic impedance of the terminator .
[0013]
According to the present invention, even when a high-level high-frequency signal is input, a limiter circuit with a good voltage standing wave ratio on the input side can be obtained without reflecting the input signal to the device connected in the previous stage.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of a limiter circuit according to the present invention will be described below with reference to FIG.
[0015]
FIG. 1 is a circuit diagram showing an embodiment of a limiter circuit according to the present invention. The limiter circuit includes a terminator 1, a PIN diode 2 as a first limiter element, a PIN diode 3 as a second limiter element, a DC return line 4 as a first DC return element, and a second DC return element. And a transmission line 6 having a length of λ / 4 having a predetermined characteristic impedance. Here, the transmission line 6 includes a signal line side conductor 6a and a common line side conductor 6b. An input terminal 7 and an output terminal 8 are provided. Here, the input terminal 7 includes a signal line side input terminal 7a and a common line side input terminal 7b, and the output terminal 8 includes a signal line side output terminal 8a and a common line side output terminal 8b. .
[0016]
The terminator 1 is connected between a signal line side input terminal 7a and an anode electrode of a PIN diode 2 described later, and terminates the input terminal 7 with a predetermined characteristic impedance when a high level high frequency signal is inputted. The PIN diode 2 is connected to one end of the terminator 1 and is in a non-conducting state when a low-level high-frequency signal is input, but is in a conducting state at a high level and connects one end of the terminator 1 to a common line. Connect to side input terminal 7b. In the present embodiment, the polarity of the PIN diode 2 is such that the terminator 1 side is an anode electrode and the common line side input terminal 7b side is a cathode electrode. The PIN diode 3 is connected between the signal line side output terminal 8a and the common line side output terminal 8b, and is in a non-conductive state when a low-level high-frequency signal is input, but is in a conductive state at a high level and becomes a signal. The line side output terminal 8a and the common line side output terminal 8b are short-circuited. In the present embodiment, the polarity of the PIN diode 3 is such that the signal line side output terminal 8a side is the anode electrode and the common line side output terminal terminal 8b side is the cathode electrode.
[0017]
The DC return line 4 is connected in parallel to the PIN diode 2 and serves as a path for a rectified current that flows through the PIN diode 2 when a high-level high-frequency signal is input. In the present embodiment, the DC return line 4 is constituted by a high characteristic impedance line having a length of λ / 4, and always has a high impedance for an input high frequency signal. The DC return line 5 is connected in parallel to the PIN diode 3 and serves as a path for a rectified current flowing through the PIN diode 3 when a high-level high-frequency signal is input. In the present embodiment, the DC return line 5 is also composed of a high characteristic impedance line having a length of λ / 4, and always has a high impedance for a high-frequency signal passing through the transmission line 6. In this way, by configuring the two DC return lines 4 and the DC return line 5 with distributed constant lines, a stable rectification current path can be formed even in a high frequency region.
[0018]
The signal line side conductor 6a constituting the transmission line 6 has one end connected to the signal line side input terminal 7a and the other end connected to the signal line side output terminal 8a. The common line side conductor 6b has one end connected to the common line. The other end is connected to the side input terminal 7b and the common line side output terminal 8b. The transmission line 6 transmits the high-frequency signal input to the input terminal 7 to the output terminal 8 as a transmission line having a predetermined characteristic impedance when a low-level high-frequency signal is input. Further, when a high-level high-frequency signal is input, the impedance is high and the connection between the input terminal 7 and the output terminal 8 is interrupted.
[0019]
Next, the operation of the limiter circuit of the present embodiment configured as described above will be described with reference to FIG.
[0020]
First, when a low-level high-frequency signal that is not limited is input from the input terminal 7, the PIN diode 2 maintains a non-conduction state. For this reason, the terminator 1 connected to the input terminal 7 side does not function with one end opened, and the DC return line 4 also has a high impedance with respect to the input high-frequency signal. The PIN diode 3 is also kept in a non-conductive state, and the DC return line 5 has a high impedance with respect to the input high frequency signal. Accordingly, the high-frequency signal input from the input terminal 7 propagates through the transmission line 6 and is output from the output terminal 8 with almost no attenuation. At this time, since the limiter circuit simply operates as a transmission line having a predetermined characteristic impedance, the input high-frequency signal is not reflected toward the preceding device.
[0021]
On the other hand, when a high-level high-frequency signal that is limited is input from the input terminal 7, the rectified current 9a flows through the DC return line 4 to the PIN diode 2, and the PIN diode 2 becomes conductive. For this reason, the terminator 1 is connected between the signal line side input terminal 7a and the common line side input terminal 7b. Also, the rectified current 9b flows through the DC return line 5 also in the PIN diode 3, and the PIN diode 3 becomes conductive.
[0022]
At this time, when viewing the output terminal 8 direction from the point A, that is, the side close to the input terminal 7 of the transmission line 6, the transmission line 6 has a transmission length of λ / 4 whose tip is short-circuited by the PIN diode 3. Since it becomes a track, it has high impedance. Therefore, the point A and the output terminal 8 are cut off at a high frequency, and a high-frequency signal greatly attenuated is output from the output terminal 8.
[0023]
Further, when looking at the point B, that is, the direction from the input terminal 7 to the output terminal 8, the terminator 1 and the transmission line 6 are connected, but since the transmission line 6 has high impedance as described above, the input terminal 7 is The terminal 1 is terminated with a predetermined characteristic impedance. Accordingly, the high-level high-frequency signal input to the input terminal 7 is terminated by the terminator 1, and reflection to the preceding device is suppressed.
[0024]
As described above, in the limiter circuit according to the present embodiment, one end of the λ / 4 length transmission line 6 having a predetermined characteristic impedance is used as the input end, the other end is used as the output end, and the terminator 1 is provided as the input end. The PIN diode 2 is connected to the output terminal and the PIN diode 3 is connected to the output terminal in parallel to the transmission line 6. Both of these two PIN diodes 2 and 3 are in a non-conductive state for a low-level high-frequency signal and in a conductive state for a high-level high-frequency signal.
[0025]
Thereby, for a low-level high-frequency signal, the transmission line 6 can be operated as a transmission line having a predetermined characteristic impedance, and a good voltage standing wave ratio can be obtained. On the other hand, for a high-level high-frequency signal, the transmission line 6 is operated as a high-impedance line so that the input signal is greatly attenuated and output, and the input terminal is terminated by the terminator 1. It is possible to suppress reflection to the preceding device and obtain a good voltage standing wave ratio.
[0026]
Further, the DC return line 4 and the DC return line 5 connected in parallel to the PIN diode 2 and the PIN diode 3, respectively, are constituted by a distributed constant line having a high characteristic impedance and a length of λ / 4. As a result, the path of the rectified current that flows when the PIN diode 2 and the PIN diode 3 are in a conductive state can be made stable with little interference with the surroundings even in the high frequency region.
[0027]
In the present embodiment, the polarity of the connection between the PIN diode 2 and the PIN diode 3 is the cathode electrode on the common line side conductor 6b side. However, the polarity is switched and the common line side conductor 6b side is the anode. The same effect can be obtained as an electrode.
[0028]
【The invention's effect】
According to the present invention, even when a high-level high-frequency signal is input, a limiter circuit with a good voltage standing wave ratio on the input side can be obtained without reflecting the input signal to a device connected to the previous stage. Can do.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a limiter circuit according to the present invention.
FIG. 2 is a circuit diagram showing an example of a conventional limiter circuit.
[Explanation of symbols]
1 Terminator 2, 3 PIN diode 4, 5 DC return line 6 Transmission line 7 Input terminal 8 Output terminal

Claims (2)

高レベルの信号の通過を阻止するリミッタ回路において、
一方の端部が前記リミッタ回路の入力端子に、また他方の端部が前記リミッタ回路の出力端子にそれぞれ接続された、所定の特性インピーダンスを有し信号線側導体と共通線側導体とから成る長さが１／４波長の伝送線路と、
この伝送線路の前記入力端子側の端部において前記信号線側導体と前記共通線側導体との間に前記所定の特性インピーダンスを有する終端器を通して接続された第１のリミッタ素子と、
このリミッタ素子と並列に接続された第１のＤＣリターン素子と、
前記伝送線路の前記出力端子側の端部において前記信号線側導体と前記共通線側導体との間に接続された第２のリミッタ素子と、
このリミッタ素子と並列に接続された第２のＤＣリターン素子と
を具備し、
前記高レベルの信号が前記入力端子側に印加された際は、前記第１及び第２のリミッタ素子を導通状態とし前記入力端子側からのインピーダンスを前記終端器の有する所定の特性インピーダンスとしたことを特徴とするリミッタ回路。 In a limiter circuit that blocks the passage of high level signals,
One end is connected to the input terminal of the limiter circuit, and the other end is connected to the output terminal of the limiter circuit, and has a predetermined characteristic impedance and includes a signal line side conductor and a common line side conductor. A transmission line having a length of ¼ wavelength;
A first limiter element connected through a terminator having the predetermined characteristic impedance between the signal line side conductor and the common line side conductor at an end of the transmission line on the input terminal side ;
A first DC return element connected in parallel with the limiter element;
A second limiter element connected between the signal line side conductor and the common line side conductor at an end of the transmission line on the output terminal side ;
A second DC return element connected in parallel with the limiter element ;
When the high level signal is applied to the input terminal side, the first and second limiter elements are turned on, and the impedance from the input terminal side is set to a predetermined characteristic impedance of the terminator. Limiter circuit characterized by 前記第１のＤＣリターン素子及び第２のＤＣリターン素子は、長さが１／４波長の高特性インピーダンス線路により構成したことを特徴とする請求項１に記載のリミッタ回路。  2. The limiter circuit according to claim 1, wherein the first DC return element and the second DC return element are configured by a high characteristic impedance line having a length of ¼ wavelength.
JP2003203928A 2003-07-30 2003-07-30 Limiter circuit Expired - Fee Related JP4363922B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003203928A JP4363922B2 (en) 2003-07-30 2003-07-30 Limiter circuit
US10/785,064 US7009462B2 (en) 2003-07-30 2004-02-25 Limiter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003203928A JP4363922B2 (en) 2003-07-30 2003-07-30 Limiter circuit

Publications (2)

Publication Number Publication Date
JP2005051364A JP2005051364A (en) 2005-02-24
JP4363922B2 true JP4363922B2 (en) 2009-11-11

Family

ID=34100650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003203928A Expired - Fee Related JP4363922B2 (en) 2003-07-30 2003-07-30 Limiter circuit

Country Status (2)

Country Link
US (1) US7009462B2 (en)
JP (1) JP4363922B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682053B1 (en) 2005-03-07 2007-02-12 넥스원퓨처 주식회사 limmiter for radio frequency receiving device
US7385456B2 (en) 2005-05-12 2008-06-10 Raytheon Company Power absorber system and method
JP5025105B2 (en) * 2005-07-25 2012-09-12 株式会社東芝 Limiter circuit
JP2008022255A (en) * 2006-07-12 2008-01-31 Japan Radio Co Ltd Limiter circuit
JP2008022232A (en) * 2006-07-12 2008-01-31 Japan Radio Co Ltd Limiter circuit
JP4975119B2 (en) * 2010-02-02 2012-07-11 三菱電機株式会社 Limiter circuit
US8918068B1 (en) * 2012-01-12 2014-12-23 Lockheed Martin Corporation Wide bandwidth RF power limiter
US11283479B2 (en) * 2020-06-18 2022-03-22 Analog Devices, Inc. Apparatus and methods for radio frequency signal limiting

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810980A (en) * 1987-06-04 1989-03-07 Texas Instruments, Inc. Matched variable attenuation switched limiter
JPH05235677A (en) 1992-02-21 1993-09-10 Mitsubishi Electric Corp Limiter circuit
DE19726070A1 (en) * 1997-06-19 1998-12-24 Siemens Ag Absorbing amplitude limiter
JP4705320B2 (en) * 2003-08-22 2011-06-22 日本特殊陶業株式会社 Manufacturing method of multilayer ceramic substrate

Also Published As

Publication number Publication date
US7009462B2 (en) 2006-03-07
JP2005051364A (en) 2005-02-24
US20050024159A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US6653697B2 (en) High frequency switch circuit and communications terminal using the same
US5054114A (en) Broadband RF transmit/receive switch
US8155037B2 (en) Transmitter-receiver
EP0641090B1 (en) Antenna switching device
US8416032B2 (en) Semiconductor switch, transceiver, transmitter, and receiver
JP5261119B2 (en) High frequency switch
JPH05129976A (en) Integrated type antenna/receiver unit
JP2003087002A (en) High-frequency switch
KR100633442B1 (en) Microwave SPDT switch
JP4363922B2 (en) Limiter circuit
JP2010521830A (en) RF switch and device comprising RF switch
EP2940782B1 (en) Semiconductor diode switch
JP3381547B2 (en) High frequency switch and transmission / reception switching device
EP1492245B1 (en) Transmitting-receiving switch
JP4213706B2 (en) High frequency switch circuit
JP2008022255A (en) Limiter circuit
US7173503B1 (en) Multibit phase shifter with active and passive phase bits, and active phase bit therefor
JP2007318264A (en) Limiter circuit
KR100743425B1 (en) Rf front-end apparatus in tdd wireless communication system
JP2000286601A (en) High-frequency switch device
JPH11340872A (en) Antenna switching circuit having provision for dual band
JPS5888911A (en) Variable attenuator
JP3168920B2 (en) High frequency switch
KR20020095982A (en) Impedance matching apparatus for variable antenna
JP2021016120A (en) PIN diode switch

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees