JP4213706B2 - High frequency switch circuit - Google Patents

High frequency switch circuit Download PDF

Info

Publication number
JP4213706B2
JP4213706B2 JP2005332927A JP2005332927A JP4213706B2 JP 4213706 B2 JP4213706 B2 JP 4213706B2 JP 2005332927 A JP2005332927 A JP 2005332927A JP 2005332927 A JP2005332927 A JP 2005332927A JP 4213706 B2 JP4213706 B2 JP 4213706B2
Authority
JP
Japan
Prior art keywords
switch circuit
input terminal
microstrip lines
frequency
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005332927A
Other languages
Japanese (ja)
Other versions
JP2007142743A (en
Inventor
淳 西原
英次 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005332927A priority Critical patent/JP4213706B2/en
Publication of JP2007142743A publication Critical patent/JP2007142743A/en
Application granted granted Critical
Publication of JP4213706B2 publication Critical patent/JP4213706B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

この発明は、高周波スイッチ回路、特に通信機器及びレーダ装置に使用する高周波スイッチ回路に関するものである。   The present invention relates to a high-frequency switch circuit, and more particularly to a high-frequency switch circuit used for communication equipment and a radar apparatus.

従来の通信機器やレーダ装置においては、例えば送受信の切換や複数のアンテナへの給電切換に高周波スイッチ回路が用いられている。一例として、図９に高周波二分岐スイッチ回路（ＳＰＤＴ；Single Pole Double Throw）を用いたレーダ装置のブロック図を示す。また、図１０に二分岐スイッチ回路の構成の一例を示す。（例えば特許文献１参照）。   In conventional communication equipment and radar devices, for example, a high-frequency switch circuit is used for switching between transmission and reception and switching power feeding to a plurality of antennas. As an example, FIG. 9 shows a block diagram of a radar apparatus using a high-frequency two-branch switch circuit (SPDT; Single Pole Double Throw). FIG. 10 shows an example of the configuration of the two-branch switch circuit. (For example, refer to Patent Document 1).

図９において、電力増幅器１からの出力信号は帯域通過フィルタ１２により、伝達信号波以外の高調波等の不要信号が排除され、二分岐スイッチ回路（ＳＰＤＴ）２の入力端子３に与えられる。また、電源から供給される正電位（＋）４または負電位（−）５が外部制御信号６によって電圧ドライバ回路７で制御され、前記二分岐スイッチ回路（ＳＰＤＴ）２にスイッチ切換え制御信号として与えられている。   In FIG. 9, an output signal from the power amplifier 1 is applied to an input terminal 3 of a two-branch switch circuit (SPDT) 2 by removing unnecessary signals such as harmonics other than a transmission signal wave by a band pass filter 12. Further, the positive potential (+) 4 or the negative potential (−) 5 supplied from the power source is controlled by the voltage driver circuit 7 by the external control signal 6 and is given to the bifurcated switch circuit (SPDT) 2 as a switch switching control signal. It has been.

この信号によって前記入力端子３と出力端子８又は９のいずれか一方が選択されてスルー接続される。その結果、前記出力信号はその選択された側のアンテナ１０又は１１から出力される。   By this signal, either the input terminal 3 or the output terminal 8 or 9 is selected and connected through. As a result, the output signal is output from the antenna 10 or 11 on the selected side.

図１０は、前記二分岐スイッチ回路（ＳＰＤＴ）２の具体的構成の一例を示している。この例では、入力端子３と出力端子（１）８との間を選択して接続する場合について説明する。この場合、制御端子（Ａ）１４に負電位（−）を、制御端子（Ｂ）１５に正電位（＋）を与える。   FIG. 10 shows an example of a specific configuration of the two-branch switch circuit (SPDT) 2. In this example, a case where the input terminal 3 and the output terminal (1) 8 are selected and connected will be described. In this case, a negative potential (−) is applied to the control terminal (A) 14 and a positive potential (+) is applied to the control terminal (B) 15.

これにより、ピン（ＰＩＮ）ダイオード１７ａは逆方向にバイアスされ、アノード-カソード間は高インピーダンス状態となってオープンとなる。その結果、入力端子３と出力端子（１）８との間は導通状態になり、入力端子３から入力された高周波信号はＤＣカットコンデンサ２１ａ、伝達信号の波長に対し、１／４波長となっている線路１６ａ、ＤＣカットコンデンサ２２ａを経て出力端子（１）８から出力される。   As a result, the pin (PIN) diode 17a is biased in the reverse direction, and the anode-cathode is opened in a high impedance state. As a result, the input terminal 3 and the output terminal (1) 8 are in a conductive state, and the high frequency signal input from the input terminal 3 becomes a quarter wavelength with respect to the wavelength of the DC cut capacitor 21a and the transmission signal. Is output from the output terminal (1) 8 through the line 16a and the DC cut capacitor 22a.

また、ピンダイオード１７ｂは前記制御端子（Ｂ）１５の正電位（＋）によって順バイアスされてオンし、ショートの状態になる。このとき分岐部２３とピンダイオード１７ｂ間に１／４波長線路１６ｂが存在するため、分岐部２３から出力端子（２）９側を見た場合、伝達信号波ではオープンの状態となり出力端子（２）９には信号波は伝送されない。   The pin diode 17b is forward-biased by the positive potential (+) of the control terminal (B) 15 and is turned on. At this time, since the ¼ wavelength line 16b exists between the branching portion 23 and the pin diode 17b, when the output terminal (2) 9 side is viewed from the branching portion 23, the transmission signal wave is opened and the output terminal (2 ) 9 does not transmit a signal wave.

また、前記正電位によって直流電流が抵抗２０ｂ、インダクタ１８ｂ、ピンダイオード１７ｂの順に流れる。ここで抵抗２０ａ、２０ｂは前記直流電流値を与え、インダクタ１８ａ、１８ｂは高周波信号ラインから直流ラインを分離するためのチョークコイルである。   In addition, the positive potential causes a direct current to flow in the order of the resistor 20b, the inductor 18b, and the pin diode 17b. Here, the resistors 20a and 20b give the direct current value, and the inductors 18a and 18b are choke coils for separating the direct current line from the high frequency signal line.

なお、入力端子３と出力端子（２）９との間を選択して接続する場合には、制御端子１５に負電位を与え、制御端子１４に正電位を与える。このスイッチ回路は左右対称構造となっているために、抵抗、インダクタ、及び容量等の各個別部品によるバイアス、バイパス等の回路機能も左右で対称の働きをするため、前述の場合と同様に作用し、入力端子３と出力端子（２）９とが接続される。   When the input terminal 3 and the output terminal (2) 9 are selected and connected, a negative potential is applied to the control terminal 15 and a positive potential is applied to the control terminal 14. Since this switch circuit has a symmetrical structure, the circuit functions such as bias, bypass, etc. by individual components such as resistors, inductors, and capacitors also function symmetrically in the left and right directions, so that they operate in the same manner as described above. Then, the input terminal 3 and the output terminal (2) 9 are connected.

特開平１０−２８４９０１号公報JP-A-10-284901

図１０に示す従来の高周波スイッチ回路の実装例を図１１に示す。前述のように、ピンダイオード１７ａ、１７ｂを制御するには直流バイアスを印加する必要があり、ピンダイオード１７ａ、１７ｂに逆方向の直流バイアスを印加する場合には、その直流バイアスの漏れ出しを阻止するために４個のＤＣカット用コンデンサ２１ａ、２１ｂ、２２ａ、２２ｂを実装する必要がある。   An example of mounting the conventional high-frequency switch circuit shown in FIG. 10 is shown in FIG. As described above, in order to control the pin diodes 17a and 17b, it is necessary to apply a DC bias. When a reverse DC bias is applied to the pin diodes 17a and 17b, leakage of the DC bias is prevented. In order to achieve this, it is necessary to mount four DC cut capacitors 21a, 21b, 22a and 22b.

このＤＣカット用コンデンサ２１ａ、２１ｂ、２２ａ、２２ｂの実装により、コンデンサそのもののコストおよび、誘電体基板２３への接着、並びに金ワイヤ２４ｂによる接続工数分のコストが発生するという問題点がある。また、誘電体基板２３への接着位置のバラツキや金ワイヤ２４ｂの長さのバラツキによる電気特性の変動も問題点となっていた。   The mounting of the DC cut capacitors 21a, 21b, 22a, and 22b has a problem in that the cost of the capacitor itself, the adhesion to the dielectric substrate 23, and the cost for the connection man-hour by the gold wire 24b are generated. In addition, variations in electrical characteristics due to variations in the position of adhesion to the dielectric substrate 23 and variations in the length of the gold wire 24b have also been problematic.

この発明は、このような問題点を解消するためになされたもので、ＤＣカット用コンデンサを回路からなくすことにより、製造コストの削減及び電気性能のバラツキの低減を図ると共に、伝達する信号波以外の高調波等の不要信号を除去する帯域通過フィルタ機能を備えた高周波スイッチ回路を提供することを目的とする。   The present invention has been made to solve such a problem. By eliminating the DC-cut capacitor from the circuit, it is possible to reduce the manufacturing cost and the variation in electric performance, and to transmit signals other than the signal wave to be transmitted. An object of the present invention is to provide a high-frequency switch circuit having a band-pass filter function for removing unnecessary signals such as harmonics.

この発明に係る高周波スイッチ回路は、入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路と、前記３本の並列マイクロストリップ線路のうち外側の２本のマイクロストリップ線路の開放端にそれぞれ一端が接続され他端が接地されたピンダイオードとを備えたものである。 In the high frequency switch circuit according to the present invention, a switch circuit is connected between an input terminal and a plurality of output terminals, and the input terminal and a predetermined output terminal are selectively connected to form a high frequency signal path. in the high-frequency switch circuits, the switch circuit, three and parallel microstrip line for coupling with a quarter wavelength of disposed the transmitted signal between the input terminal and the branch portion to the output terminals, the Among the three parallel microstrip lines, a pin diode having one end connected to the open ends of the two outer microstrip lines and the other end grounded is provided .

この発明に係る高周波スイッチ回路は前記のように構成されているため、直流阻止機能と帯域通過フィルタ機能の両方の機能を持ち合わせると共に、部品点数の削減及び製造工程でのコスト削減、電気性能のバラツキを軽減することができる。   Since the high-frequency switch circuit according to the present invention is configured as described above, it has both a direct-current blocking function and a band-pass filter function, as well as a reduction in the number of parts, cost reduction in the manufacturing process, and variation in electrical performance. Can be reduced.

実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１による高周波スイッチ回路の構成を示す図、図２は、その実装例を示す図である。これらの図において、図１０、図１１と同一または相当部分には同一符号を付して説明を省略する。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of a high-frequency switch circuit according to the first embodiment, and FIG. 2 is a diagram illustrating an implementation example thereof. In these drawings, the same or corresponding parts as those in FIGS. 10 and 11 are denoted by the same reference numerals and description thereof is omitted.

図１０、図１１と異なる点は、入力端子３と分岐部２３との間に、伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路（以下、３本構成λ/４カップラという）２００を接続してピンダイオード１７ａ、１７ｂ駆動用の直流電流が入力端子３側へ漏れ込むのを阻止する役割と帯域通過フィルタの両方の役割を持たせると共に、分岐部２３と出力端子（１）８、出力端子（２）９との間に、伝達信号の１/４波長で結合する２本の並列マイクロストリップ線路（以下、λ/４カップラという）２０１、２０２を接続し、出力端子（１）８、出力端子（２）９側への直流電流の漏れ込みを阻止するようにした点である。λ/４カップラ２０１、２０２の先端にはピンダイオード１７ａ、１７ｂが並列接続されている。   10 and 11 are different from each other in that three parallel microstrip lines (hereinafter referred to as three-configuration λ / 4 couplers) coupled between the input terminal 3 and the branching unit 23 at a quarter wavelength of the transmission signal. ) 200 is connected to prevent the DC current for driving the pin diodes 17a and 17b from leaking to the input terminal 3 side and to serve as both a band-pass filter and the branch 23 and the output terminal (1 ) 8 and output terminal (2) 9 are connected to two parallel microstrip lines (hereinafter referred to as λ / 4 couplers) 201 and 202 coupled at a quarter wavelength of the transmission signal, and output terminals ( 1) 8 and the output terminal (2) 9 are prevented from leaking DC current to the side. Pin diodes 17a and 17b are connected in parallel to the tips of the λ / 4 couplers 201 and 202, respectively.

図１の高周波スイッチ回路の動作の概要を図３の説明図にもとづいて説明する。図１におけるバイアス回路１００ａ、１００ｂは高周波的に分離されているため図３では省略している。   An outline of the operation of the high-frequency switch circuit of FIG. 1 will be described based on the explanatory diagram of FIG. The bias circuits 100a and 100b in FIG. 1 are omitted in FIG.

図３は図１において、制御端子（Ａ）１４に負電位（−）を、制御端子（Ｂ）１５に正電位（＋）を与えた状態であり、図１のピンダイオード１７ａは等価的にコンデンサ３００と見ることができ、λ/４カップラ２０１のピンダイオード１７ａの接続部は高周波的にオープンとなる。逆にピンダイオード１７ｂは等価的に抵抗３０１と見ることができ、λ/４カップラ２０２のピンダイオード１７ｂの接続部は高周波的にショートとなる。   3 shows a state in which a negative potential (−) is applied to the control terminal (A) 14 and a positive potential (+) is applied to the control terminal (B) 15 in FIG. 1, and the pin diode 17a in FIG. It can be seen as a capacitor 300, and the connection portion of the pin diode 17a of the λ / 4 coupler 201 is open at high frequency. Conversely, the pin diode 17b can be equivalently regarded as the resistor 301, and the connection portion of the pin diode 17b of the λ / 4 coupler 202 is short-circuited in terms of high frequency.

このとき、λ/４カップラ２０１と３本構成λ/４カップラ２００との接続部３０２は伝達信号周波数でショートとなり、λ/４カップラ２０１の２本のマイクロストリップ線路２０１ａ、２０１ｂと３本構成λ/４カップラ２００の出力端子（１）８側の２本のλ/４マイクロストリップ線路２００ａ、２００ｂはそれぞれ伝達信号周波数にて電磁的に結合しているため、伝達信号は入力端子３からマイクロストリップ線路２００ｂ、２００ａ及び２０１ａ、２０１ｂを経由して出力端子（１）８に伝送される。   At this time, the connection 302 between the λ / 4 coupler 201 and the three-configuration λ / 4 coupler 200 is short-circuited at the transmission signal frequency, and the two microstrip lines 201a and 201b of the λ / 4 coupler 201 and the three-configuration λ Since the two λ / 4 microstrip lines 200a and 200b on the output terminal (1) 8 side of the / 4 coupler 200 are electromagnetically coupled at the transmission signal frequency, the transmission signal is transmitted from the input terminal 3 to the microstrip. The signal is transmitted to the output terminal (1) 8 via the lines 200b and 200a and 201a and 201b.

逆に、λ/４カップラ２０２と３本構成λ/４カップラ２００との接続部３０３は伝達信号周波数でオープンとなり、λ/４カップラ２０２の２本のマイクロストリップ線路２０２ａ、２０２ｂと３本構成λ/４カップラ２００の出力端子（２）９側の２本のλ/４マイクロストリップ線路２００ｂ、２００ｃはそれぞれ伝達信号周波数にて電磁的に結合せず、信号は伝送されない。   Conversely, the connection 303 between the λ / 4 coupler 202 and the three-configuration λ / 4 coupler 200 is open at the transmission signal frequency, and the two microstrip lines 202a and 202b of the λ / 4 coupler 202 and the three-configuration λ The two λ / 4 microstrip lines 200b and 200c on the output terminal (2) 9 side of the / 4 coupler 200 are not electromagnetically coupled at the transmission signal frequency, and no signal is transmitted.

図４はAgilentTechnologies社のシミュレーションソフト「ＡＤＳ」を用いて、伝達信号周波数が９〜１０GHzとなるように図３の回路を構成したときのブロック図である。
この図において、４０１〜４０３は回路の反射特性を良くするための整合回路であり、誘電体基板等の条件は適宜の値に設定されている。 FIG. 4 is a block diagram when the circuit of FIG. 3 is configured so that the transmission signal frequency is 9 to 10 GHz using the simulation software “ADS” of Agilent Technologies.
In this figure, reference numerals 401 to 403 denote matching circuits for improving the reflection characteristics of the circuit, and conditions for the dielectric substrate and the like are set to appropriate values.

図４の回路における計算結果を図５に示している。図５（ａ）は入力端子３から出力端子（１）８への伝達信号の通過損失であり、ｍ１部の所望の伝達信号周波数では小さな損失で伝送されており、かつ、ｍ3部の所望の伝達信号周波数、即ちｍ１部の所望の伝達信号周波数の２倍の周波数では通過損失が大きくなっていることがわかる。   The calculation result in the circuit of FIG. 4 is shown in FIG. FIG. 5A shows the transmission loss of the transmission signal from the input terminal 3 to the output terminal (1) 8, which is transmitted with a small loss at the desired transmission signal frequency of m1 part, and the desired loss of m3 part. It can be seen that the transmission loss increases at a transmission signal frequency, that is, a frequency twice the desired transmission signal frequency of the m1 portion.

また、図５（ｂ）は入力端子３から出力端子（２）９への伝達信号の通過損失であり、出力端子（２）９へはｍ２部の伝達信号周波数がほとんど伝送されていないことが分かる。   FIG. 5B shows the transmission loss of the transmission signal from the input terminal 3 to the output terminal (2) 9, and the transmission signal frequency of the m2 part is hardly transmitted to the output terminal (2) 9. I understand.

実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図６は、実施の形態２による高周波スイッチ回路の構成を示す図、図７は、その実装例を示す図である。これらの図において、図１、図２と同一または相当部分には同一符号を付して説明を省略する。
図１、図２と異なる点は、３本構成λ/４カップラ２００の先端にピンダイオード１７ａ、１７ｂを並列接続した点である。 Embodiment 2. FIG.
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a diagram showing the configuration of the high-frequency switch circuit according to the second embodiment, and FIG. 7 is a diagram showing an example of its implementation. In these drawings, the same or corresponding parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.
1 and 2 is that pin diodes 17a and 17b are connected in parallel to the tip of the three-configuration λ / 4 coupler 200. FIG.

図６の高周波スイッチ回路の動作の概要を図８の説明図にもとづいて説明する。図６のバイアス回路１００ａ、１００ｂは高周波的に分離されているため図８では省略している。   An outline of the operation of the high-frequency switch circuit of FIG. 6 will be described based on the explanatory diagram of FIG. Since the bias circuits 100a and 100b in FIG. 6 are separated in terms of high frequency, they are omitted in FIG.

図８は図６において、制御端子（Ａ）１４に負電位（−）を、制御端子（Ｂ）１５に正電位（＋）を与えた状態であり、図６のピンダイオード１７ａは等価的にコンデンサ３００と見ることができ、３本構成λ/４カップラ２００のピンダイオード１７ａの接続部は高周波的にオープンとなる。   8 shows a state in which a negative potential (−) is applied to the control terminal (A) 14 and a positive potential (+) is applied to the control terminal (B) 15 in FIG. 6, and the pin diode 17a in FIG. It can be seen as a capacitor 300, and the connection portion of the pin diode 17a of the three-configuration λ / 4 coupler 200 is open in terms of high frequency.

逆にピンダイオード１７ｂは等価的に抵抗３０１と見ることができ、３本構成λ/４カップラ２００のピンダイオード１７ｂの接続部は高周波的にショートとなる。   Conversely, the pin diode 17b can be regarded equivalently as the resistor 301, and the connection portion of the pin diode 17b of the three-configuration λ / 4 coupler 200 is short-circuited in terms of high frequency.

このとき、λ/４カップラ２０１と３本構成λ/４カップラ２００との接続部３０２は伝達信号周波数でショートとなり、λ/４カップラ２０１の２本のマイクロストリップ線路２０１ａ、２０１ｂと３本構成λ/４カップラ２００の出力端子（１）８側の２本のλ/４マイクロストリップ線路２００ａ、２００ｂはそれぞれ伝達信号周波数にて電磁的に結合しているため、伝達信号は入力端子３からマイクロストリップ線路２００ｂ、２００ａ及び２０１ａ、２０１ｂを経由して出力端子（１）８に伝送される。   At this time, the connection 302 between the λ / 4 coupler 201 and the three-configuration λ / 4 coupler 200 is short-circuited at the transmission signal frequency, and the two microstrip lines 201a and 201b of the λ / 4 coupler 201 and the three-configuration λ Since the two λ / 4 microstrip lines 200a and 200b on the output terminal (1) 8 side of the / 4 coupler 200 are electromagnetically coupled at the transmission signal frequency, the transmission signal is transmitted from the input terminal 3 to the microstrip. The signal is transmitted to the output terminal (1) 8 via the lines 200b and 200a and 201a and 201b.

逆に、λ/４カップラ２０２と３本構成λ/４カップラ２００との接続部３０３は伝達信号周波数でオープンとなり、λ/４カップラ２０２の２本のマイクロストリップ線路２０２ａ、２０２ｂと３本構成λ/４カップラ２００の出力端子（２）９側の２本のλ/４マイクロストリップ線路２００ｂ、２００ｃはそれぞれ伝達信号周波数にて電磁的に結合せず、信号は伝送されない。   Conversely, the connection 303 between the λ / 4 coupler 202 and the three-configuration λ / 4 coupler 200 is open at the transmission signal frequency, and the two microstrip lines 202a and 202b of the λ / 4 coupler 202 and the three-configuration λ The two λ / 4 microstrip lines 200b and 200c on the output terminal (2) 9 side of the / 4 coupler 200 are not electromagnetically coupled at the transmission signal frequency, and no signal is transmitted.

この発明の実施の形態１による高周波スイッチ回路の構成を示す図である。It is a figure which shows the structure of the high frequency switch circuit by Embodiment 1 of this invention. 図１に示す高周波スイッチ回路の実装例を示す図である。It is a figure which shows the example of mounting of the high frequency switch circuit shown in FIG. 実施の形態１の動作概要を示す説明図である。FIG. 3 is an explanatory diagram illustrating an outline of operation according to the first embodiment. 図３に示す回路のシミュレーションブロック図である。FIG. 4 is a simulation block diagram of the circuit shown in FIG. 3. 図４におけるシミュレーション結果を示す図である。It is a figure which shows the simulation result in FIG. この発明の実施の形態２による高周波スイッチ回路の構成を示す図である。It is a figure which shows the structure of the high frequency switch circuit by Embodiment 2 of this invention. 図６に示す高周波スイッチ回路の実装例を示す図である。It is a figure which shows the example of mounting of the high frequency switch circuit shown in FIG. 実施の形態２の動作概要を示す説明図である。FIG. 10 is an explanatory diagram illustrating an outline of operation according to the second embodiment. 従来のレーダ装置において二分岐スイッチ回路を用いた高周波スイッチ回路の一例を示すブロック図である。It is a block diagram which shows an example of the high frequency switch circuit which used the two branch switch circuit in the conventional radar apparatus. 従来の二分岐（ＳＰＤＴ）スイッチ回路の具体的構成の一例を示す図である。It is a figure which shows an example of the concrete structure of the conventional 2 branch (SPDT) switch circuit. 図１０に示す従来の二分岐（ＳＰＤＴ）スイッチ回路の実装例を示す図である。It is a figure which shows the example of mounting of the conventional 2 branch (SPDT) switch circuit shown in FIG.

符号の説明Explanation of symbols

１ 電力増幅器、 ２ 二分岐スイッチ回路、 ３ 入力端子、 ４ 正電位（＋）、
５ 負電位（−）、 ６ 外部制御信号、 ７ 電圧ドライバ回路、
８、９ 出力端子、 １０、１１ アンテナ、 １２ 帯域通過フィルタ、
１４、１５ 制御端子、 １６ａ、１６ｂ 伝達信号波長の１/４波長線路、
１７ａ、１７ｂ ピンダイオード、
１８ａ、１８ｂ インダクタ、 １９ａ、１９ｂ コンデンサ、
２０ａ、２０ｂ 抵抗、 ２１ａ、２１ｂ、２２ａ、２２ｂ コンデンサ、
２３ 分岐部、 ２４ａ、２４ｂ 金ワイヤ、 ２５ スルーホール、
１００ａ、１００ｂ バイアス回路、
２００ 伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路、
２０１、２０２ 伝達信号の１/４波長で結合する２本の並列マイクロストリップ線路、３００ コンデンサ、 ３０１ 抵抗、
４０１、４０２、４０３ 整合回路。 1 power amplifier, 2 bifurcated switch circuit, 3 input terminal, 4 positive potential (+),
5 Negative potential (-), 6 External control signal, 7 Voltage driver circuit,
8, 9 output terminal, 10, 11 antenna, 12 band pass filter,
14, 15 control terminal, 16a, 16b 1/4 wavelength line of transmission signal wavelength,
17a, 17b pin diode,
18a, 18b inductor, 19a, 19b capacitor,
20a, 20b resistors, 21a, 21b, 22a, 22b capacitors,
23 branch part, 24a, 24b gold wire, 25 through hole,
100a, 100b bias circuit,
200 three parallel microstrip lines coupled at 1/4 wavelength of the transmitted signal,
201, 202 Two parallel microstrip lines coupled at 1/4 wavelength of the transmitted signal, 300 capacitors, 301 resistors,
401, 402, 403 Matching circuit.

Claims (3)

入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路と、前記３本の並列マイクロストリップ線路のうち外側の２本のマイクロストリップ線路の開放端にそれぞれ一端が接続され他端が接地されたピンダイオードとを備えたことを特徴とする高周波スイッチ回路。 A high-frequency switch circuit in which a switch circuit is connected between an input terminal and a plurality of output terminals, and the input terminal and a predetermined output terminal are selectively connected to form a high-frequency signal path. Is composed of three parallel microstrip lines coupled at ¼ wavelength of the transmission signal disposed between the input terminal and the branch to each output terminal, and the three parallel microstrip lines. A high-frequency switch circuit comprising: a pin diode having one end connected to the open ends of two outer microstrip lines and the other end grounded . 入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路と、前記３本の並列マイクロストリップ線路のうち外側の２本のマイクロストリップ線路の開放端にそれぞれ一端が接続され他端が接地されたピンダイオードと、前記分岐部からピンダイオードまでの高周波信号経路をそれぞれ伝達信号の１/４波長で結合する２本の並列マイクロストリップ線路とを備えたことを特徴とする高周波スイッチ回路。 A high-frequency switch circuit in which a switch circuit is connected between an input terminal and a plurality of output terminals, and the input terminal and a predetermined output terminal are selectively connected to form a high-frequency signal path. Is composed of three parallel microstrip lines coupled at ¼ wavelength of the transmission signal disposed between the input terminal and the branch to each output terminal, and the three parallel microstrip lines. A pin diode whose one end is connected to the open ends of the two outer microstrip lines and whose other end is grounded is coupled to a high-frequency signal path from the branching portion to the pin diode at a quarter wavelength of the transmission signal. A high-frequency switch circuit comprising two parallel microstrip lines . 入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の１/４波長で結合する３本の並列マイクロストリップ線路と、前記分岐部と各出力端子との間で前記分岐部から伝達信号の１／４波長離れた位置における前記高周波信号経路に一端が接続され、他端が接地されたピンダイオードと、前記分岐部からピンダイオードまでの高周波信号経路をそれぞれ伝達信号の１/４波長で結合する２本の並列マイクロストリップ線路とを備えたことを特徴とする高周波スイッチ回路。 A high-frequency switch circuit in which a switch circuit is connected between an input terminal and a plurality of output terminals, and the input terminal and a predetermined output terminal are selectively connected to form a high-frequency signal path. Is between three parallel microstrip lines that are coupled at 1/4 wavelength of the transmission signal disposed between the input terminal and the branch to each output terminal, and between the branch and each output terminal. And a pin diode having one end connected to the high-frequency signal path at a position one quarter wavelength away from the branching portion and a grounded end, and a high-frequency signal path from the branching portion to the pin diode. A high frequency switch circuit comprising two parallel microstrip lines coupled at a quarter wavelength of a signal .
JP2005332927A 2005-11-17 2005-11-17 High frequency switch circuit Expired - Fee Related JP4213706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332927A JP4213706B2 (en) 2005-11-17 2005-11-17 High frequency switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332927A JP4213706B2 (en) 2005-11-17 2005-11-17 High frequency switch circuit

Publications (2)

Publication Number Publication Date
JP2007142743A JP2007142743A (en) 2007-06-07
JP4213706B2 true JP4213706B2 (en) 2009-01-21

Family

ID=38205087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332927A Expired - Fee Related JP4213706B2 (en) 2005-11-17 2005-11-17 High frequency switch circuit

Country Status (1)

Country Link
JP (1) JP4213706B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959385B1 (en) 2008-06-18 2010-05-25 한국과학기술원 High-performance broadband pin single pole double throw traveling wave switch using multi-layered of bcb based
JP5261119B2 (en) * 2008-09-30 2013-08-14 双信電機株式会社 High frequency switch
CN103682544B (en) * 2013-11-22 2016-08-31 西安天和防务技术股份有限公司 A kind of radar microwave power combiner with fault self-adapting function

Also Published As

Publication number Publication date
JP2007142743A (en) 2007-06-07

Similar Documents

Publication Publication Date Title
US7528678B2 (en) Antenna Switch Module
US6847829B2 (en) Multiband high-frequency switch
JP2007201634A (en) High frequency switch
JP5261119B2 (en) High frequency switch
US5485130A (en) Microwave switch circuit and an antenna apparatus
SE511749C2 (en) antenna
US5778306A (en) Low loss high frequency transmitting/receiving switching module
EP2940782B1 (en) Semiconductor diode switch
KR100848261B1 (en) Radio frequency switch and apparatus containing the radio rfequency switch
JP3163918B2 (en) High frequency switch
JP4213706B2 (en) High frequency switch circuit
US11322817B2 (en) Directional coupler and directional coupler module
JP4363922B2 (en) Limiter circuit
EP1492245B1 (en) Transmitting-receiving switch
JP4464368B2 (en) Switch circuit
JP5287286B2 (en) Bias circuit
SE529457C2 (en) Microwave amplifier unit bypass device
JP2001111451A (en) Transmitter-receiver
JP5921823B2 (en) Harmonic suppression circuit
JP3168920B2 (en) High frequency switch
WO2023068127A1 (en) High-frequency switch
KR101077614B1 (en) Multi-Function Circuit which is operated as frequency mixer and attenuator
JP3175421B2 (en) Antenna switch duplexer
US6518822B1 (en) High-frequency switch
JP2016197832A (en) Ground circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4213706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees