KR100682053B1

KR100682053B1 - limmiter for radio frequency receiving device

Info

Publication number: KR100682053B1
Application number: KR1020050018482A
Authority: KR
Inventors: 김효성
Original assignee: 넥스원퓨처 주식회사
Priority date: 2005-03-07
Filing date: 2005-03-07
Publication date: 2007-02-12
Also published as: KR20060097778A

Abstract

본 발명은 빠른 회복시간을 갖으면서도 고 레벨의 입력신호를 일정한 레벨의 신호로 제한하기 위한 리미터를 제공하기 위한 것이다.The present invention is to provide a limiter for limiting a high level input signal to a constant level signal while having a fast recovery time.

상기 목적을 달성하기 위한 본 발명은 입력된 RF 신호가 입력포트, 상기 입력포트에 직렬 연결된 방향성 결합기 및 콘덴서를 통하여 출력포트로 출력되는 RF 신호 제한기(limiter)에 있어서: 상기 콘덴서와 출력포트간의 연결선과 접지간에 병렬로 연결되는 적어도 하나 이상의 핀 다이오드들로 이루어진 제한부; 상기 방향성 결합기로부터 신호를 입력받아 직류성분을 추출하고 추출된 직류를 상기 제한부에 입력시키는 자려 직류 발생수단을 포함하는 기술 구성으로 이루어진다.In order to achieve the above object, the present invention provides an RF signal limiter in which an input RF signal is output to an output port through an input port, a directional coupler connected in series with the input port, and a capacitor: between the capacitor and the output port. Limiting portion consisting of at least one pin diode connected in parallel between the connection line and the ground; It consists of a technical configuration including a self-directed DC generating means for receiving a signal from the directional coupler to extract a direct current component and input the extracted direct current to the limiting portion.

핀 다이오드, 방향성 결합기, 오픈 스터브 Pin diode, directional coupler, open stub

Description

RF signal limiter {limmiter for radio frequency receiving device}

도 1은 종래의 RF 신호 제한기를 설명하기 위한 회로도이다.1 is a circuit diagram illustrating a conventional RF signal limiter.

도 2는 본 발명의 일실시예를 설명하기 위한 회로도이다.2 is a circuit diagram for explaining an embodiment of the present invention.

도 3은 본 발명의 다른 실시예의 전체적인 구성을 설명하기 위한 회로도이다.3 is a circuit diagram for explaining the overall configuration of another embodiment of the present invention.

도 4는 도 3의 타려 직류 발생기의 블록 회로도이다.4 is a block circuit diagram of the rolling DC generator of FIG. 3.

본 발명은 RF 수신장치에서 입력신호의 레벨을 균일하게 하는 RF 신호 제한기에 관한 것이다.The present invention relates to an RF signal limiter that equalizes the level of an input signal in an RF receiver.

도 1에 도시된 바와 같은 종래의 RF(radio frequency) 수신장치의 리미터는 입력포트와 출력포트 사이에 병렬로 핀 다이오드(PIN Diode)를 설치하여 저 레벨의 신호는 그대로 통과시키고, 고 레벨의 신호에 대하여 감쇄시켜 균일한 레벨의 신호가 출력되도록 하고 있다.The limiter of a conventional radio frequency (RF) receiver as shown in FIG. 1 is provided with a pin diode in parallel between an input port and an output port to pass a low level signal as it is, and a high level signal. The signal is attenuated so that a signal of a uniform level is output.

도 1에서 입력포트(Pin)에 입력신호가 입력되어 출력포트(Pout)로부터 출력신호가 출력되게 되지만 입력신호가 콘덴서(C1)를 통과하면서 직류성분이 제거되게 되고, 라인과 접지간에 설치된 핀 다이오드(D1), (D2), (D3)에 의하여 입력신호가 일정한 레벨로 맞춰져 출력되게 된다.In FIG. 1, an input signal is input to the input port Pin to output an output signal from the output port Pout, but the DC component is removed while the input signal passes through the capacitor C1, and a pin diode is installed between the line and the ground. By D1, D2, and D3, the input signal is set to a constant level and output.

이때, 핀 다이오드(D1), (D2), (D3)는 유입되는 전류량에 비례하여 대략 1Ω 내지 10,000Ω 정도로 변화하는 것으로 선형성(linearity), 낮은 분산(distortion) 특성, 낮은 구동전류를 필요로 하기 때문에 RF 스위치, 감쇠기, 변조기, 제한기, 위상변위기등의 신호조절회로에 많이 사용되는 소자이다.At this time, the pin diodes (D1), (D2), and (D3) vary in approximately 1 to 10,000 Ω in proportion to the amount of current flowing therein, requiring linearity, low dispersion, and low driving current. Therefore, it is widely used in signal control circuits such as RF switches, attenuators, modulators, limiters, and phase shifters.

도 1에 도시된 회로에서 저레벨의 RF신호가 입력되는 경우에는 핀 다이오드(D1), (D2), (D3)를 온 시킬 수 있는 전류가 발생하지 않기 때문에 손실없이 출력포트(Pout)로 출력되게 되며, 고 레벨의 RF신호가 입력되는 경우에는 핀 다이오드(D1)가 턴 온 되어 고 전력의 신호를 일정 레벨의 중 전력신호로 감쇄하며, 핀 다이오드(D2), (D3)에서는 핀 다이오드(D1)에서 제한된 중 전력신호를 저 전력의 일정신호 레벨 이하로 제한하여 출력포트(Pout)에서 설정된 일정 레벨의 신호를 얻게된다. 여기서 제한기로 입력되는 신호의 레벨이 커지면 핀 다이오드(D1)의 용량이 증가하게 되며, 핀 다이오드(D1)의 용량이 증가하게 되면 제한기의 회복시간이 증가하는 문제점을 갖고 있다. 이와 반대로 핀 다이오드(D1)의 용량을 감소시키면 제한기의 회복시간은 만족시키나 설정값 이상의 RF 신호에 의하여 핀 다이오드(D1)이 소손되는 문제점을 갖고 있다.When the low level RF signal is input in the circuit shown in FIG. 1, since no current is generated to turn on the pin diodes D1, D2, and D3, the output signal is output to the output port Pout without loss. When the high level RF signal is input, the pin diode D1 is turned on to attenuate the high power signal to a certain level of the medium power signal, and in the pin diodes D2 and D3, the pin diode D1 is turned on. At the output power Pout, a limited level signal is obtained by limiting the limited heavy power signal to a predetermined low signal level. In this case, when the level of the signal input to the limiter increases, the capacity of the pin diode D1 increases, and when the capacity of the pin diode D1 increases, the recovery time of the limiter increases. On the contrary, if the capacitance of the pin diode D1 is reduced, the recovery time of the limiter is satisfied, but the pin diode D1 is burned out due to the RF signal above the set value.

본 발명은 상기의 문제점을 해결하기 위하여 빠른 회복시간을 갖으면서도 고 레벨의 입력신호를 일정한 레벨의 신호로 제한하기 위한 리미터를 제공하기 위한 것이다.The present invention is to provide a limiter for limiting the input signal of a high level to a signal of a constant level while having a fast recovery time in order to solve the above problems.

상기 목적을 달성하기 위한 본 발명의 특징은 RF 신호가 입력되는 입력포트, 상기 입력포트에 직렬 연결된 콘덴서와 출력포트간의 연결선과 접지간에 병렬로 연결되는 적어도 하나 이상의 핀 다이오드들로 이루어진 레벨 제한부로 구성되는 RF 신호 제한기(limiter)에 있어서: 상기 입력포트로 입력되는 신호를 감쇄하여 출력하는 방향성 결합기와; 상기 방향성 결합기로부터 신호를 입력받아 직류성분을 추출하고 추출된 직류를 감소하면서 상기 레벨 제한부에 입력시키는 자려 직류 발생부와; 상기 출력포트에는 RF 신호레벨로부터 직류를 검출하여 기 설정값보다 작은 때에는 상기 레벨 제한부에서 작은 감축이 일어나도록 제어하고, 클 때에는 상기 레벨 제한부에서 큰 감축이 일어나도록 제어하는 타려 직류 발생부를 포함한다.A feature of the present invention for achieving the above object is composed of an input port to which an RF signal is input, a level limiting unit consisting of at least one pin diode connected in parallel between a connection line between the capacitor and an output port connected in series with the input port and ground An RF signal limiter comprising: a directional coupler for attenuating and outputting a signal input to the input port; A self-directed DC generator for receiving a signal from the directional coupler and extracting a DC component and inputting the extracted DC to the level limiter; The output port includes a direct current DC generator that detects a direct current from an RF signal level so that a small reduction occurs in the level limiting unit when it is smaller than a preset value, and controls a large reduction in the level limiting unit when it is large. do.

삭제delete

또한, 본 발명에서 상기 방향성 결합기는 입력되는 RF신호를 소정의 레벨만큼 강하시켜 상기 자려 직류 발생부에 입력시키는 것이 바람직하다.In addition, in the present invention, it is preferable that the directional coupler drops the input RF signal by a predetermined level and inputs it to the DC generator.

또한, 본 발명에서 상기 자려 직류 발생부는 상기 방향성 결합기로부터 신호를 입력받아 포락선 검파를 수행하는 병렬로 연결된 적어도 하나 이상의 다이오드들을 포함하는 것이 바람직하다.In addition, the self-directing DC generator in the present invention preferably includes at least one or more diodes connected in parallel to receive a signal from the directional coupler to perform envelope detection.

또한, 본 발명에서 상기 자려 직류 발생부는 상기 다이오드들에서 검파된 고주파 성분을 접지측에 출력시키는 오픈 스터브를 더 포함하는 것이 바람직하다.In addition, in the present invention, the self-directing DC generation unit preferably further includes an open stub for outputting a high frequency component detected by the diodes to the ground side.

또한, 본 발명에서 상기 타려 직류 발생부는 직류성분만을 검출하는 디텍터; 상기 디텍터로부터 검출되는 직류를 기설정된 값과 비교하는 비교기; 상기 비교기에서 비교된 값에 의하여 직류성분을 발생시키는 직류발생부를 포함하는 것이 바람직하다.In addition, in the present invention, the hitting DC generating unit detects only a DC component; A comparator for comparing the direct current detected from the detector with a preset value; It is preferable to include a DC generator for generating a DC component by the value compared in the comparator.

이하, 첨부된 도면에 따라서 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2에서 입력포트(Pin)를 통하여 입력된 신호는 방향성 결합기(10), 제 1 콘덴서(C11), 제 2 콘덴서(C12)를 통과하여 출력포트(Pout)로 출력되게 된다.In FIG. 2, the signal input through the input port Pin passes through the directional coupler 10, the first condenser C11, and the second condenser C12 and is output to the output port Pout.

또한, 제 1 콘덴서(C11)과 제 2 콘덴서(C12) 사이의 연결선과 접지간에는 핀 다이오드(D14), (D15)가 설치되고, 제 2 콘덴서(C12)와 출력포트(Pout)의 연결선과 접지간에는 핀 다이오드(D16)가 설치된다.In addition, the pin diodes D14 and D15 are provided between the connection line between the first capacitor C11 and the second capacitor C12 and the ground, and the connection line between the second capacitor C12 and the output port Pout and ground is provided. The pin diode D16 is provided in the liver.

또한, 방향성 결합기(10)와 접지판(30) 사이에는 자려 직류 발생부(20)가 설치되고, 자려 직류 발생부(20)의 출력부는 핀 다이오드(D14)의 애노우드에 연결된다. In addition, the direct current generator 20 is provided between the directional coupler 10 and the ground plate 30, the output of the direct current generator 20 is connected to the anode of the pin diode (D14).

또한, 자려 직류 발생부(20)의 출력부와 접지간에는 콘덴서(C13)가 설치되고, 핀 다이오드(D15)의 애노우드와 접지간에는 콘덴서(C14) 및 저항(R12)이 병렬 설치되고, 핀 다이오드(D16)의 애노우드와 접지간에는 콘덴서(C15)와 저항(R13)이 병렬 설치된다.In addition, a capacitor C13 is provided between the output of the DC generator 20 and the ground, and a capacitor C14 and a resistor R12 are installed in parallel between the anode and the ground of the pin diode D15. A capacitor C15 and a resistor R13 are installed in parallel between the anode and the ground of D16.

자려 직류 발생부(20)는 방향성 결합기(10)와 접지판(30) 사이에 병렬로 설치되는 핀 다이오드들(D11), (D12), (D13)과 이들 핀 다이오드의 애노우드 들과 접지 간에 설치되는 1/4 파장의 오픈 스터브로 이루어진다.In fact, the DC generator 20 has pin diodes D11, D12, and D13 installed in parallel between the directional coupler 10 and the ground plate 30 and between the anodes of these pin diodes and ground. It consists of an open stub with a quarter wavelength installed.

이하, 상기 도시된 실시예의 동작과정을 설명하기로 한다.Hereinafter, an operation process of the illustrated embodiment will be described.

방향성 결합기(10)를 통과한 신호는 콘덴서(11)에 의하여 직류성분은 차단되고 교류성분만 콘덴서(C12)에 입력되게 된다. 이때, 방향성 결합기(10)는 자려 직류발생부(20)에 입력신호중 일부 신호를 추출하여 공급한다. 바람직하게는 40db만큼 감소시켜 자려 직류 발생부(20)에 입력시킨다. 상기 자려 직류 발생부(20)의 핀 다이오드(D11),(D12),(D13)에서는 교류신호의 포락선 검파를 수행하게 되고, 차단된 교류신호는 1/4 파장 오픈 스터브를 통하여 접지로 출력되게 된다. 또한, 포락선 검파에 의하여 검파되는 직류성분은 핀 다이오드(D14)에 입력되게 된다. 이때 직류레벨의 크기는 방향성 결합기(10)에 입력되는 신호의 직류레벨보다 감소된 직류레벨을 갖기 때문에 핀 다이오드(D14)를 소손시키지 않고, 바이어스를 인가하기 때문에 핀 다이오드(D14)의 애노우드에 입력되는 직류 레벨에 비례하여 입력신호의 레벨을 감소시킨다. 따라서 입력포트(Pin)에 입력되는 기설정된 값 보다 큰 레벨의 입력신호에 대하여 핀 다이오드(D14)의 용량을 늘리지 않은 상태에서 균일레벨로 맞출 수 있기 때문에 고 레벨의 신호를 감축하기 위하여 핀 다이오드(D14)의 용량을 늘리지 않으면서도 고 레벨의 입력신호에서도 견디도록 하며, 레벨 제한기의 회복시간을 증가시키지 않게 된다.The signal passing through the directional coupler 10 is blocked by the condenser 11, the DC component and only the AC component is input to the capacitor (C12). At this time, the directional coupler 10 extracts and supplies some of the input signals to the DC generator 20. Preferably, it is reduced by 40db and input to the DC generator 20. The pin diodes D11, D12, and D13 of the DC generator 20 perform envelope detection of an AC signal, and the blocked AC signal is output to ground through a 1/4 wavelength open stub. do. In addition, the DC component detected by the envelope detection is input to the pin diode D14. At this time, since the magnitude of the DC level has a DC level which is reduced from the DC level of the signal input to the directional coupler 10, the pin diode D14 is not damaged, and a bias is applied to the anode of the pin diode D14. The level of the input signal is reduced in proportion to the input DC level. Therefore, the pin diode (D14) can be adjusted to a uniform level without increasing the capacity of the pin diode D14 with respect to an input signal having a level higher than a predetermined value input to the input port Pin. It does not increase the capacity of D14), but withstands a high level input signal and does not increase the recovery time of the level limiter.

또한, 핀 다이오드(D15)는 핀 다이오드(D14)를 통과한 중전력 신호를 제한 하기 위한 것이고, 핀 다이오드(D14)보다 작은 진성영역을 갖도록 설계되며, 핀 다이오드(D16)는 낮은 레벨의 신호를 제한하기 위한 것으로 출력신호를 원하는 일정 레벨 이하로 정밀하게 제어하는 플랫 리퀴지(flat leakage) 신호를 고려하여 설계 된다.In addition, the pin diode D15 is for limiting the heavy power signal passing through the pin diode D14, and is designed to have a smaller intrinsic region than the pin diode D14, and the pin diode D16 provides a low level signal. It is designed to limit the flat leakage signal which precisely controls the output signal below the desired level.

미설명된 콘덴서(C13)는 자려 직류 발생부(20)에 입력되는 RF 입력신호를 제거하기 위한 것이고, 콘덴서(C14),(C15), 저항(R12),(R13)은 직류 성분의 피드백 경로를 제공하기 위한 것이며, 콘덴서(C12)는 입력되는 신호중에 교류 신호성분만을 추출하기 위한 것이며, 저항(R11)은 방향성 결합기(10)의 임피이던스 매칭용 저항이다.The unexplained capacitor C13 is for removing the RF input signal input to the DC generator 20, and the capacitors C14, C15, resistors R12, and R13 are feedback paths of the DC component. The capacitor C12 is for extracting only an AC signal component from an input signal, and the resistor R11 is an impedance matching resistor of the directional coupler 10.

도 3은 본 발명의 다른 실시예를 설명하기 위한 회로도이다.3 is a circuit diagram for explaining another embodiment of the present invention.

도 3에 도시된 실시예는 도 2의 실시예와 방향성 결합기(10), 자려 직류 발생부(20)와 동일하고, 레벨 제한부(50)는 핀 다이오드(D14),(D15),(D16)로 이루어진 기술구성과 동일하기 때문에 설명을 생략하기로 한다.
타려 직류 발생부(60)는 레벨 제한부(50)에 의하여 레벨이 제한된 신호를 피드백 받아 이를 설정된 레벨과 비교하여 낮은 경우에는 직류 성분을 감소시켜 레벨 제한부(50)에서 감축되는 레벨의 크기를 감소시키고, 높은 경우에는 직류 성분을 다시 증가시켜 레벨 제한부(50)에서 감축되는 레벨의 크기를 증가시키도록 하는 것이다. The embodiment shown in FIG. 3 is the same as the directional coupler 10 and the direct current generator 20 in FIG. 2, and the level limiter 50 includes the pin diodes D14, D15, and D16. Since it is the same as the technical configuration consisting of), description thereof will be omitted.
The DC generator 60 receives the signal whose level is limited by the level limiting unit 50 and compares it with the set level to reduce the DC component when the level is reduced by the level limiting unit 50. If it is high, the direct current component is increased again to increase the magnitude of the level reduced in the level limiting section 50.

이에 대한 구체적인 구성은 도 4에 도시된 바와 같이, 출력되는 신호레벨을 입력받아 직류성분만을 검출하기 위한 디텍터(41)로 검출되는 직류를 기 설정된 직류레벨과 비교하기 위한 비교기(42), 상기 비교기(42)에서 비교결과 검출된 전압이 기설정 전압보다 낮은 경우에는 DC 발생부(44)에 낮은 직류전압을 발생하도록 하는 신호를 출력시키고, 기설정 전압보다 높은 경우에는 DC 발생부(44)에 높은 직류 전압을 발생하도록 하는 신호를 출력시키는 DC 전압제어기(43)와, DC 전압제어기(43)로부터 입력되는 신호에 따라 직류전압을 출력시키는 DC 발생부(44)로 이루어진다.
이때, 디텍터(41)는 실제적으로 핀 다이오드로 구성되어 포락선 검파를 함으로써 이루어질 수 있으며, DC 전압 제어기(43)과 비교기(42)는 마이크로 프로세서에 의하여 구성될 수 있으며, DC 발생부(44)는 마이크로 프로세서에 의하여 신호입력을 받아 동작하는 PWM IC로 구성될 수 있으며, 이에 대한 다양한 변형 설계는 당업계의 종사자에 의하여 이루어질 수 있다. As shown in FIG. 4, the comparator 42 and the comparator for comparing the direct current detected by the detector 41 for detecting only the DC component with the output signal level are input as shown in FIG. 4. When the voltage detected as a result of the comparison at 42 is lower than the preset voltage, a signal for generating a low DC voltage is output to the DC generator 44, and when the voltage is higher than the preset voltage, the DC generator 44 is A DC voltage controller 43 for outputting a signal for generating a high DC voltage and a DC generator 44 for outputting a DC voltage in accordance with a signal input from the DC voltage controller 43.
At this time, the detector 41 may be configured by actually detecting the envelope by the pin diode, the DC voltage controller 43 and the comparator 42 may be configured by a microprocessor, and the DC generator 44 It can be configured as a PWM IC that operates by receiving a signal input by the microprocessor, various modifications to the design can be made by those skilled in the art.

이상에서 설명한 바와 같이 본 발명은 핀 다이오드의 용량을 늘리지 않고도 높은 레벨의 입력신호를 기 설정된 레벨 이하로 낮출 수 있기 때문에 빠른 회복시간을 가지면서도 고 레벨의 입력신호를 일정한 레벨의 신호로 제한하기 때문에 고 전력을 사용하는 RF 기기의 수신회로에 효과적으로 사용될 수 있다.As described above, the present invention can reduce the high level input signal to a predetermined level or less without increasing the capacity of the pin diode, thereby limiting the high level input signal to a constant level signal while having a fast recovery time. It can be effectively used in the receiving circuit of RF equipment using high power.

Claims

In an RF signal limiter composed of an input port to which an RF signal is input, a level limiter consisting of at least one pin diode connected in parallel between a connection line between a capacitor connected in series with the input port and an output port and ground: A directional coupler for attenuating and outputting a signal input to the input port; A self-directed DC generator for receiving a signal from the directional coupler and extracting a DC component and inputting the extracted DC to the level limiter; The output port includes a direct current DC generator that detects a direct current from an RF signal level so that a small reduction occurs in the level limiting unit when it is smaller than a preset value, and controls a large reduction in the level limiting unit when it is large. RF signal limiter.

delete

The RF signal limiter according to claim 1, wherein the directional coupler drops the input RF signal by a predetermined level and inputs it to the autonomous DC generator.

The RF signal limiter of claim 1, wherein the self-directing DC generator comprises at least one diode connected in parallel to receive a signal from the directional coupler to perform envelope detection.

The RF signal limiter of claim 1, wherein the self-directing DC generator further comprises an open stub for outputting a high frequency component detected by the diodes to a ground side.

The detector of claim 1, wherein the target DC generator comprises: a detector configured to detect only a DC component; A comparator for comparing the direct current detected from the detector with a preset value; RF signal limiter, characterized in that it comprises a DC generator for generating a DC component by the value compared in the comparator.