JP2021016120A - PIN diode switch - Google Patents
PIN diode switch Download PDFInfo
- Publication number
- JP2021016120A JP2021016120A JP2019130955A JP2019130955A JP2021016120A JP 2021016120 A JP2021016120 A JP 2021016120A JP 2019130955 A JP2019130955 A JP 2019130955A JP 2019130955 A JP2019130955 A JP 2019130955A JP 2021016120 A JP2021016120 A JP 2021016120A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- transmission line
- terminal
- output terminal
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 44
- 238000003780 insertion Methods 0.000 abstract description 9
- 230000037431 insertion Effects 0.000 abstract description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
Description
本発明の実施形態は、高周波信号を扱うＰＩＮダイオードスイッチに関する。 An embodiment of the present invention relates to a PIN diode switch that handles high frequency signals.
高周波信号（ＲＦ信号）の通過経路を２系統に切り換える高周波スイッチとして、ダイオードを用いて構成されたダイオードスイッチが使用されている。例えば、ダイオードとして、順方向特性をあまり損なうことなく逆方向耐圧を向上できるＰＩＮダイオードが利用されている。 A diode switch configured by using a diode is used as a high frequency switch for switching the passage path of a high frequency signal (RF signal) into two systems. For example, as a diode, a PIN diode that can improve the reverse withstand voltage without significantly impairing the forward characteristics is used.
このような高周波スイッチにおいて、逆方向バイアスが印加されて開放状態（オフ状態）に設定されたＰＩＮダイオードのインピーダンスが十分高くならないと、当該ＰＩＮダイオードに電流が流れ、高周波信号に損失が発生してしまう。このため、高周波スイッチを伝送する高周波信号の挿入損失が大きくなってしまう。 In such a high frequency switch, if the impedance of the PIN diode set in the open state (off state) is not sufficiently high by applying the reverse bias, a current flows through the PIN diode and a loss occurs in the high frequency signal. It ends up. Therefore, the insertion loss of the high frequency signal transmitted through the high frequency switch becomes large.
本発明が解決しようとする課題は、挿入損失を低減することが可能なＰＩＮダイオードスイッチを提供することである。 An object to be solved by the present invention is to provide a PIN diode switch capable of reducing insertion loss.
実施形態に係るＰＩＮダイオードスイッチは、入力信号を受ける入力端子と、第１及び第２出力端子と、一端が前記入力端子に接続され、他端が前記第１出力端子に接続された第１伝送線路と、アノードが前記第１伝送線路の他端に接続され、カソードが接地端子に接続された第１ＰＩＮダイオードと、一端が前記入力端子に接続され、他端が前記第２出力端子に接続された第２伝送線路と、アノードが前記第２伝送線路の他端に接続され、カソードが接地端子に接続された第２ＰＩＮダイオードとを具備する。前記第１ＰＩＮダイオードの第１接合面積は、前記第２ＰＩＮダイオードの第２接合面積より小さい。 The PIN diode switch according to the embodiment has an input terminal for receiving an input signal, first and second output terminals, and a first transmission in which one end is connected to the input terminal and the other end is connected to the first output terminal. The line, the anode is connected to the other end of the first transmission line, the cathode is connected to the ground terminal, the first PIN diode, one end is connected to the input terminal, and the other end is connected to the second output terminal. It includes a second transmission line and a second PIN diode whose anode is connected to the other end of the second transmission line and whose cathode is connected to a ground terminal. The first junction area of the first PIN diode is smaller than the second junction area of the second PIN diode.
以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。 Hereinafter, embodiments will be described with reference to the drawings. In the following description, elements having the same function and configuration are designated by the same reference numerals, and duplicate explanations will be given only when necessary.
［１］ スイッチ装置１の構成
図１は、実施形態に係るスイッチ装置１のブロック図である。スイッチ装置１は、ＰＩＮダイオードスイッチ２、及び制御回路３を備える。
[1] Configuration of Switch Device 1 FIG. 1 is a block diagram of the switch device 1 according to the embodiment. The switch device 1 includes a PIN diode switch 2 and a control circuit 3.
ＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、及び第２出力端子１２を備える。ＰＩＮダイオードスイッチ２は、入力端子１０に入力された入力信号を、第１出力端子１１及び第２出力端子１２の一方から出力信号として出力する。入力信号は、高周波信号（ＲＦ（radio frequency）信号）である。 The PIN diode switch 2 includes an input terminal 10, a first output terminal 11, and a second output terminal 12. The PIN diode switch 2 outputs an input signal input to the input terminal 10 as an output signal from one of the first output terminal 11 and the second output terminal 12. The input signal is a high frequency signal (RF (radio frequency) signal).
ＰＩＮダイオードスイッチ２は、高周波信号を扱う。例えば、第１出力端子１１には、低雑音増幅器が接続され、第２出力端子１２には、低雑音増幅器の飽和回避のための迂回ラインが接続される。 The PIN diode switch 2 handles high frequency signals. For example, a low noise amplifier is connected to the first output terminal 11, and a detour line for avoiding saturation of the low noise amplifier is connected to the second output terminal 12.
制御回路３は、ＰＩＮダイオードスイッチ２に制御信号を供給し、ＰＩＮダイオードスイッチ２の動作を制御する。 The control circuit 3 supplies a control signal to the PIN diode switch 2 and controls the operation of the PIN diode switch 2.
図２は、図１に示したＰＩＮダイオードスイッチ２の回路図である。ＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、第２出力端子１２、第１伝送線路１３、第２伝送線路１４、第１ＰＩＮダイオード１５、及び第２ＰＩＮダイオード１６を備える。 FIG. 2 is a circuit diagram of the PIN diode switch 2 shown in FIG. The PIN diode switch 2 includes an input terminal 10, a first output terminal 11, a second output terminal 12, a first transmission line 13, a second transmission line 14, a first PIN diode 15, and a second PIN diode 16.
第１伝送線路１３の一端は、入力端子１０に接続され、第１伝送線路１３の他端は、第１ＰＩＮダイオード１５のアノード、及び第１出力端子１１に接続される。第１ＰＩＮダイオード１５のカソードは、接地端子ＧＮＤに接続される（すなわち、接地される）。 One end of the first transmission line 13 is connected to the input terminal 10, and the other end of the first transmission line 13 is connected to the anode of the first PIN diode 15 and the first output terminal 11. The cathode of the first PIN diode 15 is connected (ie, grounded) to the ground terminal GND.
第２伝送線路１４の一端は、入力端子１０に接続され、第２伝送線路１４の他端は、第２ＰＩＮダイオード１６のアノード、及び第２出力端子１２に接続される。第２ＰＩＮダイオード１６のカソードは、接地される。 One end of the second transmission line 14 is connected to the input terminal 10, and the other end of the second transmission line 14 is connected to the anode of the second PIN diode 16 and the second output terminal 12. The cathode of the second PIN diode 16 is grounded.
伝送線路１３、１４は、１／４波長線路で構成される。すなわち、伝送線路１３、１４は、スイッチ装置１が扱う高周波信号の波長λの概略１／４の長さの伝送線路である。伝送線路１３、１４は、例えばマイクロストリップ線路で構成される。伝送線路１３、１４は、入力される高周波信号に対して高いインピーダンス、理想的には無限大のインピーダンスを有する線路として機能する。 The transmission lines 13 and 14 are composed of 1/4 wavelength lines. That is, the transmission lines 13 and 14 are transmission lines having a length of approximately 1/4 of the wavelength λ of the high frequency signal handled by the switch device 1. The transmission lines 13 and 14 are composed of, for example, microstrip lines. The transmission lines 13 and 14 function as lines having a high impedance, ideally an infinite impedance, with respect to the input high frequency signal.
ＰＩＮダイオード１５、１６は、Ｐ型半導体層と、Ｎ型半導体層と、これらの間に挟まれた高比抵抗層（intrinsic層、真性半導体層）とを備え、ＰＩＮ接合を有するダイオードである。ＰＩＮダイオード１５、１６に順方向バイアスを印加すると、短絡状態（オン状態）になる。ＰＩＮダイオード１５、１６に逆方向バイアスを印加すると、開放状態（オフ状態）となる。 The PIN diodes 15 and 16 are diodes having a PIN junction, including a P-type semiconductor layer, an N-type semiconductor layer, and a high resistivity layer (intrinsic layer, an intrinsic semiconductor layer) sandwiched between them. When a forward bias is applied to the PIN diodes 15 and 16, a short-circuit state (on state) is set. When a reverse bias is applied to the PIN diodes 15 and 16, the open state (off state) is set.
第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積より小さく設定される。具体的には、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積の１／２以下に設定される。接合面積とは、ＰＩＮ接合部の面積である。真性半導体層は、Ｐ型半導体層及びＮ型半導体層に比べて十分膜厚が薄い。よって、ＰＩＮダイオード１５の接合面積は、ＰＮ接合の面積と言い換えることもできる。図２では、接合面積が相対的に大きい第２ＰＩＮダイオード１６を、２個のＰＩＮダイオードが並列接続された記号により等価的に示している。ＰＩＮダイオードは、その接合面積が小さくなるほど、その容量が小さくなる。 The junction area of the first PIN diode 15 is set smaller than the junction area of the second PIN diode 16. Specifically, the bonding area of the first PIN diode 15 is set to 1/2 or less of the bonding area of the second PIN diode 16. The joint area is the area of the PIN joint. The thickness of the intrinsic semiconductor layer is sufficiently thinner than that of the P-type semiconductor layer and the N-type semiconductor layer. Therefore, the junction area of the PIN diode 15 can be rephrased as the area of the PN junction. In FIG. 2, the second PIN diode 16 having a relatively large junction area is equivalently indicated by a symbol in which two PIN diodes are connected in parallel. The smaller the junction area of a PIN diode, the smaller its capacitance.
なお、ＰＩＮダイオード１５、１６には、バイアスを印加するためのバイアス回路が接続される。図２では、ＰＩＮダイオード１５、１６に接続されるバイアス回路の図示を省略している。 A bias circuit for applying a bias is connected to the PIN diodes 15 and 16. In FIG. 2, the bias circuit connected to the PIN diodes 15 and 16 is not shown.
図３は、ＰＩＮダイオード用のバイアス回路の回路図である。図３では、第１ＰＩＮダイオード１５用のバイアス回路を示しているが、第２ＰＩＮダイオード１６にも図３と同じバイアス回路が接続される。 FIG. 3 is a circuit diagram of a bias circuit for a PIN diode. Although FIG. 3 shows a bias circuit for the first PIN diode 15, the same bias circuit as in FIG. 3 is also connected to the second PIN diode 16.
バイアス回路２０は、制御端子２１、伝送線路２２、２３、及びキャパシタ２４を備える。 The bias circuit 20 includes a control terminal 21, transmission lines 22, 23, and a capacitor 24.
制御端子２１は、キャパシタ２４の一方の電極と、伝送線路２２の一端とに接続される。キャパシタ２４の他方の電極は、接地される。伝送線路２２の他端は、第１ＰＩＮダイオード１５のアノードに接続される。伝送線路２３の一端は、第１ＰＩＮダイオード１５のカソードに接続され、その他端は、接地される。 The control terminal 21 is connected to one electrode of the capacitor 24 and one end of the transmission line 22. The other electrode of the capacitor 24 is grounded. The other end of the transmission line 22 is connected to the anode of the first PIN diode 15. One end of the transmission line 23 is connected to the cathode of the first PIN diode 15, and the other end is grounded.
伝送線路２２、２３は、１／４波長線路で構成される。 The transmission lines 22 and 23 are composed of 1/4 wavelength lines.
バイアス回路２０は、第１ＰＩＮダイオード１５に、順方向バイアス又は逆方向バイアスを印加する。制御端子２１には、制御回路３からバイアス電圧（正電圧、及び負電圧）が印加される。制御端子２１に印加されたバイアス電圧は、伝送線路２２を介して、第１ＰＩＮダイオード１５のアノードに印加される。伝送線路２３は、第１ＰＩＮダイオード１５のカソードに０Ｖを印加する。 The bias circuit 20 applies a forward bias or a reverse bias to the first PIN diode 15. Bias voltage (positive voltage and negative voltage) is applied to the control terminal 21 from the control circuit 3. The bias voltage applied to the control terminal 21 is applied to the anode of the first PIN diode 15 via the transmission line 22. The transmission line 23 applies 0V to the cathode of the first PIN diode 15.
これにより、制御端子２１に正のバイアス電圧が印加された場合、バイアス回路２０は、第１ＰＩＮダイオード１５に順方向バイアスを印加することができる。また、制御端子２１に負のバイアス電圧が印加された場合、バイアス回路２０は、第１ＰＩＮダイオード１５に逆方向バイアスを印加することができる。 As a result, when a positive bias voltage is applied to the control terminal 21, the bias circuit 20 can apply a forward bias to the first PIN diode 15. Further, when a negative bias voltage is applied to the control terminal 21, the bias circuit 20 can apply a reverse bias to the first PIN diode 15.
［２］ 動作
上記のように構成されたスイッチ装置１の動作について説明する。
[2] Operation The operation of the switch device 1 configured as described above will be described.
まず、高周波信号を入力端子１０から第１出力端子１１に伝送する動作について説明する。制御回路３は、第１ＰＩＮダイオード１５に逆方向バイアスを印加し、第２ＰＩＮダイオード１６に順方向バイアスを印加する。よって、第１ＰＩＮダイオード１５は、開放状態になり、第２ＰＩＮダイオード１６は、短絡状態になる。 First, an operation of transmitting a high frequency signal from the input terminal 10 to the first output terminal 11 will be described. The control circuit 3 applies a reverse bias to the first PIN diode 15 and a forward bias to the second PIN diode 16. Therefore, the first PIN diode 15 is in the open state, and the second PIN diode 16 is in the short-circuit state.
図４は、実施形態に係るインピーダンスチャート（スミスチャートともいう）である。 FIG. 4 is an impedance chart (also referred to as a Smith chart) according to the embodiment.
第１ＰＩＮダイオード１５は、開放状態である。よって、図２の“Ａ”から見たインピーダンスは、図４の“Ａ”点に示すように、高インピーダンスとなる。 The first PIN diode 15 is in an open state. Therefore, the impedance seen from "A" in FIG. 2 has a high impedance as shown by the point "A" in FIG.
第２ＰＩＮダイオード１６は、短絡状態である。よって、図２の“Ｂ”から見たインピーダンスは、図４の“Ｂ”点に示すように、低インピーダンスとなる。 The second PIN diode 16 is in a short-circuited state. Therefore, the impedance seen from "B" in FIG. 2 is low impedance as shown by the point "B" in FIG.
また、図２の“Ｃ”から見たインピーダンスは、第２伝送線路１４の効果により、図４の“Ｃ”点に示すように、高インピーダンスとなる。 Further, the impedance seen from "C" in FIG. 2 becomes high impedance as shown by the point "C" in FIG. 4 due to the effect of the second transmission line 14.
よって、入力端子１０から入力された高周波信号は、第２ＰＩＮダイオード１６では反射され、ほとんどの信号成分が第１出力端子１１から出力される。 Therefore, the high frequency signal input from the input terminal 10 is reflected by the second PIN diode 16, and most of the signal components are output from the first output terminal 11.
逆方向バイアスが印加された、接合面積の小さい第１ＰＩＮダイオード１５は、その容量が小さいため、第２ＰＩＮダイオード１６より高インピーダンスとなる。このため、挿入損失を大幅に低減することが可能となる。 Since the capacitance of the first PIN diode 15 having a small junction area to which a reverse bias is applied is small, the impedance is higher than that of the second PIN diode 16. Therefore, the insertion loss can be significantly reduced.
さらに、接合面積の大きい第２ＰＩＮダイオード１６には順方向バイアスが印加されているため、第２ＰＩＮダイオード１６は短絡状態になる。よって、第２伝送線路１４の効果により、図２の“Ｃ”から見たインピーダンスは開放に近くなり、挿入損失の低減に大幅に寄与する。 Further, since the forward bias is applied to the second PIN diode 16 having a large junction area, the second PIN diode 16 is short-circuited. Therefore, due to the effect of the second transmission line 14, the impedance seen from “C” in FIG. 2 becomes close to open, which greatly contributes to the reduction of insertion loss.
次に、高周波信号を入力端子１０から第２出力端子１２に伝送する動作について説明する。制御回路３は、第１ＰＩＮダイオード１５に順方向バイアスを印加し、第２ＰＩＮダイオード１６に逆方向バイアスを印加する。よって、第１ＰＩＮダイオード１５は、短絡状態になり、第２ＰＩＮダイオード１６は、開放状態になる。 Next, an operation of transmitting a high frequency signal from the input terminal 10 to the second output terminal 12 will be described. The control circuit 3 applies a forward bias to the first PIN diode 15 and a reverse bias to the second PIN diode 16. Therefore, the first PIN diode 15 is in a short-circuited state, and the second PIN diode 16 is in an open state.
入力端子１０から入力された高周波信号は、第１ＰＩＮダイオード１５では反射され、ほとんどの信号成分が第２出力端子１２から出力される。 The high frequency signal input from the input terminal 10 is reflected by the first PIN diode 15, and most of the signal components are output from the second output terminal 12.
なお、接合面積が大きい第２ＰＩＮダイオード１６は、逆方向バイアスが印加された場合、そのインピーダンスが十分高くならない可能性がある。しかし、入力端子１０から第２出力端子１２への経路は、低雑音増幅器の飽和回避のための迂回ラインに接続されるので、挿入損失が増加しても問題とはならない。 The impedance of the second PIN diode 16 having a large junction area may not be sufficiently high when a reverse bias is applied. However, since the path from the input terminal 10 to the second output terminal 12 is connected to a bypass line for avoiding saturation of the low noise amplifier, there is no problem even if the insertion loss increases.
［３］ 比較例
次に、比較例について説明する。図５は、比較例に係るＰＩＮダイオードスイッチ２の回路図である。
[3] Comparative Example Next, a comparative example will be described. FIG. 5 is a circuit diagram of the PIN diode switch 2 according to the comparative example.
比較例に係るＰＩＮダイオードスイッチ２は、入力端子１０、第１出力端子１１、第２出力端子１２、第１伝送線路１３、第２伝送線路１４、第１ＰＩＮダイオード１７、及び第２ＰＩＮダイオード１６を備える。 The PIN diode switch 2 according to the comparative example includes an input terminal 10, a first output terminal 11, a second output terminal 12, a first transmission line 13, a second transmission line 14, a first PIN diode 17, and a second PIN diode 16. ..
第１ＰＩＮダイオード１７のアノードは、第１伝送線路１３の他端に接続される。第１ＰＩＮダイオード１７のカソードは、接地される。第１ＰＩＮダイオード１７の接合面積は、第２ＰＩＮダイオード１６の接合面積と同じである。すなわち、第１ＰＩＮダイオード１７の接合面積は、実施形態で示した第１ＰＩＮダイオード１５の接合面積より大きい。 The anode of the first PIN diode 17 is connected to the other end of the first transmission line 13. The cathode of the first PIN diode 17 is grounded. The junction area of the first PIN diode 17 is the same as the junction area of the second PIN diode 16. That is, the junction area of the first PIN diode 17 is larger than the junction area of the first PIN diode 15 shown in the embodiment.
高周波信号を入力端子１０から第１出力端子１１に伝送する動作について説明する。第１ＰＩＮダイオード１７には逆方向バイアスが印加され、第２ＰＩＮダイオード１６には順方向バイアスが印加される。よって、第１ＰＩＮダイオード１７は、開放状態になり、第２ＰＩＮダイオード１６は、短絡状態になる。 The operation of transmitting a high frequency signal from the input terminal 10 to the first output terminal 11 will be described. A reverse bias is applied to the first PIN diode 17, and a forward bias is applied to the second PIN diode 16. Therefore, the first PIN diode 17 is in the open state, and the second PIN diode 16 is in the short-circuit state.
図６は、比較例に係るインピーダンスチャートである。 FIG. 6 is an impedance chart according to a comparative example.
図５の“Ｄ”から見たインピーダンスは、図６の“Ｄ”点に示すように、高インピーダンスとなる。図５の“Ｅ”から見たインピーダンスは、図６の“Ｅ”点に示すように、低インピーダンスとなる、さらに、図５の“Ｆ”から見たインピーダンスは、第２伝送線路１４の効果により、図６の“Ｆ”点に示すように、高インピーダンスとなる。 The impedance seen from the “D” in FIG. 5 is a high impedance as shown by the “D” point in FIG. The impedance seen from "E" in FIG. 5 is low impedance as shown by the "E" point in FIG. 6, and the impedance seen from "F" in FIG. 5 is the effect of the second transmission line 14. As a result, as shown by the “F” point in FIG. 6, the impedance becomes high.
一般的に、ＰＩＮダイオードの接合面積とインピーダンスとは強い相関があり、接合面積を小さくすると、逆方向バイアス印加時には高インピーダンスとなるが、順方向バイアス印加時には低インピーダンスまで下がらなくなる。また、接合面積を大きくすると、順方向バイアス印加時には低インピーダンスとなるが、逆方向バイアス印加時にインピーダンスが十分高くならない。 Generally, there is a strong correlation between the junction area of the PIN diode and the impedance, and if the junction area is reduced, the impedance becomes high when the reverse bias is applied, but does not decrease to the low impedance when the forward bias is applied. Further, when the junction area is increased, the impedance becomes low when the forward bias is applied, but the impedance does not become sufficiently high when the reverse bias is applied.
よって、比較例では、逆方向バイアスが印加された第１ＰＩＮダイオード１７は、そのインピーダンスが十分高くならない。これは、図６の“Ｄ”点のインピーダンスが、図４の“Ａ”点のインピーダンスより低いことから理解できる。これにより、第１ＰＩＮダイオード１７による挿入損失が発生する。 Therefore, in the comparative example, the impedance of the first PIN diode 17 to which the reverse bias is applied does not become sufficiently high. This can be understood from the fact that the impedance at the “D” point in FIG. 6 is lower than the impedance at the “A” point in FIG. This causes insertion loss due to the first PIN diode 17.
一方、本実施形態では、第１ＰＩＮダイオード１５の接合面積を、第２ＰＩＮダイオード１６の接合面積より小さくしている。これにより、高周波信号を入力端子１０から第１出力端子１１に出力する場合に、挿入損失を低減することができる。 On the other hand, in the present embodiment, the bonding area of the first PIN diode 15 is made smaller than the bonding area of the second PIN diode 16. Thereby, when the high frequency signal is output from the input terminal 10 to the first output terminal 11, the insertion loss can be reduced.
［４］ 実施形態の効果
以上詳述したように本実施形態では、ＰＩＮダイオードスイッチ２は、入力信号を受ける入力端子１０と第１出力端子１１との間の第１経路と、入力端子１０と第２出力端子１２との間の第２経路とを切り換える。第１経路には、第１伝送線路１３及び第１ＰＩＮダイオード１５が設けられる。第２経路には、第２伝送線路１４及び第２ＰＩＮダイオード１６が設けられる。そして、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積より小さく設定される。具体的には、第１ＰＩＮダイオード１５の接合面積は、第２ＰＩＮダイオード１６の接合面積の１／２以下に設定される。
[4] Effects of the Embodiment As described in detail above, in the present embodiment, the PIN diode switch 2 has a first path between the input terminal 10 and the first output terminal 11 that receives an input signal, and the input terminal 10. The second path to and from the second output terminal 12 is switched. A first transmission line 13 and a first PIN diode 15 are provided in the first path. A second transmission line 14 and a second PIN diode 16 are provided in the second path. The junction area of the first PIN diode 15 is set smaller than the junction area of the second PIN diode 16. Specifically, the bonding area of the first PIN diode 15 is set to 1/2 or less of the bonding area of the second PIN diode 16.
従って本実施形態によれば、高周波信号を入力端子１０から第１出力端子１１へ伝送する場合に、挿入損失を大幅に低減できる。 Therefore, according to the present embodiment, when a high frequency signal is transmitted from the input terminal 10 to the first output terminal 11, the insertion loss can be significantly reduced.
上記実施形態で示したＰＩＮダイオードスイッチは、高周波信号を送受信するアンテナ装置、又はレーダ装置の受信器に適用可能である。 The PIN diode switch shown in the above embodiment can be applied to a receiver of an antenna device or a radar device that transmits and receives high frequency signals.
上記実施形態では、伝送線路は、使用波長λの１／４の長さである１／４波長線路としている。しかし、丁度この長さでなくとも、この長さと概略同じ長さであれば、本実施形態の動作を実現でき、このような構成は本発明の範疇に含まれる。 In the above embodiment, the transmission line is a 1/4 wavelength line having a length of 1/4 of the wavelength λ used. However, even if the length is not exactly this length, the operation of the present embodiment can be realized if the length is substantially the same as this length, and such a configuration is included in the category of the present invention.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.
１…スイッチ装置、２…ＰＩＮダイオードスイッチ、３…制御回路、１０…入力端子、１１…出力端子、１２…出力端子、１３…伝送線路、１４…伝送線路、１５…ＰＩＮダイオード、１６…ＰＩＮダイオード、１７…ＰＩＮイオード、２０…バイアス回路、２１…制御端子、２２…伝送線路、２３…伝送線路、２４…キャパシタ。 1 ... Switch device, 2 ... PIN diode switch, 3 ... Control circuit, 10 ... Input terminal, 11 ... Output terminal, 12 ... Output terminal, 13 ... Transmission line, 14 ... Transmission line, 15 ... PIN diode, 16 ... PIN diode , 17 ... PIN diode, 20 ... bias circuit, 21 ... control terminal, 22 ... transmission line, 23 ... transmission line, 24 ... capacitor.
Claims (5)
第１及び第２出力端子と、
一端が前記入力端子に接続され、他端が前記第１出力端子に接続された第１伝送線路と、
アノードが前記第１伝送線路の他端に接続され、カソードが接地端子に接続された第１ＰＩＮダイオードと、
一端が前記入力端子に接続され、他端が前記第２出力端子に接続された第２伝送線路と、
アノードが前記第２伝送線路の他端に接続され、カソードが接地端子に接続された第２ＰＩＮダイオードと、
を具備し、
前記第１ＰＩＮダイオードの第１接合面積は、前記第２ＰＩＮダイオードの第２接合面積より小さい
ＰＩＮダイオードスイッチ。 The input terminal that receives the input signal and
With the 1st and 2nd output terminals
A first transmission line having one end connected to the input terminal and the other end connected to the first output terminal.
A first PIN diode whose anode is connected to the other end of the first transmission line and whose cathode is connected to the ground terminal.
A second transmission line having one end connected to the input terminal and the other end connected to the second output terminal.
A second PIN diode whose anode is connected to the other end of the second transmission line and whose cathode is connected to the ground terminal.
Equipped with
A PIN diode switch in which the first junction area of the first PIN diode is smaller than the second junction area of the second PIN diode.
請求項１に記載のＰＩＮダイオードスイッチ。 The PIN diode switch according to claim 1, wherein the first junction area is ½ or less of the second junction area.
請求項１又は２に記載のＰＩＮダイオードスイッチ。 The PIN diode switch according to claim 1 or 2, wherein the length of each of the first and second transmission lines is approximately 1/4 of the wavelength used.
前記第２出力端子から信号を出力する場合、前記第１ＰＩＮダイオードには順方向バイアスが印加され、前記第２ＰＩＮダイオードには逆方向バイアスが印加される
請求項１乃至３のいずれかに記載のＰＩＮダイオードスイッチ。 When a signal is output from the first output terminal, a reverse bias is applied to the first PIN diode, and a forward bias is applied to the second PIN diode.
The PIN according to any one of claims 1 to 3, wherein when a signal is output from the second output terminal, a forward bias is applied to the first PIN diode and a reverse bias is applied to the second PIN diode. Diode switch.
請求項１乃至４のいずれかに記載のＰＩＮダイオードスイッチ。 The PIN diode switch according to any one of claims 1 to 4, wherein the impedance of the first PIN diode to which the reverse bias is applied is higher than the impedance of the second PIN diode to which the reverse bias is applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019130955A JP7399636B2 (en) | 2019-07-16 | 2019-07-16 | PIN diode switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019130955A JP7399636B2 (en) | 2019-07-16 | 2019-07-16 | PIN diode switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021016120A true JP2021016120A (en) | 2021-02-12 |
| JP7399636B2 JP7399636B2 (en) | 2023-12-18 |
Family
ID=74531687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019130955A Active JP7399636B2 (en) | 2019-07-16 | 2019-07-16 | PIN diode switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7399636B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286601A (en) | 1999-03-30 | 2000-10-13 | Matsushita Electric Ind Co Ltd | High-frequency switch device |
| JP3823843B2 (en) | 2001-10-05 | 2006-09-20 | 三菱電機株式会社 | Broadband high frequency switch |
| JP2007208800A (en) | 2006-02-03 | 2007-08-16 | Toshiba Corp | High frequency single pole double throw switch |
-
2019
- 2019-07-16 JP JP2019130955A patent/JP7399636B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7399636B2 (en) | 2023-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| US20060252394A1 (en) | Switching circuit | |
| US20140125402A1 (en) | Switching circuit, radio switching circuit, and switching method thereof | |
| JP5192691B2 (en) | Radio frequency limiter circuit | |
| JP5699807B2 (en) | High frequency switch | |
| JP5481461B2 (en) | switch | |
| JP2021016120A (en) | PIN diode switch | |
| WO2019208371A1 (en) | Amplifier circuit | |
| US6753716B2 (en) | Balanced load switch | |
| US11296655B2 (en) | Power amplifier biasing network providing gain expansion | |
| US11323080B2 (en) | Amplification circuit, radio-frequency front end circuit, and communication device | |
| JP6829232B2 (en) | Limiter circuit | |
| US10491113B1 (en) | Transmit-receive system having three operating modes | |
| JP2005051364A (en) | Limiter circuit | |
| US11088685B2 (en) | High-frequency switch | |
| US10756708B2 (en) | SPDT switch with high linearity | |
| JP2011234110A (en) | High frequency circuit | |
| JP2020205568A (en) | High-frequency amplifier circuit | |
| WO2021186694A1 (en) | Semiconductor device | |
| TWI784739B (en) | Switch device | |
| KR101591689B1 (en) | Semiconductor device | |
| US11923811B2 (en) | High-frequency power amplifier | |
| WO2020137826A1 (en) | Gate drive circuit and switching device using same | |
| US20220271749A1 (en) | Ultrahigh frequency traveling-wave switch | |
| JP4851758B2 (en) | Switch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220615 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7399636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |