JP4363102B2 - Manufacturing method of multilayer capacitor - Google Patents
Manufacturing method of multilayer capacitor Download PDFInfo
- Publication number
- JP4363102B2 JP4363102B2 JP2003202330A JP2003202330A JP4363102B2 JP 4363102 B2 JP4363102 B2 JP 4363102B2 JP 2003202330 A JP2003202330 A JP 2003202330A JP 2003202330 A JP2003202330 A JP 2003202330A JP 4363102 B2 JP4363102 B2 JP 4363102B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- capacitance
- capacitor
- mother
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は積層コンデンサの製造方法に関する。
【0002】
【従来の技術】
積層セラミックコンデンサの製造は、例えば、複数のコンデンサ電極をマザーのセラミックグリーンシートの表面に印刷する工程と、このマザーのセラミックグリーンシートを複数枚積層し、これを加圧密着させて未焼成のマザーセラミック積層ブロックを形成するプレス成形工程と、マザーセラミック積層ブロックをコンデンサ電極の配置に合わせてカットし、個々の積層セラミックコンデンサを切り出すカット工程と、カットした積層セラミックコンデンサを焼成する工程と、焼成した積層セラミックコンデンサに外部電極を形成する工程とを順次経て行われる。
【0003】
そして、こうして製造された積層セラミックコンデンサは、全数または抜き取りにより静電容量が測定され、良品および不良品の選別が行われる。
【0004】
なお、静電容量測定による選別方法ではないが、積層セラミックコンデンサの外観や切断面に露出した積層ずれ検出マークなどを観察して良品および不良品の選別を行う方法が、特許文献1〜特許文献3に記載されている。
【0005】
【特許文献1】
特許第2678393号公報
【特許文献2】
特開平7−201641号公報
【特許文献3】
特開平8−56062号公報
【0006】
【発明が解決しようとする課題】
しかし、全ての積層セラミックコンデンサに対して静電容量を測定することは非常に煩雑な作業である。特に、サイズの小さい積層セラミックコンデンサの場合には、取り扱いにくいことに加え、高精度の測定が要求されるため、より一層煩雑であった。さらに、測定の際に、測定端子を積層セラミックコンデンサの外部電極に当てるため、外部電極が測定端子で傷つけられるという問題があった。
【0007】
一方、積層セラミックコンデンサの母集団から所定の数だけ抜き取って静電容量を測定する場合には、統計的な取り扱いとなる。従って、測定の信頼性を高めるために抜き取り数を十分多くする必要があり、全数測定と比べると少ないものの、やはり測定に長時間を要していた。
【0008】
そこで、本発明の目的は、静電容量測定による良否選別を効率良く行うことができる積層コンデンサの製造方法を提供することにある。
【0009】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る積層コンデンサの製造方法は、
(a)複数の絶縁層と複数のコンデンサ電極とを積み重ねて、所定の分割線に沿って分割することにより複数の積層コンデンサを取り出すことができるマザー積層ブロックを形成する工程と、
(b)複数の積層コンデンサのうち、静電容量分布を求める領域を囲むように配置された特定の二つ以上の積層コンデンサ、または、前記領域の周辺部に配置された特定の二つ以上の積層コンデンサの静電容量を測定し、この静電容量の測定値に基づいて、前記特定の積層コンデンサの間に配置されている積層コンデンサの静電容量を求め、マザー積層ブロックの積層コンデンサの静電容量分布を決定する工程と、
(c)静電容量分布に基づいてマザー積層ブロックの各積層コンデンサを分別する工程と、
を備えたことを特徴とする。
【0010】
以上の方法により、少数の特定の積層コンデンサに対して静電容量を測定するだけで、そのマザー積層ブロックの積層コンデンサ全ての良否選別が可能となる。
【0011】
ここに、前記特定の積層コンデンサの静電容量の測定は、マザー積層ブロックを所定の分割線に沿って分割する前に行ってもよい。これにより、マザー積層ブロックの状態で静電容量の測定が行われるため、積層コンデンサ相互の位置関係を保持した状態で選別を行うことができ、積層コンデンサの取り扱いが極めて容易になる。
【0012】
また、前記特定の積層コンデンサの静電容量の測定は、マザー積層ブロックを所定の分割線に沿って分割した後に行ってもよい。あるいは、マザー積層ブロックを所定の分割線に沿って分割して、短冊状に繋がった複数の積層コンデンサをマザー積層ブロックから取り出した後に行ってもよい。これらの場合には、積層コンデンサはそれぞれ、マザー積層ブロックにおける配置位置が特定できるように、マザー積層ブロックから取り出される。
【0013】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの製造方法の実施の形態について添付図面を参照して説明する。
【0014】
[第1実施形態、図1〜図5]
図1は、積層コンデンサ製造用のマザーセラミックグリーンシート10の一例を示す平面図である。このマザーセラミックグリーンシート10には、後の工程で切り出される多数のコンデンサ電極11と四つの事前測定用コンデンサ電極12a〜12dが印刷されている。コンデンサ電極11は格子状に配置されている。マザーセラミックグリーンシート10はセラミック粉末に溶媒や結合剤を加えて混練し、ドクターブレード法などの方法でシート状にして製作される。
【0015】
矩形のマザーセラミックグリーンシート10の外周部(4辺の各中央部付近)には、事前測定用コンデンサ電極12a〜12dが配置されている。事前測定用コンデンサ電極12a〜12dは、製品より先行して静電容量を測定するためのものであり、コンデンサ電極11が配置されている領域の外に、コンデンサ電極と同一面積で、かつ、同一塗布厚で形成されている。
【0016】
なお、シート10の4辺の各中央部付近のコンデンサ電極11a〜11dを事前測定用コンデンサ電極として使用してもよい。しかし、事前測定用コンデンサ電極12a〜12dをコンデンサ電極11の外側に形成する方が、事前測定用コンデンサ電極間の距離が長くなり、後工程で決定する積層コンデンサの静電容量分布がより正確になる。
【0017】
図2に示すように、このマザーセラミックグリーンシート10をX方向に交互にずらしながら複数枚積み重ね、さらに、その上下にコンデンサ電極の形成されていない保護用マザーセラミックグリーンシートを積み重ねる。この後、圧着してマザーセラミック積層ブロック9を形成する。ただし、図2においては、上下に配置されている保護用マザーセラミックグリーンシートは省略されている。以下、図3〜図5も同様である。
【0018】
次に、マザーセラミック積層ブロック9を焼成した後、事前測定用コンデンサ電極12a〜12dの引出し部に、レーザビームなどを用いてビアホールの孔をあける。この孔にAg,Pd,Cu,Auやこれらの合金などの導電性ペーストを充填することによって、図3に示すように外部電極用ビアホール13a,13bが形成される。なお、外部電極用ビアホール13a,13bを形成した後に、マザーセラミック積層ブロック9を焼成するようにしてもよい。
【0019】
事前測定用コンデンサ電極12aはシート10を間に挟んで対向し、外部電極用ビアホール13aと13bの間に事前測定用積層コンデンサ14aを形成している。同様に、事前測定用コンデンサ電極12b,12c,12dもそれぞれ外部電極用ビアホール13aと13bの間に事前測定用積層コンデンサ14b,14c,14dを形成している。一方、コンデンサ電極11は、シート10を間に挟んで対向し、それぞれ積層コンデンサ(製品)15を形成している。
【0020】
次に、これらの各事前測定用積層コンデンサ14a〜14dの外部電極用ビアホール13aと13bに、測定端子を当てて静電容量を測定する。そして、各事前測定用積層コンデンサ14a〜14dの静電容量とマザーセラミック積層ブロック9における配置関係から、マザーセラミック積層ブロック9における積層コンデンサ15の静電容量分布を推定し、決定する。
【0021】
例えば、図4に示すように、事前測定用積層コンデンサ14a〜14dの静電容量がそれぞれx1pF、x2pF、y1pF、y2pFであったとする。すると、マザーセラミック積層ブロック9の中央に位置する積層コンデンサ15aの静電容量zpFは、x1pFとx2pFから推定されるX方向の静電容量xpFと、y1pFとy2pFから推定されるY方向の静電容量ypFとの平均値とされる。そして、この積層コンデンサ15aの静電容量(x+y)/2pFと、四つの事前測定用積層コンデンサ14a〜14dの静電容量x1pF、x2pF、y1pF、y2pFとに基づいて、等静電容量線(等しい静電容量位置を結んだ線)A1〜A5を引き、各列毎または各領域毎に静電容量分布を推定する。
【0022】
次に、得られた静電容量分布に基づいて、マザーセラミック積層ブロック9の各積層コンデンサ15を良否判定する。そして、良品と判定された積層コンデンサ15は、図5に示すように、分割線Cに沿って分割することにより、マザーセラミック積層ブロック9から取り出される。より具体的には、事前測定用積層コンデンサ14a〜14dの静電容量がそれぞれx1=1pF、x2=5pF、y1=3pF、y2=3pFで、4〜5pFが良品範囲である場合、x1,x2,y1,y2の静電容量の傾き(分布)から図4の右側の2列が良品と判定される。取り出された積層コンデンサ15の左右の端面には、外部電極21,22が形成される。
【0023】
以上の方法によれば、四つの事前測定用積層コンデンサ14a〜14dに対して静電容量を測定するだけで、マザー積層ブロック9の積層コンデンサ15全ての良否選別が可能となる。従って選別処理時間が短くてすむ。
【0024】
また、静電容量を測定するための端子を製品である積層コンデンサ15の外部電極21,22に当てる必要がないため、外部電極21,22が測定端子で傷つけられる心配がない。
【0025】
さらに、マザー積層ブロック9の状態で静電容量の測定が行われるため、取り扱い易くなる。そして、良品にのみ外部電極21,22を形成するので製造コストを低減することができる。なお、事前測定用積層コンデンサの数が多いほど、静電容量分布の推定確度は高くなる。
【0026】
[第2実施形態、図6]
積層コンデンサの製造方法の別の実施形態を説明する。図6に示すように、図1に示したマザーセラミックグリーンシート10を交互にずらしながら複数枚積み重ね、さらに、その上下に保護用マザーセラミックグリーンシートを積み重ねる。ただし、図6においては、上下に配置されている保護用マザーセラミックグリーンシートは省略されている。この後、圧着してマザーセラミック積層ブロック9を形成する。
【0027】
マザーセラミック積層ブロック9は粘着シートに仮固定された後、所定の分割線Cに沿って切断されることにより、個々の積層コンデンサ14a〜14d,15に分割される。分割後も個々の積層コンデンサ14a〜14d,15は粘着シートに仮固定されており、積層コンデンサ14a〜14d,15毎にマザー積層ブロック9における配置位置が特定できる。この後、事前測定用積層コンデンサ14a〜14dのみを取り出し、先行して焼成し、外部電極21,22を形成して事前測定用積層コンデンサ14a〜14dとして完成させる。
【0028】
次に、これらの各事前測定用積層コンデンサ14a〜14dの外部電極21,22に、測定端子を当てて静電容量を測定する。そして、各事前測定用積層コンデンサ14a〜14dの静電容量とマザーセラミック積層ブロック9における配置関係から、マザーセラミック積層ブロック9における積層コンデンサ15の静電容量分布を推定し、決定する。
【0029】
次に、得られた静電容量分布に基づいて、マザーセラミック積層ブロック9の各積層コンデンサ15を良否判定する。そして、良品と判定された積層コンデンサ15のみを粘着シートから取り出し、焼成し、外部電極21,22を形成して積層コンデンサ(製品)15を完成させる。
【0030】
以上の積層コンデンサ15の製造方法は、前記第1実施形態と同様の作用効果を奏する。
【0031】
[第3実施形態、図7および図8]
積層コンデンサの製造方法のさらに別の実施形態を説明する。図7に示すように、図1に示したマザーセラミックグリーンシート(ただし、事前測定用コンデンサ電極12a〜12dは設けないもの)10を交互にずらしながら複数枚積み重ね、さらに、その上下に保護用マザーセラミックグリーンシートを積み重ねる。図7においては、上下に配置されている保護用マザーセラミックグリーンシートは省略されている。この後、圧着してマザーセラミック積層ブロック9を形成する。
【0032】
次に、コンデンサ電極11の引出し部に、レーザビームなどを用いてビアホールの孔をあける。この孔にAg,Pd,Cu,Auやこれらの合金などの導電性ペーストを充填することによって、外部電極用ビアホール16が形成される。
【0033】
次に、マザーセラミック積層ブロック9における配置位置がわかるように、マザーセラミック積層ブロック9をカットテーブル上で吸引チャックなど保持しながら、分割線Cに沿って切断して、図8に示すように複数の積層コンデンサ15が繋がった短冊状の積層ブロック17に分割する。外部電極用ビアホール16は2分割され、外部電極とされる。
【0034】
そして、この状態で別の吸引チャックに持ち替えて焼成用プレート上に移す。マザーセラミック積層ブロック9における配置位置がわかる状態で焼成した後、所定の積層ブロック17のみを取り出し、前述の方法で静電容量分布を推定し、決定する。得られた静電容量分布に基づいて、マザーセラミック積層ブロック9の各積層コンデンサ15を良否判定する。そして、良品と判定された積層コンデンサ15のみを分割線Cに沿って分割することにより積層ブロック17から切り出し積層コンデンサ(製品)15を完成させる。
【0035】
この製造方法は、事前測定用として使用される積層コンデンサ15と製品となる積層コンデンサ15とが、同一条件で焼成されるので、焼成ロットによる静電容量のばらつきが排除され好ましい。
【0036】
[他の実施形態]
なお、本発明は前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層コンデンサは、積層LCフィルタや高周波モジュールなどの複合部品に内蔵されているものであってもよい。
【0037】
また、図9に示すように、比較的大きなコンデンサ電極11の場合には、事前測定用コンデンサ電極12a〜12dをコンデンサ電極11より小さいサイズに設定するとよい。この場合、予めコンデンサ電極11と事前測定用コンデンサ電極12a〜12dでそれぞれ作製した積層コンデンサ15と事前測定用積層コンデンサ14a〜14dとの静電容量比を確認しておく必要がある。その比率に基づいて、前記実施形態の方法で静電容量分布を推定し、決定する。これにより、積層精度の影響を増幅して事前測定用積層コンデンサ14a〜14dで確認できるため、高精度な静電容量推定が可能となる。
【0038】
さらに、前記実施形態では静電容量の分布を測定して良否判定を行っているが、良品、不良品に分ける場合に限らず、得られた静電容量分布に基づいて、各列毎または各領域毎に積層コンデンサを特性毎に分別してもよい。
【0039】
また、コンデンサ電極11は格子状でなく千鳥状に配置されていてもよく、マザーセラミックグリーンシート10はX方向ではなく、Y方向や斜め方向に交互にずらしながら積層してもよい。
【0040】
また、積層コンデンサを製造する場合、導体パターンを設けたセラミックシートを積み重ねた後、一体的に焼成する工法に必ずしも限定されない。セラミックシートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層コンデンサを製造してもよい。すなわち、印刷などの手法によりペースト状のセラミック材料を塗布してセラミック層を形成した後、そのセラミック層の上からペースト状の導電性材料を塗布して導体パターンを形成する。さらにペースト状のセラミック材料を上から塗布してセラミック層とする。こうして順に重ね塗りをすることにより、積層構造を有するコンデンサが得られる。
【0041】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、複数の積層コンデンサのうち特定の積層コンデンサの静電容量を測定し、この静電容量の測定値に基づいて特定の積層コンデンサの間に配置されている積層コンデンサの静電容量を求め、マザー積層ブロックにおける積層コンデンサの静電容量分布を推定し、決定するので、少数の積層コンデンサに対して静電容量を測定するだけで、そのマザー積層ブロックの積層コンデンサ全ての分別が可能となる。
【図面の簡単な説明】
【図1】本発明に係る積層コンデンサの製造方法の第1実施形態を示す平面図。
【図2】図1に続く製造手順を示す平面図。
【図3】図2に続く製造手順を示す平面図。
【図4】図3に続く製造手順を示す平面図。
【図5】図4に続く製造手順を示す平面図。
【図6】本発明に係る積層コンデンサの製造方法の第2実施形態を示す平面図。
【図7】本発明に係る積層コンデンサの製造方法の第3実施形態を示す平面図。
【図8】図7に続く製造手順を示す斜視図。
【図9】他の実施形態を示す平面図。
【符号の説明】
9…マザーセラミック積層ブロック
10…マザーセラミックグリーンシート
11…コンデンサ電極
12a〜12d…事前測定用コンデンサ電極
14a〜14d…事前測定用積層コンデンサ
15…積層コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer capacitor.
[0002]
[Prior art]
A multilayer ceramic capacitor is manufactured, for example, by printing a plurality of capacitor electrodes on the surface of a mother ceramic green sheet, and laminating a plurality of the ceramic green sheets of the mother and pressing them together to form an unfired mother. The press forming process for forming the ceramic multilayer block, the mother ceramic multilayer block is cut according to the arrangement of the capacitor electrodes, the cutting process for cutting out the individual multilayer ceramic capacitors, the process for firing the cut multilayer ceramic capacitors, and the firing A process of forming external electrodes on the multilayer ceramic capacitor is sequentially performed.
[0003]
The multilayer ceramic capacitors manufactured in this way are all or are extracted, and the electrostatic capacity is measured, and the non-defective product and the defective product are selected.
[0004]
In addition, although it is not a selection method by capacitance measurement,
[0005]
[Patent Document 1]
Japanese Patent No. 2678393 [Patent Document 2]
JP-A-7-201641 [Patent Document 3]
JP-A-8-56062 [0006]
[Problems to be solved by the invention]
However, measuring the capacitance of all multilayer ceramic capacitors is a very complicated operation. In particular, in the case of a monolithic ceramic capacitor having a small size, in addition to being difficult to handle, high precision measurement is required, which is further complicated. Furthermore, since the measurement terminal is applied to the external electrode of the multilayer ceramic capacitor during measurement, there is a problem that the external electrode is damaged by the measurement terminal.
[0007]
On the other hand, when a predetermined number is extracted from the population of the multilayer ceramic capacitors and the electrostatic capacity is measured, the handling is statistical. Therefore, in order to increase the reliability of measurement, it is necessary to increase the number of samplings, and although it is smaller than the total number measurement, it still takes a long time for the measurement.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a multilayer capacitor capable of efficiently performing pass / fail selection by capacitance measurement.
[0009]
[Means and Actions for Solving the Problems]
In order to achieve the above object, a method of manufacturing a multilayer capacitor according to the present invention includes:
(A) stacking a plurality of insulating layers and a plurality of capacitor electrodes, and forming a mother multilayer block from which a plurality of multilayer capacitors can be taken out by dividing along a predetermined dividing line;
(B) Among a plurality of multilayer capacitors, two or more specific multilayer capacitors disposed so as to surround a region for obtaining the capacitance distribution, or two or more specific multilayer capacitors disposed in a peripheral portion of the region The capacitance of the multilayer capacitor is measured, and the capacitance of the multilayer capacitor disposed between the specific multilayer capacitors is obtained based on the measured capacitance value. Determining the capacitance distribution;
(C) separating each multilayer capacitor of the mother multilayer block based on the capacitance distribution;
It is provided with.
[0010]
According to the above method, it is possible to select all the multilayer capacitors of the mother multilayer block by measuring the capacitance with respect to a small number of specific multilayer capacitors.
[0011]
Here, the capacitance of the specific multilayer capacitor may be measured before dividing the mother multilayer block along a predetermined dividing line. Thereby, since the capacitance is measured in the state of the mother multilayer block, it is possible to perform selection while maintaining the positional relationship between the multilayer capacitors, and the handling of the multilayer capacitors becomes extremely easy.
[0012]
The capacitance of the specific multilayer capacitor may be measured after dividing the mother multilayer block along a predetermined dividing line. Alternatively, the process may be performed after the mother multilayer block is divided along a predetermined dividing line and a plurality of multilayer capacitors connected in a strip shape are taken out from the mother multilayer block. In these cases, each multilayer capacitor is taken out from the mother multilayer block so that the arrangement position in the mother multilayer block can be specified.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a method for manufacturing a multilayer capacitor according to the present invention will be described below with reference to the accompanying drawings.
[0014]
[First Embodiment, FIGS. 1 to 5]
FIG. 1 is a plan view showing an example of a mother ceramic
[0015]
Preliminary
[0016]
In addition, you may use the capacitor electrodes 11a-11d near each center part of 4 sides of the sheet |
[0017]
As shown in FIG. 2, a plurality of mother ceramic
[0018]
Next, after the mother ceramic multilayer block 9 is fired, via holes are formed in the lead portions of the
[0019]
The
[0020]
Next, the capacitance is measured by applying a measurement terminal to the external electrode via
[0021]
For example, as shown in FIG. 4, it is assumed that the capacitances of the pre-measurement
[0022]
Next, based on the obtained electrostatic capacitance distribution, each
[0023]
According to the above method, it is possible to select all of the
[0024]
Further, since it is not necessary to apply a terminal for measuring the electrostatic capacitance to the
[0025]
Furthermore, since the capacitance is measured in the state of the mother laminated block 9, it becomes easy to handle. Further, since the
[0026]
[Second Embodiment, FIG. 6]
Another embodiment of the method for manufacturing a multilayer capacitor will be described. As shown in FIG. 6, a plurality of mother ceramic
[0027]
The mother ceramic multilayer block 9 is temporarily fixed to the adhesive sheet and then cut along a predetermined dividing line C to be divided into
[0028]
Next, the capacitance is measured by applying a measurement terminal to the
[0029]
Next, based on the obtained electrostatic capacitance distribution, each
[0030]
The method for manufacturing the
[0031]
[Third Embodiment, FIGS. 7 and 8]
Another embodiment of the method for manufacturing a multilayer capacitor will be described. As shown in FIG. 7, a plurality of mother ceramic green sheets (not provided with the
[0032]
Next, a via hole is formed in the lead-out portion of the
[0033]
Next, the mother ceramic multilayer block 9 is cut along the dividing line C while holding the suction chuck or the like on the cut table so that the arrangement position in the mother ceramic multilayer block 9 can be understood. Are divided into strip-shaped multilayer blocks 17 connected to the
[0034]
In this state, it is transferred to another suction chuck and transferred onto the baking plate. After firing in a state where the arrangement position in the mother ceramic multilayer block 9 is known, only the
[0035]
This manufacturing method is preferable because the
[0036]
[Other Embodiments]
In addition, this invention is not limited to the said embodiment, It can change variously within the range of the summary. The multilayer capacitor may be built in a composite part such as a multilayer LC filter or a high-frequency module.
[0037]
As shown in FIG. 9, in the case of a relatively
[0038]
Furthermore, in the above embodiment, the quality distribution is determined by measuring the capacitance distribution. However, the determination is not limited to the case of dividing the product into non-defective products and defective products, and each column or each is determined based on the obtained capacitance distribution. The multilayer capacitors may be classified according to characteristics for each region.
[0039]
The
[0040]
Moreover, when manufacturing a multilayer capacitor, it is not necessarily limited to the construction method which laminates | stacks the ceramic sheet | seat provided with the conductor pattern, and bakes it integrally. A ceramic sheet fired in advance may be used. Moreover, you may manufacture a multilayer capacitor with the construction method demonstrated below. That is, after a paste-like ceramic material is applied by a technique such as printing to form a ceramic layer, a paste-like conductive material is applied on the ceramic layer to form a conductor pattern. Further, a paste-like ceramic material is applied from above to form a ceramic layer. A capacitor having a multilayer structure can be obtained by sequentially applying in this manner.
[0041]
【The invention's effect】
As is clear from the above description, according to the present invention, the capacitance of a specific multilayer capacitor among a plurality of multilayer capacitors is measured, and a specific multilayer capacitor is measured based on the measured capacitance value. The capacitance of the multilayer capacitor placed in is obtained, and the capacitance distribution of the multilayer capacitor in the mother multilayer block is estimated and determined. All the multilayer capacitors in the mother multilayer block can be separated.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a method of manufacturing a multilayer capacitor according to the present invention.
FIG. 2 is a plan view showing a manufacturing procedure following FIG.
3 is a plan view showing a manufacturing procedure subsequent to FIG. 2. FIG.
4 is a plan view showing a manufacturing procedure subsequent to FIG. 3. FIG.
5 is a plan view showing a manufacturing procedure following FIG. 4. FIG.
FIG. 6 is a plan view showing a second embodiment of the method for manufacturing the multilayer capacitor in accordance with the present invention.
FIG. 7 is a plan view showing a third embodiment of the method for manufacturing the multilayer capacitor in accordance with the present invention.
FIG. 8 is a perspective view showing a manufacturing procedure following FIG. 7;
FIG. 9 is a plan view showing another embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 9 ... Mother
Claims (5)
前記複数の積層コンデンサのうち、静電容量分布を求める領域を囲むように配置された特定の二つ以上の積層コンデンサ、または、前記領域の周辺部に配置された特定の二つ以上の積層コンデンサの静電容量を測定し、この静電容量の測定値に基づいて、前記特定の積層コンデンサの間に配置されている積層コンデンサの静電容量を求め、前記マザー積層ブロックの積層コンデンサの静電容量分布を決定する工程と、
前記静電容量分布に基づいて前記マザー積層ブロックの各積層コンデンサを分別する工程と、
を備えたことを特徴とする積層コンデンサの製造方法。A step of stacking a plurality of insulating layers and a plurality of capacitor electrodes, and forming a mother multilayer block from which a plurality of multilayer capacitors can be taken out by dividing along a predetermined dividing line;
Among the plurality of multilayer capacitors, two or more specific multilayer capacitors disposed so as to surround a region for obtaining a capacitance distribution, or two or more specific multilayer capacitors disposed in the periphery of the region And measuring the capacitance of the multilayer capacitor disposed between the specific multilayer capacitors based on the measured capacitance value, and determining the capacitance of the multilayer capacitor of the mother multilayer block. Determining a volume distribution;
Separating each multilayer capacitor of the mother multilayer block based on the capacitance distribution;
A method for producing a multilayer capacitor, comprising:
前記特定の積層コンデンサの静電容量の測定は、前記マザー積層ブロックを所定の分割線に沿って分割した後に行われること、
を特徴とする請求項1に記載の積層コンデンサの製造方法。When individually taking out a plurality of multilayer capacitors by dividing the mother multilayer block along a predetermined dividing line, it is taken out so that the arrangement position in the mother multilayer block can be specified for each multilayer capacitor,
The capacitance measurement of the specific multilayer capacitor is performed after dividing the mother multilayer block along a predetermined dividing line,
The method for manufacturing a multilayer capacitor according to claim 1.
前記特定の積層コンデンサの静電容量の測定は、前記マザー積層ブロックを所定の分割線に沿って分割して、該短冊状に繋がった複数の積層コンデンサをマザー積層ブロックから取り出した後に行われること、
を特徴とする請求項1に記載の積層コンデンサの製造方法。When taking out a plurality of multilayer capacitors connected in a strip shape by dividing the mother multilayer block along a predetermined dividing line, it is taken out so that the arrangement position in the mother multilayer block can be specified for each multilayer capacitor,
The capacitance measurement of the specific multilayer capacitor is performed after the mother multilayer block is divided along a predetermined dividing line and a plurality of multilayer capacitors connected in a strip shape are taken out from the mother multilayer block. ,
The method for manufacturing a multilayer capacitor according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202330A JP4363102B2 (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202330A JP4363102B2 (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005044960A JP2005044960A (en) | 2005-02-17 |
JP4363102B2 true JP4363102B2 (en) | 2009-11-11 |
Family
ID=34262079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202330A Expired - Fee Related JP4363102B2 (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363102B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6844417B2 (en) * | 2017-05-25 | 2021-03-17 | Tdk株式会社 | Thin film capacitor sheet |
-
2003
- 2003-07-28 JP JP2003202330A patent/JP4363102B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005044960A (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103247441B (en) | The manufacture method of laminated ceramic capacitor and laminated ceramic capacitor | |
JP5590054B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2020167198A (en) | Multilayer ceramic capacitor | |
JPH07122455A (en) | Manufacture of multilayered ceramic electronic component | |
JP5332480B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP4363102B2 (en) | Manufacturing method of multilayer capacitor | |
SE516870C2 (en) | Process for the preparation of multilayer ceramic substrates | |
JP2000195754A (en) | Laminated ceramic chip capacitor array and its manufacture | |
JP2000340448A (en) | Laminated ceramic capacitor | |
JP2002353068A (en) | Stacked capacitor and manufacturing method therefor | |
JP2993247B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2004095687A (en) | Laminated ceramic capacitor and its manufacturing method | |
JPH0563007B2 (en) | ||
JPS61253811A (en) | Manufacture of laminate ceramic capacitor | |
JP2766085B2 (en) | Manufacturing method of laminate | |
JP4576900B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3523548B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JPS63265413A (en) | Manufacture of laminated ceramic capacitor | |
JP2004289086A (en) | Laminated ceramic electronic component | |
JP2007142107A (en) | Laminated electronic component | |
JPH0582344A (en) | Lc filter | |
JP2003151850A (en) | Laminated ceramic capacitor and its capacity adjustment method | |
JP2002164240A (en) | Laminated chip part and its manufacturing method | |
JP2012216568A (en) | Manufacturing method of laminated electronic component | |
CN115881435A (en) | Method for manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |