JP4355712B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4355712B2
JP4355712B2 JP2006119154A JP2006119154A JP4355712B2 JP 4355712 B2 JP4355712 B2 JP 4355712B2 JP 2006119154 A JP2006119154 A JP 2006119154A JP 2006119154 A JP2006119154 A JP 2006119154A JP 4355712 B2 JP4355712 B2 JP 4355712B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
rectifier
power supply
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006119154A
Other languages
Japanese (ja)
Other versions
JP2007060890A (en
Inventor
渉 中堀
康弘 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006119154A priority Critical patent/JP4355712B2/en
Priority to EP06015817.7A priority patent/EP1748539B1/en
Priority to EP11003662.1A priority patent/EP2348626A3/en
Priority to US11/495,621 priority patent/US7313003B2/en
Publication of JP2007060890A publication Critical patent/JP2007060890A/en
Application granted granted Critical
Publication of JP4355712B2 publication Critical patent/JP4355712B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。   The present invention relates to a switching power supply device configured to extract a switching output obtained by switching a DC input voltage to an output winding of a power conversion transformer.

従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その多くは、電力変換トランスの入力巻線に接続されたスイッチ回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの出力巻線に取り出す方式である。このようなスイッチ回路のスイッチング動作に伴い、出力巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。   Conventionally, various types of switching power supply devices have been proposed and put into practical use. Most of them are systems in which a DC input voltage is switched by a switching operation of a switch circuit connected to an input winding of a power conversion transformer and a switching output is taken out to an output winding of the power conversion transformer. Along with the switching operation of such a switch circuit, the voltage appearing in the output winding is rectified by the rectifier circuit, then converted into direct current by the smoothing circuit and output.

この種のスイッチング電源装置では、上記整流回路内において電力伝送ラインに直列に、出力整流ダイオードなどの出力整流素子が接続される。したがって、この出力整流ダイオードでの損失を低減させることは、スイッチング電源装置の効率を向上させる上で、極めて有効である。   In this type of switching power supply device, an output rectifier element such as an output rectifier diode is connected in series with the power transmission line in the rectifier circuit. Therefore, reducing the loss in the output rectifier diode is extremely effective in improving the efficiency of the switching power supply device.

出力整流ダイオードでの損失を低減させるには、順方向電圧降下の小さいダイオードを使用すればよい。ところが、順方向電圧降下の低いダイオードは逆方向耐電圧も低い。このため、出力整流ダイオードとして、順方向電圧降下の低いダイオードを使用する場合には、特に、逆方向電圧を抑制する必要がある。   In order to reduce the loss in the output rectifier diode, a diode having a small forward voltage drop may be used. However, a diode with a low forward voltage drop has a low reverse withstand voltage. For this reason, when a diode with a low forward voltage drop is used as the output rectifier diode, it is particularly necessary to suppress the reverse voltage.

この種のスイッチング電源装置において、逆方向電圧として最も考慮しなければならないのは、スイッチ回路のオン・オフ動作に伴う、寄生要素に起因したサージ(スパイク)電圧であり、出力整流ダイオードに対して逆方向電圧として印加されるようになっている。そこで、従来より、このようなサージ電圧を抑制するため、様々な試みがなされている。   In this type of switching power supply, the most important thing to consider as the reverse voltage is the surge (spike) voltage caused by the parasitic elements accompanying the on / off operation of the switch circuit. It is applied as a reverse voltage. Therefore, various attempts have been made to suppress such a surge voltage.

例えば、本出願人は特許文献1において、LC共振を利用したスナバ回路を提案している。このスナバ回路によればLC共振を利用することで、上記サージ電圧を所定の電圧以下まで抑止することができる。   For example, the present applicant has proposed a snubber circuit using LC resonance in Patent Document 1. According to this snubber circuit, the surge voltage can be suppressed to a predetermined voltage or less by using LC resonance.

また、特許文献2〜4にも、上記サージ電圧を抑制するための回路を設けたスイッチング電源装置が開示されている。   Patent Documents 2 to 4 also disclose a switching power supply device provided with a circuit for suppressing the surge voltage.

特許第3400443号公報Japanese Patent No. 3400443 米国特許第5,198,969号明細書US Pat. No. 5,198,969 米国特許第6,466,459号明細書US Pat. No. 6,466,459 米国特許第6,650,551号明細書US Pat. No. 6,650,551

ここで、上記特許文献1における所定の電圧、すなわち抑止されるサージ電圧の最大値(ピーク値)は、同文献の段落[0062]〜[0065]に記載されているように、4×Vin/n(Vin;直流入力電圧、n;電力変換トランスの1次側巻線と2次側巻線との比)である。また、この値は整流回路がセンタタップ型の場合のものであり、整流回路がフルブリッジ型の場合にはその回路構成から、この値の半分、すなわち2×Vin/nとなる。このように、上記特許文献1のスナバ回路によれば、サージ電圧をある程度抑止することが可能であるが、その最大値を抑制することについては、まだ改善の余地があった。   Here, the predetermined voltage in Patent Document 1, that is, the maximum value (peak value) of the surge voltage to be suppressed is 4 × Vin / value as described in paragraphs [0062] to [0065] of the same document. n (Vin; DC input voltage, n: ratio of the primary side winding and the secondary side winding of the power conversion transformer). This value is for the center tap type rectifier circuit. When the rectifier circuit is a full bridge type, this value is half of this value, that is, 2 × Vin / n. As described above, according to the snubber circuit of Patent Document 1, it is possible to suppress the surge voltage to some extent, but there is still room for improvement in suppressing the maximum value.

また、上記特許文献2〜4に開示された回路では、配線の寄生インダクタンスや寄生容量が考慮されていない。また、電力変換トランス二次側に発生する電圧の立ち上がりが急峻である。したがって、例えば電力変換トランスの2次側の配線が長い場合など、配線の寄生インダクタンスや寄生容量が大きい場合には、この寄生インダクタンスに蓄えられるエネルギーが大きくなり、そのエネルギーが放出されるときのサージ電圧が大きくなってしまうことになる。つまり、この回路では、装置構成に依存することなく十分なサージ電圧抑制を行うのが困難であった。   In the circuits disclosed in Patent Documents 2 to 4, the parasitic inductance and parasitic capacitance of the wiring are not taken into consideration. Moreover, the rise of the voltage generated on the secondary side of the power conversion transformer is steep. Therefore, when the wiring on the secondary side of the power conversion transformer is long, for example, when the parasitic inductance or capacitance of the wiring is large, the energy stored in the parasitic inductance increases, and the surge when the energy is released The voltage will increase. That is, with this circuit, it is difficult to sufficiently suppress the surge voltage without depending on the device configuration.

本発明はかかる問題点に鑑みてなされたもので、その目的は、装置構成に依存することなく、出力整流素子に印加されるサージ電圧をより効果的に抑制することが可能なスイッチング電源装置を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a switching power supply device that can more effectively suppress a surge voltage applied to an output rectifying element without depending on the device configuration. It is to provide.

本発明のスイッチング電源装置は、4つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、1次側巻線および2次側巻線を有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの2次側に設けられると共に複数の第1整流素子を含んで構成され、これら複数の第1整流素子によって上記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、上記ブリッジ回路に並列接続されると共に逆方向接続の第2整流素子と第1容量素子とを互いに並列接続してなる素子対を2つ含んで構成されたサージ電圧抑止回路と、上記第1容量素子と共に第1共振回路を構成する共振用インダクタと、上記ブリッジ回路を駆動する駆動回路とを備え、上記第1共振回路の共振時間と上記第1整流素子のリカバリ時間とが以下の条件式(1)を満たすように設定されているものである。但し、{2π×(L×C)1/2}は第1共振回路における1周期分の共振時間であり、Lは共振用インダクタのインダクタンスであり、Cは第1容量素子の容量値であり、Trr1は第1整流素子のリカバリ時間である。
1/4×{2π×(L×C)1/2}>Trr1 ……(1)
The switching power supply device of the present invention includes four switching elements, and includes a full bridge type bridge circuit that generates an input AC voltage based on a DC input voltage, a primary side winding, and a secondary side winding. A transformer that transforms the input AC voltage to generate an output AC voltage, and is provided on the secondary side of the transformer and includes a plurality of first rectifier elements, and the plurality of first rectifier elements An element formed by rectifying the output AC voltage to generate a DC output voltage, and a parallel connection of a second rectifier element and a first capacitor element connected in parallel to the bridge circuit and connected in reverse direction A surge voltage suppression circuit including two pairs; a resonance inductor that forms a first resonance circuit together with the first capacitor; and a driving circuit that drives the bridge circuit. With the door, but the recovery time of the resonance time and the first rectifier element of the first resonant circuit and is set so as to satisfy the following condition (1). However, {2π × (L × C) 1/2 } is a resonance time for one cycle in the first resonance circuit, L is an inductance of the resonance inductor, and C is a capacitance value of the first capacitor element. , Trr1 is the recovery time of the first rectifying element.
1/4 × {2π × (L × C) 1/2 }> Trr1 (1)

本発明のスイッチング電源装置では、ブリッジ回路へ入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧がトランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が整流回路内の第1整流素子によって整流され、直流出力電圧として出力される。また、第1容量素子と共振用インダクタとが協働してLC直列共振回路(第1共振回路)として機能することで、これらの間で共振動作がなされる。ここで、この第1共振回路の共振時間と第1整流素子のリカバリ時間とが上記条件式(1)を満たすように設定されているので、第1整流素子に加わる逆電圧の立ち上がりが、装置構成によらず、従来と比べて緩やかになる。   In the switching power supply device of the present invention, an input AC voltage is generated from a DC input voltage input to the bridge circuit, and an output AC voltage is generated by transforming the input AC voltage by a transformer. The output AC voltage is rectified by the first rectifier element in the rectifier circuit and output as a DC output voltage. In addition, the first capacitive element and the resonance inductor cooperate to function as an LC series resonance circuit (first resonance circuit), so that a resonance operation is performed between them. Here, since the resonance time of the first resonance circuit and the recovery time of the first rectifying element are set so as to satisfy the conditional expression (1), the rise of the reverse voltage applied to the first rectifying element is Regardless of the configuration, it becomes more gradual compared to the prior art.

本発明のスイッチング電源装置では、さらに、上記第1共振回路の共振時間と上記第2整流素子のリカバリ時間とが、以下の条件式(2)を満たすように設定するのが好ましい。但し、Trr2は第2整流素子のリカバリ時間である。このように構成した場合、第2整流素子に加わる逆電圧の立ち上がりが緩やかになり、第2整流素子におけるサージ電圧の上昇が抑制される。
1/4×{2π×(L×C)1/2}>Trr2 ……(2)
In the switching power supply device of the present invention, it is further preferable that the resonance time of the first resonance circuit and the recovery time of the second rectifying element are set so as to satisfy the following conditional expression (2). However, Trr2 is the recovery time of the second rectifying element. When comprised in this way, the rise of the reverse voltage added to a 2nd rectifier becomes loose, and the raise of the surge voltage in a 2nd rectifier is suppressed.
1/4 × {2π × (L × C) 1/2 }> Trr2 (2)

本発明のスイッチング電源装置では、上記サージ電圧抑止回路において、2つの素子対を互いに直列接続するようにしてもよい。この場合において、上記共振用インダクタをトランスの1次側に配置するようにしてもよく、さらに、上記トランスの1次側巻線を、4つのスイッチング素子のうちの直列接続された一方の2つのスイッチング素子と2つの素子対とから構成される一のブリッジ回路にHブリッジ接続し、上記共振用インダクタを、4つのスイッチング素子のうちの直列接続された他方の2つのスイッチング素子と2つの素子対とから構成される他方のブリッジ回路にHブリッジ接続するようにしてもよい。なお、この共振用インダクタを、トランスの2次側に配置するようにしてもよい。   In the switching power supply device of the present invention, in the surge voltage suppression circuit, two element pairs may be connected in series with each other. In this case, the resonant inductor may be arranged on the primary side of the transformer, and the primary side winding of the transformer is connected to one of the two switching elements of the four switching elements. An H-bridge connection is made to one bridge circuit composed of a switching element and two element pairs, and the resonance inductor is connected to the other two switching elements and two element pairs connected in series among the four switching elements. H bridge connection may be made to the other bridge circuit composed of The resonance inductor may be arranged on the secondary side of the transformer.

本発明のスイッチング電源装置では、上記トランスと上記共振用インダクタとを互いに磁気的に独立して設けるようにしてもよい。また、上記トランスの1次側に補助巻線を設け、この補助巻線と共振用インダクタとが互いに磁束を共有するようにしてもよい。   In the switching power supply device of the present invention, the transformer and the resonance inductor may be provided magnetically independent from each other. Further, an auxiliary winding may be provided on the primary side of the transformer, and the auxiliary winding and the resonance inductor may share a magnetic flux.

本発明のスイッチング電源装置では、上記4つのスイッチング素子に対してそれぞれ並列接続された第2容量素子を備え、上記共振用インダクタが、これら第2容量素子と共に第2共振回路を構成するようにしてもよい。このように構成した場合、第2共振回路による共振動作によって、スイッチング素子での短絡損失が抑制される。また、上記スイッチング素子を電界効果型トランジスタにより構成すると共に、上記第2容量素子をこの電界効果型トランジスタの寄生容量から構成するようにしてもよい。このように構成した場合、使用する素子数が少なくなり、回路構成が簡素化する。また、上記第1整流素子を、電界効果型トランジスタの寄生ダイオードから構成するようにしてもよい。   The switching power supply device of the present invention includes a second capacitor element connected in parallel to each of the four switching elements, and the resonance inductor forms a second resonance circuit together with the second capacitor element. Also good. When comprised in this way, the short circuit loss in a switching element is suppressed by resonance operation | movement by a 2nd resonance circuit. Further, the switching element may be constituted by a field effect transistor, and the second capacitor element may be constituted by a parasitic capacitance of the field effect transistor. When configured in this way, the number of elements used is reduced, and the circuit configuration is simplified. Further, the first rectifying element may be constituted by a parasitic diode of a field effect transistor.

本発明のスイッチング電源装置では、上記整流回路を、2つの第1整流素子を含んで構成されたセンタタップ型のもの、あるいは4つの第1整流素子を含んで構成されたフルブリッジ型のものとすることが可能である。なお、このように構成した場合、上記サージ電圧の最大値(ピーク値)は、例えばこのセンタタップ型の場合で2×Vin/n程度、フルブリッジ型の場合で1×Vin/n程度となり、従来と比べて低くすることができる。   In the switching power supply device of the present invention, the rectifier circuit may be a center tap type configured to include two first rectifier elements, or a full bridge type configured to include four first rectifier elements. Is possible. In this case, the maximum value (peak value) of the surge voltage is, for example, about 2 × Vin / n in the case of the center tap type, and about 1 × Vin / n in the case of the full bridge type. It can be made lower than in the past.

本発明のスイッチング電源装置によれば、第1容量素子と共振用インダクタとから第1共振回路を構成すると共に、この第1共振回路の共振時間と第1整流素子のリカバリ時間とが上記条件式(1)を満たすようにしたので、第1整流素子に加わる逆電圧の立ち上がりを従来と比べて緩やかにすることができ、装置構成に依存することなく、サージ電圧の上昇をより効果的に抑制することが可能となる。   According to the switching power supply device of the present invention, the first resonance circuit is constituted by the first capacitor element and the resonance inductor, and the resonance time of the first resonance circuit and the recovery time of the first rectifier element are expressed by the above conditional expression. Since (1) is satisfied, the rising of the reverse voltage applied to the first rectifying element can be made slower than before, and the surge voltage can be more effectively suppressed without depending on the device configuration. It becomes possible to do.

以下、本発明を実施するための最良の形態(以下、単に実施の形態という。)について、図面を参照して詳細に説明する。   Hereinafter, the best mode for carrying out the present invention (hereinafter simply referred to as an embodiment) will be described in detail with reference to the drawings.

図1は、本発明の一実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ10から供給される高圧の直流入力電圧Vinを、より低い直流出力電圧Voutに変換して、図示しない低圧バッテリに供給して負荷7を駆動するDC−DCコンバータとして機能するものである。   FIG. 1 shows a configuration of a switching power supply apparatus according to an embodiment of the present invention. This switching power supply device is a DC-DC converter that converts a high-voltage DC input voltage Vin supplied from the high-voltage battery 10 into a lower DC output voltage Vout and supplies it to a low-voltage battery (not shown) to drive the load 7. It functions.

このスイッチング電源装置は、1次側高圧ラインL1Hと1次側低圧ラインL1Lとの間に設けられた入力平滑コンデンサ11、ブリッジ回路1およびサージ電圧抑止回路2と、共振用のインダクタLrと、1次側巻線31および2次側巻線32A,32Bを有するトランス3とを備えている。そして1次側高圧ラインL1Hの入力端子T1と1次側低圧ラインL1Lの入力端子T2との間には、高圧バッテリ10から出力される直流入力電圧Vinが印加されるようになっている。このスイッチング電源装置はまた、トランス3の2次側に設けられた整流回路4と、この整流回路4に接続された平滑回路5と、ブリッジ回路1を駆動する駆動回路6とを備えている。   This switching power supply device includes an input smoothing capacitor 11, a bridge circuit 1 and a surge voltage suppression circuit 2 provided between a primary high voltage line L1H and a primary low voltage line L1L, a resonance inductor Lr, And a transformer 3 having a secondary winding 31 and secondary windings 32A and 32B. A DC input voltage Vin output from the high voltage battery 10 is applied between the input terminal T1 of the primary high voltage line L1H and the input terminal T2 of the primary low voltage line L1L. The switching power supply device also includes a rectifier circuit 4 provided on the secondary side of the transformer 3, a smoothing circuit 5 connected to the rectifier circuit 4, and a drive circuit 6 that drives the bridge circuit 1.

入力平滑コンデンサ11は、入力端子T1,T2から入力された直流入力電圧Vinを平滑化するためのものである。   The input smoothing capacitor 11 is for smoothing the DC input voltage Vin input from the input terminals T1 and T2.

ブリッジ回路1は、4つのスイッチング素子S1〜S4と、これらスイッチング素子S1〜S4に対してそれぞれ並列接続されたコンデンサC1〜C4およびダイオードD1〜D4とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子S1,S2の一端同士が互いに接続されると共に、スイッチング素子S3,S4の一端同士が互いに接続されている。また、スイッチング素子S1,S3の他端同士が互いに接続されると共にスイッチング素子S2,S4の他端同士が互いに接続され、これらの他端同士は、それぞれ入力端子T1,T2に接続されている。ブリッジ回路1はこのような構成により、駆動回路6から供給される駆動信号SG1〜SG4に応じて、入力端子T1,T2間に印加される直流入力電圧Vinを入力交流電圧に変換するようになっている。   The bridge circuit 1 includes four switching elements S1 to S4, capacitors C1 to C4 and diodes D1 to D4 connected in parallel to the switching elements S1 to S4, respectively, and has a full bridge circuit configuration. It has become. Specifically, one ends of the switching elements S1 and S2 are connected to each other, and one ends of the switching elements S3 and S4 are connected to each other. Further, the other ends of the switching elements S1 and S3 are connected to each other and the other ends of the switching elements S2 and S4 are connected to each other, and these other ends are connected to the input terminals T1 and T2, respectively. With this configuration, the bridge circuit 1 converts the DC input voltage Vin applied between the input terminals T1 and T2 into an input AC voltage in accordance with the drive signals SG1 to SG4 supplied from the drive circuit 6. ing.

なお、スイッチング素子S1〜S4は、例えば電界効果型トランジスタ(MOS−FET;Metal Oxide Semiconductor-Field Effect Transistor)やIGBT(Insulated Gate Bipolor Transistor)などのスイッチ素子から構成される。また、これらスイッチ素子としてMOS―FETを用いた場合には、上記コンデンサC1〜C4およびダイオードD1〜D4をそれぞれ、このMOS―FETの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサC1〜C4をそれぞれ、ダイオードD1〜D4の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にコンデンサC1〜C4やダイオードD1〜D4を設ける必要がなくなり、回路構成を簡素化することができる。   The switching elements S1 to S4 are composed of switching elements such as a field effect transistor (MOS-FET) or an insulated gate bipolar transistor (IGBT). Further, when MOS-FETs are used as these switching elements, the capacitors C1 to C4 and the diodes D1 to D4 can each be constituted by a parasitic capacitance or a parasitic diode of the MOS-FET. Further, the capacitors C1 to C4 can be configured by junction capacitances of the diodes D1 to D4, respectively. When configured in this manner, it is not necessary to provide the capacitors C1 to C4 and the diodes D1 to D4 separately from the switch elements, and the circuit configuration can be simplified.

サージ電圧抑止回路2は、逆方向接続の一対のダイオードD5,D6と、これらダイオードD5,D6にそれぞれ並列接続されたコンデンサC5,C6とを有している。ダイオードD5のアノードは接続点P3に接続され、カソードは1次側高圧ラインL1Hに接続されている。また、ダイオードD6のアノードは1次側低圧ラインL1Lに接続され、カソードは接続点P3に接続されている。このような構成によりサージ電圧抑止回路2は、コンデンサC5,C6と後述するインダクタLrとの間でLC直列共振回路(第1共振回路)を構成し、このLC直列共振回路による共振特性を利用することで、後述する整流回路4内の整流ダイオード4A,4Bに加わるサージ電圧を抑制するようになっている。具体的には、本実施の形態のスイッチング電源装置では、第1共振回路の共振時間と整流ダイオード4A,4Bのリカバリ時間とが、以下の条件式(1)を満たすように設定され、整流ダイオード4A,4Bの逆電圧が共振時間の1/4で共振に従い緩やかに入力電圧の巻数比に従った電圧に達し、その期間中に緩やかにリカバリが終了するため、これにより後述するように、整流ダイオード4A,4Bに加わるサージ電圧が抑制されるようになっている。
1/4×{2π×(L×C)1/2}>Trr1 ……(1)
The surge voltage suppression circuit 2 has a pair of diodes D5 and D6 connected in the reverse direction and capacitors C5 and C6 connected in parallel to the diodes D5 and D6, respectively. The anode of the diode D5 is connected to the connection point P3, and the cathode is connected to the primary side high voltage line L1H. The anode of the diode D6 is connected to the primary side low-voltage line L1L, and the cathode is connected to the connection point P3. With such a configuration, the surge voltage suppression circuit 2 forms an LC series resonance circuit (first resonance circuit) between the capacitors C5 and C6 and an inductor Lr, which will be described later, and uses the resonance characteristics of the LC series resonance circuit. Thus, a surge voltage applied to rectifier diodes 4A and 4B in the rectifier circuit 4 to be described later is suppressed. Specifically, in the switching power supply of the present embodiment, the resonance time of the first resonance circuit and the recovery time of the rectifier diodes 4A and 4B are set so as to satisfy the following conditional expression (1), and the rectifier diode The reverse voltage of 4A and 4B reaches a voltage according to the turn ratio of the input voltage gently according to resonance at 1/4 of the resonance time, and during this period, recovery ends gently. The surge voltage applied to the diodes 4A and 4B is suppressed.
1/4 × {2π × (L × C) 1/2 }> Trr1 (1)

但し、{2π×(L×C)1/2}は第1共振回路における1周期分の共振時間であり、LはインダクタLrのインダクタンスであり、CはコンデンサC5,C6の並列合成容量値(C=(C5+C6))であり、Trr1は整流ダイオード4A,4Bのリカバリ時間である。ここで、このリカバリ時間とは、以下に説明する時間を意味する。すなわち、これら整流ダイオード4A,4BがPN接合ダイオードの場合、P層からN層へ注入される正孔によってダイオードが導通状態となっているが、順方向電流が減少して逆電圧が印加される過程では、このN層内に蓄積された正孔はP層に戻るかあるいは再結合することにより消滅し、その結果、整流ダイオード4A,4Bでは、空乏層が広がるまで逆方向に電流が流れる。これをリカバリ電流といい、リカバリ電流が流れている時間を、リカバリ時間という。なお、これら整流ダイオード4A,4Bが金属−半導体接合のショットキーバリアダイオードの場合、原理的にはリカバリ電流は発生しない。しかしながら、この場合でも接合容量は存在するので、逆電圧が印加される過程において、この接合容量を充電する間は、逆方向に電流が流れる。よって、ショットキーバリアダイオードの場合には、このように逆方向電流が流れる時間を、上記リカバリ時間に相当するものとして考えることができる。 However, {2π × (L × C) 1/2 } is a resonance time for one period in the first resonance circuit, L is an inductance of the inductor Lr, and C is a parallel combined capacitance value of capacitors C5 and C6 ( C = (C5 + C6)), and Trr1 is the recovery time of the rectifier diodes 4A and 4B. Here, this recovery time means the time described below. That is, when these rectifier diodes 4A and 4B are PN junction diodes, the diodes are in conduction by holes injected from the P layer to the N layer, but the forward current is reduced and a reverse voltage is applied. In the process, the holes accumulated in the N layer return to the P layer or disappear by recombination, and as a result, a current flows in the reverse direction in the rectifier diodes 4A and 4B until the depletion layer spreads. This is called the recovery current, and the time during which the recovery current flows is called the recovery time. Note that when these rectifier diodes 4A and 4B are metal-semiconductor junction Schottky barrier diodes, no recovery current is generated in principle. However, even in this case, since the junction capacitance exists, in the process in which the reverse voltage is applied, a current flows in the reverse direction while the junction capacitance is charged. Therefore, in the case of a Schottky barrier diode, the time during which the reverse current flows in this way can be considered as corresponding to the recovery time.

インダクタLrは、その一端が接続点P1に接続され、その他端が接続点P3に接続されている。すなわち、このインダクタLrは、スイッチング素子S1,S2とダイオードD5,D6およびコンデンサC5,C6とから構成されるブリッジ回路に、Hブリッジ接続されるようになっている。このような構成によりインダクタLrは、ブリッジ回路1内のコンデンサC1〜C4と共にLC直列共振回路(第2共振回路)を構成し、このLC直列共振回路による共振特性を利用することで、後述するように、スイッチング素子S1〜S4における短絡損失を抑制するようになっている。また、上記のように、サージ電圧抑止回路2内のコンデンサC5,C6と共にLC直列共振回路(第1共振回路)を構成し、整流回路4内の整流ダイオード4A,4Bに加わるサージ電圧を抑制するようになっている。なお、このインダクタLrのインダクタンスは、後述するトランス3の1次側巻線31のインダクタンスと比べ、非常に小さくなるように設定される。   The inductor Lr has one end connected to the connection point P1 and the other end connected to the connection point P3. That is, the inductor Lr is H-bridge connected to a bridge circuit composed of switching elements S1, S2, diodes D5, D6, and capacitors C5, C6. With such a configuration, the inductor Lr forms an LC series resonance circuit (second resonance circuit) together with the capacitors C1 to C4 in the bridge circuit 1, and uses the resonance characteristics of the LC series resonance circuit to be described later. In addition, short circuit loss in the switching elements S1 to S4 is suppressed. Further, as described above, the LC series resonance circuit (first resonance circuit) is configured together with the capacitors C5 and C6 in the surge voltage suppression circuit 2, and the surge voltage applied to the rectification diodes 4A and 4B in the rectification circuit 4 is suppressed. It is like that. Note that the inductance of the inductor Lr is set to be very small compared to the inductance of the primary winding 31 of the transformer 3 described later.

トランス3は、1次側巻線31と、一対の2次側巻線32A,32Bとを有している。このうち、1次側巻線31は、その一端が接続点P3に接続され、その他端が接続点P2に接続されている。すなわち、この1次側巻線31は、スイッチング素子S3,S4とダイオードD5,D6およびコンデンサC5,C6とから構成されるブリッジ回路に、Hブリッジ接続されるようになっている。一方、2次側巻線32A,32Bの一端同士はセンタタップCTで互いに接続され、このセンタタップCTは、出力ラインLO上を平滑回路5を介して出力端子T3に導かれている。つまり、後述する整流回路4は、センタタップ型のものである。このような構成によりトランス3は、ブリッジ回路1によって生成された入力交流電圧を降圧し、2次側巻線32A,32Bの各端部から、互いに180度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧の度合いは、1次側巻線31と2次側巻線32A,32Bとの巻数比によって定まる。   The transformer 3 includes a primary winding 31 and a pair of secondary windings 32A and 32B. Of these, the primary winding 31 has one end connected to the connection point P3 and the other end connected to the connection point P2. That is, the primary winding 31 is H-bridge connected to a bridge circuit composed of switching elements S3 and S4, diodes D5 and D6, and capacitors C5 and C6. On the other hand, one ends of the secondary windings 32A and 32B are connected to each other by a center tap CT, and the center tap CT is led to the output terminal T3 through the smoothing circuit 5 on the output line LO. That is, the rectifier circuit 4 described later is a center tap type. With such a configuration, the transformer 3 steps down the input AC voltage generated by the bridge circuit 1 and outputs an output AC voltage having a phase difference of 180 degrees from each end of the secondary windings 32A and 32B. It has become. In this case, the degree of step-down is determined by the turn ratio between the primary side winding 31 and the secondary side windings 32A and 32B.

整流回路4は、一対の整流ダイオード4A,4Bからなる単相全波整流型のものである。整流ダイオード4Aのカソードはトランス3の2次側巻線32Aの他端に接続され、整流ダイオード4Bのカソードはトランス3の2次側巻線32Bの他端に接続されている。また、これら整流ダイオード4A,4Bのアノード同士は互いに接続され、接地ラインLGに接続されている。つまり、この整流回路4はセンタタップ型のアノードコモン接続の構成となっており、トランス3からの出力交流電圧の各半波期間を、それぞれ整流ダイオード4A,4Bによって個別に整流して直流電圧を得るようになっている。   The rectifier circuit 4 is a single-phase full-wave rectifier type composed of a pair of rectifier diodes 4A and 4B. The cathode of the rectifier diode 4A is connected to the other end of the secondary winding 32A of the transformer 3, and the cathode of the rectifier diode 4B is connected to the other end of the secondary winding 32B of the transformer 3. The anodes of these rectifier diodes 4A and 4B are connected to each other and connected to the ground line LG. That is, the rectifier circuit 4 has a center tap type anode common connection configuration, and each half wave period of the output AC voltage from the transformer 3 is individually rectified by the rectifier diodes 4A and 4B to generate a DC voltage. To get.

なお、整流ダイオード4A,4Bをそれぞれ、MOS―FETの寄生ダイオードから構成するようにしてもよい。また、このように整流ダイオード4A,4BをそれぞれMOS―FETの寄生ダイオードから構成するようにした場合、これらMOS−FETの寄生ダイオードが導通する期間と同期して、MOS−FET自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。   The rectifier diodes 4A and 4B may each be composed of a MOS-FET parasitic diode. Further, when the rectifier diodes 4A and 4B are each composed of a MOS-FET parasitic diode, the MOS-FET itself is turned on in synchronism with the period in which the MOS-FET parasitic diode is conducted. It is preferable to do. This is because rectification can be performed with a smaller voltage drop.

平滑回路5は、チョークコイル51と出力平滑コンデンサ52とを含んで構成されている。チョークコイル51は出力ラインLOに挿入配置されており、その一端はセンタタップCTに接続され、その他端は出力ラインLOの出力端子T3に接続されている。また、平滑コンデンサ52は、出力ラインLO(具体的には、チョークコイル51の他端)と接地ラインLGとの間に接続されている。また、接地ラインLGの端部には、出力端子T4が設けられている。このような構成により平滑回路5は、整流回路4で整流された直流電圧を平滑化して直流出力電圧Voutを生成し、これを出力端子T3,T4から低圧バッテリ(図示せず)に給電するようになっている。   The smoothing circuit 5 includes a choke coil 51 and an output smoothing capacitor 52. The choke coil 51 is inserted and arranged in the output line LO, one end of which is connected to the center tap CT, and the other end is connected to the output terminal T3 of the output line LO. The smoothing capacitor 52 is connected between the output line LO (specifically, the other end of the choke coil 51) and the ground line LG. An output terminal T4 is provided at the end of the ground line LG. With such a configuration, the smoothing circuit 5 generates the DC output voltage Vout by smoothing the DC voltage rectified by the rectifier circuit 4, and supplies this to the low voltage battery (not shown) from the output terminals T3 and T4. It has become.

駆動回路6は、ブリッジ回路1内のスイッチング素子S1〜S4を駆動するためのものである。具体的には、スイッチング素子S1〜S4に対してそれぞれ駆動信号SG1〜SG4を供給し、これらスイッチング素子S1〜S4をオン・オフ制御するようになっている。また、この駆動回路6は、後述するようにこれらスイッチング素子S1〜S4に対してスイッチング位相制御を行い、スイッチング位相差を適切に設定することで、直流出力電圧Voutを安定化させるようになっている。   The drive circuit 6 is for driving the switching elements S <b> 1 to S <b> 4 in the bridge circuit 1. Specifically, drive signals SG1 to SG4 are supplied to the switching elements S1 to S4, respectively, and the switching elements S1 to S4 are controlled to be turned on / off. In addition, the drive circuit 6 performs switching phase control on the switching elements S1 to S4 as described later, and stabilizes the DC output voltage Vout by appropriately setting the switching phase difference. Yes.

ここで、コンデンサC1〜C4は本発明における「第2容量素子」の一具体例に対応し、インダクタLrは本発明における「共振用インダクタ」の一具体例に対応し、整流ダイオード4A,4Bは本発明における「第1整流素子」の一具体例に対応する。また、コンデンサC5,C6は本発明における「第1容量素子」の一具体例に対応し、ダイオードD5,D6は本発明における「第2整流素子」の一具体例に対応し、コンデンサC5およびダイオードD5、ならびにコンデンサC6およびダイオードD6が、それぞれ本発明における「素子対」の一具体例に対応する。また、スイッチング素子S3,S4が本発明における「一方の2つのスイッチング素子」の一具体例に対応し、スイッチング素子S1,S2が本発明における「他方の2つのスイッチング素子」の一具体例に対応する。   Here, the capacitors C1 to C4 correspond to a specific example of “second capacitance element” in the present invention, the inductor Lr corresponds to a specific example of “resonance inductor” in the present invention, and the rectifier diodes 4A and 4B This corresponds to a specific example of “first rectifier element” in the present invention. Capacitors C5 and C6 correspond to a specific example of “first capacitor element” in the present invention, and diodes D5 and D6 correspond to a specific example of “second rectifier element” in the present invention. Capacitor C5 and diode D5, capacitor C6, and diode D6 each correspond to a specific example of “element pair” in the present invention. The switching elements S3 and S4 correspond to a specific example of “one two switching elements” in the present invention, and the switching elements S1 and S2 correspond to a specific example of “the other two switching elements” in the present invention. To do.

次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作について説明する。   Next, the operation of the switching power supply device configured as described above will be described. First, the basic operation of the switching power supply device will be described.

ブリッジ回路1は、高圧バッテリ10から入力端子T1,T2を介して供給される直流入力電圧Vinをスイッチングして入力交流電圧を生成し、これをトランス3の1次側巻線31に供給する。トランス3の2次側巻線32A,32Bからは、変圧(ここでは、降圧)された出力交流電圧が取り出される。   The bridge circuit 1 switches the DC input voltage Vin supplied from the high voltage battery 10 via the input terminals T <b> 1 and T <b> 2 to generate an input AC voltage, and supplies this to the primary winding 31 of the transformer 3. From the secondary windings 32 </ b> A and 32 </ b> B of the transformer 3, an output AC voltage that has been transformed (here, stepped down) is taken out.

整流回路4は、この出力交流電圧を整流ダイオード4A,4Bによって整流する。これにより、センタタップCT(出力ラインLO)と整流ダイオード4A,4Bの接続点(接地ラインLG)との間に整流出力が発生する。   The rectifier circuit 4 rectifies the output AC voltage by the rectifier diodes 4A and 4B. As a result, a rectified output is generated between the center tap CT (output line LO) and the connection point (ground line LG) between the rectifier diodes 4A and 4B.

平滑回路5は、このセンタタップCTと整流ダイオード4A,4Bのとの間に生じる整流出力を平滑化し、出力端子T3,T4から直流出力電圧Voutを出力する。そしてこの直流出力電圧Voutが図示しない低圧バッテリに給電されると共に、負荷7が駆動される。   The smoothing circuit 5 smoothes the rectified output generated between the center tap CT and the rectifier diodes 4A and 4B, and outputs the DC output voltage Vout from the output terminals T3 and T4. The DC output voltage Vout is supplied to a low voltage battery (not shown) and the load 7 is driven.

次に、図2〜図15を参照して、本発明の主な特徴である、整流回路4内の整流ダイオード4A,4Bに加わるサージ電圧を抑止する動作について詳細に説明する。   Next, with reference to FIG. 2 to FIG. 15, the operation for suppressing the surge voltage applied to the rectifier diodes 4A and 4B in the rectifier circuit 4, which is the main feature of the present invention, will be described in detail.

ここで、図2は、図1のスイッチング電源装置における各部の電圧波形または電流波形をタイミング波形図(タイミングt0〜t10)で表したものであり、図中の(A)〜(D)は駆動信号SG1〜SG4の電圧波形を、(E)〜(G)は接続点P1〜P3の電位VP1〜VP3を、(H)は接続点P3の電位VP3を基準とした接続点P1,P3間の電位差VP1-P3を、(I)は接続点P2の電位VP2を基準とした接続点P3,P2間の電位差VP3-P2を、(J)はインダクタLrを流れる電流Irを、(K)はトランス3の1次側巻線31を流れる電流I31を、(L),(M)はそれぞれサージ電圧抑止回路2におけるダイオードD5,D6とコンデンサC5,C6との並列接続部分を流れる電流I5,I6を、(N),(P)はそれぞれ整流ダイオード4A,4Bのアノード・カソード間に加わる逆電圧V4A,V4Bを、(O),(Q)はそれぞれ整流ダイオード4A,4Bを流れる電流I4A,I4Bを、(R)はチョークコイル51を流れる電流I51を、それぞれ表している。なお、各電圧の方向は図1に矢印で示したとおりであり、「−」から「+」の方向を正方向としている。また、各電流の方向も、図1に矢印で示した方向を正方向としている。 Here, FIG. 2 is a timing waveform diagram (timing t0 to t10) showing the voltage waveform or current waveform of each part in the switching power supply device of FIG. 1, and (A) to (D) in the drawing are driving. The voltage waveforms of the signals SG1 to SG4, (E) to (G) are the potentials VP1 to VP3 of the connection points P1 to P3, and (H) is the connection between the connection points P1 and P3 with reference to the potential VP3 of the connection point P3. The potential difference V P1 -P3 , (I) the potential difference V P3 -P2 between the connection points P3 and P2 with reference to the potential VP2 of the connection point P2 , (J) the current Ir flowing through the inductor Lr, (K) Is a current I31 flowing through the primary winding 31 of the transformer 3, and (L) and (M) are currents I5 flowing through parallel connection portions of the diodes D5 and D6 and the capacitors C5 and C6 in the surge voltage suppression circuit 2, respectively. I6, (N), (P) Reverse voltages V4A and V4B applied between the anodes and cathodes of the rectifier diodes 4A and 4B, (O) and (Q) indicate currents I4A and I4B flowing through the rectifier diodes 4A and 4B, respectively, and (R) indicates a choke coil 51. Each flowing current I51 is shown. The direction of each voltage is as shown by the arrow in FIG. 1, and the direction from “−” to “+” is the positive direction. In addition, the direction of each current is the positive direction as indicated by the arrow in FIG.

また、図3〜図14は、図2の各タイミング(タイミングt0〜t10)におけるスイッチング電源装置の動作状態を表したものであり、図15は、図2で示したタイミング以降(タイミングt10〜t20(t0))の各部の電圧波形または電流波形を表したものである。なお、図2,図15でそれぞれ示したタイミングは、それぞれスイッチング電源装置の動作の半周期分のものを表しており、これらの動作を合わせて一周期分の動作となっている。   3 to 14 show the operation state of the switching power supply device at each timing (timing t0 to t10) in FIG. 2, and FIG. 15 shows the timing after the timing shown in FIG. 2 (timing t10 to t20). (T0)) represents the voltage waveform or current waveform of each part. The timing shown in FIG. 2 and FIG. 15 respectively represents the half cycle of the operation of the switching power supply device, and the operation for one cycle is combined with these operations.

まず、図2〜図14を参照して、最初の半周期分の動作について説明する。   First, the operation for the first half cycle will be described with reference to FIGS.

スイッチング素子S1〜S4の駆動信号SG1〜SG4(図2(A)〜(D))についてみると、これらのスイッチング素子は、2つのスイッチング素子対に区分されることが分かる。具体的には、スイッチング素子S1,S2はいずれも時間軸上における固定タイミングでオンするように制御され、「固定側スイッチング素子」と称される。また、スイッチング素子S3,S4はいずれも時間軸上における可変タイミングでオンするように制御され、「シフト側スイッチング素子」と称される。   Looking at the drive signals SG1 to SG4 (FIGS. 2A to 2D) of the switching elements S1 to S4, it can be seen that these switching elements are divided into two switching element pairs. Specifically, the switching elements S1 and S2 are both controlled to be turned on at a fixed timing on the time axis, and are referred to as “fixed-side switching elements”. The switching elements S3 and S4 are both controlled to be turned on at variable timing on the time axis and are referred to as “shift-side switching elements”.

また、これらスイッチング素子S1〜S4は、スイッチング動作のいかなる状態においても、直流入力電圧Vinが印加された入力端子T1,T2が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子S3,4(固定側スイッチング素子)は、同時にオンとなることはなく、また、スイッチング素子S1,S2(シフト側スイッチング素子)も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムTdと称される(図2(A),(D))。   Further, these switching elements S1 to S4 are driven with a combination and timing at which the input terminals T1 and T2 to which the DC input voltage Vin is applied are not electrically short-circuited in any state of the switching operation. Specifically, the switching elements S3 and 4 (fixed side switching elements) are not turned on at the same time, and the switching elements S1 and S2 (shift side switching elements) are not turned on at the same time. The time interval that is taken in order to avoid these being turned on at the same time is referred to as dead time Td (FIGS. 2A and 2D).

また、スイッチング素子S1,S4は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス3の1次側巻線31が励磁される。そしてこれらスイッチング素子S1,S4は、スイッチング素子S1(固定側スイッチング素子)を基準としてスイッチング位相差φをなすように動作する(図2(A),(D))。また同様に、スイッチング素子S2,S3は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス3の1次側巻線31が、上記の場合とは逆方向に励磁される。そしてこれらスイッチング素子S2,S3は、スイッチング素子S2(固定側スイッチング素子)を基準としてスイッチング位相差φをなすように動作する(図2(B),(C))。さらに、スイッチング素子S1とスイッチング素子S4とのスイッチング位相差φ、およびスイッチング素子S2とスイッチング素子S3とのスイッチング位相差φがそれぞれ制御されると、スイッチング素子S1およびスイッチング素子S4が同時にオンになっている時間、ならびにスイッチング素子S2およびスイッチング素子S3が同時にオンになっている時間がそれぞれ変化する。これにより、トランス3の1次側巻線31に印加される入力交流電圧のデューティ比が変化し、直流出力電圧Voutが安定化されるようになっている。   Further, the switching elements S1 and S4 have a period in which they are simultaneously turned on, and the primary side winding 31 of the transformer 3 is excited during the period in which the switching elements S1 and S4 are simultaneously turned on. The switching elements S1 and S4 operate so as to have a switching phase difference φ with reference to the switching element S1 (fixed-side switching element) (FIGS. 2A and 2D). Similarly, the switching elements S2 and S3 have a period during which the switching elements S2 and S3 are simultaneously turned on. During the period during which the switching elements S2 and S3 are simultaneously turned on, the primary winding 31 of the transformer 3 is excited in the opposite direction. These switching elements S2 and S3 operate so as to have a switching phase difference φ with reference to the switching element S2 (fixed-side switching element) (FIGS. 2B and 2C). Further, when switching phase difference φ between switching element S1 and switching element S4 and switching phase difference φ between switching element S2 and switching element S3 are controlled, switching element S1 and switching element S4 are simultaneously turned on. And the time during which the switching element S2 and the switching element S3 are simultaneously turned on respectively change. As a result, the duty ratio of the input AC voltage applied to the primary winding 31 of the transformer 3 changes, and the DC output voltage Vout is stabilized.

まず、図3に示したタイミングt0〜t1までの期間では、スイッチング素子S1,S4がオン状態となっており(図2(A),(D))、スイッチング素子S2,S3はオフ状態となっている(図2(B),(C))。また、接続点P1の電位VP1=Vin(図2(E))、および接続点P2の電位VP2=0V(図2(F))であり、前述のようにインダクタLrのインダクタンスはトランス3の1次側巻線31のインダクタンスと比べて非常に小さいことから、接続点P3の電位VP3≒Vinとなり(図2(G))、VP2を基準とした接続点P3,P2間の電位差VP3-P2もほぼVinと等しくなっている(図2(I))。したがって、ブリッジ回路1には図3に示したようなループ電流Iaが流れ、インダクタLrが励磁されると共に、トランス3の1次側から2次側へ電力伝送が行われる。よって、トランス3の2次側には、整流ダイオード4Aおよびチョークコイル51を介するループ電流Ixaが流れ、負荷7が駆動される。なお、この期間では、整流ダイオード4Aには順方向電圧が印加され、逆電圧V4A=0V(図2(N))となる一方、整流ダイオード41Bには、逆電圧V4Bが印加されている(図2(P))。 First, in the period from timing t0 to t1 shown in FIG. 3, the switching elements S1 and S4 are in the on state (FIGS. 2A and 2D), and the switching elements S2 and S3 are in the off state. (FIGS. 2B and 2C). Further, the potential VP1 = Vin (FIG. 2E) at the connection point P1 and the potential VP2 = 0V (FIG. 2F) at the connection point P2, and the inductance of the inductor Lr is 1 of the transformer 3 as described above. Since it is very small as compared with the inductance of the secondary winding 31, the potential VP3 of the connection point P3≈Vin (FIG. 2 (G)), and the potential difference V P3-P2 between the connection points P3 and P2 with reference to VP2. Is substantially equal to Vin (FIG. 2 (I)). Therefore, the loop current Ia as shown in FIG. 3 flows through the bridge circuit 1 to excite the inductor Lr, and power is transmitted from the primary side to the secondary side of the transformer 3. Therefore, on the secondary side of the transformer 3, the loop current Ixa flows through the rectifier diode 4A and the choke coil 51, and the load 7 is driven. In this period, a forward voltage is applied to the rectifier diode 4A and the reverse voltage V4A = 0V (FIG. 2 (N)), while the reverse voltage V4B is applied to the rectifier diode 41B (FIG. 2). 2 (P)).

次に、図4で示したタイミングt1〜t2までの期間では、タイミングt1でスイッチング素子S4がオフ状態となる(図2(D))。すると、コンデンサC3,C4とインダクタLrとが協働してLC直列共振回路(第2共振回路)が構成され、第2共振動作が行われる。したがって、図4に示したようなループ電流Ib,Icが流れ、コンデンサC3が放電される一方、コンデンサC4は充電されるので、接続点P2の電位VP2が徐々に上昇していき、タイミングt2でVP2=Vinとなる(図2(F))。また、このとき整流ダイオード4Bの逆電圧V4Bが徐々に下降していき、タイミングt2で0Vとなる(図2(P))。   Next, in the period from the timing t1 to the timing t2 shown in FIG. 4, the switching element S4 is turned off at the timing t1 (FIG. 2D). Then, the capacitors C3 and C4 and the inductor Lr cooperate to form an LC series resonance circuit (second resonance circuit), and the second resonance operation is performed. Therefore, the loop currents Ib and Ic as shown in FIG. 4 flow and the capacitor C3 is discharged, while the capacitor C4 is charged, so that the potential VP2 at the connection point P2 gradually rises at the timing t2. VP2 = Vin (FIG. 2F). At this time, the reverse voltage V4B of the rectifier diode 4B gradually decreases and becomes 0 V at timing t2 ((P) in FIG. 2).

ここで、図5で示したように、タイミングt2でVP2=Vinとなると(図2(F))、ダイオードD3が導通するようになる。また、このようにVP2=VinとなってダイオードD3が導通した後に、図6に示したように、タイミングt3でスイッチング素子S3がオン状態となることで(図2(C))、ゼロボルトスイッチング(ZVS;Zero Volt Switching)動作がなされ、その結果、スイッチング素子S3における短絡損失が抑制される。   Here, as shown in FIG. 5, when VP2 = Vin at timing t2 (FIG. 2F), the diode D3 becomes conductive. Further, after VP2 = Vin and the diode D3 is turned on, as shown in FIG. 6, the switching element S3 is turned on at the timing t3 (FIG. 2C), so that zero volt switching ( ZVS (Zero Volt Switching) operation is performed, and as a result, the short-circuit loss in the switching element S3 is suppressed.

また、このタイミングt2〜t4の期間では、タイミングt0〜t1の期間で励磁されることによりインダクタLrに蓄えられたエネルギーが、このインダクタLrの両端に接続された回路において、電流として循環しようとする。具体的には、図6に示したように、インダクタLrの一端(接続点P3)からスイッチング素子S1の他端(1次側高圧ラインL1H側)までの間の電位差が互いに等しくなるように、ループ電流Id,Ieがそれぞれ流れる。ここで、ループ電流Idの経路においては、この電位差は、トランス3の1次側巻線31の両端間の電圧V31と、スイッチング素子S3の両端間の電圧VS3との和になる。V31は、トランス3の1次側巻線と2次側巻線との巻数比をnとすると、整流ダイオード4Aの順方向電圧降下をこの巻数比nで割ったものとなり、V31は、スイッチング素子S3がオフ状態のとき(タイミングt2〜t3の期間)はダイオードD3の順方向電圧降下となり、スイッチング素子S3がオン状態のとき(タイミングt3〜t4の期間)は、スイッチング素子S3のオン抵抗と流れる電流との積になる。一方、ループ電流Ieの経路においては、上記電位差は、ダイオードD5の順方向電圧降下となる。   In the period from the timing t2 to t4, the energy stored in the inductor Lr by being excited in the period from the timing t0 to t1 tends to circulate as a current in the circuit connected to both ends of the inductor Lr. . Specifically, as shown in FIG. 6, the potential difference between one end (connection point P3) of the inductor Lr and the other end (primary high voltage line L1H side) of the switching element S1 is equal to each other. Loop currents Id and Ie flow, respectively. Here, in the path of the loop current Id, this potential difference is the sum of the voltage V31 across the primary winding 31 of the transformer 3 and the voltage VS3 across the switching element S3. V31 is obtained by dividing the forward voltage drop of the rectifier diode 4A by the turn ratio n, where n is the turn ratio of the primary side winding and the secondary side winding of the transformer 3, and V31 is a switching element. When S3 is in the off state (period t2 to t3), the forward voltage drop of the diode D3 occurs, and when the switching element S3 is in the on state (period t3 to t4), it flows with the on-resistance of the switching element S3. It is the product of the current. On the other hand, in the loop current Ie path, the potential difference is a forward voltage drop of the diode D5.

ここで、これらダイオード4A,D3,D5の順方向電圧降下の値は、流れている順方向電流値や周囲の温度によって変化するが、ループ電流Id,Ieはそれぞれ、上記電位差が互いに等しくなるように流れる。また、このように電流が2つのループ電流Id,Ieに分流することにより、トランス3の1次側巻線31を流れる電流I31の絶対値が減少する(図2(K))。さらに、このトランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。   Here, the forward voltage drop values of the diodes 4A, D3, and D5 vary depending on the flowing forward current value and the ambient temperature, but the loop currents Id and Ie have the same potential difference. Flowing into. In addition, by dividing the current into the two loop currents Id and Ie in this way, the absolute value of the current I31 flowing through the primary winding 31 of the transformer 3 decreases (FIG. 2 (K)). Furthermore, the current I51 is equalized so that the ampere turns in the transformer 3 are equal and the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal to the current I51 flowing through the choke coil 51. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B.

次に、図7で示したように、タイミングt4になると、スイッチング素子S1がオフ状態となる(図2(A))。すると、コンデンサC1,C2とインダクタLrとが協働してLC直列共振回路(第2共振回路)が構成され、第2共振動作が行われる。したがって、図7に示したようなループ電流If,Ig,Ih,Iiが流れる。よって、コンデンサC2が放電される一方、コンデンサC1は充電されるので、接続点P1の電位VP1が徐々に下降していき、タイミングt5でVP1=0Vとなる(図2(E))。   Next, as shown in FIG. 7, at the timing t4, the switching element S1 is turned off (FIG. 2A). Then, the capacitors C1 and C2 and the inductor Lr cooperate to form an LC series resonance circuit (second resonance circuit), and the second resonance operation is performed. Therefore, loop currents If, Ig, Ih and Ii as shown in FIG. 7 flow. Accordingly, the capacitor C2 is discharged, while the capacitor C1 is charged. Therefore, the potential VP1 of the connection point P1 gradually decreases, and VP1 = 0V is reached at the timing t5 (FIG. 2E).

ここで、図8で示したように、タイミングt5でVP1=0Vとなると(図2(E))、このときVP3=Vin(図2(G))およびVP1-P3=−Vin(図2(H))であることから、ダイオードD2が導通するようになる。また、このようにVP1=0VとなってダイオードD2が導通した後に、図9に示したように、タイミングt6でスイッチング素子S2がオン状態となることで(図2(B))ZVS動作がなされ、その結果、スイッチング素子S2における短絡損失が抑制される。 Here, as shown in FIG. 8, when VP1 = 0 V at timing t5 (FIG. 2E), VP3 = Vin (FIG. 2G) and V P1-P3 = −Vin (FIG. 2). (H)), the diode D2 becomes conductive. In addition, after VP1 = 0V and the diode D2 is turned on in this way, as shown in FIG. 9, the switching element S2 is turned on at the timing t6 (FIG. 2B), and the ZVS operation is performed. As a result, the short circuit loss in the switching element S2 is suppressed.

次に、図9に示したタイミングt6〜t7までの期間では、インダクタLrに蓄えられたエネルギーは、コンデンサC1,C2における充放電が終了した後も、図9に示したようなループ電流Im,Ilによって、入力平滑コンデンサ11に回生される。そしてこの入力平滑コンデンサ11へ回生されるに従ってインダクタLrに蓄えられたエネルギーは減少し、それに伴ってインダクタLrを流れる電流Irの絶対値、およびトランス3の1次側巻線31を流れる電流I31の絶対値も減少していく(図2(J),(K))。このため、トランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。   Next, during the period from the timing t6 to the timing t7 shown in FIG. 9, the energy stored in the inductor Lr is the loop current Im, as shown in FIG. 9, even after the charging and discharging of the capacitors C1 and C2 are completed. Il is regenerated to the input smoothing capacitor 11 by Il. As the input smoothing capacitor 11 is regenerated, the energy stored in the inductor Lr decreases, and the absolute value of the current Ir flowing through the inductor Lr and the current I31 flowing through the primary winding 31 of the transformer 3 are reduced accordingly. The absolute value also decreases (FIGS. 2 (J) and (K)). For this reason, the ampere-turns in the transformer 3 become equal, and the current I51 is such that the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal to the current I51 flowing through the choke coil 51. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B.

また、この期間では、インダクタLrの一端(接続点P3)からダイオードD5のカソードまでの間の電位差が互いに等しくなるように、上記ループ電流Im,Ilがそれぞれ流れているが、次第にループ電流Imの経路での電位差のほうがループ電流Ilの経路での電位差よりも大きくなり、ダイオードD5が非導通となることで、インダクタLrを流れる電流Irの絶対値とトランス3の1次側巻線31を流れる電流I31の絶対値とが等しくなる(図2(J),(K))。なお、前述したように、ループ電流Ilの経路での電位差は、トランス3の1次側巻線31の両端間の電圧V31(整流ダイオード4Aの順方向電圧降下を、トランス3の1次側巻線と2次側巻線との巻数比nで割ったもの)と、スイッチング素子S3の両端間の電圧VS3(この期間では、スイッチング素子S3がオン状態であるので、スイッチング素子S3のオン抵抗と流れる電流との積になる)との和となり、ループ電流Imの経路での電位差は、ダイオードD5の順方向電圧降下となる。   Also, during this period, the loop currents Im and Il flow so that the potential difference between one end of the inductor Lr (connection point P3) and the cathode of the diode D5 is equal to each other. The potential difference in the path becomes larger than the potential difference in the path of the loop current Il, and the diode D5 becomes non-conductive, so that the absolute value of the current Ir flowing through the inductor Lr and the primary winding 31 of the transformer 3 flow. The absolute value of the current I31 becomes equal (FIGS. 2 (J) and (K)). As described above, the potential difference in the path of the loop current Il is caused by the voltage V31 between the both ends of the primary side winding 31 of the transformer 3 (the forward voltage drop of the rectifier diode 4A is the primary side winding of the transformer 3). And the voltage VS3 across the switching element S3 (since the switching element S3 is on during this period, the on-resistance of the switching element S3) The potential difference in the path of the loop current Im becomes a forward voltage drop of the diode D5.

次に、図10で示したように、タイミングt7になると、インダクタLrに蓄えられたエネルギーがすべて回生され、インダクタLrを流れる電流Ir=トランス3の1次側巻線31を流れる電流I31=0A(図2(J),(K))、および整流ダイオード4Aを流れる電流I4A=整流ダイオード4Bを流れる電流I4B(図2(O),(Q))となる。そしてこのタイミングt7から、インダクタLrはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタLrおよびトランス3の1次側巻線31には、図11に示したようにこれまでと反対方向のループ電流Inが流れるようになると共に、電流IrはVin/L(L;インダクタLrのインダクタンス)の割合で増加していく(図2(J),(K))。このため、トランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。ただし、整流ダイオード4Aを流れる電流I4Aは徐々に減少していく一方、整流ダイオード4Bを流れる電流I4Bは徐々に増加していく(図2(O),(Q))。そしてI4A=0Aとなり、トランス3の2次側巻線32Bを流れる電流がチョークコイル51を流れる電流I51と等しくなったとき、このトランス3でのアンペア・ターンはこれ以上増加しないことからI31の増加が妨げられようとするが、サージ電圧抑止回路2のコンデンサC5,C6とインダクタLrとが協働してLC直列共振回路(第1共振回路)が構成され、第1共振動作が開始される。このときが、タイミングt8に相当する。   Next, as shown in FIG. 10, at time t7, all the energy stored in the inductor Lr is regenerated, and the current Ir flowing through the inductor Lr = the current I31 = 0A flowing through the primary winding 31 of the transformer 3 (FIGS. 2 (J) and (K)) and the current I4A flowing through the rectifier diode 4A = the current I4B flowing through the rectifier diode 4B (FIGS. 2 (O) and (Q)). From this timing t7, the inductor Lr stores energy in the opposite direction as before, and the inductor Lr and the primary winding 31 of the transformer 3 have the opposite direction as shown in FIG. As the loop current In flows, the current Ir increases at a rate of Vin / L (L: inductance of the inductor Lr) (FIGS. 2 (J) and (K)). For this reason, the ampere-turns in the transformer 3 become equal, and the current I51 is such that the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal to the current I51 flowing through the choke coil 51. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B. However, the current I4A flowing through the rectifier diode 4A gradually decreases, while the current I4B flowing through the rectifier diode 4B gradually increases (FIGS. 2 (O) and (Q)). When I4A = 0A, and the current flowing through the secondary winding 32B of the transformer 3 becomes equal to the current I51 flowing through the choke coil 51, the ampere turn in the transformer 3 does not increase any more, so I31 increases. However, the capacitors C5 and C6 of the surge voltage suppression circuit 2 and the inductor Lr cooperate to form an LC series resonance circuit (first resonance circuit), and the first resonance operation is started. This time corresponds to the timing t8.

次に、図12に示したタイミングt8〜t9までの期間では、上記第1共振動作によって、ループ電流Io,Ipが流れる。よって、コンデンサC6が放電される一方、コンデンサC5は充電されるので、この第1共振動作に伴って、接続点P3の電位VP3が緩やかに下降していく(図2(G))。これに伴い、トランス3の1次側巻線31の両端間の電圧V31の絶対値が増加すると共に、2次側巻線32A,32Bにもそれぞれ電圧V32A,V32Bが発生し、V32A=V32B=V31/n(n;トランス3の1次側巻線と2次側巻線との巻数比)、(整流ダイオード4Bのカソードの電位)<(センタタップCTの電位)<(整流ダイオード4Aのカソードの電位)、(インダクタLrを流れる電流Ir)=(トランス3の1次側巻線31を流れる電流I31)+(ダイオードD5とコンデンサC5との並列接続部分を流れる電流I5)+(ダイオードD6とコンデンサC6との並列接続部分を流れる電流I6)となる。上記のようにVP3が緩やかに下降していき、VP3=0VおよびVP3-P2=−Vin(図2(G),(I))となったときが、タイミングt9に相当する。 Next, during the period from timing t8 to timing t9 shown in FIG. 12, loop currents Io and Ip flow by the first resonance operation. Accordingly, the capacitor C6 is discharged, while the capacitor C5 is charged, so that the potential VP3 at the connection point P3 gradually decreases along with the first resonance operation (FIG. 2 (G)). Accordingly, the absolute value of the voltage V31 between both ends of the primary side winding 31 of the transformer 3 increases, and voltages V32A and V32B are also generated in the secondary side windings 32A and 32B, respectively, and V32A = V32B = V31 / n (n: turn ratio of the primary side winding and the secondary side winding of the transformer 3), (potential of the cathode of the rectifier diode 4B) <(potential of the center tap CT) <(cathode of the rectifier diode 4A) ), (Current Ir flowing through the inductor Lr) = (current I31 flowing through the primary winding 31 of the transformer 3) + (current I5 flowing through the parallel connection portion of the diode D5 and the capacitor C5) + (diode D6 and The current I6) flows through the parallel connection portion with the capacitor C6. As described above, when VP3 gradually falls and VP3 = 0V and VP3 -P2 = −Vin (FIGS. 2 (G) and (I)), it corresponds to timing t9.

ここで、本実施の形態のスイッチング電源装置では、このタイミングt8〜t9までの期間において、第1共振回路の共振時間と整流ダイオード4A,4Bのリカバリ時間とが前述の条件式(1)を満たすように設定されているので、これら整流ダイオード4A,4Bでのリカバリ電流の発生が抑制される。したがって、コンデンサC5,C6とインダクタLrとによる第1共振動作は継続されようとするが、VP3=0V(図2(G))であることから、コンデンサC6およびダイオードD6の両端の電圧は0Vとなり、コンデンサC6を流れる電流IC6=0Aになると共に、ダイオードD6が導通する。   Here, in the switching power supply according to the present embodiment, the resonance time of the first resonance circuit and the recovery time of the rectifier diodes 4A and 4B satisfy the above-described conditional expression (1) during the period from the timing t8 to t9. Therefore, the generation of the recovery current in the rectifier diodes 4A and 4B is suppressed. Accordingly, the first resonance operation by the capacitors C5 and C6 and the inductor Lr is to be continued, but since VP3 = 0V (FIG. 2G), the voltage across the capacitor C6 and the diode D6 becomes 0V. , The current IC6 flowing through the capacitor C6 becomes 0A, and the diode D6 becomes conductive.

よって、図13に示したタイミングt9〜t10までの期間では、ダイオードD6が導通すること、およびスイッチング素子S3がオン状態(図2(C))であることから、トランス3の1次側巻線31の両端の電圧V31(およびVP3-P2の絶対値(図2(I)))がVinにクランプされ、これによりトランスの2次側巻線32Bの両端の電圧V32Bが、Vin/n(n;トランス3の1次側巻線と2次側巻線との巻数比)にクランプされる。このため、整流ダイオード4Aに加わる逆電圧V4Aは、整流回路4がセンタタップ型の構成であることから、2×Vin/nよりも大きくなることはない(図2(N))。言い換えると、この整流ダイオード4Aに加わる逆電圧V4Aは、最大でも2×Vin/n以下となり、サージ電圧の上昇が抑制される。 Therefore, in the period from timing t9 to t10 shown in FIG. 13, since the diode D6 is conductive and the switching element S3 is in the ON state (FIG. 2C), the primary side winding of the transformer 3 The voltage V31 at both ends of 31 (and the absolute value of VP3 -P2 (FIG. 2 (I))) is clamped to Vin, so that the voltage V32B at both ends of the secondary winding 32B of the transformer becomes Vin / n ( n: The winding ratio of the primary side winding and the secondary side winding of the transformer 3). For this reason, the reverse voltage V4A applied to the rectifier diode 4A does not become larger than 2 × Vin / n because the rectifier circuit 4 has a center tap type configuration (FIG. 2 (N)). In other words, the reverse voltage V4A applied to the rectifier diode 4A is 2 × Vin / n or less at the maximum, and the surge voltage is suppressed from increasing.

また、このタイミングt9〜t10までの期間では、上記のようにダイオードD6が導通することから、(インダクタLrを流れる電流Ir)=(トランス3の1次側巻線31を流れる電流I31)+(ダイオードD6を流れる電流ID6)となり、第1共振動作による共振電流が、図13に示したようにループ電流Iqで表される一方、Irは一定となる(図2(J))。また、トランス3の2次側巻線32Bの両端の電圧V32Bによってチョークコイル51が励磁されるのに伴い、このチョークコイル51を流れる電流I51が増加し、I31=(2次側巻線32Aを流れる電流I32A)+(2次側巻線32Bを流れる電流I32B)=I32B=I51であることから、I31も増加していく(図2(K))。さらに、Ir=I31+ID6、およびIrが一定であることから、I31の増加によりID6が減少する。ID6=I6=0Vとなったとき(図2(M))が、図14に示したタイミングt10に相当する。以上で、最初の半周期分の動作が終了する。   Further, during the period from the timing t9 to t10, the diode D6 conducts as described above, so (current Ir flowing through the inductor Lr) = (current I31 flowing through the primary winding 31 of the transformer 3) + ( The current ID6) flows through the diode D6, and the resonance current due to the first resonance operation is represented by the loop current Iq as shown in FIG. 13, while Ir is constant (FIG. 2 (J)). Further, as the choke coil 51 is excited by the voltage V32B across the secondary winding 32B of the transformer 3, the current I51 flowing through the choke coil 51 increases and I31 = (the secondary winding 32A is Since current I32A) + (current I32B flowing through secondary winding 32B) = I32B = I51, I31 also increases (FIG. 2 (K)). Furthermore, since Ir = I31 + ID6 and Ir are constant, ID6 decreases as I31 increases. When ID6 = I6 = 0V (FIG. 2 (M)), it corresponds to the timing t10 shown in FIG. Thus, the operation for the first half cycle is completed.

次に、図15を参照して、図2で示したタイミングt0〜t10以降の半周期分(タイミングt10〜t20(t0))の動作について説明する。   Next, with reference to FIG. 15, an operation for a half cycle (timing t <b> 10 to t <b> 20 (t <b> 0)) after timing t <b> 0 to t <b> 10 illustrated in FIG. 2 will be described.

この半周期分の動作も、基本的には図2〜図14で説明した半周期分の動作と同様である。すなわち、タイミングt10〜t11までの期間では、スイッチング素子S2,S3がオン状態となっており(図15(B),(C))、スイッチング素子S1,S4はオフ状態となっている(図15(A),(D))。また、接続点P1の電位VP1=0V(図15(E))、および接続点P2の電位VP2=Vin(図15(F))であり、インダクタLrのインダクタンスはトランス3の1次側巻線31のインダクタンスと比べて非常に小さいことから、接続点P3の電位VP3≒0Vとなり(図15(G))、VP2を基準とした接続点P3,P2間の電位差VP3-P2もほぼ0Vと等しくなっている(図15(I))。したがって、ブリッジ回路1にはループ電流が流れ、インダクタLrが励磁されると共に、トランス3の1次側から2次側へ電力伝送が行われる。よって、トランス3の2次側には、整流ダイオード4Bおよびチョークコイル51を介するループ電流が流れ、負荷7が駆動される。なお、この期間では、整流ダイオード4Bには順方向電圧が印加され、逆電圧V4B=0V(図15(P))となる一方、整流ダイオード41Aには、逆電圧V4Aが印加されている(図15(N))。 The operation for this half cycle is basically the same as the operation for the half cycle described with reference to FIGS. That is, in the period from timing t10 to t11, the switching elements S2 and S3 are in the on state (FIGS. 15B and 15C), and the switching elements S1 and S4 are in the off state (FIG. 15). (A), (D)). Further, the potential VP1 = 0V (FIG. 15E) at the connection point P1 and the potential VP2 = Vin (FIG. 15F) at the connection point P2, and the inductance of the inductor Lr is the primary side winding of the transformer 3. Therefore, the potential VP3 of the connection point P3 is almost 0V (FIG. 15G), and the potential difference V P3−P2 between the connection points P3 and P2 with respect to VP2 is also almost 0V. They are equal (FIG. 15I). Therefore, a loop current flows through the bridge circuit 1 to excite the inductor Lr, and power is transmitted from the primary side to the secondary side of the transformer 3. Therefore, a loop current flows through the rectifier diode 4B and the choke coil 51 on the secondary side of the transformer 3, and the load 7 is driven. In this period, a forward voltage is applied to the rectifier diode 4B and the reverse voltage V4B = 0V (FIG. 15 (P)), while the reverse voltage V4A is applied to the rectifier diode 41A (FIG. 15). 15 (N)).

次に、タイミングt11〜t12までの期間では、タイミングt11でスイッチング素子S3がオフ状態となる(図15(C))。すると、コンデンサC3,C4とインダクタLrとが協働してLC直列共振回路(第2共振回路)が構成され、第2共振動作が行われる。したがって、2つのループ電流によって、コンデンサC3が充電される一方、コンデンサC4は放電されるので、接続点P2の電位VP2が徐々に下降していき、タイミングt12でVP2=0Vとなる(図15(F))。また、このとき整流ダイオード4Aの逆電圧V4Aが徐々に下降していき、タイミングt12で0Vとなる(図15(N))。   Next, in a period from timing t11 to t12, the switching element S3 is turned off at timing t11 (FIG. 15C). Then, the capacitors C3 and C4 and the inductor Lr cooperate to form an LC series resonance circuit (second resonance circuit), and the second resonance operation is performed. Therefore, the capacitor C3 is charged by the two loop currents, while the capacitor C4 is discharged. Therefore, the potential VP2 at the connection point P2 gradually decreases, and VP2 = 0V is reached at timing t12 (FIG. 15 ( F)). At this time, the reverse voltage V4A of the rectifier diode 4A gradually decreases and becomes 0 V at timing t12 (FIG. 15 (N)).

ここで、タイミングt12でVP2=0Vとなると(図15(F))、ダイオードD4が導通するようになる。また、このようにVP2=0VとなってダイオードD4が導通した後に、タイミングt13でスイッチング素子S4がオン状態となることで(図15(D))、ZVS動作がなされ、その結果、スイッチング素子S4における短絡損失が抑制される。   Here, when VP2 = 0 V at timing t12 (FIG. 15F), the diode D4 becomes conductive. Further, after VP2 = 0V and the diode D4 is turned on, the switching element S4 is turned on at timing t13 (FIG. 15D), so that the ZVS operation is performed. As a result, the switching element S4 Short circuit loss at is suppressed.

また、このタイミングt12〜t14の期間では、前述のように、タイミングt10〜t11の期間で励磁されることによりインダクタLrに蓄えられたエネルギーがインダクタLrの両端に接続された回路において電流として循環しようとし、電流が2つのループ電流に分流するため、トランス3の1次側巻線31を流れる電流I31の絶対値が減少する(図15(K))。また、このトランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。   In the period from the timing t12 to t14, as described above, the energy stored in the inductor Lr by being excited in the period from the timing t10 to t11 is circulated as a current in the circuit connected to both ends of the inductor Lr. Since the current is divided into two loop currents, the absolute value of the current I31 flowing through the primary winding 31 of the transformer 3 decreases (FIG. 15K). In addition, the current I51 is equal to the current I51 flowing through the choke coil 51 so that the ampere turns in the transformer 3 are equal and the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B.

次に、タイミングt14になると、スイッチング素子S2がオフ状態となる(図15(B))。すると、コンデンサC1,C2とインダクタLrとが協働してLC直列共振回路(第2共振回路)が構成され、第2共振動作が行われる。したがって、4つのループ電流が流れ、コンデンサC2が充電される一方、コンデンサC1は放電されるので、接続点P1の電位VP1が徐々に上昇していき、タイミングt15でVP1=Vinとなる(図15(E))。   Next, at timing t14, the switching element S2 is turned off (FIG. 15B). Then, the capacitors C1 and C2 and the inductor Lr cooperate to form an LC series resonance circuit (second resonance circuit), and the second resonance operation is performed. Accordingly, four loop currents flow and the capacitor C2 is charged, while the capacitor C1 is discharged. Therefore, the potential VP1 at the connection point P1 gradually rises, and VP1 = Vin at timing t15 (FIG. 15). (E)).

ここで、タイミングt15でVP1=Vinとなると(図15(E))、このときVP3=0V(図15(G))およびVP1-P3=Vin(図15(H))であることから、ダイオードD1が導通するようになる。また、このようにVP1=VinとなってダイオードD1が導通した後に、タイミングt16でスイッチング素子S1がオン状態となることで(図15(A))ZVS動作がなされ、その結果、スイッチング素子S1における短絡損失が抑制される。 Here, when VP1 = Vin at timing t15 (FIG. 15E), VP3 = 0V (FIG. 15G) and V P1-P3 = Vin (FIG. 15H) at this time, The diode D1 becomes conductive. Further, after VP1 = Vin and the diode D1 is turned on, the switching element S1 is turned on at the timing t16 (FIG. 15A), so that the ZVS operation is performed. As a result, in the switching element S1 Short circuit loss is suppressed.

次に、タイミングt16〜t17までの期間では、インダクタLrに蓄えられたエネルギーは、コンデンサC1,C2における充放電が終了した後も、2つのループ電流によって入力平滑コンデンサ11に回生される。そしてこの入力平滑コンデンサ11へ回生されるに従ってインダクタLrに蓄えられたエネルギーは減少し、それに伴ってインダクタLrを流れる電流Irの絶対値、およびトランス3の1次側巻線31を流れる電流I31の絶対値も減少していく(図15(J),(K))。このため、トランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。また、この期間では、ダイオードD6が非導通となることで、インダクタLrを流れる電流Irの絶対値とトランス3の1次側巻線31を流れる電流I31の絶対値とが等しくなる(図15(J),(K))。   Next, in the period from timing t16 to t17, the energy stored in the inductor Lr is regenerated to the input smoothing capacitor 11 by two loop currents even after the charging and discharging of the capacitors C1 and C2 are completed. As the input smoothing capacitor 11 is regenerated, the energy stored in the inductor Lr decreases, and the absolute value of the current Ir flowing through the inductor Lr and the current I31 flowing through the primary winding 31 of the transformer 3 are reduced accordingly. The absolute value also decreases (FIGS. 15 (J) and (K)). For this reason, the ampere-turns in the transformer 3 become equal, and the current I51 is such that the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal to the current I51 flowing through the choke coil 51. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B. Further, during this period, the diode D6 is non-conductive, so that the absolute value of the current Ir flowing through the inductor Lr is equal to the absolute value of the current I31 flowing through the primary side winding 31 of the transformer 3 (FIG. 15 ( J), (K)).

次に、タイミングt17になると、インダクタLrに蓄えられたエネルギーがすべて回生され、インダクタLrを流れる電流Ir=トランス3の1次側巻線31を流れる電流I31=0A(図15(J),(K))、および整流ダイオード4Aを流れる電流I4A=整流ダイオード4Bを流れる電流I4B(図15(O),(Q))となる。そしてこのタイミングt17から、インダクタLrはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタLrおよびトランス3の1次側巻線31には、これまでと反対方向のループ電流が流れるようになると共に、電流IrはVin/L(L;インダクタLrのインダクタンス)の割合で増加していく(図15(J),(K))。このため、トランス3でのアンペア・ターンが等しくなると共に、トランス3の2次側巻線32A,32Bをそれぞれ流れる電流の和がチョークコイル51を流れる電流I51に等しくなるように、この電流I51が、整流ダイオード4Aを流れるループ電流Ixaと、整流ダイオード4Bを流れるループ電流Ixbとに分流する。ただし、整流ダイオード4Bを流れる電流I4Bは徐々に減少していく一方、整流ダイオード4Aを流れる電流I4Aは徐々に増加していく(図15(O),(Q))。そしてI4B=0Aとなり、トランス3の2次側巻線32Aを流れる電流がチョークコイル51を流れる電流I51と等しくなったとき、このトランス3でのアンペア・ターンはこれ以上増加しないことからI31の増加が妨げられようとするが、サージ電圧抑止回路2のコンデンサC5,C6とインダクタLrとが協働してLC直列共振回路(第1共振回路)が構成され、第1共振動作が開始される。このときが、タイミングt18に相当する。   Next, at timing t17, all the energy stored in the inductor Lr is regenerated, and the current Ir flowing through the inductor Lr = the current I31 = 0A flowing through the primary winding 31 of the transformer 3 (FIG. 15 (J), ( K)), and current I4A flowing through rectifier diode 4A = current I4B flowing through rectifier diode 4B (FIGS. 15 (O) and (Q)). Then, from this timing t17, the inductor Lr stores energy in the reverse direction, and a loop current in the opposite direction flows through the inductor Lr and the primary winding 31 of the transformer 3. At the same time, the current Ir increases at a rate of Vin / L (L; the inductance of the inductor Lr) (FIGS. 15J and 15K). For this reason, the ampere-turns in the transformer 3 become equal, and the current I51 is such that the sum of the currents flowing through the secondary windings 32A and 32B of the transformer 3 is equal to the current I51 flowing through the choke coil 51. The current is divided into a loop current Ixa flowing through the rectifier diode 4A and a loop current Ixb flowing through the rectifier diode 4B. However, the current I4B flowing through the rectifier diode 4B gradually decreases, while the current I4A flowing through the rectifier diode 4A gradually increases (FIGS. 15 (O) and (Q)). When I4B = 0A and the current flowing through the secondary side winding 32A of the transformer 3 becomes equal to the current I51 flowing through the choke coil 51, the ampere turn in the transformer 3 does not increase any more, so I31 increases. However, the capacitors C5 and C6 of the surge voltage suppression circuit 2 and the inductor Lr cooperate to form an LC series resonance circuit (first resonance circuit), and the first resonance operation is started. This time corresponds to the timing t18.

次に、タイミングt18〜t19までの期間では、上記第1共振動作によって2つのループ電流が流れ、コンデンサC6が充電される一方、コンデンサC5は放電されるので、この第1共振動作に伴って、接続点P3の電位VP3が緩やかに上昇していく(図15(G))。これに伴い、トランス3の1次側巻線31の両端間の電圧V31が増加すると共に、2次側巻線32A,32Bにもそれぞれ電圧V32A,V32Bが発生する。このようにVP3が緩やかに上昇していき、VP3=VinおよびVP3-P2=Vin(図15(G),(I))となったときが、タイミングt19に相当する。 Next, in the period from timing t18 to t19, two loop currents flow through the first resonance operation and the capacitor C6 is charged, while the capacitor C5 is discharged. The potential VP3 at the connection point P3 gradually rises (FIG. 15G). Along with this, the voltage V31 between both ends of the primary side winding 31 of the transformer 3 increases, and voltages V32A and V32B are also generated in the secondary side windings 32A and 32B, respectively. Thus, when VP3 gradually rises and VP3 = Vin and VP3 -P2 = Vin (FIGS. 15 (G) and (I)), it corresponds to timing t19.

また、本実施の形態のスイッチング電源装置では、このタイミングt18〜t19までの期間において、第1共振回路の共振時間と整流ダイオード4A,4Bのリカバリ時間とが前述の条件式(1)を満たすように設定されているので、これら整流ダイオード4A,4Bでのリカバリ電流の発生が抑制される。したがって、コンデンサC5,C6とインダクタLrとによる第1共振動作は継続されようとするが、VP3=Vin(図15(G))であることから、コンデンサC5およびダイオードD5の両端の電圧は0Vとなり、コンデンサC5を流れる電流IC5=0Aになると共に、ダイオードD5が導通する。   In the switching power supply of the present embodiment, the resonance time of the first resonance circuit and the recovery time of the rectifier diodes 4A and 4B satisfy the above-described conditional expression (1) in the period from the timing t18 to t19. Therefore, the generation of the recovery current in these rectifier diodes 4A and 4B is suppressed. Therefore, the first resonance operation by the capacitors C5 and C6 and the inductor Lr is to be continued, but since VP3 = Vin (FIG. 15G), the voltage across the capacitor C5 and the diode D5 becomes 0V. , The current IC5 flowing through the capacitor C5 becomes 0A, and the diode D5 becomes conductive.

よって、タイミングt19〜t20までの期間では、ダイオードD5が導通すること、およびスイッチング素子S4がオン状態(図15(D))であることから、トランス3の1次側巻線31の両端の電圧V31(およびVP3-P2の絶対値(図15(I)))がVinにクランプされ、これによりトランスの2次側巻線32Aの両端の電圧V32Aが、Vin/n(n;トランス3の1次側巻線と2次側巻線との巻数比)にクランプされる。このため、整流ダイオード4Bに加わる逆電圧V4Bは、整流回路4がセンタタップ型の構成であることから、2×Vin/nよりも大きくなることはない(図15(P))。言い換えると、この整流ダイオード4Bに加わる逆電圧V4Bは、最大でも2×Vin/n以下となり、サージ電圧の上昇が抑制される。 Therefore, in the period from timing t19 to t20, the diode D5 is conductive and the switching element S4 is in the ON state (FIG. 15D), so the voltage across the primary winding 31 of the transformer 3 V31 (and the absolute value of VP3 -P2 (FIG. 15I)) is clamped to Vin, so that the voltage V32A across the secondary winding 32A of the transformer becomes Vin / n (n; (The turn ratio between the primary winding and the secondary winding). Therefore, the reverse voltage V4B applied to the rectifier diode 4B does not become larger than 2 × Vin / n because the rectifier circuit 4 has a center tap type configuration (FIG. 15 (P)). In other words, the reverse voltage V4B applied to the rectifier diode 4B is 2 × Vin / n or less at the maximum, and the surge voltage is suppressed from increasing.

また、このタイミングt19〜t20までの期間では、上記のようにダイオードD5が導通することから、Irは一定となる(図15(J))。また、トランス3の2次側巻線32Aの両端の電圧V32Aによってチョークコイル51が励磁されるのに伴い、このチョークコイル51を流れる電流I51が増加し、I31も増加していく(図15(K))。さらに、Ir=I31+ID5、およびIrが一定であることから、I31の増加によりID5が減少する。ID5=I5=0Vとなったとき(図15(L))が、タイミングt20に相当する。以上で後半の半周期分の動作が終了し、図2のタイミングt0と等価な状態となる。   In the period from the timing t19 to t20, the diode D5 is turned on as described above, so Ir becomes constant (FIG. 15 (J)). Further, as the choke coil 51 is excited by the voltage V32A across the secondary winding 32A of the transformer 3, the current I51 flowing through the choke coil 51 increases and I31 also increases (FIG. 15 ( K)). Furthermore, since Ir = I31 + ID5 and Ir are constant, ID5 decreases as I31 increases. The time when ID5 = I5 = 0V (FIG. 15L) corresponds to the timing t20. Thus, the operation for the latter half cycle is completed, and the state becomes equivalent to the timing t0 in FIG.

次に、図16〜図18を参照して、本実施の形態のスイッチング電源装置において整流ダイオードに加わるサージ電圧の波形と、従来のスイッチング電源装置(比較例1,2)において整流ダイオードに加わるサージ電圧の波形とについて、比較しつつ説明する。   Next, referring to FIG. 16 to FIG. 18, the waveform of the surge voltage applied to the rectifier diode in the switching power supply of the present embodiment and the surge applied to the rectifier diode in the conventional switching power supply (Comparative Examples 1 and 2). The voltage waveform will be described while being compared.

ここで、図16(A)〜(C)はそれぞれ、本実施の形態および比較例1,2に係るスイッチング電源装置において、整流ダイオードに加わる逆電圧のタイミング波形を表したものである。また、図17,図18はそれぞれ、これら比較例1,2に係るスイッチング電源装置の構成を表したものである。具体的には、比較例1は、本実施の形態のサージ電圧抑止回路2の代わりに、このサージ電圧抑止回路2からコンデンサC5,C6が除かれたサージ電圧抑止用の回路102を設けたものであり、比較例2は、サージ電圧抑止回路2の代わりに、トランス3の2次側に、インダクタL7、コンデンサC7およびダイオードD7から構成されるサージ電圧抑止用のスナバ回路202を設けたものである。このスナバ回路202は、具体的には、インダクタL7の一端が出力ラインLO上のチョークコイル51とセンタタップCTとの間に接続され、他端がダイオードD7のカソードとコンデンサC7の一端とに接続されている。また、ダイオードD7のアノードはやはり出力ラインLO上のチョークコイル51とセンタタップCTとの間に接続され、コンデンサC5の他端は接地ラインLGに接続されている。なお、図16(A)〜(C)にそれぞれ示した逆電圧波形は、トランス3の2次側のセンタタップCTにおける電圧波形であり、実際に整流ダイオード4A,4Bに加わる逆電圧は、この2倍の値となる。   Here, FIGS. 16A to 16C show timing waveforms of the reverse voltage applied to the rectifier diode in the switching power supply according to the present embodiment and Comparative Examples 1 and 2, respectively. FIGS. 17 and 18 show the configurations of the switching power supply devices according to Comparative Examples 1 and 2, respectively. Specifically, in Comparative Example 1, a surge voltage suppression circuit 102 in which capacitors C5 and C6 are removed from the surge voltage suppression circuit 2 is provided instead of the surge voltage suppression circuit 2 of the present embodiment. In Comparative Example 2, a surge voltage suppression snubber circuit 202 including an inductor L7, a capacitor C7, and a diode D7 is provided on the secondary side of the transformer 3 instead of the surge voltage suppression circuit 2. is there. Specifically, in the snubber circuit 202, one end of the inductor L7 is connected between the choke coil 51 on the output line LO and the center tap CT, and the other end is connected to the cathode of the diode D7 and one end of the capacitor C7. Has been. The anode of the diode D7 is also connected between the choke coil 51 on the output line LO and the center tap CT, and the other end of the capacitor C5 is connected to the ground line LG. The reverse voltage waveforms shown in FIGS. 16A to 16C are voltage waveforms at the center tap CT on the secondary side of the transformer 3, and the reverse voltage actually applied to the rectifier diodes 4A and 4B is as follows. The value is doubled.

まず、図16(C)に示した比較例2に係る逆電圧波形では、サージ電圧の最大値(ピーク値)が83Vとなっている。これは、スナバ回路202によってサージ電圧がある程度抑制された結果によるものであり、直流入力電圧Vin/n(n;トランス3の1次側巻線と2次側巻線との巻数比)の約2倍(2.02倍)に相当するものである。一方、図16(B)に示した比較例1に係る逆電圧波形では、サージ電圧の最大値が52Vとなっており、Vin/nの1.26倍に相当するものである。また、この比較例1に係る逆電圧波形では、この最大値までの立ち上がり時間が約20nsとなっており、サージ電圧抑止用の回路102にコンデンサが含まれていないことに起因して、急峻に立ち上がっていることが分かる。   First, in the reverse voltage waveform according to Comparative Example 2 shown in FIG. 16C, the maximum value (peak value) of the surge voltage is 83V. This is due to the result that the surge voltage is suppressed to some extent by the snubber circuit 202, and is about the DC input voltage Vin / n (n: the turn ratio of the primary side winding and the secondary side winding of the transformer 3). This corresponds to 2 times (2.02 times). On the other hand, in the reverse voltage waveform according to Comparative Example 1 shown in FIG. 16B, the maximum value of the surge voltage is 52 V, which corresponds to 1.26 times Vin / n. Further, in the reverse voltage waveform according to the comparative example 1, the rise time up to the maximum value is about 20 ns, which is steep due to the fact that the surge voltage suppression circuit 102 does not include a capacitor. You can see that it is standing up.

これに対して、図16(A)に示した本実施の形態に係る逆電圧波形では、サージ電圧抑止回路2にコンデンサC5,C6が含まれ、これらコンデンサC5,C6とインダクタLrとから構成される第1共振回路の共振時間と、整流ダイオード4A,4Bのリカバリ時間とが、前述の条件式(1)を満たすように設定されていることから、前述のように整流ダイオード4A,4Bでのリカバリ電流の発生が抑制されると共に、第1共振回路の共振動作によって緩やかに立ち上がっていることが分かる。具体的には、サージ電圧の最大値が45.5Vであり、Vin/nの約1倍(1.08倍)に相当するものであると共に、このこの最大値までの立ち上がり時間が約100nsとなっている。すなわち、図16(B),(C)に示した比較例1,2と比べて逆電圧の立ち上がりが緩やかになり、その結果、サージ電圧の上昇がより効果的に抑制されていることが分かる。   On the other hand, in the reverse voltage waveform according to the present embodiment shown in FIG. 16A, the surge voltage suppression circuit 2 includes capacitors C5 and C6, and is composed of these capacitors C5 and C6 and an inductor Lr. Since the resonance time of the first resonance circuit and the recovery time of the rectifier diodes 4A and 4B are set so as to satisfy the conditional expression (1), the rectifier diodes 4A and 4B It can be seen that the generation of the recovery current is suppressed and the current rises gently due to the resonance operation of the first resonance circuit. Specifically, the maximum value of the surge voltage is 45.5 V, which corresponds to about 1 time (1.08 times) of Vin / n, and the rise time to this maximum value is about 100 ns. It has become. That is, it can be seen that the rising of the reverse voltage is moderate as compared with Comparative Examples 1 and 2 shown in FIGS. 16B and 16C, and as a result, the surge voltage is more effectively suppressed. .

以上のように、本実施の形態では、サージ電圧抑止回路2内のコンデンサC5,C6とインダクタLrとから第1共振回路を構成すると共に、この第1共振回路の共振時間と整流回路4内の整流ダイオード4A,4Bのリカバリ時間とが上記条件式(1)を満たすようにしたので、これら整流ダイオード4A,4Bに加わる逆電圧の立ち上がりを従来と比べて緩やかにすることができ、装置構成に依存することなく、サージ電圧の上昇をより効果的に抑制することが可能となる。具体的には、例えば本実施の形態のように整流回路4をセンタタップ型の構成とした場合には、このサージ電圧の最大値(ピーク値)を2×Vin/n(n;トランス3の1次側巻線と2次側巻線との巻数比)に抑えることができ、最大値が4×Vin/n程度である従来と比べ、低くすることが可能となる。   As described above, in the present embodiment, the capacitors C5 and C6 in the surge voltage suppression circuit 2 and the inductor Lr constitute the first resonance circuit, and the resonance time of the first resonance circuit and the rectifier circuit 4 Since the recovery time of the rectifier diodes 4A and 4B satisfies the above-mentioned conditional expression (1), the rising of the reverse voltage applied to the rectifier diodes 4A and 4B can be made slower than the conventional case, and the device configuration can be reduced. Without depending on it, it becomes possible to more effectively suppress the surge voltage. Specifically, for example, when the rectifier circuit 4 has a center tap type configuration as in the present embodiment, the maximum value (peak value) of the surge voltage is 2 × Vin / n (n; The ratio of the number of turns of the primary winding and the secondary winding) can be suppressed, and the maximum value can be reduced as compared with the conventional case where the maximum value is about 4 × Vin / n.

また、サージ電圧を抑制することができることにより、整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。   In addition, since the surge voltage can be suppressed, the loss in the rectifying element can be reduced and the efficiency of the apparatus can be improved. Further, by reducing the loss in the rectifying element, it is possible to suppress heat generation in the element.

また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子(整流ダイオード)を使用することでき、部品コストを低減することが可能となる。   Further, by suppressing the surge voltage from rising, a rectifying element (rectifying diode) having a low withstand voltage can be used, and the component cost can be reduced.

さらに、装置構成に依存せずにサージ電圧の抑制が可能であることから、装置設計の際の自由度を向上させることが可能となる。   Furthermore, since the surge voltage can be suppressed without depending on the device configuration, the degree of freedom in device design can be improved.

以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されず、種々の変形が可能である。   While the present invention has been described with reference to the embodiment, the present invention is not limited to this embodiment, and various modifications can be made.

例えば、上記実施の形態で説明した条件式(1)に加え、さらに、第1共振回路の共振時間と、サージ電圧抑止回路2内のダイオードD5,D6のリカバリ時間Trr2とが、以下の条件式(2)を満たすように設定するのが好ましい。このように構成した場合、上記した整流ダイオード4A,4Bに加え、これらダイオードD5,D6に加わる逆電圧が共振時間の1/4で共振に従い緩やかに入力電圧に達し、その期間中に緩やかにリカバリが終了するため、ダイオードD5,D6におけるサージ電圧の上昇も抑制される。よって、これらダイオードD5,D6に加わる逆電圧においてリンギングの発生を抑えることができ、これによりノイズの発生を抑えることも可能となる。
1/4×{2π×(L×C)1/2}>Trr2 ……(2)
For example, in addition to the conditional expression (1) described in the above embodiment, the resonance time of the first resonance circuit and the recovery times Trr2 of the diodes D5 and D6 in the surge voltage suppression circuit 2 are as follows: It is preferable to set so as to satisfy (2). In such a configuration, in addition to the rectifying diodes 4A and 4B described above, the reverse voltage applied to the diodes D5 and D6 gradually reaches the input voltage according to resonance at 1/4 of the resonance time, and recovers gently during that period. Therefore, the surge voltage rise in the diodes D5 and D6 is also suppressed. Therefore, it is possible to suppress the occurrence of ringing in the reverse voltage applied to the diodes D5 and D6, thereby suppressing the generation of noise.
1/4 × {2π × (L × C) 1/2 }> Trr2 (2)

また、例えば図19に示したように、上記実施の形態のスイッチング電源装置(図2)において、インダクタLrと、トランス3およびその2次側の回路(整流回路4および平滑回路5)の構成とを、サージ電圧抑止回路2に対して左右逆となるように配置してもよい。具体的には、インダクタLrを接続点P2,P3間に配置すると共に、トランス3を接続点P1,P3間に配置するようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。   Further, for example, as shown in FIG. 19, in the switching power supply device (FIG. 2) of the above embodiment, the configuration of the inductor Lr, the transformer 3 and its secondary circuit (rectifier circuit 4 and smoothing circuit 5) May be arranged so as to be reversed left and right with respect to the surge voltage suppression circuit 2. Specifically, the inductor Lr may be disposed between the connection points P2 and P3, and the transformer 3 may be disposed between the connection points P1 and P3. Even when configured in this manner, the same effects as those of the above-described embodiment can be obtained.

また、例えば図20に示したように、センタタップ型の整流回路4を、フルブリッジ型の整流回路41とするようにしてもよい。具体的には、図1のトランス3の代わりに、1次側巻線331および1つの2次側巻線332を有するトランス33を設け、このトランス33の2次側に、4つの整流ダイオード41A〜41Dを含むフルブリッジ型の整流回路41を設けるようにする。このように構成した場合、上記実施の形態と同様の作用により、整流ダイオード41A〜41Dに加わるサージ電圧の最大値(ピーク値)を1×Vin/n(n;トランス3の1次側巻線と2次側巻線との巻数比)に抑えることができ、最大値が2×Vin/n程度である従来のフルブリッジ型のものと比べて、やはり低くすることが可能となる。なお、これら整流ダイオード41A〜41Dも、整流ダイオード4A,4Bの場合と同様に、それぞれMOS―FETの寄生ダイオードから構成することも可能である。   For example, as shown in FIG. 20, the center tap type rectifier circuit 4 may be a full bridge type rectifier circuit 41. Specifically, a transformer 33 having a primary side winding 331 and one secondary side winding 332 is provided in place of the transformer 3 of FIG. 1, and four rectifier diodes 41A are provided on the secondary side of the transformer 33. A full bridge type rectifier circuit 41 including ˜41D is provided. When configured in this manner, the maximum value (peak value) of the surge voltage applied to the rectifier diodes 41A to 41D is set to 1 × Vin / n (n: the primary side winding of the transformer 3 by the same operation as the above embodiment. The ratio of the number of turns of the secondary winding and the secondary winding can be reduced, and can be reduced as compared with a conventional full-bridge type whose maximum value is about 2 × Vin / n. The rectifier diodes 41A to 41D can also be composed of MOS-FET parasitic diodes as in the case of the rectifier diodes 4A and 4B.

また、上記実施の形態では、トランス3とインダクタLrとが互いに磁気的に独立して設けられている場合で説明したが、例えば図21および図22に示したように、トランス3の1次側にトランス3の補助巻線31Bを設け、この補助巻線31Bとトランス3とが、図中の符号M1,M2でそれぞれ示したように、互いに磁気的に結合されている(互いに磁束(磁路)を共有している)ようにしてもよい。具体的には、インダクタLrを接続点P1,P2間に配置すると共に、トランス3の補助巻線31Bを、接続点P1,P3間または接続点P1,P2間に接続するようにする。このように構成した場合でも、図21,図22に示した構成はそれぞれ、図1または図19に示した構成と等価なものであることから、上記実施の形態と同様の効果を得ることができる。   Further, in the above embodiment, the case where the transformer 3 and the inductor Lr are provided magnetically independent from each other has been described. However, as shown in FIGS. 21 and 22, for example, the primary side of the transformer 3 The auxiliary winding 31B of the transformer 3 is provided to the auxiliary winding 31B, and the auxiliary winding 31B and the transformer 3 are magnetically coupled to each other as indicated by symbols M1 and M2 in the figure (magnetic flux (magnetic path) ) May be shared). Specifically, the inductor Lr is disposed between the connection points P1 and P2, and the auxiliary winding 31B of the transformer 3 is connected between the connection points P1 and P3 or between the connection points P1 and P2. Even in such a configuration, the configuration shown in FIG. 21 and FIG. 22 is equivalent to the configuration shown in FIG. 1 or FIG. 19, so that the same effect as the above embodiment can be obtained. it can.

また、このようにトランス3とその補助巻線31Bとを磁気的に結合した場合において、例えば図23および図24にそれぞれ示したように、サージ電圧抑止回路2の代わりに、サージ電圧抑止回路21,22を設けるようにしてもよい。具体的には、ダイオードD5およびコンデンサC5からなる素子対とダイオードD6およびコンデンサC6からなる素子対とを、1次側高圧ラインL1Hと1次側低圧ラインL1Lとの間に互いに並列接続すると共に、トランス3の補助巻線31B,31Cをセンタタップ型の構成(図中の符号M3,M4でそれぞれ示したようにトランス3と磁気結合している)にするようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。また、図21〜図24では、補助巻線31B,31Cとトランス3とが磁気的に結合している例を示したが、これとは別に補助巻線31B,31Cと共振用インダクタLrとが磁気的に結合していてもよく、同様に効果的である。   Further, when the transformer 3 and its auxiliary winding 31B are magnetically coupled as described above, for example, as shown in FIGS. 23 and 24, the surge voltage suppression circuit 21 is used instead of the surge voltage suppression circuit 2. , 22 may be provided. Specifically, an element pair consisting of a diode D5 and a capacitor C5 and an element pair consisting of a diode D6 and a capacitor C6 are connected in parallel between the primary high voltage line L1H and the primary low voltage line L1L. The auxiliary windings 31B and 31C of the transformer 3 may have a center tap type configuration (magnetically coupled to the transformer 3 as indicated by reference numerals M3 and M4 in the figure). Even when configured in this manner, the same effects as those of the above-described embodiment can be obtained. 21 to 24 show an example in which the auxiliary windings 31B and 31C and the transformer 3 are magnetically coupled to each other, but the auxiliary windings 31B and 31C and the resonance inductor Lr are separately provided. It may be magnetically coupled and is equally effective.

また、上記実施の形態では、共振用のインダクタLrをトランス3の1次側に配置した場合で説明したが、例えば図25〜図28にそれぞれ示したように、この共振用のインダクタLrを、トランス3の2次側に設けるようにしてもよい。具体的には、図25,図27にそれぞれ示したように、互いに磁気的に結合された一対のインダクタLrA,LrBをそれぞれ、センタタップ型の整流回路4内の整流ダイオード4A,4Bのカソードとトランス3の2次側巻線32A,32Bとの間に設けるようにしてもよく、また、図26,図28にそれぞれ示したように、インダクタLrをフルブリッジ型の整流回路41内において、整流ダイオード41Aのアノードおよび整流ダイオード41Bのカソードの接続点と、整流ダイオード41Cのアノードおよび整流ダイオード41Dのカソードの接続点との間に配置するようにしてもよい。また、図25,図26中の符号M5,M6でそれぞれ示したように、トランス3とその補助巻線31B,331Bとが磁気的に結合しているようにしてもよく、図27,図28中の符号M7,M8でそれぞれ示したように、共振用インダクタLrまたは共振用インダクタLrA,LrBと補助巻線31B,331Bとが磁気的に結合しているようにしてもよい。これらのように構成した場合でも、上記実施の形態と同様の効果を得ることができる。   In the above-described embodiment, the case where the resonance inductor Lr is arranged on the primary side of the transformer 3 has been described. However, as shown in FIGS. It may be provided on the secondary side of the transformer 3. Specifically, as shown in FIGS. 25 and 27, a pair of inductors LrA and LrB magnetically coupled to each other are connected to the cathodes of the rectifier diodes 4A and 4B in the center tap type rectifier circuit 4, respectively. It may be provided between the secondary side windings 32A and 32B of the transformer 3, and the inductor Lr is rectified in the full bridge type rectifier circuit 41 as shown in FIGS. You may make it arrange | position between the connection point of the anode of the diode 41A and the cathode of the rectifier diode 41B, and the connection point of the anode of the rectifier diode 41C and the cathode of the rectifier diode 41D. Further, as indicated by reference numerals M5 and M6 in FIGS. 25 and 26, respectively, the transformer 3 and its auxiliary windings 31B and 331B may be magnetically coupled, as shown in FIGS. As indicated by reference numerals M7 and M8 in the middle, the resonance inductor Lr or the resonance inductors LrA and LrB and the auxiliary windings 31B and 331B may be magnetically coupled. Even when configured as described above, the same effects as those of the above-described embodiment can be obtained.

さらに、もちろん、これら変形例を組み合わせて構成するようにしてもよい。   Furthermore, of course, you may make it comprise combining these modifications.

本発明の一実施の形態に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on one embodiment of this invention. 図1のスイッチング電源装置の動作を説明するためのタイミング波形図である。FIG. 2 is a timing waveform diagram for explaining the operation of the switching power supply device of FIG. 1. 図1のスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device of FIG. 図3に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図4に続くスイッチング電源装置の動作を説明するための回路図である。FIG. 5 is a circuit diagram for explaining the operation of the switching power supply device following FIG. 4. 図5に続くスイッチング電源装置の動作を説明するための回路図である。FIG. 6 is a circuit diagram for explaining the operation of the switching power supply device following FIG. 5. 図6に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図7に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図8に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図9に続くスイッチング電源装置の動作を説明するための回路図である。FIG. 10 is a circuit diagram for explaining an operation of the switching power supply device following FIG. 9. 図10に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図11に続くスイッチング電源装置の動作を説明するための回路図である。FIG. 12 is a circuit diagram for explaining the operation of the switching power supply device following FIG. 11. 図12に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図13に続くスイッチング電源装置の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of the switching power supply device following FIG. 図14に続くスイッチング電源装置の動作を説明するためのタイミング波形図である。FIG. 15 is a timing waveform diagram for explaining the operation of the switching power supply device following FIG. 14. 図1および比較例1,2に係るスイッチング電源装置の動作を比較するためのタイミング波形図である。It is a timing waveform diagram for comparing the operation of the switching power supply device according to FIG. 1 and Comparative Examples 1 and 2. 比較例1に係るスイッチング電源装置の構成を表す回路図である。6 is a circuit diagram illustrating a configuration of a switching power supply device according to a comparative example 1. FIG. 比較例2に係るスイッチング電源装置の構成を表す回路図である。10 is a circuit diagram illustrating a configuration of a switching power supply device according to a comparative example 2. FIG. 本発明の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the modification of this invention. 本発明の変形例に係る整流回路の構成を表す回路図である。It is a circuit diagram showing the structure of the rectifier circuit which concerns on the modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention. 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。It is a circuit diagram showing the structure of the switching power supply device which concerns on the other modification of this invention.

符号の説明Explanation of symbols

10…高圧バッテリ、1…ブリッジ回路、11…入力平滑コンデンサ、2,21,22…サージ電圧抑止回路、3,33…トランス、31,31A,331,331A…1次側巻線、32,332…2次側巻線、31B,31C,331B…補助巻線、4,41…整流回路、4A,4B,41A〜41D…整流ダイオード、5…平滑回路、51…チョークコイル、52…出力平滑コンデンサ、6…駆動回路、7…負荷、S1〜S4…スイッチング素子、D1〜D6…ダイオード、C1〜C6…コンデンサ、Lr,LrA,LrB…インダクタ、T1,T2…入力端子、T3,T4…出力端子、L1H…1次側高圧ライン、L1L…1次側低圧ライン、LO…出力ライン、LG…接地ライン、P1〜P3…接続点、CT…センタタップ、Vin…直流入力電圧、Vout…直流出力電圧、VP1〜VP3…電位、VP1-P3,VP3-P2…電位差、V4A,V4B…逆電圧(サージ電圧)、Ir,I31,ID5,ID6,IC5,IC6,I5,I6,I4A,I4B,I51,Ia〜Iq,Ixa〜Ixb…電流、SG1〜SG4…スイッチング信号、t0〜t20…タイミング、Td…デッドタイム、φ…位相差。 DESCRIPTION OF SYMBOLS 10 ... High voltage battery, 1 ... Bridge circuit, 11 ... Input smoothing capacitor, 2, 21, 22 ... Surge voltage suppression circuit, 3, 33 ... Transformer, 31, 31A, 331, 331A ... Primary winding, 32, 332 ... secondary winding, 31B, 31C, 331B ... auxiliary winding, 4, 41 ... rectifier circuit, 4A, 4B, 41A-41D ... rectifier diode, 5 ... smoothing circuit, 51 ... choke coil, 52 ... output smoothing capacitor , 6 ... drive circuit, 7 ... load, S1 to S4 ... switching element, D1 to D6 ... diode, C1 to C6 ... capacitor, Lr, LrA, LrB ... inductor, T1, T2 ... input terminal, T3, T4 ... output terminal , L1H ... Primary side high-pressure line, L1L ... Primary side low-pressure line, LO ... Output line, LG ... Ground line, P1 to P3 ... Connection point, CT ... Center tap, Vin ... Inflow power voltage, Vout ... DC output voltage, VP1~VP3 ... potential, V P1-P3, V P3 -P2 ... potential, V4A, V4B ... reverse voltage (surge voltage), Ir, I31, ID5, ID6, IC5, IC6 , I5, I6, I4A, I4B, I51, Ia to Iq, Ixa to Ixb, current, SG1 to SG4, switching signal, t0 to t20, timing, Td, dead time, φ, phase difference.

Claims (12)

4つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、
1次側巻線および2次側巻線を有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
前記トランスの2次側に設けられると共に複数の第1整流素子を含んで構成され、これら複数の第1整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、
前記ブリッジ回路に並列接続されると共に、逆方向接続の第2整流素子と第1容量素子とを互いに並列接続してなる素子対を2つ含んで構成されたサージ電圧抑止回路と、
前記第1容量素子と共に第1共振回路を構成する共振用インダクタと、
前記ブリッジ回路を駆動する駆動回路と
を備え、
前記第1共振回路の共振時間と前記第1整流素子のリカバリ時間とが、以下の条件式(1)を満たすように設定されている
ことを特徴とするスイッチング電源装置。
1/4×{2π×(L×C)1/2}>Trr1 ……(1)
但し、
{2π×(L×C)1/2}:第1共振回路における1周期分の共振時間
L :共振用インダクタのインダクタンス
C :第1容量素子の容量値
Trr1:第1整流素子のリカバリ時間
とする。
A full bridge type bridge circuit configured to include four switching elements and generating an input AC voltage based on a DC input voltage;
A transformer having a primary winding and a secondary winding and transforming the input AC voltage to generate an output AC voltage;
A rectifier circuit that is provided on the secondary side of the transformer and includes a plurality of first rectifier elements, and generates a DC output voltage by rectifying the output AC voltage by the plurality of first rectifier elements;
A surge voltage suppression circuit configured to include two element pairs that are connected in parallel to the bridge circuit and are connected in parallel with a second rectifier element and a first capacitor element connected in reverse direction;
A resonant inductor that forms a first resonant circuit together with the first capacitive element;
A drive circuit for driving the bridge circuit,
The switching power supply device, wherein a resonance time of the first resonance circuit and a recovery time of the first rectifying element are set so as to satisfy the following conditional expression (1).
1/4 × {2π × (L × C) 1/2 }> Trr1 (1)
However,
{2π × (L × C) 1/2 }: Resonance time for one cycle in the first resonance circuit L: Inductance of the resonance inductor C: Capacitance value of the first capacitance element Trr1: Recovery time of the first rectification element To do.
さらに、前記第1共振回路の共振時間と前記第2整流素子のリカバリ時間とが、以下の条件式(2)を満たすように設定されている
ことを特徴とする請求項1に記載のスイッチング電源装置。
1/4×{2π×(L×C)1/2}>Trr2 ……(2)
但し、
Trr2:第2整流素子のリカバリ時間
とする。
2. The switching power supply according to claim 1, wherein a resonance time of the first resonance circuit and a recovery time of the second rectifying element are set so as to satisfy the following conditional expression (2): apparatus.
1/4 × {2π × (L × C) 1/2 }> Trr2 (2)
However,
Trr2: The recovery time of the second rectifying element.
前記サージ電圧抑止回路において、2つの前記素子対が互いに直列接続されている
ことを特徴とする請求項1または請求項2に記載のスイッチング電源装置。
The switching power supply according to claim 1 or 2, wherein in the surge voltage suppression circuit, the two element pairs are connected in series to each other.
前記トランスの1次側巻線が、前記4つのスイッチング素子のうちの直列接続された一方の2つのスイッチング素子と前記2つの素子対とから構成される一のブリッジ回路にHブリッジ接続され、
前記共振用インダクタが、前記4つのスイッチング素子のうちの直列接続された他方の2つのスイッチング素子と前記2つの素子対とから構成される他方のブリッジ回路にHブリッジ接続されている
ことを特徴とする請求項3に記載のスイッチング電源装置。
The primary winding of the transformer is H-bridge connected to one bridge circuit composed of two switching elements connected in series among the four switching elements and the two element pairs,
The resonance inductor is H-bridge connected to the other bridge circuit composed of the other two switching elements connected in series among the four switching elements and the two element pairs. The switching power supply device according to claim 3.
前記共振用インダクタが、前記トランスの2次側に配置されている
ことを特徴とする請求項1ないし請求項3のいずれか1項に記載のスイッチング電源装置。
4. The switching power supply device according to claim 1, wherein the resonance inductor is disposed on a secondary side of the transformer. 5.
前記トランスと前記共振用インダクタとが、互いに磁気的に独立して設けられている
ことを特徴とする請求項1ないし請求項5のいずれか1項に記載のスイッチング電源装置。
The switching power supply according to any one of claims 1 to 5, wherein the transformer and the resonance inductor are magnetically independent of each other.
前記トランスの1次側に補助巻線を備え、
前記補助巻線と前記共振用インダクタとが、互いに磁束を共有している
ことを特徴とする請求項1ないし請求項5のいずれか1項に記載のスイッチング電源装置。
An auxiliary winding is provided on the primary side of the transformer,
The switching power supply according to any one of claims 1 to 5, wherein the auxiliary winding and the resonance inductor share a magnetic flux with each other.
前記4つのスイッチング素子に対してそれぞれ並列接続された第2容量素子を備え、
前記共振用インダクタは、前記第2容量素子と共に第2共振回路を構成する
ことを特徴とする請求項1ないし請求項7のいずれか1項に記載のスイッチング電源装置。
A second capacitive element connected in parallel to each of the four switching elements;
The switching power supply according to any one of claims 1 to 7, wherein the resonance inductor constitutes a second resonance circuit together with the second capacitance element.
前記スイッチング素子が電界効果型トランジスタにより構成され、
前記第2容量素子は、前記電界効果型トランジスタの寄生容量から構成されている
ことを特徴とする請求項8に記載のスイッチング電源装置。
The switching element is composed of a field effect transistor;
The switching power supply device according to claim 8, wherein the second capacitor element is configured by a parasitic capacitance of the field effect transistor.
前記第1整流素子が、電界効果型トランジスタの寄生ダイオードから構成されている
ことを特徴とする請求項1ないし請求項9のいずれか1項に記載のスイッチング電源装置。
The switching power supply device according to any one of claims 1 to 9, wherein the first rectifier element is configured by a parasitic diode of a field effect transistor.
前記整流回路は、2つの前記第1整流素子を含んで構成されたセンタタップ型整流回路である
ことを特徴とする請求項1ないし請求項10のいずれか1項に記載のスイッチング電源装置。
The switching power supply according to any one of claims 1 to 10, wherein the rectifier circuit is a center tap rectifier circuit including two first rectifier elements.
前記整流回路は、4つの前記第1整流素子を含んで構成されたフルブリッジ型整流回路である
ことを特徴とする請求項1ないし請求項10のいずれか1項に記載のスイッチング電源装置。
The switching power supply according to any one of claims 1 to 10, wherein the rectifier circuit is a full-bridge rectifier circuit configured to include four first rectifier elements.
JP2006119154A 2005-07-29 2006-04-24 Switching power supply Active JP4355712B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006119154A JP4355712B2 (en) 2005-07-29 2006-04-24 Switching power supply
EP06015817.7A EP1748539B1 (en) 2005-07-29 2006-07-28 Switching power supply with surge voltage suppression
EP11003662.1A EP2348626A3 (en) 2005-07-29 2006-07-28 Switching power supply with surge voltage suppression
US11/495,621 US7313003B2 (en) 2005-07-29 2006-07-31 Switching power supply unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005222118 2005-07-29
JP2006119154A JP4355712B2 (en) 2005-07-29 2006-04-24 Switching power supply

Publications (2)

Publication Number Publication Date
JP2007060890A JP2007060890A (en) 2007-03-08
JP4355712B2 true JP4355712B2 (en) 2009-11-04

Family

ID=37923833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119154A Active JP4355712B2 (en) 2005-07-29 2006-04-24 Switching power supply

Country Status (1)

Country Link
JP (1) JP4355712B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194974B2 (en) * 2008-04-10 2013-05-08 富士電機株式会社 DC-DC converter
US8339808B2 (en) 2009-06-19 2012-12-25 Tdk Corporation Switching power supply unit
JP5496005B2 (en) * 2010-08-02 2014-05-21 株式会社日本自動車部品総合研究所 Switching power supply
JP2015139258A (en) * 2014-01-21 2015-07-30 サンケン電気株式会社 Switching power supply device
JP6464935B2 (en) * 2015-06-12 2019-02-06 Tdk株式会社 Switching power supply
JP6439602B6 (en) * 2015-06-12 2019-01-30 Tdk株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2007060890A (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4613915B2 (en) Switching power supply
EP1748539B1 (en) Switching power supply with surge voltage suppression
US7405955B2 (en) Switching power supply unit and voltage converting method
JP4013995B2 (en) DC-DC converter
US8743565B2 (en) High power converter architecture
JP3400443B2 (en) Switching power supply
KR100427703B1 (en) Switching power supply unit
JP2005160217A (en) Switching power supply
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
JP6512064B2 (en) Switching power supply
JP4355712B2 (en) Switching power supply
JP5642621B2 (en) Switching power supply
JP3528920B2 (en) Switching power supply
JP4434011B2 (en) DC converter
JP4434010B2 (en) DC converter
JP4529869B2 (en) Switching power supply
Muhammad et al. Non-isolated, high gain, boost converter for power electronic applications
JP4337376B2 (en) DC converter
JP2006211878A (en) Switching power unit
JP4341285B2 (en) DC-DC converter
JP6485366B2 (en) Phase shift type full bridge type power supply circuit
JP2015228760A (en) Switching power supply
JP4329450B2 (en) DC converter
Ghojavand et al. A Single-Switch Soft-Switched High Step-Down Zeta Converter With Low Output Current Ripple
JP7434713B2 (en) switching power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Ref document number: 4355712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4