JP4345584B2 - 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法 - Google Patents

半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法 Download PDF

Info

Publication number
JP4345584B2
JP4345584B2 JP2004172562A JP2004172562A JP4345584B2 JP 4345584 B2 JP4345584 B2 JP 4345584B2 JP 2004172562 A JP2004172562 A JP 2004172562A JP 2004172562 A JP2004172562 A JP 2004172562A JP 4345584 B2 JP4345584 B2 JP 4345584B2
Authority
JP
Japan
Prior art keywords
manufacturing
wlcsp
layer
chip size
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004172562A
Other languages
English (en)
Other versions
JP2005353821A (ja
Inventor
敏雄 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004172562A priority Critical patent/JP4345584B2/ja
Priority to SG200501504A priority patent/SG115753A1/en
Priority to US11/076,055 priority patent/US7830011B2/en
Priority to SG200800506-8A priority patent/SG139753A1/en
Priority to TW094107609A priority patent/TWI264828B/zh
Priority to CNA2005100741688A priority patent/CN1681117A/zh
Priority to KR1020050021177A priority patent/KR100686986B1/ko
Publication of JP2005353821A publication Critical patent/JP2005353821A/ja
Priority to KR1020060102739A priority patent/KR20060121777A/ko
Priority to KR1020060121567A priority patent/KR100834206B1/ko
Priority to KR1020070042278A priority patent/KR20070064564A/ko
Application granted granted Critical
Publication of JP4345584B2 publication Critical patent/JP4345584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01066Dysprosium [Dy]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージ(WLCSP:Wafer Lebel Chip Size Package)の製造方法に関し、特に、半導体素子に、ダメージを与えることなく明瞭な識別情報を容易かつ低コストで付与することが可能な技術に関するものである。
近年、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアル・インライン・パッケージ(Dual Inline Package)に替わってチップサイズの半導体素子が用いられてきている。
チップサイズの半導体素子としては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ(CSP:Chip Size Package)があり、最近では、電子回路が形成された半導体基板の実装面に直接外部接続用の金属パッドが形成されたウエハレベル・チップサイズ・パッケージ(WLCSP)が提案されている。
このWLCSPは、鏡面加工が施されたシリコンウエハ等の半導体ウエハ上に、薄膜成長技術、リソグラフィ技術、エッチング技術等を用いて複数の集積回路をマトリックス状に形成し、その後、これらの集積回路上にバンプ及び保護絶縁膜を形成し、この半導体ウエハをダイシングソー等を用いてスクライブラインに沿って切断することで作製される。
この製造工程においては、WLCSPを製品毎にロット単位で管理するために半導体ウエハを識別する必要がある。そこで、バーコード付き半導体ウエハが提案され、実用に供されている(例えば、特許文献1参照)。
図5は、バーコード付き半導体ウエハの一例を示す斜視図であり、半導体ウエハ1のオリエンテーションフラット1aの近傍、あるいは周縁部近傍に、ダイサーブレード2により複数のバー状凹部3a、3b、…が溝切り加工され、これらのバー状凹部3a、3b、…全体がバーコード部3とされている。
また、個々のWLCSPについても製品毎に管理する必要がある。そこで、WLCSPの実装面とは反対側の面に製品管理用の識別コードを形成することが行われている。
図6は、識別コード付きWLCSPの一例を示す斜視図であり、WLCSP4のバンプ5が形成された実装面とは反対側の裏面4aに、インクドットレーザ等により製品コード、特性、等を表す識別コード6が印字されている。
図7は、識別コード付きWLCSPの他の一例を示す斜視図であり、WLCSP7のバンプ5が形成された実装面とは反対側の裏面7aに、レーザ加工機等により製品コード、特性、等を表す凹凸が形成され、これらの凹凸全体が識別コード8とされている。
特開平2−125412号公報
ところで、従来のWLCSP4においては、インクを用いて識別コード6を印字しているために、インクの乗り具合のばらつき、インクの劣化、インクドットレーザのパワーのばらつき等の様々な理由により、識別コード6に濃淡が生じ、表示が不鮮明になる場合がある。したがって、誤って識別したり、場合によっては識別不能になる等の問題点があった。
また、識別コード6を印字するためのインクドットレーザ等の印字専用装置が別途必要になる等の問題点もあった。
また、従来のWLCSP7においては、レーザ加工機等を用いて識別コード8を形成しているために、凹凸形状のばらつき、レーザ加工機のパワーのばらつき等の理由により、識別コード8の表示が不鮮明になる場合がある。したがって、誤って識別したり、場合によっては識別不能になる等の問題点があった。
また、識別コード8を凹凸加工するためのレーザ加工機が別途必要になる等の問題点もあった。
本発明は、上記の事情に鑑みてなされたものであって、半導体素子にダメージを与えることなく、明瞭な識別情報を容易かつ低コストで付与することができる半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法を提供した。
すなわち、本発明の半導体素子の製造方法は、電子回路が形成された半導体基板の実装面とは反対側の主面に、前記半導体基板と異なる物質からなる層を形成し、次いで、当該層のうち識別子に対応する部分のみを残すように選択除去し、前記主面における放熱特性が向上するように残った層をマスクとして前記主面をサンドブラスト法により粗面処理し、前記粗面処理の後に前記マスクを除去することを特徴とする。
この製造方法では、半導体基板の実装面とは反対側の主面に、半導体基板と異なる物質からなる層を形成し、次いで、当該層を選択除去し、残った層をマスクとして前記主面をサンドブラスト法により粗面処理することにより、前記主面上に、表面粗さが互いに異なる複数の領域が形成される。ここで、これらの領域のうち少なくとも1つの領域を識別子とすることで、前記主面上に、視認性に優れているために誤って識別したり、識別不能になったり等の虞がない識別子が形成される。これにより、視認性に優れた識別子を有する半導体素子を容易に作製することが可能になる。
また、この様な構成とすることにより、前記主面上に、高さが同一でしかも表面粗さが互いに異なる複数の領域が形成される。ここで、これらの領域のうち少なくとも1つの領域を識別子とすることで、前記主面上に、視認性に優れているために誤って識別したり、識別不能になったり等の虞がない識別子が形成される。これにより、視認性に優れた識別子を有する半導体素子を容易に作製することが可能になる。
この製造方法では、前記層は、感光層であることが好ましい。
この感光層は、フォトリソグラフィ技術により高精度でパターン設計が可能であるから、この感光層を用いて所定のパターン形状の層を形成することで、寸法精度に優れた識別子が容易に形成される。
本発明のウエハレベル・チップサイズ・パッケージの製造方法は、本発明の半導体素子の製造方法を有するウエハレベル・チップサイズ・パッケージの製造方法であって、さらに、前記半導体基板の実装面に金属パッドを設ける工程を有することを特徴とする。
本発明の半導体素子の製造方法によれば、電子回路が形成された半導体基板の実装面とは反対側の主面に、前記半導体基板と異なる物質からなる層を形成し、次いで、当該層を選択除去し、残った層をマスクとして前記主面をサンドブラスト法により粗面処理するので、前記主面に、表面粗さが互いに異なる複数の領域を容易に形成することができる。また、これらの領域のうち少なくとも1つの領域を識別子とすることにより、視認性が向上し、誤って識別したり、識別不能になったり等の虞もない識別子を容易に形成することができる。したがって、視認性に優れた半導体素子を容易に作製することができる。
本発明の半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージ(WLCSP)の製造方法の各実施の形態について図面に基づき説明する。
「第1の実施形態」
図1は本発明の第1の実施形態のWLCSPを示す部分斜視図であり、図において、11は集積回路(電子回路:図示略)等が形成された平面視矩形状のシリコン基板(半導体基板)、12はシリコン基板11の実装面11aの周縁部に沿って設けられた縦断面が半円形状の外部接続用の金属パッド、13は実装面11aとは反対側の裏面(主面)にサンドブラスト法により形成された表面粗さRaが所定の値以上の粗面領域、14は同裏面の粗面領域13以外の領域で、表面が粗されていないためにシリコン基板11の当初の平坦度が確保された平坦領域である。
この平坦領域14は、所定形状の文字14a、14bにより構成され、これらの文字14a、14b列により識別マーク(識別子)15が構成されている。
この粗面領域13の表面粗さRaは10〜100μmが好ましく、より好ましくは10〜50μm、さらに好ましくは20μmである。また、平坦領域14の表面粗さRaは0.05〜5μmが好ましく、より好ましくは1〜3μm、さらに好ましくは2μmである。
このWLCSPでは、図2に示すように、裏面に光Lが入射した場合、粗面領域13では乱反射となり、平坦領域14では正反射(一方向のみへの反射)となるので、粗面領域13と平坦領域14との間に光沢差が生じることとなる。この光沢差は目視で容易に判別することができるために、粗面領域13と平坦領域14との識別を容易に行うことができる。したがって、この平坦領域14を構成する文字14a、14b列を識別マーク15とすれば、識別マーク15を目視で容易に判別することができる。
次に、本実施形態のWLCSPの製造方法について説明する。
ここでは、粗面領域13の形成方法について説明する。
まず、図3(a)に示すように、実装面11aに金属パッド12、12、…が設けられたシリコン基板11を用意し、このシリコン基板11の裏面11bに、スピンコート法等を用いて、例えば、感光性ポリイミド樹脂、ポリウレタン樹脂、アクリル樹脂、感光性SOG(Silicon On Glass)等からなる耐サンドブラスト性の高い感光材料(シリコン基板11と異なる物質)を塗布して乾燥させ、マスク層(感光層)21とする。
次いで、図3(b)に示すように、マスク層21上に、識別マークに対応する部分に開口22が形成されたマスク23を配置し、このマスク23を用いてマスク層21を露光・現像し、マスク層21のうち識別マークに対応する部分のみを選択して残し、それ以外の部分を除去する。これにより、樹脂膜21は識別マークに対応する部分のみが残存したマスク層21aとなる。
次いで、図3(c)に示すように、サンドブラスト法により、マスク層21aを介してシリコン基板11の裏面11bを粗面処理する。ここでは、酸化ケイ素微粒子、ソーダガラス微粒子等の無機微粒子24をマスク層21a及び露出された裏面11bに吹き付けると、マスク層21aは耐サンドブラスト性が高いので、無機微粒子24が吹き付けられても跳ね返してしまい、その下の裏面11b部分が削られる虞はないが、露出した裏面11bは耐サンドブラスト性を有しないので、無機微粒子24が吹き付けられると容易に削り取られ、表面が粗されることになる。
これにより、裏面11bのうち露出された部分は、サンドブラスト処理されて表面粗さRaが50〜100μmの粗面領域13となり、マスク層21aにより覆われた部分はサンドブラスト処理が成されないので、表面粗さRaが0.05〜10μmの平坦領域14となる。
次いで、図3(d)に示すように、マスク層21aを剥離して平坦領域14を露出させる。
以上により、シリコン基板11の裏面11bに、粗面領域13及び平坦領域14を形成することができる。そして、この平坦領域14を所定形状の文字14a、14b列とすれば、これらの文字14a、14b列により識別マーク15を構成することができる。
以上説明した様に、本実施形態のWLCSPによれば、シリコン基板11の実装面11aとは反対側の裏面に、サンドブラスト法により表面が粗された粗面領域13、及び表面が粗されていない平坦領域14を形成し、この平坦領域14を所定形状の文字14a、14b列からなる識別マーク15としたので、表面粗さの違いにより識別マーク15を容易に識別することができ、誤って識別したり、識別不能になったり等の虞がない。
また、裏面11bの一部を粗面領域13としたので、裏面11b全体の表面積を増加させることができ、その結果、放熱特性を向上させることができる。
さらに、識別に表面粗さの違いを利用するので、目視にて識別することができ、識別の際に半導体素子にダメージを与える虞もない。
本実施形態のWLCSPの製造方法によれば、シリコン基板11の裏面11bにマスク層21を形成し、このマスク層21を露光・現像し、識別マークに対応する部分のみが残存したマスク層21aとし、このマスク層21aを介してシリコン基板11の裏面11bを粗面処理し、その後、マスク層21aを剥離するので、簡単な装置を用いて、シリコン基板11の裏面11bに、粗面領域13及び平坦領域14を容易に形成することができる。
「第2の実施形態」
図4は本発明の第2の実施形態のWLCSPを示す部分斜視図であり、本実施形態のWLCSPが、上述した第1の実施形態のWLCSPと異なる点は、第1の実施形態のWLCSPでは、マスク層21aを剥離して平坦領域14を露出させたのに対し、本実施形態のWLCSPでは、マスク層(感光層)31を、例えば、感光性ポリイミド樹脂、ポリウレタン樹脂、感光性SOG(Silicon On Glass)等からなる熱伝導性及び耐サンドブラスト性に優れた感光材料(シリコン基板11と異なる物質)により構成し、このマスク層31を剥離せずに平坦領域14上を覆う構成とした点である。
本実施形態のWLCSPにおいても、第1の実施形態のWLCSPと同様の作用・効果を奏することができる。
しかも、マスク層31を、熱伝導性及び耐サンドブラスト性に優れた感光材料により構成したので、裏面11b全体の表面積を増加させることができ、その結果、この裏面11bにおける放熱特性を向上させることができる。
以上、本発明の第1及び第2の実施形態について説明したが、本発明は第1及び第2の実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で様々に変更可能である。
例えば、第1及び第2の実施形態では、平坦領域14を識別マーク15としたが、粗面領域13を所定形状の文字列からなる識別マークとしてもよい。
また、粗面領域13をサンドブラスト法により形成したが、この粗面領域13を、ダイサーブレード等により形成された縞状、島状、ドット状等の凹凸領域とし、放熱性を向上させてもよい。さらに、この凹凸領域にサンドブラスト処理を施してもよい。
また、粗面領域13に、ダイサーブレード等により縞状、島状、ドット状等の凹凸を形成してもよい。
さらに、シリコンウエハをダイシングして個々のWLCSPとする際に、シリコンウエハの分離部にダイサーブレード等でハーフカットを入れ、識別マーク15を形成した後、サンドブラスト処理を行ってもよい。この場合、ハーフカットの部分の端部が丸みを帯びるようになるので、欠けや割れが生じ難くなり、素子の信頼性が向上する。
また、第1の実施形態では、サンドブラスト法により粗面処理することとしたが、この粗面処理は、サンドブラスト法に限らず、エアーブラスト法、ショットブラスト法、マイクロブラスト法等、種々のブラスト法が適用可能である。
また、ブラスト材(研磨材)としては、上述した無機微粒子24に限らず、ガーネット等の鉱物系材料、ジルコニアやガラスビーズ等のセラミック系材料、鉄粉、スチールビーズ、ステンレスビーズ、スチールワイヤ、ステンレスワイヤ等の金属系材料、ナイロン、ポリカーボネート等の樹脂系材料、等を用いることができる。
また、第1の実施形態では、マスク層21aを介してシリコン基板11の裏面11bを粗面処理することとしたが、マスク層を用いずに、裏面11b全面にブラスト処理を施して裏面11bを粗くした後、この粗面に直接、マイクロブラスト法により描画する(または、その逆を含む)方法を用いてもよい。
本発明は、シリコン基板11の実装面11aとは反対側の裏面に、サンドブラスト法により表面が粗された粗面領域13、及び表面が粗されていない平坦領域14を形成し、この平坦領域14を所定形状の文字14a、14b列からなる識別マーク15としたものであるから、WLCSPはもちろんのこと、この種以外のCSP、あるいはボール・グリッド・アレイ(BGA)等の半導体チップにも適用可能であり、その工業的効果は非常に大きなものである。
本発明の第1の実施形態のWLCSPを示す部分斜視図である。 本発明の第1の実施形態のWLCSPの作用を示す部分斜視図である。 本発明の第1の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第2の実施形態のWLCSPを示す部分斜視図である。 従来のバーコード付き半導体ウエハの一例を示す斜視図である。 従来の識別コード付きWLCSPの一例を示す斜視図である。 従来の識別コード付きWLCSPの他の一例を示す斜視図である。
符号の説明
11…シリコン基板、11a…実装面、11b…裏面、12…金属パッド、13…粗面領域、14…平坦領域、14a、14b…文字、15…識別マーク、21、21a…マスク層、22…開口、23…マスク、24…無機微粒子、31…マスク層。

Claims (3)

  1. 電子回路が形成された半導体基板の実装面とは反対側の主面に、前記半導体基板と異なる物質からなる層を形成し、
    次いで、当該層のうち識別子に対応する部分のみを残すように選択除去し、
    前記主面における放熱特性が向上するように残った層をマスクとして前記主面をサンドブラスト法により粗面処理し、
    前記粗面処理の後に前記マスクを除去することを特徴とする半導体素子の製造方法。
  2. 前記層は、感光層であることを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 請求項1または請求項2に記載の半導体素子の製造方法を有するウエハレベル・チップサイズ・パッケージの製造方法であって、
    さらに、前記半導体基板の実装面に金属パッドを設ける工程を有することを特徴とするウエハレベル・チップサイズ・パッケージの製造方法。
JP2004172562A 2004-03-15 2004-06-10 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法 Expired - Fee Related JP4345584B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004172562A JP4345584B2 (ja) 2004-06-10 2004-06-10 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法
SG200501504A SG115753A1 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
US11/076,055 US7830011B2 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
SG200800506-8A SG139753A1 (en) 2004-03-15 2005-03-10 Semiconductor device
CNA2005100741688A CN1681117A (zh) 2004-03-15 2005-03-11 半导体元件及其晶片级芯片尺寸封装
TW094107609A TWI264828B (en) 2004-03-15 2005-03-11 Semiconductor element and wafer level chip size package therefor
KR1020050021177A KR100686986B1 (ko) 2004-03-15 2005-03-14 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020060102739A KR20060121777A (ko) 2004-03-15 2006-10-23 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020060121567A KR100834206B1 (ko) 2004-03-15 2006-12-04 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
KR1020070042278A KR20070064564A (ko) 2004-03-15 2007-05-01 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172562A JP4345584B2 (ja) 2004-06-10 2004-06-10 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2005353821A JP2005353821A (ja) 2005-12-22
JP4345584B2 true JP4345584B2 (ja) 2009-10-14

Family

ID=35588027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172562A Expired - Fee Related JP4345584B2 (ja) 2004-03-15 2004-06-10 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4345584B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101940B2 (ja) * 2007-07-18 2012-12-19 日本インター株式会社 半導体ウェハの印刷方法
TWI407542B (zh) * 2008-06-19 2013-09-01 Unimicron Technology Corp 嵌埋半導體元件之電路板及其製法
KR101180813B1 (ko) 2011-01-18 2012-09-07 엘지전자 주식회사 태양 전지
JP5909988B2 (ja) * 2011-10-25 2016-04-27 株式会社村田製作所 電子部品の印字方法

Also Published As

Publication number Publication date
JP2005353821A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
TWI664668B (zh) 用於單一化半導體晶圓之方法
US8053337B2 (en) Method of manufacturing semiconductor device
US6759311B2 (en) Fan out of interconnect elements attached to semiconductor wafer
US20050199995A1 (en) Semiconductor element and wafer level chip size package therefor
KR100618213B1 (ko) 반도체 장치 및 그 제조 방법
US20050224920A1 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
JP4507175B2 (ja) 半導体装置の製造方法
JP4345584B2 (ja) 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法
TW201133714A (en) Wafer and method for forming the same
US20080029877A1 (en) Method for separating package of wlp
JP2005303214A (ja) 半導体ウェーハの研削方法
JP4499761B2 (ja) 半導体装置
JP2005260128A (ja) 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ
JP2009081219A (ja) 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
US20170323855A1 (en) Laser scribe structures for a wafer
JP2004119468A (ja) ウエーハレベルパッケージの分割方法
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP2006269490A (ja) ウェーハ識別方法および半導体装置の製造方法
JP2008217384A (ja) 回路チップ及びその製造方法、並びにこれを搭載したrfid回路装置
CN110970362B (zh) 芯片封装体的制造方法
TWI683415B (zh) 晶片封裝體的製造方法
JP6105872B2 (ja) ウエーハの加工方法
CN111199887B (zh) 芯片封装体的制造方法
CN111490031A (zh) 用于表示芯片的追踪编号的代码图案
TW447109B (en) Method for protecting the wafer mark

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R150 Certificate of patent or registration of utility model

Ref document number: 4345584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees