JP4337632B2 - 無線受信装置 - Google Patents
無線受信装置 Download PDFInfo
- Publication number
- JP4337632B2 JP4337632B2 JP2004150594A JP2004150594A JP4337632B2 JP 4337632 B2 JP4337632 B2 JP 4337632B2 JP 2004150594 A JP2004150594 A JP 2004150594A JP 2004150594 A JP2004150594 A JP 2004150594A JP 4337632 B2 JP4337632 B2 JP 4337632B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuits Of Receivers In General (AREA)
Description
本発明は、無線LAN、携帯電話などの無線通信システムの受信回路及びこれを用いた無線通信装置に関する。
無線通信システムまたはその装置において、IEEE802.11を初めとするCSMAベースの無線システムなどはChannel Clearance Assessment(以後、CCAとする)機能が必要である。CCAとは、アンテナ入力端子において各方式の最低受信信号レベル以上の受信信号が入力されたことと、及び受信信号が受信したい信号形式のものか否かを検出する機能である。CCAが検出された時は、そのチャネルは使用されているとみなし、送信信号を送信することはできない。CCA機能の誤動作している他の局がそのチャネルを使用しているにもかかわらず、ある局が送信信号を送信してしまい、その他の局に干渉を与えることになる。このため、本来の通信中のシステム系は、通信品質が劣化したり、通信スループットが低下したりすることになる。
次に従来の受信回路の全体ブロック構成図の例を図５に示す。
ここでは、最近多くの無線トランシーバーで採用されているダイレクトコンバージョン方式の例を示した。
はじめに、受信信号検出に関する動作を説明する。
ここでは、最近多くの無線トランシーバーで採用されているダイレクトコンバージョン方式の例を示した。
はじめに、受信信号検出に関する動作を説明する。
アンテナ２１０から受信された信号は、低雑音受信増幅器２１３、第１，第２周波数変換回路２２１，２２３、第１，第２チャネルフィルタ２２５，２２６を介し、RSSI測定回路２３２に入力される。RSSI測定回路２３２では、ある決められた時間内に信号のピークレベル（または平均レベル）を測定する。RSSI検出回路（２３３）はそのピーク電圧レベル（または平均レベル）と事前に設定されたRSSIスレッショルド電圧Ｖｔｈを比較する。このRSSIスレッショルド電圧ＶｔｈはRSSI測定回路２３２の出力におけるアンテナ端（２１０）での最小受信電力レベルに相当する。たとえば、IEEE802.11bではアンテナ端で−76dBm以下に相当するRSSIスレッショルド電圧Ｖｔｈが設定されることが、規格で仕様化されている。RSSI測定回路２３２の出力において、RSSIスレッショルド電圧Ｖｔｈを越えた場合、RSSIを検出したとみなし、“H”信号がベースバンドシグナルプロセッサーに出力される。
ベースバンドシグナルプロセッサー（ベースバンド信号処理回路）２４０は、データ復調回路の他にプリアンブル判定回路２４２、CCA判定回路２４１などで構成されている。プリアンブル判定回路２４２は受信信号からプリアンブルのデータが含まれていることを検出する。例えば、受信されたプリアンブル信号から復調されたデータ系列とその受信回路をあらかじめもったデータ系列との相関をとることで、判定することができる。検出した場合は“H”をAnalog Control Logic（アナログ制御回路）２３６及びCCA判定回路２４１に出力する。CCA判定回路２４１はRSSI測定回路２３２の出力信号を基準電圧源２３７と比較器２３３で比較し、この結果得られた比較データとプリアンブル判定回路２４２の出力信号を入力としAND演算して出力する論理回路である。このＡＮＤ演算の出力が“H”のときCCAから“Ｈ”の制御信号（ＣＣＫ）が出力され、その結果、送信信号を送信することができなくなる。
アナログ制御回路（Analog Control Logic）２３６は、RSSI立上りタイミングを基準とし、ある決められた時間Tdet内に前記プリアンブル判定回路２４２から“H”信号がこない場合、RSSI測定回路２３２をリセットする。“H”信号が来ないということは受信信号が雑音であることを意味する。
特開平１０−８４２９４号公報
特開平１１−５５１３８号公報
電子レンジ、Bluetoothなどから発生する大きな帯域外干渉ノイズなどの雑音を受信機で受信した場合、RSSI測定回路は雑音信号のピーク（または平均値）を検出する。RSSI立上り検出回路は、そのピーク値（または平均値）がRSSIスレッショルド電圧を越えた場合、“H”を出力する。データフロント判定回路（プリアンブル判定回路）はプリアンブルがないため“H”を出力しない。その結果、Tdet秒後にRSSI測定回路はリセットされる。
しかしながら、プリアンブルを検出している時間、すなわち、このTdet内に希望受信信号を受信した場合、たとえ十分なS/N比を持った信号を受信したとしてもプリアンブルが検出できず、正しく復調できなくなる。その結果、通信スループットを低下させてしまう。
そこで、本発明の目的は、無線送信、受信システムに周囲から雑音が入っても受信装置内に構成されているＣＣＡ機能を正確に動作させ通信チャンネルを特定することができる無線受信装置を提供することにある。
しかしながら、プリアンブルを検出している時間、すなわち、このTdet内に希望受信信号を受信した場合、たとえ十分なS/N比を持った信号を受信したとしてもプリアンブルが検出できず、正しく復調できなくなる。その結果、通信スループットを低下させてしまう。
そこで、本発明の目的は、無線送信、受信システムに周囲から雑音が入っても受信装置内に構成されているＣＣＡ機能を正確に動作させ通信チャンネルを特定することができる無線受信装置を提供することにある。
本発明の無線受信装置は、受信信号を増幅する受信増幅器と、発振信号を発生するローカル発振器と、前記受信増幅器からの出力信号と前記ローカル発振器からの発振信号が供給され周波数変換する周波数変換回路と、前記周波数変換回路からの出力信号を用いて該出力信号のデータの前部のプリアンブルを判定するデータフロント判定回路と、前記周波数変換回路からの出力信号を用いて該出力信号のデータの後部のデータを判定するデータエンド判定回路と、前記周波数変換回路からの出力信号が供給され前記受信信号の信号レベルを測定する受信信号レベル測定回路と、前記受信信号レベル測定回路からの出力信号の遷移状態の立上りエッジと基準電圧を比較し、該出力信号のエッジが基準電圧より高い場合制御信号を出力し、前記出力信号のエッジが基準電圧より低い場合前記制御信号の出力を停止する受信信号レベル検出回路と、前記受信信号レベル検出回路からの出力信号と前記データフロント判定回路からの出力信号を用いて信号処理することにより、前記出力信号の遷移状態を検出し、かつ、前記データの前部のプリアンブルが無い場合は通信チャンネル信号がないと判定し、前記出力信号の遷移状態を検出し、かつ、前記データの前部のプリアンプルが有る場合は通信チャンネル信号があると判定して通信チャンネルを特定し、相補符号変調信号を生成して該相補符号変調信号により前記特定された通信チャンネルの情報転送レートを前記受信信号の検出レベルが小さい第１のレベルの場合第１の転送レートに設定し、検出レベルが前記第１のレベルより大きい第２の場合第１の転送レートより速い第２の転送レートに設定する、通信チャネル判定回路とを備えた。
本発明の受信装置は、受信信号を増幅する受信増幅器と、発振信号を発生するローカル発振器と、前記受信増幅器からの出力信号と前記ローカル発振器からの発振信号が供給され周波数変換する周波数変換回路と、前記周波数変換回路により周波数変換して、受信信号をベースバンドに変換し、該変換したベースバンド信号の立上りエッジと基準信号を用いて前記受信信号レベルを測定する受信信号レベル測定回路と、前記受信信号レベル測定回路からの出力信号の遷移状態の立上りエッジと基準電圧を比較し、基準電圧より高い場合制御信号を出力し、前記出力信号の遷移状態の立上りエッジが基準電圧より低い場合制御信号の出力を停止する受信信号レベル検出回路と、前記ベースバンド信号と前記受信信号レベル検出回路から出力された制御信号を用いて信号処理することにより、前記出力信号の立ち上がりエッジが入力され、かつ、前記ベースバンド信号のデータの前部のプリアンブルが入力されない場合は通信チャンネル信号がないと判定し、前記出力信号の立上りエッジが入力され、かつ、前記データの前部のプリアンプルが入力される場合は通信チャンネル信号があると判定して通信チャンネルを特定し、相補符号変調信号を生成して該相補符号変調信号により前記特定された通信チャンネルの情報転送レートを前記受信信号の検出レベルが小さい第１のレベルの場合第１の転送レートに設定し、検出レベルが前記第１のレベルより大きい第２の場合第１の転送レートより速い第２の転送レートに設定する、ベースバンド信号処理回路と、前記ベースバンド信号処理回路からの出力信号に応じて前記受信信号レベル検出回路を制御するための制御信号を発生するスイッチ制御回路と、前記受信信号レベル測定回路からの出力信号を演算する複数の演算装置を前記スイッチ制御回路からの制御信号に応じて切り換えるスイッチとを備えた。
受信信号のプリアンブルを検出している時間（所定期間（Tdet内）に希望受信信号を受信した場合）、S/N比にかかわらず、かつプリアンブルが検出困難なときでも、受信装置内に構成されているＣＣＡ機能を正確に動作させ正しく復調して通信チャンネルを特定することができまた通信スループットを維持できる。
本発明の無線受信装置は、受信信号をベースバンドに復調した後、この復調したベースバンド信号のデータの前部の有無を判定するデータフロント判定回路と、このデータの後部を判定するデータエンド判定回路と、受信信号の信号レベルを測定する受信信号レベル測定回路と、この受信信号レベル測定回路からの出力信号の遷移状態を検出する受信信号レベル検出回路と、この受信信号検出回路の出力信号とデータエンド判定回路からの信号を用いて信号処理し、通信チャンネルを特定する。
〔第１実施形態〕
本発明のシステム構成とその動作について図を用いて説明する。
図１に、本発明の受信装置１００の全体のシステムブロック構成図の例を示している。図１において、受信装置は、アンテナ（ＡＮＴ）１０、高周波帯域フィルタ（ＲＦＢＰＦ）１１、スイッチ（ＳＷ）１２、低雑音受信増幅器１３、第１，第２周波数変換回路２１，２３、移相器２２、発振器２４、ＰＬＬ（Phase Lock Loop）回路２７、第１，第２ベースバンド増幅器３０，３４、ＲＳＳＩ測定回路３２、第１，第２ＡＤＣ３１，３５、ＲＳＳＩ立上り検出回路３７、ベースバンド信号処理回路４０などで構成されている。さらにこのベースバンド信号処理回路４０は、ＣＣＡ判定回路４１、データフロント判定回路（プリアンブル判定回路）４２、データエンド判定回路４３などで構成されている。
次に各構成部分とその動作について説明する。
本発明のシステム構成とその動作について図を用いて説明する。
図１に、本発明の受信装置１００の全体のシステムブロック構成図の例を示している。図１において、受信装置は、アンテナ（ＡＮＴ）１０、高周波帯域フィルタ（ＲＦＢＰＦ）１１、スイッチ（ＳＷ）１２、低雑音受信増幅器１３、第１，第２周波数変換回路２１，２３、移相器２２、発振器２４、ＰＬＬ（Phase Lock Loop）回路２７、第１，第２ベースバンド増幅器３０，３４、ＲＳＳＩ測定回路３２、第１，第２ＡＤＣ３１，３５、ＲＳＳＩ立上り検出回路３７、ベースバンド信号処理回路４０などで構成されている。さらにこのベースバンド信号処理回路４０は、ＣＣＡ判定回路４１、データフロント判定回路（プリアンブル判定回路）４２、データエンド判定回路４３などで構成されている。
次に各構成部分とその動作について説明する。
アンテナ１０は、マイクロ波帯域において、マイクロストリップラインで形成されていて、１／４波長を用いたアンテナでＰＣカードに収納できるように小型形状にしてある。
高周波帯域フィルタ１１は、マイクロストリップラインで構成され、たとえばＷ−ＬＡＮ（無線ラン）のＩＥＥＥ８０２１１ａ，ｂフォーマットでは５．０ＧＨｚ，２．４ＧＨｚで、それぞれ１００ＭＨｚ，８３．５ＭＨｚ帯域幅の特性を有する帯域フィルタであり、その帯域外の信号またはノイズを除去する。
高周波帯域フィルタ１１は、マイクロストリップラインで構成され、たとえばＷ−ＬＡＮ（無線ラン）のＩＥＥＥ８０２１１ａ，ｂフォーマットでは５．０ＧＨｚ，２．４ＧＨｚで、それぞれ１００ＭＨｚ，８３．５ＭＨｚ帯域幅の特性を有する帯域フィルタであり、その帯域外の信号またはノイズを除去する。
スイッチ１２は送信、受信の切り替えスイッチであり、化合物ＦＥＴで構成されている。受信時はスイッチを切り替えＲｘに接続し、また送信時はＴＸに接続するようにしてある。今回の発明においては、受信系に関する発明であるので、スイッチ１２はＲｘと接続されている。
低雑音受信増幅器１３は受信装置の初段に構成されるものであり、入力信号レベルが小さいときでも音質、画質などを確保するため特にＳ／Ｎの良い増幅器すなわち雑音指数（ＮＦ）を小さくしたローノイズアンプが用いられている。
低雑音受信増幅器１３は受信装置の初段に構成されるものであり、入力信号レベルが小さいときでも音質、画質などを確保するため特にＳ／Ｎの良い増幅器すなわち雑音指数（ＮＦ）を小さくしたローノイズアンプが用いられている。
第１，第２周波数変換回路２１，２３はいわゆる直交復調回路用ミキサであり、このミキサに低雑音受信増幅器１３から増幅された受信信号が２分配（Ｉ，Ｑ信号）されてそれぞれに入力される。一方ＰＬＬ回路２７で発振周波数と位相を安定にした発振信号を発振器２４に供給し、この発振器２４から安定した発振信号を出力する。この発振信号は移相器２２に供給され、所定量位相シフトした発振信号、たとえば０度と９０度に位相シフトし、この位相量が互いに異なる２つの発振信号を上述の第１，第２周波数変換回路（各ミキサ）２１，２３へ供給する。この結果各第１、第２周波数変換回路２１，２３からは、入力信号と発振器２４からの発振信号の周波数差が導出され、ベースバンドのＩ，Ｑ信号が取り出される。
発振器２４はＰＬＬ回路２７と別のブロックに構成してあるが、ＰＬＬ回路２７内に構成しているＶＣＯであっても良い。このような構成にすると発振器の周波数をより安定に動作させることができる。
一方、従来には、入力信号を２回も周波数変換してベースバンドに変換する構成があり、この方式は回路構成が複雑でかつ周波数の安定化が難しかった。しかし、本発明の構成では発振器２４をＰＬＬ２７を用いて制御しているため、発振器２４の発振周波数と位相を正確に制御できるので、入力信号を１回の周波数変換でベースバンドに変換できる利点がある。
一方、従来には、入力信号を２回も周波数変換してベースバンドに変換する構成があり、この方式は回路構成が複雑でかつ周波数の安定化が難しかった。しかし、本発明の構成では発振器２４をＰＬＬ２７を用いて制御しているため、発振器２４の発振周波数と位相を正確に制御できるので、入力信号を１回の周波数変換でベースバンドに変換できる利点がある。
第１，第２ベースバンド増幅器３０，３４は、ダイレクトコンバージョンされてベースバンド（周波数）に変換された信号を第１，第２チャンネルフィルタ２５，２６を用いて帯域外の信号を減衰しかつノイズも減少させた後希望の信号のみを増幅する。さらに、このベースバンド増幅器３０，３４はアナログ制御回路３６からの制御信号に応じて増幅度を可変できるように構成されている。
ADC３１，３５は、アナログ信号をディジタル信号に変換する動作をする。このＡＤＣ３１，３５に供給される入力信号は、アナログ制御回路３６の制御信号によりベースバンド増幅器３０，３４の増幅度が制御されていて、その結果これらのベースバンド増幅器３０，３４からの出力信号の振幅レベルは一定値になる。この入力レベルは一般に、ＡＤＣ３１，３５の入力振幅のフルスケール（レベル）になるよう設定される。ディジタル信号に変換する理由は、後段のベースバンド信号処理回路４０でディジタル的に信号処理するためである。
ADC３１，３５は、アナログ信号をディジタル信号に変換する動作をする。このＡＤＣ３１，３５に供給される入力信号は、アナログ制御回路３６の制御信号によりベースバンド増幅器３０，３４の増幅度が制御されていて、その結果これらのベースバンド増幅器３０，３４からの出力信号の振幅レベルは一定値になる。この入力レベルは一般に、ＡＤＣ３１，３５の入力振幅のフルスケール（レベル）になるよう設定される。ディジタル信号に変換する理由は、後段のベースバンド信号処理回路４０でディジタル的に信号処理するためである。
次に、RSSI測定回路３２にフィルタ２５，２６からの出力信号I,Qが供給され、ある決められた時間内に受信信号のピーク値または平均値が検出される。
ＲＳＳＩ立上り検出回路３７はＲＳＳＩ測定回路３２から検出された受信信号の信号レベルの立上りに同期して、その検出レベルと予め設定された任意の基準レベルとを比較し、比較結果に応じて制御信号を出力する。詳細については後述する。
ベースバンド信号処理回路４０にはＡＤＣ３１、３５でディジタル化されたベースバンド信号が供給される。この入力されたベースバンド信号、たとえばＩＥＥＥ８０２．１１ｂにおいては、ＭＡＣフレームのヘッダのプリアンブルデータなどがある。このプリアンブル（データフロント）判定回路４２ではプリアンブルデータが有るか無いかの判定をし、ＣＣＡ判定回路４１では、ＲＳＳＩ立上り検出回路３７とプリアンブル判定回路４２からのそれぞれの出力信号を用いてＣＣＡ信号が有るか無いかの判定を行う。またデータエンド判定回路４３は、プリアンブルとデータからなるフレーム信号のデータの終わりを検出し、ＲＳＳＩ立上り回路３７とアナログ制御回路３６へ制御信号を出力する。
アナログ制御回路３６は上述したプリアンブル判定回路４２とデータエンド判定回路４３からの制御信号が供給され、この制御信号に応じて第１，第２ベースバンド増幅器３０，３４の利得を制御する。これにより出力レベルを一定にしている。
ＲＳＳＩ立上り検出回路３７はＲＳＳＩ測定回路３２から検出された受信信号の信号レベルの立上りに同期して、その検出レベルと予め設定された任意の基準レベルとを比較し、比較結果に応じて制御信号を出力する。詳細については後述する。
ベースバンド信号処理回路４０にはＡＤＣ３１、３５でディジタル化されたベースバンド信号が供給される。この入力されたベースバンド信号、たとえばＩＥＥＥ８０２．１１ｂにおいては、ＭＡＣフレームのヘッダのプリアンブルデータなどがある。このプリアンブル（データフロント）判定回路４２ではプリアンブルデータが有るか無いかの判定をし、ＣＣＡ判定回路４１では、ＲＳＳＩ立上り検出回路３７とプリアンブル判定回路４２からのそれぞれの出力信号を用いてＣＣＡ信号が有るか無いかの判定を行う。またデータエンド判定回路４３は、プリアンブルとデータからなるフレーム信号のデータの終わりを検出し、ＲＳＳＩ立上り回路３７とアナログ制御回路３６へ制御信号を出力する。
アナログ制御回路３６は上述したプリアンブル判定回路４２とデータエンド判定回路４３からの制御信号が供給され、この制御信号に応じて第１，第２ベースバンド増幅器３０，３４の利得を制御する。これにより出力レベルを一定にしている。
次に本発明の受信装置１００の動作について図１を用いて説明する。
アンテナ１０で受信された電波（信号）たとえば、ＩＥＥＥ８０２．１１ｂで２．４ＧＨｚの周波数拡散されたマイクロ波信号は、所定のバンド幅のみ通過する高周波帯域フィルタ１１でこの希望の信号のみを通過させる。ここで、所定のバンド幅にして帯域外の信号やノイズを除去している。その後、高周波帯域フィルタ１１を通過した信号はスイッチ（ＳＷ）１２に供給される。このＳＷ１２は受信時（Ｒｘ）または送信時（Ｔｘ）に応じて信号転送ラインを切り替える。高周波帯域フィルタ１１からの出力信号は受信時の場合、ＳＷ１２でＲｘ側に切り替えられてＳＷ１２に入力された信号は低雑音受信増幅器１３へ供給される。ここでローノイズ特性を有する高周波アンプで増幅された信号は２分配され、次段の第１，２周波数変換回路２１，２３にそれぞれ供給さる。また発振器２４から移相器２２を介して０度と９０度の位相差を有する２つの発振信号も同時に供給される。すなわち、ここでマイクロ波帯域の入力信号がベースバンド周波数に１度にダウンコンバートされＩＱ復調されている。発振器２４はＰＬＬ回路２７で制御されているので、周波数精度と位相の安定度がよく、そのため１回でベースバンドへ周波数変換している。つぎに、ダウンコンバートされたベースバンド信号はＬＰＦの特性を有するフィルタ２５，２６に供給され、高周波成分やノイズを除去する。
アンテナ１０で受信された電波（信号）たとえば、ＩＥＥＥ８０２．１１ｂで２．４ＧＨｚの周波数拡散されたマイクロ波信号は、所定のバンド幅のみ通過する高周波帯域フィルタ１１でこの希望の信号のみを通過させる。ここで、所定のバンド幅にして帯域外の信号やノイズを除去している。その後、高周波帯域フィルタ１１を通過した信号はスイッチ（ＳＷ）１２に供給される。このＳＷ１２は受信時（Ｒｘ）または送信時（Ｔｘ）に応じて信号転送ラインを切り替える。高周波帯域フィルタ１１からの出力信号は受信時の場合、ＳＷ１２でＲｘ側に切り替えられてＳＷ１２に入力された信号は低雑音受信増幅器１３へ供給される。ここでローノイズ特性を有する高周波アンプで増幅された信号は２分配され、次段の第１，２周波数変換回路２１，２３にそれぞれ供給さる。また発振器２４から移相器２２を介して０度と９０度の位相差を有する２つの発振信号も同時に供給される。すなわち、ここでマイクロ波帯域の入力信号がベースバンド周波数に１度にダウンコンバートされＩＱ復調されている。発振器２４はＰＬＬ回路２７で制御されているので、周波数精度と位相の安定度がよく、そのため１回でベースバンドへ周波数変換している。つぎに、ダウンコンバートされたベースバンド信号はＬＰＦの特性を有するフィルタ２５，２６に供給され、高周波成分やノイズを除去する。
第１，第２チャンネルフィルタ２５，２６を通過したそれぞれの信号は、第１，第２ベースバンド増幅器３０，３４に供給され、所定の信号レベルになるよう増幅される。さらに、この第１，第２ベースバンド増幅器３０，３４はアナログ制御回路３６からの制御信号レベルに応じて増幅度を可変し、出力信号が一定になるように制御される。
第１，第２ベースバンド増幅器３０，３４で信号が十分増幅されて振幅レベルが所定値になった状態で、ADC３１，３５に供給され、この信号すなわちアナログ信号をディジタル信号に変換する。これはベースバンド信号処理回路４０でディジタル的に信号処理するためである。
第１，第２ベースバンド増幅器３０，３４で信号が十分増幅されて振幅レベルが所定値になった状態で、ADC３１，３５に供給され、この信号すなわちアナログ信号をディジタル信号に変換する。これはベースバンド信号処理回路４０でディジタル的に信号処理するためである。
一方、第１，第２チャンネルフィルタ２５，２６からＲＳＳＩ測定回路３２に出力信号I,Qが供給さて、ここで受信信号レベルを検出する。このＲＳＳＩ測定回路３２で検出した結果得られた出力信号をＲＳＳＩ立上り検出回路３７に供給し、この出力信号と予め設定された任意の基準レベルとを比較し、この比較結果に応じて制御信号を出力する。たとえば、プリアンブルデータが有るか無いかの判定をし、プリアンブルデータが無いと制御信号、たとえば論理レベル“Ｌ”とし、所定時間後Ｔｄｅｔ秒後にＲＳＳＩ測定回路３２にリセット信号を出力する。プリアンブルデータがあると制御信号“Ｈ”を出す。
ベースバンド信号処理回路４０にはＡＤＣ３１、３５でディジタル化されたベースバンド信号が供給される。この入力されたベースバンド信号、たとえばＩＥＥＥ８０２．１１ｂにおいて、パケット信号のプロトコル・データユニットにはプリアンブル部分、ＰＣＬＰ（Physical Layer Convergence Protocol）ヘッダ部分、MAC Protocol Data Unit 部分のデータ情報がある。このヘッダにあるプリアンブルデータをプリアンブル判定回路４２に供給し、上述したプリアンブルデータが有るか無いかの判定をしている。
ベースバンド信号処理回路４０にはＡＤＣ３１、３５でディジタル化されたベースバンド信号が供給される。この入力されたベースバンド信号、たとえばＩＥＥＥ８０２．１１ｂにおいて、パケット信号のプロトコル・データユニットにはプリアンブル部分、ＰＣＬＰ（Physical Layer Convergence Protocol）ヘッダ部分、MAC Protocol Data Unit 部分のデータ情報がある。このヘッダにあるプリアンブルデータをプリアンブル判定回路４２に供給し、上述したプリアンブルデータが有るか無いかの判定をしている。
ＣＣＡ判定回路４１では、ＲＳＳＩ立上り検出回路３７とプリアンブル判定回路４２からのそれぞれの出力信号を用いてＣＣＡ信号が有るか無いかの判定を行う。またデータエンド判定回路４３は、プリアンブルとデータからなるフレームのデーダの終わりを検出しその検出結果に応じて、ＲＳＳＩ立上り回路３７とアナログ制御回路３６へ制御信号を出力する。
アナログ制御回路３６では、上述したプリアンブル判定回路４２とデータエンド判定回路４３からの制御信号が供給され、この制御信号に応じて第１，第２ベースバンド増幅器３０，３４の利得を制御する。これにより出力レベルを一定にしている。
アナログ制御回路３６では、上述したプリアンブル判定回路４２とデータエンド判定回路４３からの制御信号が供給され、この制御信号に応じて第１，第２ベースバンド増幅器３０，３４の利得を制御する。これにより出力レベルを一定にしている。
このように、ＲＳＳＩ測定回路３２の後段にＲＳＳＩ立上り検出回路を設け、立上りのエッジで検出したので、ＣＣＡ判定回路４１はS/N比にかかわらず、かつプリアンブルが検出で困難なときでも、ＣＣＡ機能を正確に動作させ正しく復調して通信チャンネルを特定することができまた通信スループットを維持できる。
〔第２実施形態〕
次に本発明の第２の実施形態について図を用いて説明する。
図２に、１図に示した本発明のＲＳＳＩ立上り検出回路３７Ａの回路図例を示す。
ベースバンドのアナログ信号がＲＳＳＩ測定回路３２に供給され、受信信号（指示レベル）が検出されてこのＲＳＳＩ測定回路３２の出力端子から出力信号が取り出される。この出力信号の立上りを検出するＲＳＳＩ立上り検出回路３７について具体的に説明する。
図２において、ＲＳＳＩ立上り検出回路３７は、ＲＳＳＩ測定回路（３２）からの出力信号が一方の入力端子に供給されかつ他方の入力端子に基準電圧源が供給される第1の電圧比較器１１１、第2の電圧比較器１１４と、この第1の電圧比較器１１１の出力信号と第2の電圧比較器１１４の出力信号を切り替えるためのスイッチ１１３とこのスイッチ１１３を制御するためのスイッチ制御回路１１６からなる。スイッチ制御回路１１６は、プリアンブル判定回路４２及びデータエンド判定回路４３からの出力信号をもとにスイッチ制御信号を発生する。
次に本発明の第２の実施形態について図を用いて説明する。
図２に、１図に示した本発明のＲＳＳＩ立上り検出回路３７Ａの回路図例を示す。
ベースバンドのアナログ信号がＲＳＳＩ測定回路３２に供給され、受信信号（指示レベル）が検出されてこのＲＳＳＩ測定回路３２の出力端子から出力信号が取り出される。この出力信号の立上りを検出するＲＳＳＩ立上り検出回路３７について具体的に説明する。
図２において、ＲＳＳＩ立上り検出回路３７は、ＲＳＳＩ測定回路（３２）からの出力信号が一方の入力端子に供給されかつ他方の入力端子に基準電圧源が供給される第1の電圧比較器１１１、第2の電圧比較器１１４と、この第1の電圧比較器１１１の出力信号と第2の電圧比較器１１４の出力信号を切り替えるためのスイッチ１１３とこのスイッチ１１３を制御するためのスイッチ制御回路１１６からなる。スイッチ制御回路１１６は、プリアンブル判定回路４２及びデータエンド判定回路４３からの出力信号をもとにスイッチ制御信号を発生する。
第1の電圧比較器１１１はＲＳＳＩ測定回路３２からの出力信号を入力とし、ＲＳＳＩスレッショルド電圧Vth0と比較し、Vth0以上なら“H”を、以下なら“L”の論理値を出力する。ＲＳＳＩスレッショルド電圧Vth0はＲＳＳＩ測定回路３２の出力におけるアンテナ端での受信信号の最小受信電力レベルに対応するものとする。
第２の電圧比較器１１４はＲＳＳＩ測定回路３２からの出力信号を入力とし、ＲＳＳＩスレッショルド電圧Vth1と比較し、ＲＳＳＩスレッショルド電圧Vth1以上なら“H”を、以下なら“L”を出力する。ＲＳＳＩスレッショルド電圧Vth1はＲＳＳＩスレッショルド電圧Vth0にある任意の電圧レベルを加算した値とする。
スイッチは初期状態として第1の電圧比較器側（１１１）に接続しているものとする。
第２の電圧比較器１１４はＲＳＳＩ測定回路３２からの出力信号を入力とし、ＲＳＳＩスレッショルド電圧Vth1と比較し、ＲＳＳＩスレッショルド電圧Vth1以上なら“H”を、以下なら“L”を出力する。ＲＳＳＩスレッショルド電圧Vth1はＲＳＳＩスレッショルド電圧Vth0にある任意の電圧レベルを加算した値とする。
スイッチは初期状態として第1の電圧比較器側（１１１）に接続しているものとする。
スイッチ制御回路１１６はプリアンブル判定回路４２及びデータエンド判定回路４３の出力信号を入力とし、プリアンブル判定回路４２がプリアンブルを検出しなかった時、受信信号を雑音と見なし、スイッチを第2の電圧比較器側（１１４）に切り替える。
もし、この状態(雑音を受信している状態)で受信したい信号を受信した場合、ＲＳＳＩ測定回路３２の出力レベルは雑音の電圧レベルと信号の電圧レベルの和になる。この電圧レベルの和がＲＳＳＩスレッショルド電圧Vth1より高い時、第２の電圧比較器１１４は“H”を出力するため、新たに信号を受信したと認識し、プリアンブル判定回路４２はプリアンブルを検出することができ正しく受信信号を復調することができる。データエンド判定回路４３から、データの終わりを示す信号をスイッチ制御回路１１６が受け取ったらスイッチ１１３を第1の電圧比較器側（１１１）に戻す。
もし、この状態(雑音を受信している状態)で受信したい信号を受信した場合、ＲＳＳＩ測定回路３２の出力レベルは雑音の電圧レベルと信号の電圧レベルの和になる。この電圧レベルの和がＲＳＳＩスレッショルド電圧Vth1より高い時、第２の電圧比較器１１４は“H”を出力するため、新たに信号を受信したと認識し、プリアンブル判定回路４２はプリアンブルを検出することができ正しく受信信号を復調することができる。データエンド判定回路４３から、データの終わりを示す信号をスイッチ制御回路１１６が受け取ったらスイッチ１１３を第1の電圧比較器側（１１１）に戻す。
このように、プリアンブル判定回路４２の検出結果に応じて第１，第２電圧比較器（１１１，１１４）を切り替えることにより、正しく受信信号を復調することができる。
〔第３実施形態〕
図１に示したＲＳＳＩ立上り検出回路３７の別回路構成を図３に示す。
図３に示すように、ＲＳＳＩ立上り検出回路３７Ｂは電圧比較器１５１、この電圧比較器１５１のリファレンス電圧を制御するためのリファレンス電圧制御回路１５３から構成されている。
電圧比較器１５１はＲＳＳＩ測定回路３２の出力信号を入力とし、この入力信号とリファレンス電圧Ｖｔｈと比較し、Ｖｔｈ以上なら“H”を、Ｖｔｈ以下なら“L”の論理値を出力する。
リファレンス電圧Ｖｔｈは初期状態としてＲＳＳＩスレッショルド電圧Vth0に設定する。
リファレンス電圧制御回路１５３はプリアンブル判定回路４２及びデータエンド判定回路４３をもとに制御信号を発生し、電圧比較器１５１の可変可能な基準電圧１５２のリファレンス電圧Ｖｔｈを制御する。
図１に示したＲＳＳＩ立上り検出回路３７の別回路構成を図３に示す。
図３に示すように、ＲＳＳＩ立上り検出回路３７Ｂは電圧比較器１５１、この電圧比較器１５１のリファレンス電圧を制御するためのリファレンス電圧制御回路１５３から構成されている。
電圧比較器１５１はＲＳＳＩ測定回路３２の出力信号を入力とし、この入力信号とリファレンス電圧Ｖｔｈと比較し、Ｖｔｈ以上なら“H”を、Ｖｔｈ以下なら“L”の論理値を出力する。
リファレンス電圧Ｖｔｈは初期状態としてＲＳＳＩスレッショルド電圧Vth0に設定する。
リファレンス電圧制御回路１５３はプリアンブル判定回路４２及びデータエンド判定回路４３をもとに制御信号を発生し、電圧比較器１５１の可変可能な基準電圧１５２のリファレンス電圧Ｖｔｈを制御する。
リファレンス電圧Ｖｔｈの設定アルゴリズムを説明するために、図４にフローチャーを示す。
まずステップＳＴ１において、リファレンス電圧制御回路１５３で電圧比較器１５１の基準電圧の初期状態の値をＶｔｈ＝Ｖｔｈ０とする。次に、ステップＳＴ２において、アンテナ１０から雑音を受信した時、ＲＳＳＩ測定回路３２は雑音のピークレベルもしくは平均レベルを出力する。電圧比較器１５１がこの雑音のピークレベルVNとリファレンス電圧Ｖｔｈを比較し、Ｖｔｈ以上なら“H”を出力して、ステップＳＴ３に移る。しかし、プリアンブル判定回路４２はプリアンブルを検出しないので受信信号を雑音とみなすためＣＣＡは立たない。雑音が無い場合、ステップＳＴ５において、データ通信が受信でき、ある期間後にまたＣＣＡの検出を行うＶｔｈの値はそのままで変更しない。雑音が無い場合、ステップＳＴ１，ＳＴ２，ＳＴ３のループを繰り返す。ステップＳＴ３において、受信信号を雑音とみなした時、リファレンス電圧制御回路１５３はリファレンス電圧Ｖｔｈを基準電圧ΔＶｔｈに雑音ピークレベルVNを足した値にする。
まずステップＳＴ１において、リファレンス電圧制御回路１５３で電圧比較器１５１の基準電圧の初期状態の値をＶｔｈ＝Ｖｔｈ０とする。次に、ステップＳＴ２において、アンテナ１０から雑音を受信した時、ＲＳＳＩ測定回路３２は雑音のピークレベルもしくは平均レベルを出力する。電圧比較器１５１がこの雑音のピークレベルVNとリファレンス電圧Ｖｔｈを比較し、Ｖｔｈ以上なら“H”を出力して、ステップＳＴ３に移る。しかし、プリアンブル判定回路４２はプリアンブルを検出しないので受信信号を雑音とみなすためＣＣＡは立たない。雑音が無い場合、ステップＳＴ５において、データ通信が受信でき、ある期間後にまたＣＣＡの検出を行うＶｔｈの値はそのままで変更しない。雑音が無い場合、ステップＳＴ１，ＳＴ２，ＳＴ３のループを繰り返す。ステップＳＴ３において、受信信号を雑音とみなした時、リファレンス電圧制御回路１５３はリファレンス電圧Ｖｔｈを基準電圧ΔＶｔｈに雑音ピークレベルVNを足した値にする。
この状態で受信したい信号を受信した場合、ＲＳＳＩ測定回路３２の出力レベルはノイズの電圧レベルと信号の電圧レベルの和、Ｖｔｈ＝ＶＮ＋ΔＶｔｈ になる。ステップＳＴ４において、この電圧レベルの和がリファレンス電圧Ｖｔｈより高い時、ステップＳＴ６に移り、電圧比較器１５１は“H”を出力するので、プリアンブル判定回路４２はプリアンブルを検出することができ受信信号を正しく復調することができる。しかし、電圧源レベルがＶｔｈ＝ＶＮ＋ΔＶｔｈより小さいと、ステップＳＴ３へ移り、ノイズの電圧源レベルを加算する。
データエンド判定回路４３から、データの終わりを示す信号をリファレンス電圧制御回路１５３が受け取ったらリファレンス電圧Ｖｔｈを初期状態であるＲＳＳＩスレッショルド電圧Vth0に戻す。
データエンド判定回路４３から、データの終わりを示す信号をリファレンス電圧制御回路１５３が受け取ったらリファレンス電圧Ｖｔｈを初期状態であるＲＳＳＩスレッショルド電圧Vth0に戻す。
上述したように、プリアンブルを検出している時間（Ｔｄｅｔ内に希望受信信号を受信した場合）、S/N比にかかわらず、かつプリアンブルが検出で困難なときでも、受信装置内に構成されているＣＣＡ機能を正確に動作させ正しく復調して通信チャンネルを特定することができまた通信スループットを維持できる。
１０，２１０…ＡＮＴ（アンテナ）、１１，２１１…高周波帯域フィルタ（ＲＦＢＰＦ）、１２，２１２…スイッチ（ＳＷ）、１３，２１３…低雑音受信増幅器、２１，２２１…第１周波数変換回路，２２，２２２…移相器、２３，２２３…第２周波数変換回路、２４，２２４…発振器、２５，２２５…第１チャンネルフィルタ、２６，２２６…第２チャンネルフィルタ、２７，２２７…ＰＬＬ（フェイズ・ロック・ループ）回路、３０，２３０…第１ベースバンド増幅回路，３１，２３１…第１ＡＤＣ（第１アナログ・ディジタル変換器）、３２，２３２…ＲＳＳＩ測定回路（受信レベル指示測定回路）、３４，２３４…第２ベースバンド増幅回路，３５，２３５…第２ＡＤＣ（第２アナログ・ディジタル変換器）、３６，２３６…アナログ制御回路，３７…ＲＳＳＩ立上り検出回路、４０，２４０…ベースバンド信号処理回路、４１，２４１…ＣＣＡ判定回路、４２，２４２…プリアンブル判定回路、４３…データエンド判定回路、１１１…第１の電圧比較器、１１２…第１基準電圧、１１４…第２の電圧比較器、１１５…第２基準電圧、１１６…スイッチ制御回路、１５１…第２の電圧比較器、１５３…リファレンス電圧制御回路
Claims (8)
- 受信信号を増幅する受信増幅器と、
発振信号を発生するローカル発振器と、
前記受信増幅器からの出力信号と前記ローカル発振器からの発振信号が供給され周波数変換する周波数変換回路と、
前記周波数変換回路からの出力信号を用いて該出力信号のデータの前部のプリアンブルを判定するデータフロント判定回路と、
前記周波数変換回路からの出力信号を用いて該出力信号のデータの後部のデータを判定するデータエンド判定回路と、
前記周波数変換回路からの出力信号が供給され前記受信信号の信号レベルを測定する受信信号レベル測定回路と、
前記受信信号レベル測定回路からの出力信号の遷移状態の立上りエッジと基準電圧を比較し、該出力信号のエッジが基準電圧より高い場合制御信号を出力し、前記出力信号のエッジが基準電圧より低い場合前記制御信号の出力を停止する受信信号レベル検出回路と、
前記受信信号レベル検出回路からの出力信号と前記データフロント判定回路からの出力信号を用いて信号処理することにより、前記出力信号の遷移状態を検出し、かつ、前記データの前部のプリアンブルが無い場合は通信チャンネル信号がないと判定し、前記出力信号の遷移状態を検出し、かつ、前記データの前部のプリアンプルが有る場合は通信チャンネル信号があると判定して通信チャンネルを特定し、相補符号変調信号を生成して該相補符号変調信号により前記特定された通信チャンネルの情報転送レートを前記受信信号の検出レベルが小さい第１のレベルの場合第１の転送レートに設定し、検出レベルが前記第１のレベルより大きい第２の場合第１の転送レートより速い第２の転送レートに設定する、通信チャネル判定回路と
を備えた無線受信装置。 - 前記受信信号レベル検出回路は、第１の基準電圧を有する第１の比較器と、前記第１の基準電圧より電圧が低い第２の基準電圧を有する第２の比較器を有し、前記受信信号レベル検出回路は前記データフロント判定回路と前記データエンド判定回路の判定結果に応じて第１の比較器又は第２の比較器に切替えられる
請求項１記載の無線受信装置。 - 受信信号レベル検出回路は、前記前部のプリアンブルを検出しない場合、前記第１の比較器から第２の比較器に切り替え、前記後部のデータにより前記第１の比較器へ切り替えるスイッチ回路を有する
請求項２記載の無線受信装置。 - 前記データエンド判定回路で判定する前記出力信号のデータの後部をデータパケットの終了とする
請求項２記載の無線受信装置。 - 受信信号を増幅する受信増幅器と、
発振信号を発生するローカル発振器と、
前記受信増幅器からの出力信号と前記ローカル発振器からの発振信号が供給され周波数変換する周波数変換回路と、
前記周波数変換回路により周波数変換して、受信信号をベースバンドに変換し、該変換したベースバンド信号の立上りエッジと基準信号を用いて前記受信信号レベルを測定する受信信号レベル測定回路と、
前記受信信号レベル測定回路からの出力信号の遷移状態の立上りエッジと基準電圧を比較し、基準電圧より高い場合制御信号を出力し、前記出力信号の遷移状態の立上りエッジが基準電圧より低い場合制御信号の出力を停止する受信信号レベル検出回路と、
前記ベースバンド信号と前記受信信号レベル検出回路から出力された制御信号を用いて信号処理することにより、前記出力信号の立ち上がりエッジが入力され、かつ、前記ベースバンド信号のデータの前部のプリアンブルが入力されない場合は通信チャンネル信号がないと判定し、前記出力信号の立上りエッジが入力され、かつ、前記データの前部のプリアンプルが入力される場合は通信チャンネル信号があると判定して通信チャンネルを特定し、相補符号変調信号を生成して該相補符号変調信号により前記特定された通信チャンネルの情報転送レートを前記受信信号の検出レベルが小さい第１のレベルの場合第１の転送レートに設定し、検出レベルが前記第１のレベルより大きい第２の場合第１の転送レートより速い第２の転送レートに設定する、ベースバンド信号処理回路と、
前記ベースバンド信号処理回路からの出力信号に応じて前記受信信号レベル検出回路を制御するための制御信号を発生するスイッチ制御回路と、
前記受信信号レベル測定回路からの出力信号を演算する複数の演算装置を前記スイッチ制御回路からの制御信号に応じて切り換えるスイッチと
を備えた無線受信装置。 - 前記受信信号レベル検出回路は比較器を備え、該比較器の基準電圧を可変する
請求項５記載の無線受信装置。 - 前記比較器の基準電圧の初期値を前記受信信号の最小受信レベルに対応した電圧レベルに設定した
請求項６記載の無線受信装置。 - 前記基準電圧の電圧レベルをノイズレベルに対応する電圧を加算するようにした
請求項５記載の無線受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150594A JP4337632B2 (ja) | 2004-05-20 | 2004-05-20 | 無線受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150594A JP4337632B2 (ja) | 2004-05-20 | 2004-05-20 | 無線受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005333467A JP2005333467A (ja) | 2005-12-02 |
| JP4337632B2 true JP4337632B2 (ja) | 2009-09-30 |
Family
ID=35487804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004150594A Expired - Fee Related JP4337632B2 (ja) | 2004-05-20 | 2004-05-20 | 無線受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337632B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760689B2 (en) | 2006-12-01 | 2010-07-20 | Electronics And Telecommunications Research Institute | Method and apparatus for generating link quality indicator information in MB-OFDM UWB system |
| KR100882358B1 (ko) | 2006-12-01 | 2009-02-12 | 한국전자통신연구원 | 멀티밴드 직교주파수 초광대역 시스템에서 링크 품질 표시정보 생성 방법 및 수신 장치 |
| JP4644823B2 (ja) * | 2007-03-26 | 2011-03-09 | 日本電信電話株式会社 | 自動利得制御回路 |
-
2004
- 2004-05-20 JP JP2004150594A patent/JP4337632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005333467A (ja) | 2005-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8301208B2 (en) | Receiver and receiving method of the receiver | |
| US8983418B2 (en) | Multi-stage gain control in receivers and other circuits | |
| US7755523B2 (en) | ADC use with multiple signal modes | |
| JPH10513616A (ja) | デジタル的に補償されたダイレクトコンバージョン受信機 | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| US8477631B2 (en) | Dynamic low power radio modes | |
| US7203476B2 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
| US8831065B2 (en) | Method and system for fast synchronization and data reception for frequency hopping wireless communication systems | |
| JP2001230686A (ja) | 妨害受信信号オーバロードの保護のための方法および装置 | |
| CN102377461A (zh) | 通讯装置以及动态调整通讯装置的射频参数的方法 | |
| JP2009065312A (ja) | 無線受信装置 | |
| KR101118487B1 (ko) | 무선 디바이스에서의 이득 제어 | |
| US7920840B2 (en) | Wireless receiver apparatus provided with gain control amplifier | |
| JP2000092143A (ja) | Ｄｃオフセットのキャンセルとキャリア検出しきい値測 定機能を備えた受信機とその制御方法 | |
| JP3689625B2 (ja) | 受信装置 | |
| JP4337632B2 (ja) | 無線受信装置 | |
| JP4506343B2 (ja) | 無線受信装置 | |
| JPH11298348A (ja) | 受信装置 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| JP2000236286A (ja) | 通信装置 | |
| US11569854B1 (en) | RF receiver and method for simultaneously compensating carrier frequency offset and optimizing bandwidth by using preamble of a received RF signal | |
| JP2006287713A (ja) | 受信装置、その制御方法、通信コントローラ及び電子機器 | |
| JP4814206B2 (ja) | 無線通信装置、受信信号レベル調整方法、プログラム及びその記録媒体 | |
| JP2009267653A (ja) | 無線通信装置及び送信電力制御方法 | |
| US20030129954A1 (en) | Radio communication terminal and demodulating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |