JP4327136B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4327136B2
JP4327136B2 JP2005237067A JP2005237067A JP4327136B2 JP 4327136 B2 JP4327136 B2 JP 4327136B2 JP 2005237067 A JP2005237067 A JP 2005237067A JP 2005237067 A JP2005237067 A JP 2005237067A JP 4327136 B2 JP4327136 B2 JP 4327136B2
Authority
JP
Japan
Prior art keywords
junction
region
diode
type region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005237067A
Other languages
English (en)
Other versions
JP2007053216A (ja
Inventor
薫 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005237067A priority Critical patent/JP4327136B2/ja
Publication of JP2007053216A publication Critical patent/JP2007053216A/ja
Application granted granted Critical
Publication of JP4327136B2 publication Critical patent/JP4327136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、静電破壊から半導体回路を保護する保護ダイオードを備えた半導体装置に関し、特に高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置に関する。
近年、半導体集積回路の高性能化、高密度化に伴い、静電耐圧が低下する傾向にある。そこで、静電気などの過大入力から半導体回路を保護するため、入力端子と接地との間に、pn接合ダイオードなどの保護素子が備える構造が採用されている。一方、携帯電話などの高周波領域の分野で広く用いられているGaAsなどの化合物半導体を用いた高周波回路においても、pn接合ダイオードが保護素子として使われはじめている。
従来の高周波回路用保護素子の例として、特許文献1には、印加される高周波電力の増大に伴いインピーダンスが低下する回路を、半導体装置の入力部に接続して保護を行う例が開示されている。具体的には、逆並列接続したダイオード対を一つあるいは多段に接続する保護ダイオードが開示されている。
また特許文献2には、複数個の順方向の第1のダイオードと第1のダイオードと同じ数の逆方向の第2のダイオードとを直列接続したダイオード列を介して、電界効果トランジスタのゲート電極を接地することにより、保護回路を構成する例が開示されている。
特開2003−297934号公報 特開2002−50640号公報
ところが、pn接合ダイオードを高周波回路の保護ダイオードとして用いる場合、高周波信号が入力端子に入力するとき、保護ダイオードから高調波が発生する問題がある。また、保護ダイオードの容量が高周波特性に影響を及ぼすことから、インピーダンスを大きくするために保護ダイオードの容量を小さくする必要がある。
一方、十分な静電耐圧を持たせるためには接合容量を大きくする必要がある。その場合、直列に複数の保護ダイオードを多段接続すれば容量を下げることができるが、保護ダイオードの面積が大きくなってしまう。このように、静電耐圧と高周波特性、高調波特性はトレードオフの関係にあった。
本発明は、静電耐圧を低下させることなく、インピーダンスを大きくして高周波回路への影響を防ぎ、かつ高調波の発生を抑制することのできる半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、高周波回路の入力端と接地との間に、前記高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置において、前記保護ダイオードは、半導体基板上に積層したp型領域及びn型領域の半導体領域を、あるいはさらに前記p型領域と前記n型領域の間に前記p型領域及び前記n型領域よりキャリア濃度の低い中間層を備えた半導体領域を区画して形成されたpn接合部を備え、該区画されたpn接合部は、放電経路となる前記p型領域及び前記n型領域からなるpn接合ダイオード部と、前記pn接合部の中央部を絶縁化した絶縁領域部とを備えていることを特徴とするものである。
本願請求項2に係る発明は、請求項1記載の半導体装置において、前記半導体基板上に、凹部を挟んで、2つの前記pn接合ダイオード部と該pn接合ダイオード部に電気的に接続される電極を備え、前記電極下には前記絶縁領域部が形成され、前記2つのpn接合ダイオード部をアンチシリーズに接続していることを特徴とするものである。
本発明の半導体装置は、区画されたpn接合部に絶縁領域部を備えることにより、保護ダイオードの接合容量が小さく、インピーダンスが高くなり、高周波特性への影響がなく、高調波の発生も抑えられることができる。特に中間層を備えるpn接合ダイオードで問題となる高調波の発生を抑えることができ、効果が大きい。
静電気などの過大入力の放電経路は、区画されたpn接合部の端部が主となるため、pn接合部のほぼ中央に絶縁領域部を形成することにより、過大電流が流れるpn接合ダイオードの実質的な領域は変わらず、静電耐圧を低下させることはない。
本発明の半導体装置は、保護ダイオードであるpn接合ダイオードのp型領域及びn型領域をイオン注入法等により絶縁化することで絶縁領域部を形成することができ、簡便に形成することができる。
絶縁領域部上には保護ダイオードの電極を形成することができ、接合容量の増加なしに、半導体装置の接続(例えばワイヤボンディング)に必要な電極面積を確保することができるという利点もある。
以下、本発明について詳細に説明する。本発明の半導体装置の保護ダイオードは、少なくともp型領域の半導体層とn型領域の半導体層が積層して形成したpn接合部を備える構造とし、半導体層の一部に、p型領域及びn型領域を絶縁化した絶縁領域部を備える構造となっている。この絶縁領域部により、pn接合ダイオードの接合容量を小さくしてインピーダンスを大きくし、高周波特性の劣化を防止するとともに、所望のpn接合ダイオード部を確保することにより、保護ダイオードとして機能するための接合容量を確保できる構造としている。
図1は、本発明の第1の実施例の保護ダイオードの説明図である。図1に示すように本発明の保護ダイオードは、半導体基板1上にn+型GaAs層2、n-型GaAs層3(中間層)、p+型GaAs層4が積層した半導体層を備え、p+型GaAs層4上に電極5が形成されている。また電極5直下の半導体層は、例えばイオン注入法により絶縁化した絶縁領域部6が形成されている。
図示するように半導体基板1上に、凹部7を形成し、凹部7を挟んでその両側の表面に電極5を形成することにより、アンチシリーズに接続されたpn-n接合ダイオードとnn-p接合ダイオードが形成される。この場合には、静電気等は、図中矢印で示すようにpn接合の端部を通る。
なお、保護ダイオードは、半導体基板1上に積層したn+型GaAs層2、n-型GaAs層3、p+型GaAs層4が櫛の歯状に区画され、凹部7側のpn接合部が、放電経路となる構造となっている。
図2は、図1に示した保護ダイオードのイオン注入領域の範囲と高調波特性および静電耐圧の関係を示している。横軸に絶縁領域部の寸法(μm)、左縦軸に高調波特性(2次高調波(2f0)◇、3次高調波(3f0)▲)(dB)および右縦軸にMM(Machine Model)法で測定した静電耐圧(ESD)■を示している。なお、図1に示すn+型GaAs層2、p+型GaAs層4の横方向(断面方向)の寸法を6μm、電極5の横方向の寸法を4μmとし、電極4直下の絶縁領域部6の横方向の寸法を1〜3μmの範囲で、電極5のほぼ中央に絶縁領域部6を形成するものとしてしている。また櫛の歯状に区画される延出方向(凹部の延出方向)の寸法は、200μmとした。絶縁領域部6の形成は、ボロン(B)イオンを加速エネルギー170KeV、ドーズ量2×1012cm-2で注入し、図に示すように半導体基板1に達する絶縁領域部6を形成している。高調波の測定は、入力端子に2.7Vの電圧を印加し、周波数1.9GHz、20dBmの高周波信号を入力し、2次高調波、3次高調波を測定している。静電耐圧の測定は、200pfのキャパシタに帯電した電荷を放電させ、放電前後の保護ダイオードの電流−電圧特性を比較し、10%電流変化したとき、破壊と判断した。キャパシタに帯電させる電圧は、5Vステップとした。
図2から、絶縁領域部6の寸法を2μmとすることで、高調波特性が絶縁領域部がない場合に比べて約10dB改善されていることがわかる。一方、静電耐圧は、絶縁領域部が2.5μm以下ではほぼ一定であるが、3.0μm以上で低下している。従って上記構造においては、静電耐圧と高調波特性を満たす注入領域は2μmが最適であり、静電耐圧を変えずに高調波特性を改善することができることが確認された。なお絶縁領域部の寸法は、上記実施例においては2μmが最適であったが、高調波特性と静電耐圧特性を考慮し、適宜設定されるものである。
以上、中間層としてn-型GaAs層を備えたpn接合ダイオードについて説明したが、中間層はp-型GaAs層や不純物を含まないiGaAs層であってもよい。中間層は、保護ダイオードとして機能するために要求されるpn接合ダイオードのブレークダウン電圧に応じて、その厚さや濃度が決定される。従って、中間層は必ずしも必須のものではないが、中間層を備えることで、高調波特性の劣化が顕著となる場合、本発明の絶縁領域部を備えることで、高調波特性の改善を図ることができ、中間層を備える場合について本発明の効果は大きくなる。また、2つのpn-n型ダイオードをアンチシリーズに接続した場合について説明したが、本発明は必ずしも2つのpn接合ダイオードをアンチシリーズに接続する場合に限定されるものではなく、1つのpn接合ダイオードであっても良いし、3つ以上のpn接合ダイオードを接続する構造とすることも可能である。さらにまた、GaAsの代わりに、他の化合物半導体で構成することも可能である。
本発明の半導体装置を説明するための図である。 絶縁領域の寸法と高調波特性、静電耐圧特性の関係を示した図である。
符号の説明
1;半導体基板、2;n+型GaAs層、3;n-型GaAs層、4;p+型GaAs層、
5;電極、6;絶縁領域部、7;凹部

Claims (2)

  1. 高周波回路の入力端と接地との間に、前記高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置において、
    前記保護ダイオードは、半導体基板上に積層したp型領域及びn型領域の半導体領域を、あるいはさらに前記p型領域と前記n型領域の間に前記p型領域及び前記n型領域よりキャリア濃度の低い中間層を備えた半導体領域を区画して形成されたpn接合部を備え、
    該区画されたpn接合部は、放電経路となる前記p型領域及び前記n型領域からなるpn接合ダイオード部と、前記pn接合部の中央部を絶縁化した絶縁領域部とを備えていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記半導体基板上に、凹部を挟んで、2つの前記pn接合ダイオード部と該pn接合ダイオード部に電気的に接続される電極を備え、前記電極下には前記絶縁領域部が形成され、前記2つのpn接合ダイオード部をアンチシリーズに接続していることを特徴とする半導体装置。
JP2005237067A 2005-08-18 2005-08-18 半導体装置 Expired - Fee Related JP4327136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005237067A JP4327136B2 (ja) 2005-08-18 2005-08-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237067A JP4327136B2 (ja) 2005-08-18 2005-08-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2007053216A JP2007053216A (ja) 2007-03-01
JP4327136B2 true JP4327136B2 (ja) 2009-09-09

Family

ID=37917463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237067A Expired - Fee Related JP4327136B2 (ja) 2005-08-18 2005-08-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4327136B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078096B (zh) 2014-09-22 2020-10-02 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
JP2007053216A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
US9947648B2 (en) Semiconductor device including a diode at least partly arranged in a trench
US20060220138A1 (en) ESD protection circuit with scalable current capacity and voltage capacity
JP5725083B2 (ja) 半導体装置
US10964686B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10141300B1 (en) Low capacitance transient voltage suppressor
JP5340018B2 (ja) 半導体装置
KR102099371B1 (ko) Esd 보호 회로를 구비한 반도체 장치
KR101830281B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
US8953290B2 (en) Device for protecting an integrated circuit against overvoltages
US10269987B2 (en) Bidirectional Zener diode
US9373614B2 (en) Transistor assembly as an ESD protection measure
US9721939B2 (en) Semiconductor device
JP4327136B2 (ja) 半導体装置
US8866228B2 (en) Diode and electrostatic discharge protection circuit including the same
US10325905B2 (en) Semiconductor device and semiconductor circuit device
US10134921B2 (en) Semiconductor device
JP4423466B2 (ja) 半導体装置
US6768176B1 (en) Electrostatic discharge protection circuit
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
JP4795613B2 (ja) 半導体装置
US8907424B2 (en) Protection diode
CN112038397A (zh) 一种终端结构及功率半导体器件
US20230076856A1 (en) Electrostatic discharge device and display driving chip including the same
JP4252565B2 (ja) 半導体装置
CN112185955B (zh) 垂直式双极性晶体管装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150619

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees