JP4323239B2 - イーサネット（登録商標）プロトコルのための並列検出方法の改良 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明の実施例は、リンクパートナ装置機能(link partner device capability)の判断方法の改良に関するものであり、より詳細には、イーサネット（登録商標）プロトコルによる並列検出方法の改良に関するものである。
【０００２】
【従来の技術】
イーサネット（登録商標）(Ethernet（登録商標）)は、広範囲にわたって導入されているローカルエリアネットワーク（ＬＡＮ）である。イーサネット（登録商標）ＬＡＮでは、基本的に、同軸ケーブルまたはツイストペア線のような特別な回線を使用する。一般に設置されているイーサネット（登録商標）システムは、１０ＢＡＳＥ−Ｔと呼ばれ、秒当たり１０メガバイト（１０ｍｂｐｓ）の通信速度を提供する。また、高速イーサネット（登録商標）、すなわち１００ＢＡＳＥ−Ｔは、秒当たり１００メガバイトの通信速度を提供する。以下、“１０”は１０Ｍｂｐｓを、“ＢＡＳＥ”は基底帯域通信網を、“Ｔ”はツイストペア線を、“１００”は１００ｍｂｐｓを表すものとする。
【０００３】
自動ネゴシエーション(automatic negotiation：ＡＮ)機能は、イーサネット（登録商標）標準の一部分であり、リンクセグメント（link segment）上にある装置の性能に関する情報の交換を可能にする。これによって、装置が自動設定(automatic configuration)機能を実行し、リンク上で最高の動作モードを実現することが可能になる。自動ネゴシエーション機能が、リンクの各末端で、マルチ速度装置に対して自動速度整合を実現することは確かである。これによって、マルチ速度イーサネット（登録商標）インタフェースは、マルチ速度ハブポートによって提供される最高の速度を利用することができる。
【０００４】
自動ネゴシエーション機能は、通信網装置への接続が確立される時、すなわち自局リンクパートナが相手局リンクパートナへの接続を試みる時に、ツイストペア線などの物理的な通信チャンネルを制御する。また、自動ネゴシエーション機能は、自局リンクパートナによって支援されるモードの種類を通知する一方で、相手局リンクパートナによって支援される多様なモードを感知する。 自動ネゴシエーション機能は、１０ＢＡＳＥ−Ｔ、１００ＢＡＳＥ−Ｔ、またはこれに対応する同時双方向モード(full duplex mode)のなどの適正技術(correct technology)に自動的に転換する。一度最高性能の共通モードが決まれば、自動ネゴシエーション機能は、物理的接続の制御を適切な技術に任せ、その接続が切断されるまでトランスペアレントになる。
【０００５】
自動ネゴシエーション機能は、高速リンクパルス(fast link pulse：ＦＬＰ)信号を使って実行される。このような信号は、元の１０ＢＡＳＥ−Ｔ仕様に定義されるように、正常リンクパルス（ＮＬＰ）信号の修正版であり、リンク集積度を検証するために使用される。ＦＬＰ信号は、主にＮＬＰ信号のバースト（burst）である（１０ＢＡＳＥ−Ｔの専門用語では、リンクテストパルス（ＬＴＰ）としても知られている）。
【０００６】
各ＦＬＰは、データパルスに対応して１６の位置を有している。ＦＬＰバーストにおける１６個のデータ位置は、リンクコードワード（ＬＣＷ）として知られる１６ビットワードを構成する。ＬＣＷでのビット位置は、下の[表１]のように分類されている。
【表１】

【０００７】
【表２】

【０００８】
[表１]で、‘選択フィールド’は、適切な種類のＩＥＥＥ標準を示す。‘技術能力フィールド’は、８ビットから構成される。このビットは、相手局リンクパートナに、装置のリンク容量を知らせる。自動ネゴシエーションプロトコルは、ビットＡ０〜Ａ３に基づいた、装置の設定に関する規定を含む([表２]参照)。このようにして、例えばハブとそのハブに結合された装置は、自動ネゴシエーションを行うとともに、最高性能の動作モードを使用するよう自らを設定することができる。
【０００９】
自動ネゴシエーションプロトコルは、自動ネゴシエーション機能が存在する以前に開設された古い１０ＢＡＳＥ−Ｔインタフェースとだけではなく、ＦＬＰや自動ネゴシエーション機能を支援しない１００ＢＡＳＥ−ＴＸインタフェースとも連動するように設計される。自動ネゴシエーション機能は、自動ネゴシエーション機能を非活性化させる選択的管理インタフェースも有している。
【００１０】
自動ネゴシエーション機能は、並列検出機能として知られる動作的特性を持っているため、より古い、つまりレガシー（legacy）のＬＡＮで動作することができる。並列検出機能は、物理的接続の一方の端部しか自動ネゴシエーション機能を持っていない場合、すなわち、例えば相手局リンクパートナが自動ネゴシエーション機能を持っていない場合に使用される。ハブ１０２、ノードＡ１０４、及びノードＢ１０６を有する（背景技術による）通信網１００を示した図１を例にとってみる。ここで、ハブ１０２は、１０ＢＡＳＥ−Ｔモードと１００ＢＡＳＥ−ＴＸモードの両方を支援するとともに、自動ネゴシエーション機能を有する。ノード１０４は、１０ＢＡＳＥ−Ｔモードと１００ＢＡＳＥ−ＴＸモードの両方を支援するとともに、自動ネゴシエーション機能を有する。したがって、ノード１０４とハブ１０２は、１００ＢＡＳＥ−ＴＸモードでの接続に自動ネゴシエーション機能を使用するであろう。対照的に、ノード１０６は１０ＢＡＳＥ−Ｔモードのみを支援し、自動ネゴシエーション機能を持たない。ハブ１０２は、１０ＢＡＳＥ−Ｔモードでのノード１０６との接続を成功させるためには、並列検出機能を使わないだろう。
【００１１】
より詳細に説明すると、ハブ１０２は、ノード１０６（すなわちハブ１０２の相手局リンクパートナ）が自動ネゴシエーション機能を持っていないことを認識する。設定情報を交換する代わりに、ノード１０６から受信した信号を（並列検出機能を介して）検査する。ハブ１０２がノード１０６と共通の動作モードを支援することを決定すれば、自身とノード１０６とが共通に支援する最高速の動作モードで接続を行う。
【００１２】
自動ネゴシエーション機能は、同時双方向イーサネット（登録商標）リンクだけではなく、ツイストペアイーサネット（登録商標）セグメント(twisted pair Ethernet（登録商標） segments)の全範囲も規定する。同時双方向イーサネット（登録商標）は、イーサネット（登録商標）技術の変形である。通常のイーサネット（登録商標）とは違って、同時双方向リンクの両端部に位置する装置は、リンク上でデータを同時に送受信することができる。同時双方向イーサネット（登録商標）は、理論的には、半双方向(half-duplex)のイーサネット（登録商標）リンクなど、通常のイーサネット（登録商標）リンクの帯域幅を二倍したものである。
【００１３】
背景技術による、自動ネゴシエーション機能のための基本的なハードウェア設定は、図２に概略的に示されている。物理層ＰＨＹは、管理インタフェース（Ｉ／Ｆ）ブロック２２、自動ネゴシエーションブロック２０、及び物理媒体接続（ＰＭＡ）ユニット２０４を含む。管理インタフェースブロック２２は、物理層のすぐ上に位置する媒体アクセス制御ＭＡＣ層とインタフェースするために存在しており、管理データ入出力インタフェース２０５と、レジスタブロック２０６とを含む。自動ネゴシエーションブロック２０は、物理層内で実質的に自動ネゴシエーション機能を実行する。自動ネゴシエーション機能は、ＰＭＡ２０との間で送受信されるＴＸ／ＲＸ信号を通じて、相手局リンクパートナと信号を交換する。
【００１４】
自動ネゴシエーションブロック２０は、送信器２０１、アービタ２０２、及び受信器２０３を有する。前記ＭＡＣ層は、ＭＡＣレジスタブロック２０８と、ＭＡＣ管理データ入出力（ＭＤＩＯ）インタフェースユニット２０７とを含む。電源が入ると、ドライバソフトウェア層の基本的な部分であるＭＡＣ管理ブロック２０９は、所定の動作を開始して、前記物理層を望ましいモードに設置する。すなわち、ドライバソフトウェア層のＭＡＣ管理ブロック２０９は、電源が入った後、（ＭＡＣレジスタブロック２０６内の）ＰＨＹレジスタ２０８Ａでの値を設定する。ＭＡＣ管理ブロック２０９からの信号に応答して、ＭＡＣ ＭＤＩＯインタフェースユニット２０７は、信号をＰＨＹ ＭＤＩＯインタフェース２０５に伝送する。ＰＨＹ ＭＤＩＯインタフェースユニット２０７は、ＰＨＹレジスタブロック２０６のレジスタに対応して、値を望ましいモードに設定する。
【００１５】
背景技術によるＰＨＹレジスタブロック２０６は、図３にさらに詳細に示される。ＰＨＹレジスタブロック２０６は、ＡＮＡＲ３０１、ＡＮＬＰＡＲ３０２及びＡＮＥＲ３０３を含む。ＡＮＡＲ（３０１：auto-negotiation advertisement register）は、自局（local station）/リンクパートナの容量に関する情報を示すとともに、ドライバソフトウェアまたはハードウェア制御によって初期化される。これと関連した図４のビットパターンは次の通りである。
Ｂｉｔ８：ＴＸＦＤ−１００ＢＡＳＥ−ＴＸ同時双方向が支援されるか否かを知らせる。
Ｂｉｔ７：ＴＸＨＤ−１００ＢＡＳＥ−ＴＸ半(half)双方向が支援されるか否かを知らせる。
Ｂｉｔ６：１０ＦＤ−１０ＢＡＳＥ−Ｔ同時双方向が支援されるか否かを知らせる。
Ｂｉｔ５：１０ＨＤ−１０ＢＡＳＥ−Ｔ半(half)双方向が支援されるか否かを知らせる。
Ｂｉｔ４：０：選択フィールド００００１：ＣＤＭＡ／ＣＤ８０２．３プロトコルが支援されることを知らせる。
【００１６】
ＡＮＬＰＡＲ(３０２：auto-negotiation link partner advertisement register)は、相手局／リンクパートナの容量に関する情報を示し、ＦＬＰ信号から得た値を表示する。ＦＬＰ信号は、ＡＮブロック２０から受信したものである。これと関連した図５の各ビットパターンは次の通りである。
Ｂｉｔ８：ＴＸＦＳ−１００ＢＡＳＥ−ＴＸ同時双方向が支援されるか否かを示す。
Ｂｉｔ７：ＴＸＨＤ−１００ＢＡＳＥ−ＴＸ半双方向が支援されるか否かを示す。
Ｂｉｔ６：１０ＦＤ−１０ＢＡＳＥ−Ｔ同時双方向が支援されるか否かを示す。
Ｂｉｔ５：１０ＨＤ−１０ＢＡＳＥ−Ｔ半同時双方向が支援されるか否かを示す。
Ｂｉｔ４：０：選択フィールド００００１：ＣＳＭＡ／ＣＤ８０２．３が支援されることを示す。
【００１７】
ＡＮＥＲ(３０３：auto-negotiation expansion register)は、自動ネゴシエーション機能を実行することによって発生する状態情報を記憶する。これと関連した図６の各ビットパターンは、次の通りである。
Ｂｉｔ４：ＰＤＦ−並列検出失敗の発生を知らせる。
Ｂｉｔ３：ＬＰ＿ＮＰ＿ＡＢＬＥ−リンクパートナが次のページ機能を実行可能であることを知らせる。
Ｂｉｔ２：ＮＰ＿ＡＢＬＥ−自局が次のページ機能を実行可能であることを知らせる。
Ｂｉｔ１：ＰＡＧＥ＿ＲＸ−以前とは異なるFLPを受信したことを知らせる。
Ｂｉｔ０：ＬＰ＿ＡＮ＿ＡＢＬＥ−リンクパートナが自動ネゴシエーション機能において動作可能であることを知らせる。
【００１８】
ＰＨＹレジスタブロック２０６にあるＡＮＡＲ３０１のビットパターンは、例えば１０Ｍ／１００Ｍ、同時双方向／半双方向、自動ネゴシエーションなど、支援される動作モードを示す。アービタ２０２は、自動ネゴシエーションを実行するために動作する時には、ＰＨＹレジスタブロック２０６にあるＡＮＡＲ３０１の情報を、信号ｔｘ＿ＬＣＷを通じて送信器２０１に伝送する。すると、ＦＬＰは、送信器２０１によって、ＰＭＡ２０４を介して相手局リンクパートナに発信される。すなわち、ＦＬＰの各フィールドは、ＡＮＡＲ３０１の値を有している。受信器２０３は、リンクパートナから、ＰＭＡ２０４を介してＦＬＰ信号の形式で情報を受信する。アービタ２０２は、ＦＬＰ信号から情報を受信する。この情報は、ＦＬＰ信号が受信器２０３から信号ｒｘ＿ＬＣＷを通じて受信したものである。アービタ２０２は、この情報をレジスタブロック２０６のＡＮＬＰＡＲ３２０に記憶する。
【００１９】
もし両パートナが自動ネゴシエーション機能を実行できるのであれば、その情報は、ＰＭＡ２０４から信号ｌｉｎｋ＿ｓｔａｔｕｓを通じてアービタ２０２に表示される。
【００２０】
図７は、背景技術による自動ネゴシエーション機能を実行する上での、典型的な段階を示したフローチャートである。まず、段階４０１において、アービタ２０２が、自動ネゴシエーション機能が現在使用可能か否か、すなわち自動ネゴシエーション機能が続けて実行されているか、または停止されているかを検査する。自動ネゴシエーション機能が使用可能であれば段階４０２に進行し、自局リンクパートナは相手局リンクパートナにＦＬＰ信号を送る。次に、決定段階４０３において、受信器２０３は、相手局リンクパートナがＦＬＰ信号を送信したか否かを判断する。相手局リンクパートナからのＦＬＰ信号送信が確認されれば、受信器２０３は、フラッグａｂｉ＿ｍａｔｃｈをＹＥＳを示す状態に設定し、ａｂｉ＿ｍａｔｃｈフラッグをアービタ２０２に供給する。もしＦＬＰ信号が送信されていなければ、自動ネゴシエーション機能は並列検出動作を開始する(後述する)。
【００２１】
段階４０３の“ＹＥＳ”は、段階４０４へとつながる。段階４０４において、アービタ２０２は、追加されたＦＬＰ信号、すなわち追加されたＬＣＷ信号を、送信器２１とＰＭＡユニット２０４を通じて相手局リンクパートナに送信する。相手局リンクパートナもまた、追加されたＦＬＰ信号、すなわち追加されたＬＣＷ信号を、ＰＭＡユニット２０４と受信器２０３を通じてアービタ２０２に送信する。所定数のＦＬＰ信号が交換された後に、アービタは受信器２０３から信号ｒｘ＿ＬＣＷ(相手局リンクパートナのリンクコードワードを示す)を受け取る。アービタ２０２は、この情報をＰＨＹレジスタブロック２０６のＡＮＬＰＡＲレジスタ３０２に記録する。次に、 決定段階４０５において、アービタ２０２は、自身のＡＮＡＲ３０１のビットＢ５〜Ｂ８を、ＡＮＬＰＡＲ３０２のビットＢ５〜Ｂ８(相手局リンクパートナの容量を示す)と比較する。 ビットＢ５〜Ｂ８のうち一つ以上のビットが論理１の値を有していれば、アービタ２０２は、一致する最高性能の共通モードを選択するとともに、相手局リンクパートナに対するリンク接続(段階４０６)を確立する。ビットＢ５〜Ｂ８に、論理１に一致するビットがなければ、自動ネゴシエーション機能は失敗に終わる。
【００２２】
図８は図７を発展させたものであり、背景技術による並列検出段階を含む。図８と図７の差は、次の説明から理解することができる。図８においては、フローは段階40１から始まる。段階４０１では、アービタ２０２が、自動ネゴシエーション機能が使用可能か否かを判断する。自動ネゴシエーション機能が使用可能であれば、図７に示されるように、フローは段階４０２、さらに４０３に進行する。段階４０３で判断結果が“ＹＥＳ”であれば、その後は、図７に示した過程が実行される。反対に、段階４０３での判断結果が“ＮＯ”であれば、フローは段階５０２へ進行する。すなわち、段階４０３で、相手局リンクパートナからＦＬＰ信号が受信されなかったことが確認されれば、信号ａｂｉ＿ｍａｔｃｈのパラメータは、論理“ＮＯ”状態を示すように設定され、受信器２０３からアービタ２０２に送られる。すると、アービタ２０２は、ＰＭＡユニット２０４からアービタ２０２に伝達される信号ｌｉｎｋ＿ｓｔａｔｕｓのパラメータ値を確認する。すなわち、アービタ２０２は、単純なＮＬＰ信号のみが受信されたか否かを確認する。単純なＮＬＰ信号のみが受信されたのであれば、アービタ２０２は、相手局リンクパートナが、段階５０３において半双方向モードだけを支援すると推測する。
【００２３】
次に、段階５０４において、アービタ２０２は、信号ｌｉｎｋ＿ｃｏｎｔｒｏｌのパラメータが１０ＢＡＳＥ−Ｔ半双方向動作モードを表示するように設定し、そのパラメータを、ＰＭＡユニット２０４を通じて相手局リンクパートナに送る。決定段階５０５で、アービタ２０２は、ＰＭＡユニット２０４を通じて相手局リンクパートナからの応答を受ける。この応答は、ｌｉｎｋ＿ｓｔａｔｕｓのパラメータによって運ばれたものである。アービタ２０２は、相手局リンクパートナの応答情報を利用して、ＡＮＬＰＡＲ３２０を更新する。それから、アービタ２０２は再びＡＮＡＲ３０１のビットＢ５〜Ｂ８を、ＡＮＬＰＡＲ３０２のビットＢ５〜Ｂ８と比較する。比較の結果、一致するビットがあれば、段階５０６でリンク接続が設定される。しかし、一致するビットがなければ、並列検出機能は失敗に終わる(段階５０７)。
【００２４】
段階４０１で、自動ネゴシエーション機能が使用可能でないのであれば、フローは段階５０１に進行する。段階５０１では、アービタ２０２は、送信器２０１とＰＭＡユニット２０４に、正常リンクパルスＮＬＰを相手局リンクパトーナに送らせる。上述のように、フローは段階５０１から段階５０２に進行する。
すなわち、並列検出機能は正常リンクパルスＮＬＰを利用するが、ＮＬＰは双方向情報を有していない。
【００２５】
【発明が解決しようとする課題】
イーサネット（登録商標）型装置の製造者は、ＡＮＡＲを通じて、支援される最高速の通信モードのみを通知する場合がある。したがって、最高速の通信モードだけではなく、さらに遅い動作モードが支援されるとしても、製造者が遅い動作モードに対応するＡＮＡＲビットを設定しない場合がある。また、自局リンクパートナと相手局リンクパートナ操作機能との間には数多くの組み合わせが存在するため、理論的には通信リンクを設定することが可能である。しかし、通知が不分明であるために、自動ネゴシエーション機能と並列検出機能とによる通信リンクの設定に失敗してしまうことがある。
【００２６】
図９は、そのような失敗から始まる順列をリスト化した表である。通信リンク設定の失敗は、自局リンクパートナが自動ネゴシエーション機能を支援する一方で、相手局リンクパートナはこの機能を支援しないという状況で発生する。表中の他の変化としては、自局リンクパートナの速度性能（Ｃｏｌ．１）、自局リンクパートナの両方向性能（Ｃｏｌ．２）、相手局リンクパトーナの速度性能（Ｃｏｌ．４）及び相手局リンクパトーナの両方向性能（Ｃｏｌ．５）が挙げられる。
【００２７】
さらに、従来の自動交渉機能及び並列検出機能は、図６に示した失敗順列の持つ問題点の承認や解決を促進するようなフィードバックを提供しなかった。すなわち、並列検出が失敗した状況では、アービタ２０２は、並列検出フラッグ(ＡＮＥＲ３０３のビット４)を、失敗した旨を表示するように設定するだけである。自動ネゴシエーション及び並列検出機能は、物理層で実行される。したがって、媒体アクセス制御層は、ＡＮＥＲ３０３を含む物理レジスタブロック２０６にはアクセスしない。媒体アクセス層がＡＮＥＲ３０３の情報から間違いを取り出すことができたとしても、ＰＤＦフラッグ値(ビット４)はリンク接続失敗の原因を把握するのに十分ではない。
【００２８】
本発明は、図９に示した失敗順列の数を減らすという問題に対する解決策を提供することを目的とする。
【００２９】
また、本発明は、物理層から媒体アクセス制御層に失敗情報を通信しないという問題を解決することを目的とする。
【００３０】
本発明は、改良された並列検出のための技術(方法、装置及びソフトウェアなど)を、イーサネット（登録商標）通信プロトコルに従って提供することを目的とする。
【課題を解決するための手段】
上記課題を解決するため、本発明の自局リンクパートナ装置のための並列検出方法は、自局リンクパートナ装置がイーサネット（登録商標）通信プロトコルによる半双方向能力部分を含む自局端末機通知レジスタを有しており、さらに、並列検出方法が自動ネゴシエーション機能が支援されるか否かを判断する段階と、少なくとも一つの端末機が自動ネゴシエーション機能を支援しなければ、半双方向モードを選択する段階と、半双方向モードを表示するために半双方向能力部分の値を更新する段階とを具備することを特徴とする。
また、本発明の並列検出システムは、イーサネット（登録商標）方式の自動ネゴシエーション機能が、少なくとも一つの端末機によって支援されない環境での、イーサネット（登録商標）通信プロトコルのためのシステムであり、半双方向能力部分を含む自局端末機通知レジスタと、自動ネゴシエーション機能が支援されるか否かを判断し、自動ネゴシエーション機能が支援されない場合には半双方向モードを選択するアービタとを具備し、アービタはさらに、半双方向モードを表示するために半双方向能力部分の値を更新することが可能であることを特徴とする。
【００３１】
【発明の実施の形態】
本発明の多様な実施形態における層構造を以下に説明する。また、図２の背景技術との差も説明する。発明による図面で実質的に同一の構成と機能を有する構成要素に対しては、同一の参照符号を使用する。
【００３２】
図１０は、本発明による層構造の第１の実施形態を示している。図１０で、遮断発生論理ユニット７０１Ａは物理層ＰＨＹの管理インタフェースブロック２２内にある。また、遮断論理ユニット７０２Ａは、媒体アクセス制御層内に提供される。遮断発生論理ユニット７０１Ａは、アービタ２０２から信号を直接受信する。遮断論理ユニット７０２Ａは、遮断発生論理ユニット７０１Ａから直接信号を受信する。ＭＡＣレジスタブロック２０８は、遮断論理ユニット７０２Ａから直接信号を受信する。追加されたレジスタ、すなわち遮断レジスタ７０３は、ＭＡＣレジスタブロック２０８内に提供されて、遮断論理ユニット７０２Ａから信号を受信する。ＭＡＣ管理ユニット２０９は、遮断レジスタ７０３の状態を読み出すことができる。
【００３３】
図１１は、本発明による層構造の他の実施形態を示している。図１０と同様、図１１は、遮断論理ユニット７０２Ｂと遮断レジスタ７０３を示している。これらは、図２の背景技術には示されていない。図１０とは対照的に、遮断発生論理ユニット７０１Ｂは、アービタ２０２内に集積されている。遮断発生論理ユニット７０１Ｂは、アービタ２０２の一部として、信号を直接遮断論理ユニット７０２Ｂに送ることができる。
【００３４】
図１２は、本発明による層構造のさらに別の実施形態を示している。図１０及び図１１と同様に、図１２は、図２の背景技術には存在しない遮断レジスタ７０３を示している。また、図１０及び図１１とは対照的に、図１２は、遮断発生論理ユニット７０１Ｃ、アービタ２０２の核心部分、そしてＭＡＣレジスタブロック２０８の遮断レジスタ７０３の間での直接通信を規定する。
【００３５】
ここで注意しておくべきことは、図１０に示した実施の形態には、媒体アクセス層が設けられた集積回路とは物理的に区別された集積回路に物理層が設けられる場合に利点があるということである。図１１も同じ利点を備えている。図１０と図１１とを比べると、既に遮断発生論理を持つ集積回路にとっては、図１０の形態がより有利である。これは、遮断発生論理を適応させることは、アービタ２０２を適応させることよりも、複雑ではないと考えられるためである。図１２の構造には、物理層と媒体アクセス層が同一の集積回路に設けられた状況において利点がある。
【００３６】
次に、様々な実施形態の動作に関して、図１４のフローチャートを参照して説明する。図１４は、本発明による方法を実行する段階の実施例を示している。
【００３７】
図１４には、図８に示される背景技術のフローチャートと共通の段階がある。図８との差に関しても説明する。
【００３８】
フローは決定段階５０５に向かって進行する。段階５０５において、アービタ２０２が、ＡＮＡＲ３０１のビットＢ５〜Ｂ８とＡＮＬＰＡＲ３０２のビットＢ５〜Ｂ８を比べた結果、（再び）一致するビットがなければ、背景技術によるフローは、並列検出失敗表示段階５０７に進んでいた。これに対し同時双方向能力が存在することを理由に、製造者がＡＮＡＲレジスタ３０１のビットＢ５及びＢ７で半双方向能力を表示しないことを選択する場合を考慮して、本発明の実施例は、ＡＮＡＲレジスタのビットＢ５及びＢ７の値を変更する。これは次の過程を経て実行される。
【００３９】
フローは、段階５０５から段階９０１へ向かって進行する。段階９０１において、アービタ２０２は、双方向モードビットが半双方向能力を表示するよう変更されたか否かを判断する。ここで、アービタ２０２が、双方向モードがまだ変更されていないと判断すれば、フローは段階９０２に進行する。段階９０２では、アービタ２０２が、ＡＮＡＲレジスタ３０１のビットＢ５及びＢ７を、半双方向モードの支援を示す論理値１に設定する。
【００４０】
図１５は、段階９０２のビットにおける変化を実行するための、ハードウェアの実施例を示している。図１５には、ＰＨＹレジスタブロック２０８及びアービタ２０２が詳細に示されている。特に、ＰＨＹレジスタブロック２０８は、マルチプレクサユニット１００２を含んだものとして描かれている。アービタ２０２は、パラメータ値Ｕｐｄａｔｅ＿ｒｅｇ[０]とＵｐｄａｔｅ＿ｒｅｇ[１]とをマルチプレクサ（ＭＵＸ）１００２に渡す。Ｕｐｄａｔｅ＿ｒｅｇ[０]が１に、Ｕｐｄａｔｅ＿ｒｅｇ[１]が０に設定されるならば、ＭＵＸ１００２は、ＡＮＡＲ３０１のビットＢ５及びＢ７を論理値１に設定する。Ｕｐｄａｔｅ＿ｒｅｇ[０]が論理値０に、Ｕｐｄａｔｅ＿ｒｅｇ[１]が論理値１に設定されるならば、ＭＵＸ１００２は、ＡＮＡＲ３０１のビット位置Ｂ６及びＢ８を、論理状態１に設定する。また、パラメータＵｐｄａｔｅ＿ｒｅｇ[０]とＵｐｄａｔｅ＿ｒｅｇ[１]が両方とも０に設定されるか、あるいは両方とも１に設定される場合には、ＭＵＸ１００２はＡＮＡＲ３０１のビットＢ５〜Ｂ８を同じ値に保つ。
【００４１】
続けて、図１４を参照すると、フローは段階９０２から段階５０４Ａに進行する(この段階５０４Ａは、図８の段階５０４に類似している)。段階５０４Ａにおいて、アービタ２０２は、半双方向能力を表示する信号を再び相手局リンクパートナに送る。フローは決定段階５０５Ａに進行する。決定段階５０５Ａ(図８の段階５０５に類似している)で、アービタ２０２は、ＡＮＡＲ３０１の新しく変更されたビットＢ５〜Ｂ８とＡＮＬＰＡＲ３０２のビットＢ５〜Ｂ８との間に一致が見られるか否かを判断する。一致するビットがあれば、フローは段階９０４に進行する。段階９０４では遮断信号が発生し、最終的に遮断レジスタ７０３に提供される。遮断レジスタ７０３は、ＭＡＣ管理ユニット２０９によって読み出される。フローは段階９０４から段階５０６に向かって進行し、段階５０６にはリンクが設定される。
【００４２】
図１０で、アービタ２０２は、遮断発生論理ユニット７０１Ａが遮断論理ユニット７０２Ａに遮断信号を送るようにする。遮断論理ユニット７０２Ａは、遮断レジスタ７０３の状態を変更して、遮断信号が受信されたことを表示する。図１１は、遮断発生論理ユニット７０１Ｂがアービタ２０２と一体であるという点を除いては、図１０の場合と実質的に同一の方式で動作する。図１２においては、遮断発生論理ユニット７０１Ｃが、遮断レジスタ７０３に対して直接書き込みを行い、遮断信号を受信したことを表示する値をとらせる。
【００４３】
一方、アービタ２０２は、段階５０５Ａでは一致するビットがないと判断した場合には、決定段階９０１に戻って、双方向モードが既に変更されたか否かを再び判断する。しかし、段階９０１を介すこのような過程では、双方向モードが既に変更されているので、フローは段階９０３に進行する。段階９０３では、アービタ２０２がＡＮＡＲ３０１のビットＢ６及びＢ８の値を変更する。このような動作は、信号Ｕｐｄａｔｅ＿ｒｅｇ［1］のパラメータ値が論理1である状態で、図１５に示したハードウェアを通じて実施され得る。フローは、段階９０３から(図８の段階５０４に対応する)段階５０４Ｂへ進行する。これは、段階５０４Ａに類似している。段階５０４Ｂからは、段階５０５Ｂ(図８の段階５０５に対応する)に進行するが、これは段階５０５Ａに類似している。アービタ２０２が、ＡＮＡＲ３０１の新しく変更されたビットＢ５〜Ｂ８とＡＮＬＰＡＲ３０２のビットＢ５〜Ｂ８との間に一致するビットがあると判断すれば、フローは段階９０４に進行する。一方、一致するビットがなければ、フローは段階５０７に進行し、並列検出が失敗したことを表示する。
【００４４】
段階９０２は、自局リンクパートナは１０ＢＡＳＥ同時双方向動作を支援することができるが、自局リンクパートナ装置の製造者が、より高速の１００ＢＡＳＥ同時双方向モードも支援されるということを理由に、論理１と同一のＡＮＡＲ３０１のビットＢ６を設定していない、という状況に備えて存在する。
【００４５】
段階９０３は、自局リンクパートナは１０ＢＡＳＥ半双方向動作を支援することができるが、自局リンクパートナ装置の製造者が、より高速の１０ＢＡＳＥ半双方向モードも支援されるということを理由に、論理０と同一のＡＮＡＲ３０１のビットＢ６を設定していない、という状況に備えて存在する。
【００４６】
図１６は、図１４のフローチャートによって体現される方式の概略図である。図１６で、ボックス１１０２が表示するのは、ＡＮＡＲ３０１が、１００ＢＡＳＥ同時双方向モードが支援されることだけを表示する状態にあるということである。上述の段階９０２を経て、双方向状態変更が実行され(符号１１０８)、ＡＮＡＲ３０１は、１００ＢＡＳＥ半双方向モードと１０ＢＡＳＥ半双方向モードを支援することを、付加的に表示する(符号１１０４)。また、段階９０３に該当する表示速度の変更(符号１１１０)が実行され、ＡＮＡＲ３０１は、１０ＢＡＳＥ同時双方向モード能力を付加的に表示する(符号１１０６)。
【００４７】
図１４の各段階の選択的な概要が、図１３（Ａ）及び図１３（Ｂ）に示されている。図１３（Ａ）は、背景技術の環境に対応している。この環境では、自局リンクパートナ装置が、１００ＢＡＳＥ同時双方向モードだけではなく、１００ＢＡＳＥ半双方向モード及び10BASE半双方向モードを支援することができる。しかし、製造者は、論理値０に設定されたビットＢ５及びＢ７を、別々に選択する。あわせて、ビットＢ６は、自局リンクパートナ装置が１０ＢＡＳＥ同時双方向モードを支援することができるにもかかわらず、論理値０に設定される。また、図１３（Ａ）におけるアービタ２０２とＡＮＡＲ３０１Ａの相互作用は、アービタ２０２による読み出し専用方式である。
【００４８】
図１３（Ｂ）は、符号８０２及び８０４に示されるように、本発明の実施形態が、アービタ２０２の作動を経て、半双方向能力に関する表示状態を論理1状態に変更することを示している(段階９０２参照)。これが可能なのは、本発明の実施形態によるアービタが、ＡＮＡＲ３０２Ｂに対して読み出し／書き込み対話能力を有するためである。また、ビットＢ６の状態は論理1に設定され(段階９０３参照)、点線８０６に示されるように、１０ＢＡＳＥ同時双方向能力を表示する。
【００４９】
また、選択肢としては、段階９０２及び９０３を結合して、すべてのビットＢ５〜Ｂ８を同時に論理1に変更することができる。
一方、速度状態の変更(段階９０３)は、双方向状態を変更する(段階９０２)前に実行され得る。
本発明は、その思想と本質的な特徴から離れなければ、他の形態で実施してもよい。上述の実施形態は、本発明の非制限的な例に過ぎないと考えられるべきである。本発明の範囲は、付随する請求項によって測られるものである。請求項の意味と価値の範疇で起こる変化はすべて、その範囲内に包含されるべきである。
上述の実施形態で示した本発明の手段または方法に準じて、本発明の属する技術分野で通常の知識を持つ者は、本発明の範囲内で本発明の変形及び応用が可能である。
【００５０】
【発明の効果】
上述の本発明の実施形態によると、本発明は、最高速通信モードだけではなく、低速動作モードが支援される場合に、不分明な知らせによって、自動ネゴシエーション機能及び並列検出機能による通信リンク設定が失敗することを防止する効果がある。
【００５１】
イーサネット（登録商標）型装置の製造者が、ＡＮＡＲを通じて単純に最高速の通信モードのみを設定する場合に、一部のリンクパートナで多少低速の動作モードが支援されても、ＡＮＡＲビットの値を更新することによって、並列検出の成功率を向上させる利点がある。
【図面の簡単な説明】
【図１】背景技術による単純化した通信網構成図。
【図２】背景技術による自動ネゴシエーション機能のための基本的なハードウェア構成図。
【図３】背景技術によるＰＨＹレジスタブロックの構成図。
【図４】図３のＰＨＹレジスタブロックのレジスタ構成図。
【図５】図３のＰＨＹレジスタブロックのレジスタ構成図。
【図６】図３のＰＨＹレジスタブロックのレジスタ構成図。
【図７】背景技術による自動ネゴシエーション機能を示すフローチャート。
【図８】背景技術による並列検出機能を含む、自動ネゴシエーション機能の詳細なフローチャート。
【図９】部分的に本発明によって、並列検出失敗の影響を受けやすいと認識された装置能力の順列をリスト化した表。
【図１０】本発明の実施形態による層の構成図。
【図１１】本発明の実施形態による層の構成図。
【図１２】本発明の実施形態による層の構成図。
【図１３】（Ａ），（Ｂ）は、本発明のいくつかの様態の概略図。
【図１４】本発明の実施形態による全体的な動作過程を示すフローチャート。
【図１５】本発明の実施形態によるハードウェア配置例を示す図面。
【図１６】本発明のいくつかの様態の選択的な概略図。

Claims (42)

1. 自局リンクパートナ装置のための並列検出方法であって、前記自局リンクパートナ装置が、イーサネット（登録商標）通信プロトコルによる半双方向能力部分を含む自局端末機通知レジスタを有しており、さらに、
   前記並列検出方法が、
   自動ネゴシエーション機能が支援されるか否かを判断する段階と、
   少なくとも一つの端末機が前記自動ネゴシエーション機能を支援しなければ、半双方向モードを選択する段階と、
   前記半双方向モードを表示するために前記自局端末機通知レジスタの半双方向能力部分の値を更新する段階と、
   を具備することを特徴とする方法。
2. 前記請求項１に記載の方法において、
   前記判断、選択、及び更新の段階が物理層内で実行され、さらに、
   前記物理層の上部に位置する層に、前記半双方向能力部分が更新されたことを表示する段階を具備することを特徴とする方法。
3. 前記請求項２に記載の方法において、
   前記表示する段階が、
   前記半双方向能力部分の値が更新された時に通知を行う段階と、
   前記通知に応答して遮断信号を発する段階と、
   前記物理層から前記物理層の上部に位置する層に、前記遮断信号を供給する段階と、
   を具備することを特徴とする方法。
4. 前記請求項１に記載の方法において、
   前記自局端末機通知レジスタが、さらに、速度能力部分を有しており、
   前記方法が、
   相手局装置との通信リンクが確立されたか否かを判断する段階と、
   前記通信リンクが設定されない場合に、前記自局端末機通知レジスタの速度能力部分の値を更新する段階と、
   をさらに具備することを特徴とする方法。
5. 前記請求項４に記載の方法において、
   前記判断及び更新の段階が物理層内で実行され、
   前記速度能力部分の値が更新されたことを、前記物理層の上部に位置する層に表示する段階をさらに具備することを特徴とする方法。
6. 前記請求項５に記載の方法において、
   前記表示する段階が、
   前記速度能力部分の前記値が更新された時に通知を行う段階と、
   前記通知に応答して遮断信号を発する段階と、
   前記遮断信号を、前記物理層から前記物理層の上部に位置する前記層に供給する段階と、
   をさらに具備することを特徴とする方法。
7. 前記請求項４に記載の方法において、
   前記速度能力部分の前記値を更新する前記段階が、前記速度能力部分の前記値を、トグリングによって更新することを特徴とする方法。
8. 前記請求項４に記載の方法において、
   前記速度能力部分が、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とする方法。
9. 前記請求項１に記載の方法において、
   前記半双方向能力部分が、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とする方法。
10. 前記請求項１に記載の方法において、
    前記半双方向能力部分の前記値を更新する前記段階が、前記半双方向能力部分の前記値を、トグリングによって更新することを特徴とする方法。
11. イーサネット（登録商標）方式の自動ネゴシエーション機能が、少なくとも一つの端末機によって支援されない環境での、イーサネット（登録商標）通信プロトコルのための並列検出システムにおいて、
    半双方向能力部分を含む自局端末機通知レジスタと、
    自動ネゴシエーション機能が支援されるか否かを判断し、自動ネゴシエーション機能が支援されない場合には半双方向モードを選択するアービタと、
    を具備し、また、
    前記アービタはさらに、前記半双方向モードを表示するために前記自局端末機通知レジスタの半双方向能力部分の値を更新することが可能であることを特徴とする並列検出システム。
12. 前記請求項１１に記載のシステムにおいて、
    前記自局端末機通知レジスタ及び前記アービタが物理層内にあり、
    前記システムがさらに、
    前記物理層の上部の層に前記半双方向能力部分の値が更新されたか否かを表示する遮断発生論理を具備することを特徴とするシステム。
13. 前記請求項１２に記載のシステムにおいて、
    前記遮断発生論理が、
    前記半双方向能力部分または前記速度能力部分の前記値が更新された時に、前記アービタから通知を受け、
    前記通知に応答して遮断信号を発し、また、
    前記遮断信号を、前記物理層から前記物理層の上部の前記層に供給することを特徴とするシステム。
14. 前記請求項１２に記載のシステムにおいて、
    前記遮断発生論理が前記アービタ内に集積されていることを特徴とするシステム。
15. 前記請求項１２に記載のシステムにおいて、
    前記遮断発生論理は、前記アービタとは区別された前記物理層にある装置であることを特徴とするシステム。
16. 前記請求項１１に記載のシステムにおいて、
    前記自局端末機通知レジスタが、さらに速度能力部分を含み、また、
    前記アービタが、
    相手局装置との通信リンクが設定されたか否かを判断し、
    前記通信リンクが設定されない場合に、前記自局端末機通知レジスタの速度能力部分の値を更新することを特徴とするシステム。
17. 前記請求項１６に記載のシステムにおいて、
    前記自局端末機通知レジスタ及び前記アービタが物理層にあり、また、前記システムがさらに、
    前記物理層の上部の前記層に前記半双方向能力部分と前記速度能力部分との値が更新されたことを表示する、遮断発生論理を具備することを特徴とするシステム。
18. 前記請求項１７に記載のシステムにおいて、
    前記遮断発生論理が、
    前記半双方向能力部分または前記速度能力部分の前記値が更新された時に、前記アービタから通知を受け、
    前記通知に応答して遮断信号を発し、
    前記物理層から前記物理層の上部に位置する前記層に前記遮断信号を供給することを特徴とするシステム。
19. 前記請求項１７に記載のシステムにおいて、
    前記遮断発生論理が前記アービタ内に集積されていることを特徴とするシステム。
20. 前記請求項１７に記載のシステムにおいて、
    前記遮断発生論理は、前記アービタとは区別された前記物理層にある装置であることを特徴とするシステム。
21. 前記請求項１６に記載のシステムにおいて、
    前記アービタが、前記速度能力部分の前記値を、トグリングによって更新することを特徴とするシステム。
22. 前記請求項１６に記載のシステムにおいて、
    前記速度能力部分が、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とするシステム。
23. 前記請求項１１に記載のシステムにおいて、
    前記システムが単一集積回路上に形成され、
    前記自局端末機通知レジスタ及び前記アービタは物理層内にあり、また、
    前記システムがさらに、
    前記物理層の上部に位置する層に前記半双方向能力部分の値が更新されたことを表示する遮断発生論理を具備することを特徴とするシステム。
24. 前記請求項２３に記載のシステムにおいて、
    前記遮断発生論理が前記アービタ内に集積されることを特徴とするシステム。
25. 前記請求項２３に記載のシステムにおいて、
    前記物理層の上部に位置する前記層が、前記物理層の制御に関する制御レジスタを含み、
    前記遮断発生論理が前記制御レジスタの対応する部分を更新できることを特徴とするシステム。
26. 前記請求項１１に記載のシステムにおいて、
    前記半双方向能力部分は、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とするシステム。
27. 前記請求項１１に記載のシステムにおいて、
    前記アービタが、前記半双方向能力部分の前記値を、トグリングによって更新することを特徴とするシステム。
28. イーサネット（登録商標）通信プロトコル可能システムであって、
    相手局イーサネット（登録商標）通信プロトコル可能システムと接触する物理媒体入出力ユニットと、
    前記入出力ユニットを経由して、前記相手局システムからの信号を受信する受信器と、
    前記入出力ユニットを経由して、前記相手局ユニットに信号を送る送信器と、
    半双方向能力部分を含む自局端末機通知レジスタと、
    前記受信器及び前記送信器を経由して、前記相手局システムとの通信リンクが設定されたか否かを判断するアービタと、
    を具備し、さらに、
    前記アービタが、
    前記相手局システムが自動ネゴシエーション機能を支援するか否かを判断し、
    前記相手局システムが自動ネゴシエーション機能を支援しない場合、半双方向モードを選択することのできる並列検出モードを適用し、
    半双方向モードを表示するために、前記自局端末機通知レジスタの半双方向能力部分の値を更新することを特徴とするシステム。
29. 請求項２８に記載のシステムにおいて、
    前記自局端末機通知レジスタ、前記アービタ、前記受信器、前記送信器、及び前記入出力ユニットが物理層内にあり、また、
    前記システムがさらに、
    前記半双方向能力部分の値が更新されたことを前記物理層の上部に位置する層に知らせる遮断発生論理を具備することを特徴とするシステム。
30. 前記請求項２９に記載のシステムにおいて、
    前記物理層の上部に位置する前記層が、
    前記物理層の制御に関する制御レジスタと、
    遮断受信論理ユニットと、
    を含み、また、
    前記遮断発生論理が、
    前記半双方向能力部分または速度能力部分の前記値が更新された時に前記アービタから通知を受け、
    前記通知に応答して遮断信号を発信し、
    前記遮断受信論理ユニットに前記遮断信号を提供することが可能であり、さらに、
    前記遮断受信論理ユニットが、前記制御レジスタの対応する部分を更新できることを特徴とするシステム。
31. 前記請求項２９に記載のシステムにおいて、
    前記遮断発生論理が前記アービタ内に集積されることを特徴とするシステム。
32. 前記請求項２９に記載のシステムにおいて、
    前記遮断発生論理は、前記アービタとは区別された前記物理層にある装置であることを特徴とするシステム。
33. 前記請求項２８に記載のシステムにおいて、
    前記自局端末機通知レジスタが、さらに速度能力部分を含み、
    前記アービタが、
    前記相手局システムとの通信リンクが設定されたか否かを判断するために、前記相手局システムから受信した情報と、前記自局端末機通知レジスタの内容とを比較し、
    前記通信リンクが設定されない場合には、前記自局端末機通知レジスタの速度能力部分の値を更新することを特徴とするシステム。
34. 前記請求項３３に記載のシステムにおいて、
    前記自局端末機通知レジスタ、前記アービタ、前記受信器、前記送信器、及び前記入出力ユニットは物理層内にあり、
    前記システムがさらに、
    前記物理層の上部に位置する前記層に前記半双方向能力部分と前記速度能力部分の値が更新されたことを表示する、遮断発生論理を具備することを特徴とするシステム。
35. 前記請求項３４に記載のシステムにおいて、
    前記物理層の上部の前記層が、
    前記物理層の制御に関する制御レジスタと、
    遮断受信論理ユニットと、
    を含み、また、
    前記遮断発生論理は、
    前記半双方向能力部分または前記速度能力部分の前記値が更新された時に、前記アービタから通知を受け、
    前記通知に応答して遮断信号を発信し、
    前記遮断受信論理ユニットに前記遮断信号を供給することが可能であり、さらに、
    前記遮断受信論理ユニットが前記制御レジスタの対応する部分を更新することが可能であることを特徴とするシステム。
36. 前記請求項３４に記載のシステムにおいて、
    前記遮断発生論理は前記アービタ内に集積されることを特徴とするシステム。
37. 前記請求項３４に記載のシステムにおいて、
    前記遮断発生論理は、前記アービタとは区別された前記物理層にある装置であることを特徴とするシステム。
38. 前記請求項３３に記載のシステムにおいて、
    前記アービタが、前記速度能力部分の前記値を、トグリングによって更新することを特徴とするシステム。
39. 前記請求項３３に記載のシステムにおいて、
    前記速度能力部分は、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とするシステム。
40. 前記請求項２９に記載のシステムにおいて、
    前記システムが単一集積回路に形成され、
    前記物理層の上部の前記層が、前記物理層を制御する制御レジスタを含み、
    前記遮断発生論理は、
    前記半双方向能力部分の前記値が更新された時に前記アービタから通知を受け、
    前記通知に応答して遮断信号を発信し、
    前記遮断信号を前記制御レジスタに供給して、前記制御レジスタの対応する部分を更新することを特徴とするシステム。
41. 前記請求項２８に記載のシステムにおいて、
    前記半双方向能力部分は、前記自局端末機通知レジスタ内にある一つ以上のビットであることを特徴とするシステム。
42. 前記請求項２８に記載のシステムにおいて、
    前記アービタが、前記速度能力部分の前記値を、トグリングによって更新することを特徴とするシステム。

Images