JP4316117B2 - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP4316117B2
JP4316117B2 JP2000212266A JP2000212266A JP4316117B2 JP 4316117 B2 JP4316117 B2 JP 4316117B2 JP 2000212266 A JP2000212266 A JP 2000212266A JP 2000212266 A JP2000212266 A JP 2000212266A JP 4316117 B2 JP4316117 B2 JP 4316117B2
Authority
JP
Japan
Prior art keywords
film
layer
gate
bus line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000212266A
Other languages
Japanese (ja)
Other versions
JP2002026335A (en
Inventor
裕之 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000212266A priority Critical patent/JP4316117B2/en
Publication of JP2002026335A publication Critical patent/JP2002026335A/en
Application granted granted Critical
Publication of JP4316117B2 publication Critical patent/JP4316117B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(Thin Film Transistor:以下、TFTともいう)の製造方法に関し、特に大型・高精細の液晶表示装置のスイッチング素子として好適な薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】
液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、各種電子機器に広く使用されている。
特に、画素毎にTFTが設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもCRT(Cathode-Ray Tube)に匹敵するほど優れている。このため、アクティブマトリクス方式の液晶表示装置は、携帯テレビやパーソナルコンピュータ等のディスプレイにも使用されている。
【0003】
一般的なTN(Twisted Nematic )型液晶表示装置は、2枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する2つの面(対向面)のうち、一方の面側にはブラックマトリクス、カラーフィルタ及び対向電極等が形成され、また他方の面側にはTFT及び画素電極等が形成されている。更に、各ガラス基板の対向面と反対側の面には、それぞれ偏光板が取り付けられている。これらの2枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、2枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮断し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。以下、TFT及び画素電極等が形成された基板をTFT基板と呼び、カラーフィルタ及び対向電極が形成された基板をCF基板と呼ぶ。
【0004】
図1は液晶表示装置のTFT基板を示す平面図である。また、図2は図1のA−A線による断面図であり、従来の逆スタガー型TFTの構造を示している。
TFT基板には、図1に示すように、複数本のゲートバスライン12aと、複数本のデータバスライン18aが形成されている。ゲートバスライン12a及びデータバスライン18aは直角に交差しており、これらのゲートバスライン12a及びデータバスライン18aにより区画された各矩形の領域がそれぞれ画素となっている。各画素にはTFT25と画素電極20とが形成されている。TFT25のゲート電極12bはゲートバスライン12aに接続され、ドレイン電極18bはデータバスライン18aに接続されている。また、TFT25のソース電極18cはコンタクト孔19hを介して画素電極20に接続されている。
【0005】
図2の断面図を参照して、TFT基板の構成をより詳細に説明する。ガラス基板11上には、ゲートバスライン12a及びゲート電極12bが形成されている。これらのゲートバスライン12a及びゲート電極12bは、基板11上に形成された絶縁膜(ゲート絶縁膜)14に覆われている。
ゲート絶縁膜14の上の所定領域には、TFT25の活性層となるアモルファスシリコン膜15が形成されている。そして、このアモルファスシリコン膜15の上には、SiNのような絶縁材料からなるチャネル保護膜16が形成されている。
【0006】
チャネル保護膜16の両側には、それぞれアモルファスシリコン膜15と接続したn+ 型アモルファスシリコン膜(オーミックコンタクト層)17が形成されており、このn+ 型アモルファスシリコン膜17の上には、データバスライン18a、TFT25のドレイン電極18b及びソース電極18cが形成されている。
【0007】
これらのデータバスライン18a、ドレイン電極18b及びソース電極18cは、保護絶縁膜19に覆われている。この保護絶縁膜19の上には、ITOからなる画素電極20が形成されている。画素電極20は、保護絶縁膜19に形成されたコンタクト孔19hを介してTFT25のソース電極18cと電気的に接続されている。そして、画素電極20は、ポリイミド等からなる配向膜(図示せず)に覆われている。
【0008】
ところで、ゲートバスライン12a及びゲート電極12bは、ゲート絶縁膜14の形成時に300℃以上の高温に加熱されるためヒロック発生に対する耐熱性が要求される。また、ゲートバスライン12aは、その端部の端子部分でITO膜と接続されるため、ITO膜に対するコンタクト抵抗が低いことが要求される。このため、従来は、ゲートバスライン12a及びゲート電極12bの材料として、半導体装置の配線材料として一般的に使用されているAl(アルミニウム又はアルミニウム合金:以下、同じ)ではなく、Cr(クロム)等の高融点金属が使用されている。
【0009】
【発明が解決しようとする課題】
近年、液晶表示装置大型化及び高精細化に伴って、ゲートバスライン12aの幅が狭く、配線長が長くなる傾向にある。しかし、大型・高精細の液晶表示装置のゲートバスライン及びゲート電極をCr等の高融点金属により形成すると、抵抗値が高くなってスイッチング不良が発生する。
【0010】
このような問題点を回避するために、ゲートバスライン及びゲート電極を、Al膜とTi又はMo等の高融点金属膜との積層構造にすることがある。しかし、逆スタガー型TFTの場合、ゲート絶縁膜形成時に300℃以上の温度となるため、Al膜と高融点金属との積層構造では、Al膜と高融点金属膜との界面で相互拡散が起こって高抵抗層が生じてしまう。この高抵抗層のために、Alを使用しているのにもかかわらず、ゲートバスラインの抵抗値を十分に小さくすることができない。
【0011】
Alと高融点金属との相互拡散を防止するために、Al膜と高融点金属膜との間に窒化チタン(TiN)膜を形成する方法もある。しかし、窒化物は物性的に安定であって拡散による高抵抗層が生じないものの、膜荒れが生じるためゲート絶縁膜の絶縁性が妨げられてしまうという欠点がある。本発明の目的は、Alと高融点金属との界面での相互拡散に起因する高抵抗層の発生を防止し、且つ膜荒れを回避できる薄膜トランジスタの製造方法を提供することである。
【0012】
【課題を解決するための手段】
上記した課題は、基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、酸素ガスを20%以上の比率で含む雰囲気中で前記第1の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして高融点金属からなる第2の層を形成する工程とにより作製し、その後、前記中間層を含む前記基板を300℃以上で加熱する工程を有することを特徴とする薄膜トランジスタの製造方法により解決する。
【0013】
また、上記した課題は、絶縁基板上にアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、酸素ガスを20%以上の比率で含む雰囲気中で前記第1の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第2の層を形成する工程と、前記第1の層、前記中間層及び前記第2の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記絶縁基板を300℃以上に加熱しつつ前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法により解決する。
【0014】
本願発明者らは、Al膜と高融点金属膜との間の相互拡散を回避すべく種々実験検討を行った結果、Al膜と高融点金属膜との間に酸素を含む膜を形成すればよいとの知見を得た。また、酸素ガス比率が20%以上の雰囲気中でAlをスパッタリングして形成した酸素を含むAl膜は、高温でアニールするとシート抵抗が低下することも判明している。
【0015】
図3は横軸にAl膜及びTi膜の成膜中の雰囲気の酸素ガス比率(但し、残部はArガス)をとり、縦軸にシート抵抗をとって、成膜直後におけるAl/Ti積層膜のシート抵抗と、ゲート絶縁膜形成時と同等の温度条件(350℃で1時間)でアニールした後のAi/Ti積層膜のシート抵抗値を、4端子法で測定した結果を示す図である。
【0016】
この図3から明らかなように、酸素ガス比率が20%未満のときは、アニール後の積層膜のシート抵抗値はアニール前に比べて増加するが、酸素ガス比率が20%を超えると、アニール後の積層膜のシート抵抗値はアニール前に比べて減少する。また、アニール後の積層膜は表面の膜荒れもなく、積層膜の上に絶縁膜を形成しても絶縁性が妨げられることもない。
【0017】
そこで、本発明においては、ゲート電極及びソース・ドレイン電極の少なくとも一方が、Al(アルミニウム又はアルミニウム合金)からなる第1の層と、高融点金属からなる第2の層と、これらの第1の層及び第2の層の間に挟まれた酸素を含む中間層との積層構造とする。
これにより、熱によってAl膜(第1の層)と高融点金属膜(第2の層)との間に高抵抗層が形成されることを回避できる。
【0018】
なお、酸素を含む層とは、金属中に酸素が含まれた状態であればよく、必ずしも酸化した状態に限らない。但し、酸素を含む層により、Al膜と高融点金属膜との間の導電性が損なわれないことが必要である。酸素を含む層の厚さは2nm以上であることが好ましい。
高融点金属としては、例えばTi(チタン)、Mo(モリブデン)、Cr(クロム)、Ta(タンタル)及びW(タングステン)からなる群から選択されたいずれか1種の金属又はその合金を使用することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図4は本発明の第1の実施の形態の薄膜トランジスタを適用したTN型液晶表示装置の断面図、図5は同じくその液晶表示装置のTFT基板の平面図、図6は図5のB−B線によるTFT部分の拡大断面図である。
【0020】
液晶表示装置は、図4に示すように、TFT基板30と、CF基板50と、これらのTFT基板30及びCF基板50の間に封入された液晶49とにより構成されている。
TFT基板30には、図5に示すように、複数本のゲートバスライン32a及び複数本のデータバスライン38aが形成されている。ゲートバスライン32a及びデータバスライン38aは直角に交差しており、これらのゲートバスライン32a及びデータバスライン38aにより区画された各矩形領域がそれぞれ画素となっている。各画素には、透明の画素電極40と、TFT45とが形成されている。TFT45のゲート電極32bはゲートバスライン32aに接続され、ドレイン電極38bはデータバスライン38aに接続されている。また、TFT45のソース電極38cは、コンタクト孔39hを介して画素電極40に接続されている。
【0021】
図6のTFT部分の断面図を参照して、TFT基板30の構成をより詳細に説明する。ガラス等の透明絶縁体からなる基板(以下、ガラス基板という)31上には、第1配線層として、ゲートバスライン32a及びゲート電極32bが形成されている。これらのゲートバスライン32a及びゲート電極32bは、下からAl膜(第1の層)33a、酸素を含むAl膜(中間層)33b及びTi膜(第2の層)33cの3層構造になっており、酸素を含むAl膜33bが拡散防止層として機能する。
【0022】
これらのゲートバスライン32a及びゲート電極32bは、基板31上に形成された絶縁膜(ゲート絶縁膜)34に覆われている。
ゲート絶縁膜34の上の所定領域(ゲート電極32bの上方)には、TFT45の活性層となるアモルファスシリコン膜35が形成されている。そして、このアモルファスシリコン膜35の上には、SiNのような絶縁材料からなるチャネル保護膜36が形成されている。
【0023】
チャネル保護膜36の両側には、それぞれアモルファスシリコン膜35と接続したn+ 型アモルファスシリコン膜(オーミックコンタクト層)37が形成されており、これらのn+ 型アモルファスシリコン膜37の上には、第2配線層として、データバスライン38a、TFT45のドレイン電極38b及びソース電極38cが形成されている。
【0024】
これらのデータバスライン38a、ドレイン電極38b及びソース電極38cは、保護絶縁膜39に覆われている。この保護絶縁膜39の上には、ITOからなる画素電極40が形成されている。画素電極40は、保護絶縁膜39に形成されたコンタクト孔39hを介してTFT45のソース電極38cと電気的に接続されている。そして、画素電極40は、図4に示すように配向膜41に覆われている。
【0025】
配向膜41は例えばポリイミドにより形成され、その表面には電圧を印加したときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜41の表面を一方向に擦るラビング法が知られている。
一方、CF基板50は、図4に示すように、ガラス基板51と、ガラス基板51の下面側に形成されたブラックマトリクス52、カラーフィルタ53、対向電極54及び配向膜55により構成されている。
【0026】
ブラックマトリクス52は、例えばCr等の金属材料により、TFT基板30のゲートバスライン32a、データバスライン38a及びTFT45の形成領域を遮光するように形成されている。カラーフィルタ53には、赤色(R)、緑色(G)及び青色(B)の3種類があり、1つの画素電極40にいずれか1色のカラーフィルタ53が対向している。
【0027】
カラーフィルタ53の下には、ITOからなる透明対向電極54が形成されている。この対向電極54の下には、例えばポリイミドからなる配向膜55が形成されている。この配向膜55の表面にも配向処理が施されている。
図7〜図11は、本実施の形態の薄膜トランジスタの製造方法を工程順に示す断面図である。
【0028】
まず、図7(a)に示すように、スパッタリング装置のチャンバ内にガラス基板31を入れ、チャンバ内にArガスを140sccmの流量で導入しながらAlをスパッタリングして、ガラス基板31上にAl膜(第1の層)33aを約100nmの厚さに形成する。その後、同じチャンバ内にArガスを127sccm、酸素を54sccmの流量で導入しながらAlを反応性スパッタリング法によりスパッタリングして、酸素を含むAl膜(中間層)33bを約5nmの厚さに形成する。
【0029】
次いで、真空を破らずに別のチャンバにガラス基板31を移送する。そして、チャンバ内にArガスを140sccmの流量で導入しながらTiをスパッタリングして、Ti膜(第2の層)33cを50nmの厚さに形成する。
次に、Ti膜33cの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図7(b)に示すように、ホトレジスト膜51を所定の形状にパターニングする。その後、図7(c)に示すように、ホトレジスト膜51をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ti膜33c、酸素を含むAl膜33b及びAl膜33aを一括してエッチングすることにより、ゲート電極32bを形成する。
【0030】
次に、図8(a)に示すように、レジスト膜51を除去する。そして、図8(b)に示すように、CVD法により、ゲート絶縁膜34として窒化シリコン(SiN)膜を形成する。このとき、ガラス基板31の温度が300℃以上となるが、本実施の形態では、Al膜33aとTi膜33cとの間に酸素を含むAl膜33bが形成されているので、この膜が拡散防止層として機能し、AlとTiとの相互拡散が防止され、高抵抗層の生成が回避される。
【0031】
その後、CVD法により、ゲート絶縁膜34の上にTFT45の活性層となるアモルファスシリコン膜35を形成し、更にその上にチャネル保護膜36となる窒化シリコン膜36xを形成する。そして、窒化シリコン膜36xの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図8(c)に示すように、所望のチャネル保護膜の形状にホトレジスト膜52をパターニングする。
【0032】
次いで、レジスト膜52をマスクにして窒化シリコン膜36xをエッチングし、図9(a)に示すようにチャネル保護膜36を形成する。その後、レジスト膜52を除去する。
次に、図9(b)に示すように、CVD法により、オーミックコンタクト層となるn+ 型アモルファスシリコン膜37をガラス基板31の上側全面に形成した後、スパッタリング法により、Ti、Al、Tiをこの順番で連続的に成膜して導電膜38xを形成する。
【0033】
次に、ホトリソグラフィにより、図9(c)に示すように導電膜38x、n+ 型アモルファスシリコン膜37及びアモルファスシリコン膜35をパターニングして、データバスライン38a、ドレイン電極38b及びソース電極38cを形成する。
その後、図10(a)に示すように、CVD法により、ガラス基板31の上側全面に窒化シリコンを堆積することにより、保護絶縁膜39を形成する。そして、図10(b)に示すように、保護絶縁膜39に、ソース電極38cに到達するコンタクト孔39hを形成する。このとき同時に、ゲートバスライン32a及びデータバスライン38aの端部の端子部分が露出する開口部(図示せず)も形成する。
【0034】
次いで、図11(a)に示すように、ガラス基板31の上側全面にITOをスパッタリングして、ITO膜40xを形成する。そして、図11(b)に示すように、ITO膜40xをパターニングして、画素電極40と、ゲートバスライン32a及びデータバスライン38aの端部の端子部分を覆うカバー膜(図示せず)とを形成する。その後、画素電極40の上を覆う配向膜41を、ポリイミド等により形成する。これにより、TFT基板が完成する。
【0035】
本実施の形態では、ゲートバスライン32a及びゲート電極32bが、Al膜33aと、拡散防止層として機能する酸素を含むAl膜33bと、高融点金属からなるTi膜33cとの3層構造を有しているので、ゲート絶縁膜34の形成工程において、300℃以上の温度に加熱されても、Al膜33aとTi膜33cとの間に高抵抗層が形成されることが回避される。これにより、本実施の形態の液晶表示装置は、ゲートバスラインの抵抗値が小さくなる。
【0036】
上記の方法により実際に15インチXGA(1024×768ドット)型の液晶表示装置を作製して、ゲートバスラインの抵抗値を測定し、従来構造の液晶表示装置のゲートバスラインの抵抗値を比較した。その結果、従来構造の液晶表示装置では、ゲートバスラインの抵抗値が18kΩであったものが、本実施の形態の構造では14.7kΩと低くすることができた。但し、ゲートバスラインの幅は8μm、長さは304mmである。
【0037】
なお、上記実施の形態では、ゲート絶縁膜形成時の熱の影響を受けるゲートバスライン32a及びゲート電極32bに本発明を適用し、データバスライン38a、ドレイン電極38b及びソース電極38cは、Ti/Al/Tiの積層構造としている。これらのデータバスライン38a、ドレイン電極38b及びソース電極38cの上の保護絶縁膜39は比較的低い温度で形成するので、データバスライン38a、ドレイン電極38b及びソース電極38cをTi/Al/Tiの積層構造としても、AlとTiとの相互拡散による高抵抗層が発生しにくい。しかし、データバスライン38a、ドレイン電極38b及びソース電極38cも、ゲートバスライン32a及びゲート電極32bと同様に、Al膜と高融点金属膜との間に酸素を含む膜を挟んだ構造としてもよい。
【0038】
また、上記実施の形態では第2の層をTiにより形成したが、Ti(チタン)、Mo(モリブデン)、Cr(クロム)、Ta(タンタル)及びW(タングステン)からなる群から選択されたいずれか1種の金属、又はその合金により形成してもよい。
(第2の実施の形態)
図12は本発明の第2の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【0039】
まず、図12(a)に示すように、スパッタリング装置のチャンバ内にガラス基板31を配置し、チャンバ内にArガスを140sccmの流量で導入しながらAlをスパッタリングし、厚さが約100nmのAl膜(第1の層)33aを成膜する。
その後、真空を破らずに別のチャンバにガラス基板31を移送し、チャンバ内にArガスを127sccm、酸素を54sccmの流量で導入しながら反応性スパッタリング法によりTiをスパッタリングし、酸素を含むTi層(中間層)33dを約5nmの厚さに成膜する。
【0040】
次いで、同一のチャンバにて、Arガスを140sccmの流量で導入した雰囲気中でTiをスパッタリングして、Ti膜(第2の層)33cを約50nmの厚さに成膜する。
次に、Ti膜33cの上にホトレジスト膜を塗布し、露光及び現像処理を施して、図12(b)に示すように、ホトレジスト膜51を所定のパターンにパターニングする。その後、図12(c)に示すように、ホトレジスト膜51をマスクにして、塩素系ガスを用いた反応性イオンエッチングを施し、Ti膜33c、酸素を含むTi膜33d及びAl膜33aを一括してエッチングすることにより、ゲート電極32bを形成する。
【0041】
以後の工程は第1の実施の形態と同様であるので、ここでは説明を省略する。本実施の形態においては、酸素を含むTi膜33dが拡散防止層として機能し、ゲート絶縁膜形成時にAl膜33aとTi膜33cとの間の相互拡散が防止される。これにより、本発明においても、第1の実施の形態と同様の効果を得ることができる。
【0042】
なお、上記実施の形態では中間層及び第2の層をTiのスパッタリングで形成したが、Ti(チタン)、Mo(モリブデン)、Cr(クロム)、Ta(タンタル)及びW(タングステン)からなる群から選択されたいずれか1種の金属、又はその合金をスパッタリングして形成してもよい。
(第3の実施の形態)
以下、第3の実施の形態について説明する。本実施の形態が第1の実施の形態と異なる点は、ゲートバスライン及びゲート電極の形成方法が異なることにあり、その他の構成は基本的に第1の実施の形態と同様であるので、重複する部分の説明は省略する。
【0043】
図13は薄膜トランジスタの製造装置を示すブロック図である。この装置は、搬入室61、基板待機室62、Al成膜室(第1室)63、ベント処理室(第2室)64、Ti成膜室(第3室)65、基板取り出し室66及びトランスファー室67により構成されている。各室61〜67は扉で仕切られている。また、各室61〜67はいずれも排気装置に接続され、各部屋を個別に排気にすることができるようになっている。
【0044】
以下、上述の装置を使用した薄膜トランジスタの製造方法について説明する。まず、基板待機室62、Al成膜室63、ベント処理室64、Ti成膜室65、取り出し室66及びトランスファー室67の各室内のエアーを十分に排気する。
次に、搬入室61にガラス基板を入れた後、搬入室61内を十分排気する。そして、搬入室61からトランスファ室67を介して基板待機室62に基板を移送する。そして、ガラス基板を基板待機室62からトランスファー室67を介してAl成膜室63に移送する。
【0045】
次に、Al成膜室63では、Arガスを140sccmの流量で導入しながらAlをスパッタリングして、基板上にAl膜(第1の層)を約100nmの厚さに形成する。
その後、ガラス基板を、Al成膜室63からトランスファー室67を介してベント処理室64に移送する。ベント処理室64では、ガラス基板が室内に移送されると、室内に大気を導入する。これにより、Al膜の表面に自然酸化膜(中間層)が形成される。
【0046】
このようにしてAl膜の表面に自然酸化膜が形成された後、ベント処理室64内を再びを真空状態にする。そして、ガラス基板を、ベント処理室64からトランスファー室67を介してTi成膜室65に移送する。
Ti成膜室64では、Arガスを140sccmの流量で導入しながらTiをスパッタリングして、Ti膜(第2の層)を50nmの厚さに成膜する。これにより、Al膜とTi膜との間に自然酸化膜を挟んだ構造の積層膜が形成される。
【0047】
次に、ガラス基板を、Ti成膜室65からトランスファー室67を介して取り出し室に移送する。その後、トランスファー室67と取り出し室66との間の扉を閉めた後、取り出し室66を大気圧にして、ガラス基板を取り出す。
次いで、Al膜、自然酸化膜及びTi膜の3層構造の積層膜をホトリソグラフィによりパターニングして、ゲートバスライン及びゲート電極を形成する。その後の工程は第1の実施の形態と同様であるので、ここでは説明を省略する。
【0048】
本実施の形態によれば、ゲートバスライン及びゲート電極をAl膜、自然酸化膜及びTi膜の3層構造としているので、自然酸化膜によりAl膜とTi膜との間の熱による相互拡散が防止される。これにより、低抵抗の電極配線を得ることができる。
なお、上記の第1〜第3の実施の形態では、本発明をTN型液晶表示装置に適用した場合について説明したが、これにより本発明の適用範囲がTN型液晶表示装置に限定されるものではなく、本発明は例えばIPS(In-Plane Switching)型液晶表示装置及びMVA(Multi-domain Vertical Alignment )型液晶表示装置等の液晶表示装置や、その他の薄膜トランジスタを使用した電子機器に適用することができる。
【0049】
(付記1)基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタにおいて、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第1の層と、高融点金属からなる第2の層と、前記第1の層と前記第2の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする薄膜トランジスタ。
【0050】
(付記2)前記中間層は、酸素を含むアルミニウム、酸素を含むアルミニウム合金及び酸素を含む高融点金属のうちのいずれか1種により構成されていることを特徴とする付記1に記載の薄膜トランジスタ。
(付記3)前記高融点金属は、Ti(チタン)、Mo(モリブデン)、Cr(クロム)、Ta(タンタル)及びW(タングステン)からなる群から選択されたいずれか1種の金属、又はその合金であることを特徴とする付記1に記載の薄膜トランジスタ。
【0051】
(付記4)基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングして、アルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、酸素ガスを20%以上の比率で含む雰囲気中で前記第1の層の上にアルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか1種の金属をスパッタリングして、酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属をスパッタリングして、高融点金属からなる第2の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【0052】
(付記5)基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、酸素を含む雰囲気中で前記第1の層の表面を酸化させて酸化膜からなる中間層を形成する工程と、前記第1の層の上に高融点金属をスパッタリングして高融点金属からなる第2の層を形成する工程とにより作製することを特徴とする薄膜トランジスタの製造方法。
【0053】
(付記6)絶縁基板上に形成された複数本のゲートバスラインと、前記絶縁基板上に前記ゲートバスラインと交差する方向に形成された複数本のデータバスラインと、前記ゲートバスラインと前記データバスラインとにより区画される各画素領域にそれぞれ形成された薄膜トランジスタ及び画素電極とを有する液晶表示装置において、前記ゲートバスライン及び前記データバスラインの少なくとも一方は、アルミニウム又はアルミニウム合金からなる第1の層と、高融点金属からなる第2の層と、前記第1の層と前記第2の層との間に挟まれた酸素を含む中間層との積層構造を有することを特徴とする液晶表示装置。
【0054】
(付記7)絶縁基板上にアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、前記第1の層の上に酸素を含む中間層を形成する工程と、前記中間層の上に高融点金属からなる第2の層を形成する工程と、前記第1の層、前記中間層及び前記第2の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、前記ソース電極の上方、並びに前記ゲートガスライン及び前記ドレインバスラインの各端子の上方の前記絶縁膜を除去する工程と、前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
【0055】
(付記8)前記酸素を含む中間層は、酸素ガスを20%以上含む雰囲気中で、アルミニウム、アルミニウム合金及び高融点金属からなる群から選択されたいずれか1種の金属をスパッタリングして形成することを特徴とする付記7に記載の液晶表示装置の製造方法。
(付記9)前記酸素を含む中間層は、前記アルミニウム又はアルミニウム合金膜の表面を自然酸化させて形成することを特徴とする付記7に記載の液晶表示装置の製造方法。
【0056】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタによれば、ゲート電極及びソース・ドレイン電極の少なくとも一方が、アルミニウム又はアルミニウム合金からなる第1の層と、高融点金属からなる第2の層と、第1及び第2の層の間に挟まれた酸素を含む中間層との積層構造を有しているので、アルミニウム膜と高融点金属膜との間に高抵抗層が形成されることがなく、膜荒れもない。従って、本発明の薄膜トランジスタを液晶表示装置のスイッチング素子として使用すれば、大型・高精細の液晶表示装置が実現される。
【0057】
また、本発明の薄膜トランジスタの製造方法によれば、酸素ガスを20%以上の比率で含む雰囲気中でAl又は高融点金属をスパッタリングして拡散防止層として機能する中間層を形成するので、Al膜と高融点金属膜との間の相互拡散を防止することができる。また、拡散防止層として自然酸化膜を使用した場合も同様である。
【図面の簡単な説明】
【図1】図1は、液晶表示装置のTFT基板を示す平面図である。
【図2】図2は図1のA−A線による断面図であり、従来の逆スタガー型TFTの構造を示している。
【図3】図3は、成膜中の雰囲気の酸素ガス比率と、成膜直後におけるAl/Ti積層膜のシート抵抗及びアニール後のAi/Ti積層膜のシート抵抗値との関係を示す図である。
【図4】図4は、本発明の第1の実施の形態の薄膜トランジスタを適用した液晶表示装置の断面図である。
【図5】図5は同じくその液晶表示装置の平面図である。
【図6】図6は、図5のB−B線によるTFT部分の拡大断面図である。
【図7】図7は、第1の実施の形態の薄膜トランジスタの製造方法を示す断面図(その1)である。
【図8】図8は、第1の実施の形態の薄膜トランジスタの製造方法を示す断面図(その2)である。
【図9】図9は、第1の実施の形態の薄膜トランジスタの製造方法を示す断面図(その3)である。
【図10】図10は、第1の実施の形態の薄膜トランジスタの製造方法を示す断面図(その4)である。
【図11】図11は、第1の実施の形態の薄膜トランジスタの製造方法を示す断面図で(その5)ある。
【図12】図12は、本発明の第2の実施の形態の薄膜トランジスタの形成方法を示す断面図である。
【図13】図13は本発明の第3の実施の形態における薄膜トランジスタの製造装置を示すブロック図である。
【符号の説明】
11,31,51…ガラス基板、
12a,32a…ゲートバスライン、
12b,32b…ゲート電極、
14,34…ゲート絶縁膜、
15,35…アモルファスシリコン膜(活性層)、
16,36…チャネル保護膜、
17,37…n+ 型アモルファスシリコン膜(オーミックコンタクト層)、
18a,38a…データバスライン、
18b,38b…ドレイン電極、
18c,38c…ソース電極、
19,39…保護絶縁膜、
20,40…画素電極、
25…TFT、
30…TFT基板、
33a…Al膜、
33b…酸素を含んだAl膜、
33c…Ti膜、
49…液晶、
50…CF基板。
[0001]
BACKGROUND OF THE INVENTION
The present invention Manufacturing method of thin film transistor (hereinafter also referred to as TFT) In particular, it is suitable as a switching element for large-sized and high-definition liquid crystal display devices. Thin film transistor manufacturing method About.
[0002]
[Prior art]
A liquid crystal display device is advantageous in that it is thin and lightweight, can be driven at a low voltage and consumes less power, and is widely used in various electronic devices.
In particular, an active matrix type liquid crystal display device in which a TFT is provided for each pixel is superior in terms of display quality to comparable to a CRT (Cathode-Ray Tube). For this reason, active matrix liquid crystal display devices are also used in displays such as portable televisions and personal computers.
[0003]
A general TN (Twisted Nematic) type liquid crystal display device has a structure in which liquid crystal is sealed between two transparent glass substrates. A black matrix, a color filter, a counter electrode, and the like are formed on one of the two surfaces (facing surfaces) facing each other of the glass substrate, and a TFT, a pixel electrode, and the like are formed on the other surface. Is formed. Furthermore, a polarizing plate is attached to the surface opposite to the facing surface of each glass substrate. These two polarizing plates are, for example, arranged so that the polarizing axes of the polarizing plates are orthogonal to each other, and according to this, a mode that transmits light when no electric field is applied and shields light when an electric field is applied, That is, the normally white mode is set. Further, when the polarization axes of the two polarizing plates are parallel, the light is blocked when no electric field is applied, and the mode is a normally black mode in which light is transmitted when an electric field is applied. Hereinafter, the substrate on which the TFT and the pixel electrode are formed is called a TFT substrate, and the substrate on which the color filter and the counter electrode are formed is called a CF substrate.
[0004]
FIG. 1 is a plan view showing a TFT substrate of a liquid crystal display device. FIG. 2 is a cross-sectional view taken along line AA in FIG. 1 and shows the structure of a conventional inverted stagger type TFT.
As shown in FIG. 1, a plurality of gate bus lines 12a and a plurality of data bus lines 18a are formed on the TFT substrate. The gate bus line 12a and the data bus line 18a intersect at right angles, and each rectangular area defined by the gate bus line 12a and the data bus line 18a is a pixel. A TFT 25 and a pixel electrode 20 are formed in each pixel. The gate electrode 12b of the TFT 25 is connected to the gate bus line 12a, and the drain electrode 18b is connected to the data bus line 18a. Further, the source electrode 18c of the TFT 25 is connected to the pixel electrode 20 through the contact hole 19h.
[0005]
The configuration of the TFT substrate will be described in more detail with reference to the cross-sectional view of FIG. On the glass substrate 11, a gate bus line 12a and a gate electrode 12b are formed. The gate bus line 12 a and the gate electrode 12 b are covered with an insulating film (gate insulating film) 14 formed on the substrate 11.
An amorphous silicon film 15 serving as an active layer of the TFT 25 is formed in a predetermined region on the gate insulating film 14. A channel protective film 16 made of an insulating material such as SiN is formed on the amorphous silicon film 15.
[0006]
On both sides of the channel protective film 16, n connected to the amorphous silicon film 15, respectively. + Type amorphous silicon film (ohmic contact layer) 17 is formed. + A data bus line 18 a, a drain electrode 18 b and a source electrode 18 c of the TFT 25 are formed on the type amorphous silicon film 17.
[0007]
The data bus line 18a, the drain electrode 18b, and the source electrode 18c are covered with a protective insulating film 19. A pixel electrode 20 made of ITO is formed on the protective insulating film 19. The pixel electrode 20 is electrically connected to the source electrode 18 c of the TFT 25 through a contact hole 19 h formed in the protective insulating film 19. The pixel electrode 20 is covered with an alignment film (not shown) made of polyimide or the like.
[0008]
By the way, the gate bus line 12a and the gate electrode 12b are heated to a high temperature of 300 ° C. or higher when the gate insulating film 14 is formed, so that heat resistance against hillock generation is required. Further, since the gate bus line 12a is connected to the ITO film at the terminal portion of the gate bus line 12a, the contact resistance to the ITO film is required to be low. For this reason, Cr (chromium) or the like is conventionally used as the material for the gate bus line 12a and the gate electrode 12b, not Al (aluminum or aluminum alloy: hereinafter the same), which is generally used as a wiring material for semiconductor devices. Refractory metals are used.
[0009]
[Problems to be solved by the invention]
In recent years, with the increase in size and definition of liquid crystal display devices, the width of the gate bus line 12a tends to be narrow and the wiring length tends to be long. However, when the gate bus line and the gate electrode of the large-sized and high-definition liquid crystal display device are formed of a refractory metal such as Cr, the resistance value becomes high and switching failure occurs.
[0010]
In order to avoid such a problem, the gate bus line and the gate electrode may have a laminated structure of an Al film and a refractory metal film such as Ti or Mo. However, in the case of an inverted stagger type TFT, the temperature is 300 ° C. or higher when the gate insulating film is formed. Therefore, in the laminated structure of the Al film and the refractory metal, mutual diffusion occurs at the interface between the Al film and the refractory metal film. As a result, a high resistance layer is formed. Because of this high resistance layer, the resistance value of the gate bus line cannot be made sufficiently small even though Al is used.
[0011]
In order to prevent interdiffusion between Al and the refractory metal, there is a method of forming a titanium nitride (TiN) film between the Al film and the refractory metal film. However, although nitride is stable in physical properties and does not generate a high resistance layer due to diffusion, there is a drawback that the insulating property of the gate insulating film is hindered due to film roughness. An object of the present invention is to prevent the generation of a high resistance layer due to mutual diffusion at the interface between Al and a refractory metal, and to avoid film roughness. Thin film transistor manufacturing method Is to provide.
[0012]
[Means for Solving the Problems]
In the method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, at least one of the gate electrode and the source / drain electrode is formed by sputtering aluminum or an aluminum alloy. A step of forming a first layer made of aluminum or an aluminum alloy, and an intermediate layer containing oxygen by sputtering aluminum on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more Produced by a step and a step of forming a second layer made of a refractory metal by sputtering a refractory metal on the intermediate layer And then The substrate including the intermediate layer; Above 300 ℃ The problem is solved by a method for manufacturing a thin film transistor, which includes a heating step.
[0013]
In addition, the above-described problems include a step of forming a first layer made of aluminum or an aluminum alloy on an insulating substrate, and aluminum on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more. A step of forming an intermediate layer containing oxygen by sputtering, a step of forming a second layer made of a refractory metal on the intermediate layer, the first layer, the intermediate layer, and the second layer. Patterning the laminated film to form a gate electrode and a gate bus line; and Over 300 ℃ Forming a gate insulating film on the gate electrode and the gate bus line while heating, forming an active layer of a thin film transistor, a source electrode, a drain electrode, and a data bus line on the gate insulating film; Forming a protective insulating film on the entire upper surface of the insulating substrate; forming a transparent conductive film on the protective insulating film; and patterning the transparent conductive film to form a pixel electrode. The problem is solved by the manufacturing method of the liquid crystal display device.
[0014]
As a result of various experimental studies to avoid mutual diffusion between the Al film and the refractory metal film, the inventors of the present application have formed a film containing oxygen between the Al film and the refractory metal film. The knowledge that it was good was obtained. It has also been found that the sheet resistance of an Al film containing oxygen formed by sputtering Al in an atmosphere having an oxygen gas ratio of 20% or more decreases when annealed at a high temperature.
[0015]
In FIG. 3, the horizontal axis represents the oxygen gas ratio of the atmosphere during film formation of the Al film and the Ti film (where the balance is Ar gas), the vertical axis represents the sheet resistance, and the Al / Ti laminated film immediately after film formation. It is a figure which shows the result of having measured the sheet resistance of this, and the sheet resistance value of the Ai / Ti laminated film after annealing on temperature conditions (350 degreeC for 1 hour) equivalent to the time of gate insulating film formation by a 4 terminal method. .
[0016]
As apparent from FIG. 3, when the oxygen gas ratio is less than 20%, the sheet resistance value of the laminated film after annealing increases as compared with that before the annealing, but when the oxygen gas ratio exceeds 20%, annealing is performed. The sheet resistance value of the later laminated film is reduced as compared with that before annealing. Moreover, the laminated film after annealing has no surface roughness, and even if an insulating film is formed on the laminated film, the insulating property is not hindered.
[0017]
Therefore, in the present invention, at least one of the gate electrode and the source / drain electrode has a first layer made of Al (aluminum or aluminum alloy), a second layer made of a refractory metal, and the first of these. A stacked structure including an intermediate layer containing oxygen sandwiched between the layer and the second layer is employed.
Thereby, it can be avoided that a high resistance layer is formed between the Al film (first layer) and the refractory metal film (second layer) due to heat.
[0018]
Note that the oxygen-containing layer is not limited to an oxidized state as long as oxygen is contained in the metal. However, it is necessary that the conductivity between the Al film and the refractory metal film is not impaired by the layer containing oxygen. The thickness of the layer containing oxygen is preferably 2 nm or more.
As the refractory metal, for example, any one metal selected from the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten) or an alloy thereof is used. be able to.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(First embodiment)
4 is a cross-sectional view of a TN type liquid crystal display device to which the thin film transistor of the first embodiment of the present invention is applied, FIG. 5 is a plan view of the TFT substrate of the liquid crystal display device, and FIG. It is an expanded sectional view of the TFT part by a line.
[0020]
As shown in FIG. 4, the liquid crystal display device includes a TFT substrate 30, a CF substrate 50, and a liquid crystal 49 sealed between the TFT substrate 30 and the CF substrate 50.
As shown in FIG. 5, a plurality of gate bus lines 32 a and a plurality of data bus lines 38 a are formed on the TFT substrate 30. The gate bus line 32a and the data bus line 38a intersect at right angles, and each rectangular area defined by the gate bus line 32a and the data bus line 38a is a pixel. In each pixel, a transparent pixel electrode 40 and a TFT 45 are formed. The gate electrode 32b of the TFT 45 is connected to the gate bus line 32a, and the drain electrode 38b is connected to the data bus line 38a. Further, the source electrode 38c of the TFT 45 is connected to the pixel electrode 40 through the contact hole 39h.
[0021]
The configuration of the TFT substrate 30 will be described in more detail with reference to the cross-sectional view of the TFT portion of FIG. On a substrate (hereinafter referred to as a glass substrate) 31 made of a transparent insulator such as glass, a gate bus line 32a and a gate electrode 32b are formed as a first wiring layer. The gate bus line 32a and the gate electrode 32b have a three-layer structure including an Al film (first layer) 33a, an Al film (intermediate layer) 33b containing oxygen, and a Ti film (second layer) 33c from the bottom. The Al film 33b containing oxygen functions as a diffusion preventing layer.
[0022]
The gate bus line 32 a and the gate electrode 32 b are covered with an insulating film (gate insulating film) 34 formed on the substrate 31.
In a predetermined region on the gate insulating film 34 (above the gate electrode 32b), an amorphous silicon film 35 that becomes an active layer of the TFT 45 is formed. A channel protective film 36 made of an insulating material such as SiN is formed on the amorphous silicon film 35.
[0023]
On both sides of the channel protective film 36, n connected to the amorphous silicon film 35, respectively. + Type amorphous silicon film (ohmic contact layer) 37 is formed. + On the type amorphous silicon film 37, a data bus line 38a, a drain electrode 38b of the TFT 45, and a source electrode 38c are formed as a second wiring layer.
[0024]
The data bus line 38a, the drain electrode 38b, and the source electrode 38c are covered with a protective insulating film 39. A pixel electrode 40 made of ITO is formed on the protective insulating film 39. The pixel electrode 40 is electrically connected to the source electrode 38 c of the TFT 45 through a contact hole 39 h formed in the protective insulating film 39. The pixel electrode 40 is covered with an alignment film 41 as shown in FIG.
[0025]
The alignment film 41 is formed of, for example, polyimide, and an alignment process is performed on the surface in order to determine the alignment direction of the liquid crystal molecules when a voltage is applied. As a typical method for the alignment treatment, a rubbing method is known in which the surface of the alignment film 41 is rubbed in one direction with a cloth roller.
On the other hand, as shown in FIG. 4, the CF substrate 50 includes a glass substrate 51 and a black matrix 52, a color filter 53, a counter electrode 54, and an alignment film 55 formed on the lower surface side of the glass substrate 51.
[0026]
The black matrix 52 is formed of, for example, a metal material such as Cr so as to shield the formation region of the gate bus line 32a, the data bus line 38a, and the TFT 45 of the TFT substrate 30. There are three types of color filters 53, red (R), green (G), and blue (B), and one color filter 53 faces one pixel electrode 40.
[0027]
Under the color filter 53, a transparent counter electrode 54 made of ITO is formed. Under the counter electrode 54, an alignment film 55 made of polyimide, for example, is formed. An alignment process is also applied to the surface of the alignment film 55.
7 to 11 are cross-sectional views showing the method of manufacturing the thin film transistor of this embodiment in the order of steps.
[0028]
First, as shown in FIG. 7A, a glass substrate 31 is placed in a chamber of a sputtering apparatus, and Al is sputtered while Ar gas is introduced into the chamber at a flow rate of 140 sccm to form an Al film on the glass substrate 31. (First layer) 33a is formed to a thickness of about 100 nm. Thereafter, Al is sputtered by a reactive sputtering method while introducing Ar gas at a flow rate of 127 sccm and oxygen at a flow rate of 54 sccm to form an oxygen-containing Al film (intermediate layer) 33b with a thickness of about 5 nm. .
[0029]
Next, the glass substrate 31 is transferred to another chamber without breaking the vacuum. Then, Ti is sputtered while introducing Ar gas into the chamber at a flow rate of 140 sccm to form a Ti film (second layer) 33c having a thickness of 50 nm.
Next, a photoresist film is applied on the Ti film 33c, exposed and developed, and the photoresist film 51 is patterned into a predetermined shape as shown in FIG. 7B. Thereafter, as shown in FIG. 7C, reactive ion etching using a chlorine-based gas is performed using the photoresist film 51 as a mask, and the Ti film 33c, the Al film 33b containing oxygen, and the Al film 33a are collectively processed. The gate electrode 32b is formed by etching.
[0030]
Next, as shown in FIG. 8A, the resist film 51 is removed. Then, as shown in FIG. 8B, a silicon nitride (SiN) film is formed as the gate insulating film 34 by the CVD method. At this time, the temperature of the glass substrate 31 is 300 ° C. or higher. In this embodiment, since the Al film 33b containing oxygen is formed between the Al film 33a and the Ti film 33c, this film is diffused. It functions as a prevention layer, prevents mutual diffusion of Al and Ti, and avoids the generation of a high resistance layer.
[0031]
Thereafter, an amorphous silicon film 35 serving as an active layer of the TFT 45 is formed on the gate insulating film 34 by CVD, and a silicon nitride film 36x serving as a channel protective film 36 is further formed thereon. Then, a photoresist film is applied on the silicon nitride film 36x, exposed and developed, and the photoresist film 52 is patterned into a desired channel protective film shape as shown in FIG. 8C.
[0032]
Next, the silicon nitride film 36x is etched using the resist film 52 as a mask to form a channel protective film 36 as shown in FIG. Thereafter, the resist film 52 is removed.
Next, as shown in FIG. 9B, n to be an ohmic contact layer is formed by CVD. + After the type amorphous silicon film 37 is formed on the entire upper surface of the glass substrate 31, Ti, Al, and Ti are successively formed in this order by a sputtering method to form the conductive film 38x.
[0033]
Next, by photolithography, as shown in FIG. 9C, the conductive films 38x, n + The pattern amorphous silicon film 37 and the amorphous silicon film 35 are patterned to form a data bus line 38a, a drain electrode 38b, and a source electrode 38c.
Thereafter, as shown in FIG. 10A, a protective insulating film 39 is formed by depositing silicon nitride on the entire upper surface of the glass substrate 31 by a CVD method. Then, as shown in FIG. 10B, a contact hole 39 h reaching the source electrode 38 c is formed in the protective insulating film 39. At the same time, openings (not shown) from which the terminal portions at the ends of the gate bus line 32a and the data bus line 38a are exposed are also formed.
[0034]
Next, as shown in FIG. 11A, ITO is sputtered on the entire upper surface of the glass substrate 31 to form an ITO film 40x. Then, as shown in FIG. 11B, the ITO film 40x is patterned to cover the pixel electrode 40 and the cover film (not shown) that covers the terminal portions of the end portions of the gate bus line 32a and the data bus line 38a. Form. Thereafter, an alignment film 41 that covers the pixel electrode 40 is formed of polyimide or the like. Thereby, the TFT substrate is completed.
[0035]
In this embodiment, the gate bus line 32a and the gate electrode 32b have a three-layer structure of an Al film 33a, an Al film 33b containing oxygen that functions as a diffusion prevention layer, and a Ti film 33c made of a refractory metal. Therefore, even when the gate insulating film 34 is heated to a temperature of 300 ° C. or higher, the formation of the high resistance layer between the Al film 33a and the Ti film 33c is avoided. Thereby, in the liquid crystal display device of the present embodiment, the resistance value of the gate bus line is reduced.
[0036]
A 15-inch XGA (1024 × 768 dots) type liquid crystal display device is actually manufactured by the above method, the resistance value of the gate bus line is measured, and the resistance value of the gate bus line of the liquid crystal display device of the conventional structure is compared. did. As a result, in the liquid crystal display device having the conventional structure, the resistance value of the gate bus line was 18 kΩ, but in the structure of this embodiment, it could be lowered to 14.7 kΩ. However, the width of the gate bus line is 8 μm and the length is 304 mm.
[0037]
In the above embodiment, the present invention is applied to the gate bus line 32a and the gate electrode 32b that are affected by heat during the formation of the gate insulating film, and the data bus line 38a, the drain electrode 38b, and the source electrode 38c It has an Al / Ti laminated structure. Since the protective insulating film 39 on the data bus line 38a, the drain electrode 38b and the source electrode 38c is formed at a relatively low temperature, the data bus line 38a, the drain electrode 38b and the source electrode 38c are made of Ti / Al / Ti. Even in a laminated structure, a high resistance layer is hardly generated due to mutual diffusion of Al and Ti. However, the data bus line 38a, the drain electrode 38b, and the source electrode 38c may have a structure in which a film containing oxygen is sandwiched between the Al film and the refractory metal film, similarly to the gate bus line 32a and the gate electrode 32b. .
[0038]
In the above embodiment, the second layer is formed of Ti, but any one selected from the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten). Alternatively, it may be formed of one kind of metal or an alloy thereof.
(Second Embodiment)
FIG. 12 is a cross-sectional view showing a method of forming a thin film transistor according to the second embodiment of the present invention.
[0039]
First, as shown in FIG. 12 (a), a glass substrate 31 is placed in a chamber of a sputtering apparatus, and Al is sputtered while introducing Ar gas at a flow rate of 140 sccm into the chamber. A film (first layer) 33a is formed.
Thereafter, the glass substrate 31 is transferred to another chamber without breaking the vacuum, Ti is sputtered by a reactive sputtering method while introducing Ar gas into the chamber at a flow rate of 127 sccm and oxygen at a flow rate of 54 sccm, and a Ti layer containing oxygen (Intermediate layer) 33d is formed to a thickness of about 5 nm.
[0040]
Next, in the same chamber, Ti is sputtered in an atmosphere in which Ar gas is introduced at a flow rate of 140 sccm to form a Ti film (second layer) 33c with a thickness of about 50 nm.
Next, a photoresist film is applied on the Ti film 33c, exposed and developed, and the photoresist film 51 is patterned into a predetermined pattern as shown in FIG. Thereafter, as shown in FIG. 12C, reactive ion etching using a chlorine-based gas is performed using the photoresist film 51 as a mask, and the Ti film 33c, the Ti film 33d containing oxygen, and the Al film 33a are collectively processed. The gate electrode 32b is formed by etching.
[0041]
Since the subsequent steps are the same as those in the first embodiment, description thereof is omitted here. In the present embodiment, the Ti film 33d containing oxygen functions as a diffusion preventing layer, and mutual diffusion between the Al film 33a and the Ti film 33c is prevented when the gate insulating film is formed. Thereby, also in this invention, the effect similar to 1st Embodiment can be acquired.
[0042]
In the above embodiment, the intermediate layer and the second layer are formed by sputtering of Ti, but the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten). It may be formed by sputtering any one kind of metal selected from the above or an alloy thereof.
(Third embodiment)
The third embodiment will be described below. This embodiment is different from the first embodiment in that the method of forming the gate bus line and the gate electrode is different, and other configurations are basically the same as those in the first embodiment. The description of the overlapping part is omitted.
[0043]
FIG. 13 is a block diagram showing a thin film transistor manufacturing apparatus. This apparatus includes a carry-in chamber 61, a substrate standby chamber 62, an Al film forming chamber (first chamber) 63, a vent processing chamber (second chamber) 64, a Ti film forming chamber (third chamber) 65, a substrate take-out chamber 66, A transfer chamber 67 is used. Each of the chambers 61 to 67 is partitioned by a door. Each of the chambers 61 to 67 is connected to an exhaust device so that each chamber can be individually exhausted.
[0044]
Hereinafter, a method for manufacturing a thin film transistor using the above-described apparatus will be described. First, the air in each of the substrate standby chamber 62, the Al film forming chamber 63, the vent processing chamber 64, the Ti film forming chamber 65, the take-out chamber 66, and the transfer chamber 67 is sufficiently exhausted.
Next, after putting a glass substrate in the carrying-in chamber 61, the inside of the carrying-in chamber 61 is exhausted sufficiently. Then, the substrate is transferred from the carry-in chamber 61 to the substrate standby chamber 62 through the transfer chamber 67. Then, the glass substrate is transferred from the substrate standby chamber 62 to the Al film forming chamber 63 via the transfer chamber 67.
[0045]
Next, in the Al film forming chamber 63, Al is sputtered while introducing Ar gas at a flow rate of 140 sccm to form an Al film (first layer) with a thickness of about 100 nm on the substrate.
Thereafter, the glass substrate is transferred from the Al film forming chamber 63 to the vent processing chamber 64 through the transfer chamber 67. In the vent processing chamber 64, when the glass substrate is transferred into the room, air is introduced into the room. Thereby, a natural oxide film (intermediate layer) is formed on the surface of the Al film.
[0046]
After the natural oxide film is formed on the surface of the Al film in this way, the inside of the vent processing chamber 64 is evacuated again. Then, the glass substrate is transferred from the vent processing chamber 64 to the Ti film forming chamber 65 through the transfer chamber 67.
In the Ti film forming chamber 64, Ti is sputtered while introducing Ar gas at a flow rate of 140 sccm to form a Ti film (second layer) with a thickness of 50 nm. Thereby, a laminated film having a structure in which a natural oxide film is sandwiched between the Al film and the Ti film is formed.
[0047]
Next, the glass substrate is transferred from the Ti film forming chamber 65 to the take-out chamber via the transfer chamber 67. Then, after closing the door between the transfer chamber 67 and the take-out chamber 66, the take-out chamber 66 is brought to atmospheric pressure, and the glass substrate is taken out.
Next, a laminated film having a three-layer structure of an Al film, a natural oxide film, and a Ti film is patterned by photolithography to form a gate bus line and a gate electrode. Since the subsequent steps are the same as those in the first embodiment, description thereof is omitted here.
[0048]
According to the present embodiment, since the gate bus line and the gate electrode have a three-layer structure of an Al film, a natural oxide film, and a Ti film, mutual diffusion due to heat between the Al film and the Ti film is caused by the natural oxide film. Is prevented. Thereby, a low-resistance electrode wiring can be obtained.
In the above first to third embodiments, the case where the present invention is applied to a TN liquid crystal display device has been described. However, the scope of application of the present invention is limited to the TN liquid crystal display device. Instead, the present invention is applied to liquid crystal display devices such as IPS (In-Plane Switching) type liquid crystal display devices and MVA (Multi-domain Vertical Alignment) type liquid crystal display devices, and other electronic devices using thin film transistors. Can do.
[0049]
(Supplementary Note 1) In a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, at least one of the gate electrode and the source / drain electrode includes a first layer made of aluminum or an aluminum alloy; A thin film transistor having a stacked structure of a second layer made of a refractory metal and an intermediate layer containing oxygen sandwiched between the first layer and the second layer.
[0050]
(Supplementary note 2) The thin film transistor according to supplementary note 1, wherein the intermediate layer is made of any one of aluminum containing oxygen, an aluminum alloy containing oxygen, and a refractory metal containing oxygen.
(Appendix 3) The refractory metal is any one metal selected from the group consisting of Ti (titanium), Mo (molybdenum), Cr (chromium), Ta (tantalum), and W (tungsten), or its The thin film transistor according to appendix 1, which is an alloy.
[0051]
(Appendix 4) In the method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, aluminum or an aluminum alloy is sputtered on at least one of the gate electrode and the source / drain electrode, A step of forming a first layer made of aluminum or an aluminum alloy, and an atmosphere containing oxygen gas in a ratio of 20% or more, and the first layer is selected from the group consisting of aluminum, an aluminum alloy and a refractory metal Sputtering any one of the above metals to form an intermediate layer containing oxygen, and sputtering a refractory metal on the intermediate layer to form a second layer made of the refractory metal A manufacturing method of a thin film transistor, characterized by being manufactured by a process.
[0052]
(Supplementary Note 5) In the method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate, aluminum or an aluminum alloy is sputtered on at least one of the gate electrode and the source / drain electrode. Alternatively, a step of forming a first layer made of an aluminum alloy, a step of oxidizing the surface of the first layer in an oxygen-containing atmosphere to form an intermediate layer made of an oxide film, A method of manufacturing a thin film transistor, comprising: forming a second layer made of a refractory metal by sputtering a refractory metal thereon.
[0053]
(Appendix 6) A plurality of gate bus lines formed on an insulating substrate, a plurality of data bus lines formed on the insulating substrate in a direction intersecting the gate bus lines, the gate bus lines, In a liquid crystal display device having a thin film transistor and a pixel electrode formed in each pixel region partitioned by a data bus line, at least one of the gate bus line and the data bus line is a first made of aluminum or an aluminum alloy. And a second layer made of a refractory metal, and an intermediate layer containing oxygen sandwiched between the first layer and the second layer. Display device.
[0054]
(Appendix 7) A step of forming a first layer made of aluminum or an aluminum alloy on an insulating substrate, a step of forming an intermediate layer containing oxygen on the first layer, and a step of forming a high layer on the intermediate layer Forming a second layer made of a melting point metal, patterning a laminated film of the first layer, the intermediate layer, and the second layer to form a gate electrode and a gate bus line, Forming a gate insulating film on the gate electrode and the gate bus line; forming an active layer of a thin film transistor on the gate insulating film; a source electrode; a drain electrode; and a data bus line; and an upper side of the insulating substrate. Forming a protective insulating film on the entire surface; removing the insulating film above the source electrode and above the terminals of the gate gas line and the drain bus line; Method of manufacturing a liquid crystal display device in which the transparent conductive film on the protective insulating film is formed, characterized in that a step of forming a pixel electrode by patterning the transparent conductive film.
[0055]
(Supplementary Note 8) The oxygen-containing intermediate layer is formed by sputtering any one metal selected from the group consisting of aluminum, an aluminum alloy, and a refractory metal in an atmosphere containing 20% or more of oxygen gas. The method for manufacturing a liquid crystal display device according to appendix 7, wherein:
(Additional remark 9) The said intermediate | middle layer containing oxygen forms the surface of the said aluminum or aluminum alloy film | membrane naturally, and forms it, The manufacturing method of the liquid crystal display device of Additional remark 7 characterized by the above-mentioned.
[0056]
【The invention's effect】
As described above, according to the thin film transistor of the present invention, at least one of the gate electrode and the source / drain electrode has the first layer made of aluminum or aluminum alloy, the second layer made of refractory metal, Since it has a laminated structure with an intermediate layer containing oxygen sandwiched between the first and second layers, a high resistance layer is not formed between the aluminum film and the refractory metal film, There is no film roughness. Therefore, when the thin film transistor of the present invention is used as a switching element of a liquid crystal display device, a large-sized and high-definition liquid crystal display device is realized.
[0057]
In addition, according to the method of manufacturing a thin film transistor of the present invention, since an intermediate layer functioning as a diffusion prevention layer is formed by sputtering Al or a refractory metal in an atmosphere containing oxygen gas at a ratio of 20% or more, an Al film And mutual diffusion between the refractory metal film can be prevented. The same applies when a natural oxide film is used as the diffusion preventing layer.
[Brief description of the drawings]
FIG. 1 is a plan view showing a TFT substrate of a liquid crystal display device.
FIG. 2 is a cross-sectional view taken along line AA in FIG. 1, and shows a structure of a conventional inverted stagger type TFT.
FIG. 3 is a graph showing the relationship between the oxygen gas ratio in the atmosphere during film formation, the sheet resistance of the Al / Ti laminated film immediately after film formation, and the sheet resistance value of the Ai / Ti laminated film after annealing. It is.
FIG. 4 is a cross-sectional view of a liquid crystal display device to which the thin film transistor according to the first embodiment of the present invention is applied.
FIG. 5 is a plan view of the liquid crystal display device.
6 is an enlarged cross-sectional view of a TFT portion taken along the line BB in FIG. 5;
FIG. 7 is a cross-sectional view (part 1) illustrating the method for manufacturing the thin film transistor according to the first embodiment;
FIG. 8 is a cross-sectional view (No. 2) illustrating the method for manufacturing the thin film transistor according to the first embodiment;
FIG. 9 is a cross-sectional view (part 3) illustrating the method for manufacturing the thin film transistor according to the first embodiment;
FIG. 10 is a cross-sectional view (part 4) illustrating the method for manufacturing the thin film transistor according to the first embodiment;
11 is a sectional view (No. 5) showing the method for manufacturing the thin film transistor according to the first embodiment. FIG.
FIG. 12 is a cross-sectional view showing a method of forming a thin film transistor according to the second embodiment of the present invention.
FIG. 13 is a block diagram showing an apparatus for manufacturing a thin film transistor according to a third embodiment of the present invention.
[Explanation of symbols]
11, 31, 51 ... glass substrate,
12a, 32a ... gate bus line,
12b, 32b ... gate electrodes,
14, 34 ... gate insulating film,
15, 35 ... amorphous silicon film (active layer),
16, 36 ... Channel protective film,
17, 37 ... n + Type amorphous silicon film (ohmic contact layer),
18a, 38a ... data bus line,
18b, 38b ... drain electrodes,
18c, 38c ... source electrode,
19, 39 ... Protective insulating film,
20, 40 ... pixel electrodes,
25 ... TFT,
30 ... TFT substrate,
33a ... Al film,
33b ... Al film containing oxygen,
33c ... Ti film,
49 ... Liquid crystal,
50: CF substrate.

Claims (2)

基板上のゲート電極、半導体層及びソース・ドレイン電極により構成された薄膜トランジスタの製造方法において、
前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一方を、
アルミニウム又はアルミニウム合金をスパッタリングしてアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、
酸素ガスを20%以上の比率で含む雰囲気中で前記第1の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、
前記中間層の上に高融点金属をスパッタリングして高融点金属からなる第2の層を形成する工程とにより作製し、
その後、前記中間層を含む前記基板を300℃以上で加熱する工程を有することを特徴とする薄膜トランジスタの製造方法。
In a method of manufacturing a thin film transistor including a gate electrode, a semiconductor layer, and a source / drain electrode on a substrate,
At least one of the gate electrode and the source / drain electrode,
Sputtering aluminum or aluminum alloy to form a first layer of aluminum or aluminum alloy;
Forming an intermediate layer containing oxygen by sputtering aluminum on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more;
Forming a second layer made of a refractory metal by sputtering a refractory metal on the intermediate layer ,
Then, the manufacturing method of the thin-film transistor characterized by having the process of heating the said board | substrate containing the said intermediate | middle layer at 300 degreeC or more .
絶縁基板上にアルミニウム又はアルミニウム合金からなる第1の層を形成する工程と、
酸素ガスを20%以上の比率で含む雰囲気中で前記第1の層の上にアルミニウムをスパッタリングして酸素を含む中間層を形成する工程と、
前記中間層の上に高融点金属からなる第2の層を形成する工程と、
前記第1の層、前記中間層及び前記第2の層の積層膜をパターニングして、ゲート電極及びゲートバスラインを形成する工程と、
前記絶縁基板を300℃以上で加熱しつつ前記ゲート電極及び前記ゲートバスラインの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に薄膜トランジスタの活性層、ソース電極、ドレイン電極及びデータバスラインを形成する工程と、
前記絶縁基板の上側全面に保護絶縁膜を形成する工程と、
前記保護絶縁膜の上に透明導電体膜を形成し、この透明導電体膜をパターニングして画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
Forming a first layer made of aluminum or an aluminum alloy on an insulating substrate;
Forming an intermediate layer containing oxygen by sputtering aluminum on the first layer in an atmosphere containing oxygen gas at a ratio of 20% or more;
Forming a second layer made of a refractory metal on the intermediate layer;
Patterning a laminated film of the first layer, the intermediate layer, and the second layer to form a gate electrode and a gate bus line;
Forming a gate insulating film on the gate electrode and the gate bus line while heating the insulating substrate at 300 ° C. or higher ;
Forming an active layer, a source electrode, a drain electrode and a data bus line of the thin film transistor on the gate insulating film;
Forming a protective insulating film on the entire upper surface of the insulating substrate;
Forming a transparent conductor film on the protective insulating film, and patterning the transparent conductor film to form a pixel electrode.
JP2000212266A 2000-07-13 2000-07-13 Thin film transistor manufacturing method Expired - Fee Related JP4316117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000212266A JP4316117B2 (en) 2000-07-13 2000-07-13 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000212266A JP4316117B2 (en) 2000-07-13 2000-07-13 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2002026335A JP2002026335A (en) 2002-01-25
JP4316117B2 true JP4316117B2 (en) 2009-08-19

Family

ID=18708207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000212266A Expired - Fee Related JP4316117B2 (en) 2000-07-13 2000-07-13 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP4316117B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172150A (en) 2002-11-15 2004-06-17 Nec Kagoshima Ltd Method of manufacturing interconnecting line of laminated structure
JP4038485B2 (en) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 Flat panel display device with thin film transistor
KR100971950B1 (en) 2003-06-30 2010-07-23 엘지디스플레이 주식회사 Liquid Crystal Display and method for fabricating of the same
WO2007004666A1 (en) * 2005-07-05 2007-01-11 Tohoku University Thin film transistor, wiring board and method for manufacturing such thin film transistor and wiring board
KR101876470B1 (en) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN106229260A (en) 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 A kind of thin film transistor (TFT) and manufacture method thereof

Also Published As

Publication number Publication date
JP2002026335A (en) 2002-01-25

Similar Documents

Publication Publication Date Title
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US7046314B2 (en) Method of fabricating liquid crystal display device
US6528357B2 (en) Method of manufacturing array substrate
JP4920140B2 (en) Liquid crystal display device and manufacturing method thereof
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
TW447139B (en) Thin film transistor and manufacturing method of the same
US7176535B2 (en) Thin film transistor array gate electrode for liquid crystal display device
KR101251349B1 (en) Thin film trnasistor array panel, manufacturing method thereof and display apparatus having the same
US6888586B2 (en) Array substrate for liquid crystal display and method for fabricating the same
US20070295963A1 (en) Tft array substrate and method of manufacturing the same
JP2000314897A (en) Liquid crystal display device
JPH06250210A (en) Liquid crystal display device and its production
JP4316117B2 (en) Thin film transistor manufacturing method
JPH08194230A (en) Liquid crystal display device and its production
JP3234168B2 (en) Method for manufacturing TFT array substrate
US20080105871A1 (en) Thin film transistor array substrate having lightly doped amorphous silicon layer and method for fabricating same
JP2004348144A (en) Thin film transistor type liquid crystal display
KR20150015641A (en) Method For Stabilizaing Surface Of Copper Alloy Layer
JP3210072B2 (en) Thin film transistor matrix device and manufacturing method thereof
JPH09244045A (en) Liquid crystal display device and its production
JPH11354806A (en) Tft array board, liquid crystal display using the same and manufacture of the tft array board
JP2001337619A (en) Method for manufacturing array substrate
JP2000199912A (en) Active matrix type liquid crystal display device and its production
JP2004165289A (en) Active matrix substrate, manufacturing method therefor and display device
KR100275953B1 (en) Method of manufacturing thin film transistor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees