JP4315764B2 - ディジタル信号処理方式 - Google Patents

ディジタル信号処理方式 Download PDF

Info

Publication number
JP4315764B2
JP4315764B2 JP2003290192A JP2003290192A JP4315764B2 JP 4315764 B2 JP4315764 B2 JP 4315764B2 JP 2003290192 A JP2003290192 A JP 2003290192A JP 2003290192 A JP2003290192 A JP 2003290192A JP 4315764 B2 JP4315764 B2 JP 4315764B2
Authority
JP
Japan
Prior art keywords
gain
digital signal
digital
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003290192A
Other languages
English (en)
Other versions
JP2005064700A (ja
Inventor
政一 秋保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2003290192A priority Critical patent/JP4315764B2/ja
Publication of JP2005064700A publication Critical patent/JP2005064700A/ja
Application granted granted Critical
Publication of JP4315764B2 publication Critical patent/JP4315764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

本発明は、ディジタル信号処理方式に関し、特に、ディジタルオーディオ信号等のゲイン調整に関する。
半導体技術やディジタル化技術の発展により、オーディオ装置、ナビゲーション装置、家電装置等においても広くディジタル信号の処理が行われている。アナログ信号処理の場合、回路特性や温度特性によるバラツキの問題があるのに対して、ディジタル信号処理は再現性が優れているが、その一方において、高精度の処理を実現しようとすれば、それに応じて、処理すべきデータ量が膨大となってしまう。しかし、DSP等の半導体処理回路によって、大量のデータをリアルタイムで処理することが可能となっており、ディジタル信号処理による理想的なアナログ信号波形を得ることが可能になりつつある。
本出願人は、例えば特許文献1に示すように、入力オーディオ信号のディジタル可変コンプレッサーに関する技術を開示している。これは、入力オーディオ信号をxとするとき、下記の式(4)(以下、従来方式(4)という)の演算を行い、出力オーディオ信号Xに圧縮特性を付加するとともに、n値を可変することにより圧縮特性を変化させるものである。
Figure 0004315764
但し、指数値nは圧縮比を決める整数であり、|x|は入力信号xの絶対値である。
従来方式(4)に示す演算を入力ディジタル信号xに施すことにより、出力ディジタル信号Xのゲインを調整し、かつ、すべての入力信号レベルに対してオーバーフローをさせることなくソフトクリップを実現することができる。しかも、従来方式(4)式の処理をDSPにより実行することで、出力ディジタル信号をリアルタイムで得ることができる。
特許第3056815号
しかしながら、上記特許文献1による信号処理方式には、次のような課題がある。例えば、従来方式(4)の信号処理をディジタルアンプに応用し、そのディジタルアンプの電源電圧によるゲインがG[dB]である場合、指数値nが1、2、3、4、・・・と可変すると、出力信号のゲインは、G、G+6、G+9、G+12、・・・[dB]となる。指数値nが2以上となると、従来方式(4)は非線形処理として働き、そのゲインには歪みが含まれてしまう。例えば、指数値nが2であるとき、出力信号Xには、xの歪成分が重畳され、指数値nが3であるとき、さらにこれに加えてxの歪成分が重畳される。このことは、特に、入力信号レベルが低い再生状態においても出力信号の歪率をより劣化させてしまう。歪率の劣化程度は、設定されるゲイン値すなわち指数値nにより変化するものの、概ね歪値が一桁程度大きくなってしまう。
本発明は、上記従来技術の課題を解決し、従来方式(4)よる処理よりも歪を低減することが可能なディジタル処理方式を提供することを目的とする。
本発明の他の目的は、少ない演算でありながらソフトクリップを実現可能なディジタル処理方式を提供する。
さらに他の目的は、入力ディジタル信号に対してそのレベルが低い状態のときに線形処理を行い、レベルが高い状態のときに非線形処理を行うことができるディジタル処理方式を提供する。
本発明に係るディジタル信号処理方式は、入力ディジタル信号をx、ゲイン係数をg、出力ディジタル信号Xとするとき、条件式(1)で求まる閾値Pまでは、式(2)による演算を行い、閾値Pを超えるときは式(3)による演算を行うものである。
Figure 0004315764
Figure 0004315764
Figure 0004315764
本発明によれば、入力ディジタル信号を条件式(1)に従い、閾値Pまでは式(2)による線形処理を行い、閾値Pよりも大きな入力信号レベルのときに式(3)による非線形処理を行うようにしたので、入力信号レベルが低い範囲では、完全な線形処理により良好な歪性能を得ることができるとともに、入力信号レベルが高い範囲では、オーバーフローを起こすことなくソフトクリップを実現することができる。さらに、従来方式(4)による処理場合、そのステップ幅が正の実数のみ許される指数値nによって決定されるため、ゲイン値も、G+6、G+9、G+12・・・と離散した値しか得ることができなかったが、本発明では任意のゲイン値を得ることができる。
以下、本発明の実施の形態について詳細に説明する。本発明に係るディジタル信号の処理は、好ましくは乗算器等を備えた高速演算が可能なDSP(ディジタルシグナルプロセッサ)を用いて行われる。
図1は、本発明のディジタル信号処理を行うDSPの構成を示すブロック図である。DSP10は、データ空間とプログラム空間を備え、データ空間は、データバス20に接続されたI/Oポート部22、乗算器/ALU部24およびデータメモリ26によって構成される。プログラム空間は、プログラムバス30に接続された各部の動作を制御する制御部32およびプログラムメモリ34によって構成される。
プログラムメモリ34には、下記の式(1)、(2)および(3)の処理を実行させるためのプログラムが記憶されており、制御部32はそのプログラムに従い、乗算器/ALU部24、データメモリ26、I/Oポート部22等を制御する。設定されたゲイン係数gは、データメモリ26に記憶される。入力ディジタル信号xはI/Oポート22に入力され、次に、プログラム演算の制御下において乗算器/ALU部24等においてディジタル処理がなされ、再びI/Oポート22から出力ディジタル信号Xとして出力される。
Figure 0004315764
Figure 0004315764
Figure 0004315764
図2は、上記(1)、(2)および(3)式の動作を説明するための機能ブロックであり、図3はその動作フローチャートを示す図である。入力ディジタル信号xがDSP10に入力されたとき(ステップS101)、処理判定部42は、予め設定されているゲイン係数gをゲイン係数保持部44から読出し(ステップS102)、ゲイン係数gが2以上であるか否かを判定する(ステップS103)。
処理判定部42はさらに、ゲイン係数gが2よりも小さいとき(1<g<2)、次式に従い閾値Pを算出する(ステップS104)。
Figure 0004315764
他方、ゲイン係数gが2以上であるときには(n<g<n+1、但しnは2以上の正の整数)、次式に従い閾値Pを算出する(ステップS105)。
Figure 0004315764
閾値Pは、線形処理をするか非線形処理をするかの境界点であり、閾値Pよりも小さいレベルの入力ディジタル信号についは、線形処理のアルゴリズムが実行され、閾値Pよりも大きいレベルについては、非線形処理のアルゴリズムが実行される。
次に、処理判定部42は、入力ディジタル信号xと閾値Pとを比較し(ステップS106)、これが閾値P未満であると判定したときは、線形処理部44に対して動作可能を指示する出力42aを与える。これにより、線形処理部44は、入力ディジタル信号xにゲイン係数gを掛ける線形処理、すなわち、上記式(2)の処理を行う(ステップS107)。他方、入力ディジタル信号xが閾値P以上となるときは、処理判定部42は非線形処理部46に対して動作可能を指示する出力42bを与える。これにより、非線形処理部46は、入力ディジタル信号xの非線形処理、すなわち上記式(3)の処理を行う(ステップS108)。非線形処理についての演算は、上述した特許文献1に詳述されている。以上の線形および非線形演算は、DSP10によってリアルタイムで実行され、ディジタル信号Xが出力される(ステップS109)
図4は、本実施例によるディジタル処理を行ったときの入出力特性を示す図である。横軸および縦軸は、対数(dB)スケールであり、横軸が入力信号、縦軸が出力信号のレベルを示している。実線S1(ゲイン係数g=1)、実線S2(1<g<2)、実線S3(2<g<3)、実線S4(3<g<4)は、式(2)による線形処理を示し、波線(指数値n=2)、点線(指数値n=3)、一点鎖線(指数値n=4)は、式(3)による非線形処理を示し、Pは閾値を示している。例えば、1<g<2のゲイン係数であるとき、実線S2に示すように、入力ディジタル信号xが約−13dBのレベルまでは、すなわち閾値Pまで線形処理が行われ、それよりも大きいレベルでは、指数値n=2の非線形処理が行われる。閾値Pは、実線S2と、指数値n=2の曲線との交点である。2<g<3のゲイン係数であるとき、閾値Pまでは実線S3に示すような線形処理が行われ、閾値Pを越える部分では指数値n=3に示すような非線形処理がなされる。同様に、3<g<4のゲイン係数では、閾値Pまでは実線S4に示すような線形処理が行われ、閾値Pを超える部分で指数値n=4に示すような非線形処理が行われる。
このように、入力ディジタル信号の所定のレベル以下の低い状態では、完全な線形による処理であるため、出力信号の歪を極めて小さくすることができ、閾値Pを越えるレベルでは、非線形処理による滑らかな波形となるソフトクリップを実現することができる。さらに、従来方式(4)による処理の場合には、指数値nが正の整数のみ許容されるため、出力信号のゲインがG+6、G+9、G+12・・・[dB]のステップ幅に制限されていたが、本実施例ではその間の任意のゲインを得ることも可能となる。
図5は、本実施例によるディジタル信号処理を、ディジタルアンプに適用した例を示すブロック図である。ディジタルアンプ100は、音量調整部110、ゲイン調整部120、ゲイン係数設定部130、PWM部140および駆動部150を含んで構成される。CD、DVD等の記録媒体から光学的に読取られ、A/D変換されたmビットのディジタルオーディオ信号が音量調整部110に入力され、ここで、ユーザからの音量指示に応じたディジタルオーディオ信号に可変される。ゲイン調整部120は、上記した本実施例に係る式(1)ないし(3)のディジタル信号処理を実行する部分である。ゲイン係数設定部130は、設定されたゲイン係数gを保持するが、このゲイン係数gは、ユーザからの指示によって可変することも可能であるし、また、外部の騒音レベルに応じて自動的にゲイン係数gを可変することも可能である。PWM部140は、入力するディジタルデータに応じたデューテイ比のPWM信号を発生する。駆動部150は、PWM信号に対応して選択的にスピーカーを駆動するスイッチング動作を行う。
音量調整部110から入力されるオーディオディジタル信号のレベルに応じて、ゲイン調整部120はそのゲインを調整することができる。特に、音量レベルが小さな信号とき、ゲイン調整部120は入力信号の線形処理を行うことが可能であるため、その歪みを非常に小さく抑えることができる。このように、本実施例に係るディジタル信号処理方式をディジタルアンプのゲイン調整部120に適用することで、アナログ方式に近い優れたオーディオ出力信号を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明に係るディジタル信号処理方式は、あらゆるディジタル信号の処理に適用可能である。ディジタル信号処理を行うオーディオ装置、家電装置、ナビゲーション装置等のディジタル機器において利用可能である。
本発明の実施例に係るDSPのブロック図である。 本実施例に係るディジタル信号処理の機能ブロックである。 本実施例に係るディジタル信号処理の動作フローを示す図である。 本実施例に係るディジタル信号処理による入出力特性を示す図である。 本発明の実施例を適用したディジタルアンプのブロック図である。
符号の説明
10:DSP
42:処理判定部
44:ゲイン係数保持部
46:線形処理部
48:非線形処理部

Claims (2)

  1. ディジタルアンプにおけるディジタル信号処理方式であって、
    ディジタルアンプは、入力されたディジタルオーディオ信号の音量を調整する音量調整部と、設定されたゲイン係数を保持するゲイン係数設定部と、前記音量調整部で音量調整されたディジタルオーディオ信号のゲインを前記ゲイン係数設定部に保持されたゲインに基づき調整するゲイン調整部とを含み、
    前記ゲイン調整部は、音量調整部からの入力ディジタル信号をx、前記ゲイン係数設定部のゲイン係数をg、出力ディジタル信号Xとするとき、条件式(1)で求められる閾値Pまでは、式(2)による演算を行い、閾値Pを超えるときは式(3)による演算を行う、ディジタル信号処理方式。
    Figure 0004315764
    Figure 0004315764
    Figure 0004315764
  2. ディジタルアンプは、入力されたディジタルオーディオ信号の音量を調整する音量調整部と、設定されたゲイン係数を保持するゲイン係数設定部と、前記音量調整部で音量調整されたディジタルオーディオ信号のゲインを前記ゲイン係数設定部に保持されたゲインに基づき調整するゲイン調整部とを含むディジタルアンプにおけるディジタル信号処理方式であって、
    前記ゲイン調整部は、
    入力ディジタル信号xを受け取るステップと、
    入力ディジタル信号xの信号レベルが条件式(1)で求まる閾値Pよりも小さいか否かを判定し、閾値Pよりも小さいときには式(2)による演算を行い、閾値P以上のときには式(3)による演算を行うステップと、
    上記演算により求められた出力ディジタル信号Xを出力するステップと、を有するディジタル信号処理方式。
    Figure 0004315764
    Figure 0004315764
    Figure 0004315764
JP2003290192A 2003-08-08 2003-08-08 ディジタル信号処理方式 Expired - Fee Related JP4315764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003290192A JP4315764B2 (ja) 2003-08-08 2003-08-08 ディジタル信号処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290192A JP4315764B2 (ja) 2003-08-08 2003-08-08 ディジタル信号処理方式

Publications (2)

Publication Number Publication Date
JP2005064700A JP2005064700A (ja) 2005-03-10
JP4315764B2 true JP4315764B2 (ja) 2009-08-19

Family

ID=34368295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290192A Expired - Fee Related JP4315764B2 (ja) 2003-08-08 2003-08-08 ディジタル信号処理方式

Country Status (1)

Country Link
JP (1) JP4315764B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545192B2 (ja) * 2010-11-30 2014-07-09 株式会社Jvcケンウッド 音響信号加工装置、音響信号加工方法及びプログラム
EP3758169B1 (en) * 2019-06-26 2023-08-02 ams International AG Vcsel tuning arrangement and method for tuning a vcsel

Also Published As

Publication number Publication date
JP2005064700A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
US7602320B2 (en) Systems and methods for companding ADC-DSP-DAC combinations
US8494182B2 (en) Feedback limiter with adaptive time control
JP4016206B2 (ja) 音声信号処理装置及び音声信号処理方法
RU2433525C1 (ru) Изменяющийся во времени уровень звукового сигнала с использованием изменяющейся во времени оценочной плотности вероятности уровня
US8583717B2 (en) Signal processing circuit
JP3726574B2 (ja) D/a変換装置
JP4315764B2 (ja) ディジタル信号処理方式
JP2006114998A (ja) ディジタル信号処理方式
US6892103B1 (en) Digital tone control with linear step coefficients
EP0932253A2 (en) Soft gain update method & apparatus
KR101419433B1 (ko) 입력 신호에 따라 파라메트릭 이퀄라이저의 게인을 다이나믹하게 조절하는 방법 및 그 방법을 채용한 다이내믹 파라메트릭 이퀄라이저
EP0991184B1 (en) Digital tone control with linear step coefficients
JP2002315086A (ja) スイッチングアンプ装置
JP3555887B2 (ja) 自動利得制御装置
JP4021438B2 (ja) デジタル信号処理方式
JPH07336174A (ja) ディジタルagc装置
JP4892899B2 (ja) デジタル信号処理システム
JP3119677B2 (ja) 信号処理回路
CN113965850A (zh) 扬声器振模位移控制电路和控制方法、电子设备
JP2674027B2 (ja) 振幅圧縮伸長回路
JP2005123803A (ja) デジタル信号処理装置
KR100664017B1 (ko) 자동 이득 제어 장치
JP2005151411A (ja) 歪抑制回路
JP3298111B2 (ja) オートゲインコントローラ
EP1681669A1 (en) Distortion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090519

R150 Certificate of patent or registration of utility model

Ref document number: 4315764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees